電力を結合する電源システム
【課題】電力出力を結合する電源システムの提供。
【解決手段】電源システムは、それぞれ第一の周波数範囲内および第二の周波数範囲内で動作し、それぞれ第一の出力および第二の出力を生成するように構成された低速型電源および高速型電源を備える。第二の周波数範囲の下端は、第一の周波数範囲の下端よりも少なくとも高い。周波数ブロック型電力結合器回路は、第一の出力からの電力を第二の出力からの電力と結合して、負荷を駆動するための結合された第三の出力を生成すると同時に、第一の出力と第二の出力との間に選択的周波数分離を提供する。フィードバック回路は、全体的なフィードバックループを介して、結合された第三の出力を受信するように連結される。フィードバック回路は、第三の出力と所定の制御信号との差異に基づいて、低速型電源および高速型電源をそれぞれ制御するための、第一の電源制御信号および第二の電源制御信号を生成する。
【解決手段】電源システムは、それぞれ第一の周波数範囲内および第二の周波数範囲内で動作し、それぞれ第一の出力および第二の出力を生成するように構成された低速型電源および高速型電源を備える。第二の周波数範囲の下端は、第一の周波数範囲の下端よりも少なくとも高い。周波数ブロック型電力結合器回路は、第一の出力からの電力を第二の出力からの電力と結合して、負荷を駆動するための結合された第三の出力を生成すると同時に、第一の出力と第二の出力との間に選択的周波数分離を提供する。フィードバック回路は、全体的なフィードバックループを介して、結合された第三の出力を受信するように連結される。フィードバック回路は、第三の出力と所定の制御信号との差異に基づいて、低速型電源および高速型電源をそれぞれ制御するための、第一の電源制御信号および第二の電源制御信号を生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は、電源に関し、特に、２つ以上の電源からの電力出力を結合する電源システムに関する。
【背景技術】
【０００２】
（関連技術の説明）
多くの電子デバイスは、電力を供給するためのより一層洗練された電源を必要とする傾向がある。例えば、多くのエレクトロニクスは、電源によって供給される電力における、高い周波数、高い総合効率、より少ない構成要素、および／または低いリプルを必要とし得る。
【０００３】
より具体的には、高い総合電力変換効率において、高周波数成分（高速に変化する電圧および電流）を有する電力を送達することが可能な電源回路に対するニーズがしばしば存在する。例えば、ＲＦ（無線周波数）ＰＡ（電力増幅器）は、効率的な電源によって低減された電圧で給電され得、ＰＡが、より効率的に（すなわち、比較的低い電力消費量によって）動作することを可能にする。これらのＲＦ電力増幅器において、電源は、ＰＡの出力電力の急速な変化に適応するために、出力電圧を非常に迅速に変化させることが可能でなければならず、電源は、電力の高周波数成分を送達する必要がある。同時に、所望の比較的低い電力消費量を達成するために、高い総合効率が、電源において所望される。典型的なスイッチモード型電源（ｓｗｉｔｃｈｅｄ−ｍｏｄｅ ｐｏｗｅｒ ｓｕｐｐｌｙ；ＳＭＰＳ）回路は、高い効率を達成するけれども、電力の高周波数成分を十分に送達し得ない。なぜならば、これらの種類のレギュレータで一般的に用いられる低いスイッチング周波数（主として磁性体によって課される制限）が、レギュレータの帯域幅を制限するからである。リニアレギュレータが、一方では、高周波数成分を送達するために設計され得るけれども、そのようなリニアレギュレータの電力変換効率は不十分である。従って、一般のＳＭＰＳおよびリニアレギュレータのいずれもこのニーズを満足し得ない。
【０００４】
効率と、高速に変化する電圧および電流を送達し得ることとを両備する電源に対するニーズの別の例は、マイクロプロセッサを含み得るデジタル回路に供給する電源である。デジタル回路は、予測される処理の必要性に整合するように、その電圧を動的に調整する電源によって給電される場合には、より効率的に動作し得る。一般的に、電圧は、デジタル回路が高速で動作するときには、上の方に調整され、比較的低速で動作するときには、下の方に調整される。従来の電源が、一般に５０μｓ以内にそれらの電圧を変化し得るとはいえ、この遅延は、デジタル回路網がピーク効率で動作することを妨げ得、電源は、デジタル回路網のクロックスピードのより頻繁な変更を可能にするために、その電圧をより迅速に調整することが望ましい。
【０００５】
スイッチング電源回路において用いられる出力コンデンサおよびインダクタなどの構成要素の数、ならびにそのようなコンデンサおよびインダクタを用いることに付随するコストを低減するニーズがまた存在する。しばしば用いられる出力コンデンサは、大きい値の、低いＥＳＲ（等価直列抵抗）の種類であり、外来の電解液を用いる大型の電解コンデンサの使用を必要とする。これらの出力コンデンサは、レギュレータのスイッチング動作による繰返し電流によって引き起こされる、電源の出力に現れるリプル電圧を低減するために必要とされる。これらのコンデンサの量および品質は、電源のコストに大いに追加され、これらのコンデンサによって追加される体積は、携帯型電子デバイス内の使用に対して魅力のないものであり得る。さらに、電解液が可燃性であり、火災の危険を引き起こし得るときには、低いＥＳＲコンデンサはまた、望ましくなくあり得る。さらに、一部の高電流スイッチングレギュレータ回路は、出力リプルを低減するために、インダクタのスイッチングを整相するコントローラとともに、いくつかのインダクタを用いる。複数のインダクタの使用は、電源のコストに望ましくなく追加される。
【０００６】
さらに、低い電圧リプルは、スイッチング電源において望ましい。例えば、最新のマイクロプロセッサは、高度なＣＭＯＳ（相補型金属酸化物半導体）技術における増大したチップ密度と比較的低い電圧破壊とに起因して、低電圧でますます動作されるようになっている。これらの低電圧において、電源リプルは、供給電力の大きな部分であり得る。高いリプルは、リプル電圧が電圧偏位を最小に駆動する周期の間、マイクロプロセッサが、必要とする最小の電圧を供給されることを保証するために、電源出力電圧が、最適なレベルを超えて上げられることを望ましくなく必要とし得る。追加の例として、ＲＦ ＰＡは、その出力において低いリプルを示すために、それの電源を必要とする。リプルは一般に、スイッチングレギュレータのスイッチング周波数に同期して発生し、ＰＡの出力まで供給され得、ＲＦ出力信号に望ましくないひずみを引き起こす。
【０００７】
従来のスイッチングレギュレータ回路を改善するいくつかの努力が行われてきた。例えば、ひとつは、スイッチングレギュレータとリニアレギュレータとの両方を用い、電源の出力を形成するために、リニアレギュレータおよびスイッチングレギュレータからの出力を結合する単純な合算ノードを有し得、リニアレギュレータが、電流の高い周波数を提供し、スイッチングレギュレータが、電流の低い周波数およびＤＣ成分を負荷に提供することを意図している。しかしながら、これらの回路は、多くの負担をリニアレギュレータにかける。なぜなら、スイッチングレギュレータに必要とされる大型のコンデンサの電圧を調節するために、リニアレギュレータが、大量の過剰な電流を供給することを必要とするからである。あるいは、スイッチングレギュレータとリニアレギュレータとが、直列に配置され得、スイッチングレギュレータの出力が、リニアレギュレータの入力に給電する。この配置において、リニアレギュレータは、電力の高周波数成分を送達することが可能であり得ると同時に、スイッチングレギュレータは、電力を効率的にリニアレギュレータに提供し得る。しかしながら、この直列配置は、負荷に送達されるすべての電力が、リニアレギュレータを通過することを強い、リニアレギュレータ内の散逸を引き起こし、電源の総合効率を実質的に低減する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従って、高い総合効率、高帯域幅、および低い電圧リプルを有する電源システム、ならびに低減された数の構成要素を用いる電源システムに対するニーズが残存している。
【課題を解決するための手段】
【０００９】
（発明の概要）
本発明の実施形態は、第一の周波数範囲内で動作し、第一の出力を生成するように構成された低速型電源と、第二の周波数範囲内で動作し、第二の出力を生成するように構成された高速型電源とを備える電源システムであって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高く、周波数ブロック型電力結合器回路は、該第一の出力と該第二の出力との間で選択的周波数分離を提供すると同時に、該第一の出力の第一の電力を該第二の出力の第二の電力と結合して、負荷を駆動するための結合された第三の出力を生成し、フィードバック回路は、全体的なフィードバックループを介して、該結合された第三の出力を受信するように連結される、電源システムを含んでいる。該フィードバック回路は、該第三の出力を所定の制御信号と比較し、該第三の出力と該所定の制御信号との差異に基づいて、該低速型電源を制御するための第一の電源制御信号と、該高速型電源を制御するための第二の電源制御信号とを生成する。該低速型電源は、スイッチモード型電源（ＳＭＰＳ）であり得、そして該高速型電源は、プッシュプル型レギュレータであり得る。
【００１０】
一実施形態において、上記フィードバック回路は、上記第三の出力を所定の制御信号と比較する誤差増幅器を含み、上記第一の電源制御信号および上記第二の電源制御信号を生成する。さらに別の実施形態において、該フィードバック回路は、上記低速型電源と直列に連結されたローパスフィルタを含み、そこでは、該第一の電源制御信号が、該ローパスフィルタを介して伝わる。さらに別の実施形態において、該フィードバック回路は、上記高速型電源と直列に連結されたハイパスフィルタを含み、そこでは、該第二の電源制御信号が、該ハイパスフィルタを介して伝わる。
【００１１】
一実施形態において、上記周波数ブロック型電力結合器回路は、上記低速型電源の第一の出力と直列に連結されたインダクタを含んでいる。別の実施形態において、該周波数ブロック型電力結合器回路は、該低速型電源の第一の出力と直列に連結されたインダクタと、上記高速型電源の第二の出力と直列に連結されたコンデンサとを含んでいる。さらに別の実施形態において、該周波数ブロック型電力結合器回路は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を含んでおり、該第一のノードは、該第一の出力を受信するように連結され、該第二のノードは上記負荷に連結され、該第三のノードは接地に連結され、そして該第四のノードは、該第二の出力を受信するように連結される。該周波数ブロック型電力結合器回路はまた、一方の端が該高速型電源および該変圧器の第四のノードに連結され、他方の端が該負荷に連結されたコンデンサを含み得、そこでは、該コンデンサが、該変圧器の一次側の漏れインダクタンスの効果を低減する。
【００１２】
本発明に従って、上記電力を結合する電源システムは、少なくとも以下の利点を有し、その利点は、後に詳細に説明される。第一に、該電源システムは、良好な効率を維持すると同時に、高帯域幅を有する。第二に、該電源システムにおいては、比較的少ないコンデンサが必要とされ、低ＥＳＲコンデンサの必要性は、標準的なＳＭＰＳと比較して低減される。第三に、上記高速型電源において、残留電圧リプルは、過度な電流ロスおよび効率ロスをともなうことなく低減される。第四に、標準的なＳＭＰＳと比較して、多重位相（ｍｕｌｔｉ−ｐｈａｓｅ）スイッチング電源内のステージの数が低減され得、用いられるインダクタの数の低減を可能にする。第五に、該高速型電源の回路の部分は、デジタル回路またはマイクロプロセッサ回路に組み込まれ得、負荷の間近で出力電圧をより正確に制御する。
【００１３】
本明細書に記述される特徴および利点は、すべてを包括しているわけではなく、特に、多くの追加の特徴および利点が、添付の図面、本明細書、および特許請求の範囲を考慮する当業者に対して明白となる。さらに、本明細書において用いられる言葉づかいが、主として読み易さおよび教示の目的のために選択されており、本発明の内容を詳細に叙述し、範囲を定めるために選択され得なかったことは注意されるべきである。
【００１４】
本発明の実施形態の教示は、以下の詳細な説明を添付の図面とともに考慮することによって容易に理解され得る。
例えば、本願発明は以下の項目を提供する。
（項目１）
電源システムであって、
第一の周波数範囲内で動作し、第一の出力を生成するように構成された低速型電源と、
第二の周波数範囲内で動作し、第二の出力を生成するように構成された高速型電源であって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、高速型電源と、
該第一の出力の第一の電力を該第二の出力の第二の電力と結合することにより、負荷を駆動するための結合された第三の出力を生成すると同時に、該第一の出力と該第二の出力との間に選択的周波数分離を提供する、周波数ブロック型電力結合器回路と、
該結合された第三の出力を、フィードバックループを介して受信するように連結されたフィードバック回路であって、該フィードバック回路は、該第三の出力を所定の制御信号と比較し、該第三の出力と該所定の制御信号との差異に基づいて、該低速型電源を制御するための第一の電源制御信号と、該高速型電源を制御するための第二の電源制御信号とを生成する、フィードバック回路と
を備える、電源システム。
（項目２）
前記低速型電源は、スイッチモード型電源（ＳＭＰＳ）である、項目１に記載の電源システム。
（項目３）
前記高速型電源は、プッシュプル型レギュレータである、項目１に記載の電源システム。
（項目４）
前記フィードバック回路は、前記第三の出力を所定の制御信号と比較し、前記第一の制御信号と前記第二の制御信号とを生成する誤差増幅器を含む、項目１に記載の電源システム。
（項目５）
前記フィードバック回路は、前記低速型電源と直列に連結されたローパスフィルタを含み、前記第一の電源制御信号は、該ローパスフィルタを介して伝わる、項目１に記載の電源システム。
（項目６）
前記フィードバック回路は、前記高速型電源と直列に連結されたハイパスフィルタを含み、前記第二の電源制御信号は、該ハイパスフィルタを介して伝わる、項目１に記載の電源システム。
（項目７）
前記周波数ブロック型電力結合器回路は、前記低速型電源の第一の出力と直列に連結されたインダクタを含む、項目１に記載の電源システム。
（項目８）
前記周波数ブロック型電力結合器回路は、前記高速型電源の第二の出力と直列に連結されたコンデンサを含む、項目７に記載の電源システム。
（項目９）
前記低速型電源および前記高速型電源のうちの少なくとも１つの出力インピーダンスは、前記電源システムの負荷において見られる最小の等価インピーダンスの１０％よりも大きく設定される、項目１に記載の電源システム。
（項目１０）
前記周波数ブロック型電力結合器回路は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を含み、該第一のノードは、前記第一の出力を受信するように連結され、該第二のノードは、前記負荷に連結され、該第三のノードは、接地に連結され、そして該第四のノードは、前記第二の出力を受信するように連結される、項目１に記載の電源システム。
（項目１１）
前記周波数ブロック型電力結合器回路は、一方の端が前記高速型電源と前記変圧器の第四のノードに連結され、他方の端が前記負荷に連結されたコンデンサをさらに含み、該コンデンサは、該変圧器の一次側の漏れインダクタンスの効果を低減する、項目１０に記載の電源システム。
（項目１２）
前記周波数ブロック型電力結合器回路は、前記コンデンサと前記負荷との間に直列に連結された抵抗器をさらに含む、項目１１に記載の電源システム。
（項目１３）
電力を生成する方法であって、該方法は、
第一の周波数範囲内で動作するように構成された低速型電源を用いて、第一の出力を生成するステップと、
第二の周波数範囲内で動作するように構成された高速型電源を用いて、第二の出力を生成するステップであって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、ステップと、
該第一の出力の第一の電力を該第二の出力の第二の電力と結合して、結合された第三の出力を生成すると同時に、該第一の出力と該第二の出力との間に選択的周波数分離を提供するステップと、
該結合された第三の出力を、フィードバックループを介して提供し、該第三の出力を所定の制御信号と比較し、該第三の出力と該所定の制御信号との差異に基づいて、該低速型電源を制御するための第一の電源制御信号と、該高速型電源を制御するための第二の電源制御信号とを生成するステップと
を包含する、方法。
（項目１４）
前記第一の電源制御信号を、前記低速型電源と直列に連結されたローパスフィルタを介して伝えるステップをさらに包含する、項目１３に記載の方法。
（項目１５）
前記第二の電源制御信号を、前記高速型電源と直列に連結されたハイパスフィルタを介してさらに伝える、項目１３に記載の方法。
（項目１６）
前記第一の出力を、前記低速型電源と直列に連結されたインダクタを介して伝えるステップをさらに包含する、項目１３に記載の方法。
（項目１７）
前記第二の出力を、前記高速型電源と直列に連結されたコンデンサを介して伝えるステップをさらに包含する、項目１６に記載の方法。
（項目１８）
前記低速型電源および前記高速型電源のうちの少なくとも１つの出力インピーダンスを、電源システムの負荷において見られる最小の等価インピーダンスの１０％よりも大きく設定するステップをさらに包含する、項目１３に記載の方法。
（項目１９）
前記第一の出力および前記第二の出力は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を用いて結合され、該第一のノードは、該第一の出力を受信するように連結され、該第二のノードは、前記負荷に連結され、該第三のノードは、接地に連結され、そして該第四のノードは、該第二の出力を受信するように連結される、項目１３に記載の方法。
（項目２０）
前記第二の出力は、一方の端が前記高速型電源と前記変圧器の第四のノードに連結され、他方の端が前記負荷に連結されたコンデンサを介して伝わり、該コンデンサは、該変圧器の一次側の漏れインダクタンスの効果を低減する、項目１９に記載の方法。
（項目２１）
無線周波数（ＲＦ）電力増幅器に電源を提供するための電源システムであって、該電源システムは、
第一の周波数範囲内で動作し、第一の出力を生成するように構成された低速型電源と、
第二の周波数範囲内で動作し、第二の出力を生成するように構成された高速型電源であって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、高速型電源と、
該第一の出力の第一の電力を該第二の出力の第二の電力と結合することにより、該ＲＦ電力増幅器の該電源を提供するための結合された第三の出力を生成すると同時に、該第一の出力と該第二の出力との間に選択的周波数分離を提供する、周波数ブロック型電力結合器回路であって、該ＲＦ電力増幅器は、ＲＦ入力信号を受信し、増幅することにより、該第三の出力の制御下でＲＦ出力信号を生成する、周波数ブロック型電力結合器回路と、
該ＲＦ出力信号を、フィードバックループを介して受信するように連結されたフィードバック回路であって、該フィードバック回路は、該ＲＦ出力信号の振幅を所定の制御信号と比較し、該ＲＦ出力信号と該所定の制御信号との差異に基づいて、該低速型電源を制御するための第一の電源制御信号と、該高速型電源を制御するための第二の電源制御信号とを生成する、フィードバック回路と
を備える、電源システム。
【図面の簡単な説明】
【００１５】
【図１Ａ】図１Ａは、本発明の電源システムを例示する。
【図１Ｂ】図１Ｂは、本発明の第一の実施形態に従った、周波数ブロック型電力結合器を有する電源システムを例示する。
【図１Ｃ】図１Ｃは、本発明の第二の実施形態に従った、周波数ブロック型電力結合器を有する電源システムを例示する。
【図２】図２は、本発明の電源システムの変形を例示する。
【図３】図３は、本発明に従った、電源から電力を生成する方法を例示する。
【発明を実施するための形態】
【００１６】
（実施形態の詳細な説明）
図（ＦＩＧ．）および以下の説明は、例示のみとして、本発明の好適な実施形態に関する。以下の議論から、本明細書中に開示される構造および方法の代替の実施形態が、特許請求の範囲に記載される本発明の原理から逸脱することなく利用され得る実現可能な代替案として容易に認識されることは注目されるべきである。
【００１７】
本発明のいくつかの実施形態に対する詳細な論及がなされ、その実施例が添付の図面において示される。実施可能な類似かまたは同様な参照番号が図において用いられ得、類似かまたは同様な機能性を示し得ることは注目される。図は、例示の目的だけのために本発明の実施形態を描いている。当業者は、本明細書中に例示される構造および方法の代替の実施形態が、本明細書中に記述される発明の原理から逸脱することなく利用され得ることを以下の説明から容易に認識する。
【００１８】
図１Ａは、本発明の電源システム１００を例示する。電源システム１００は、低速型電源１１６（例えば、ＳＭＰＳ）、高速型電源１１８（例えば、プッシュプル型レギュレータ）、周波数ブロック型電力結合器１２４、およびフィードバックシステム１０２を含む。図１Ａを参照すると、高速型電源１１８（例えば、プッシュプル型レギュレータ）は、低速型電源１１６（例えば、スイッチモード型電源（ＳＭＰＳ））と対になる。低速型電源１１６は、第一の周波数範囲内で動作するように構成され、高速型電源１１８は、第二の周波数範囲内で動作するように構成される。第二の周波数範囲の下端は、第一の周波数範囲の下端よりも少なくとも高い。低速型電源１１６の出力１２０の電力と、高速型電源１１８の出力１２２の電力とは、周波数ブロック型電力結合器１２４内で結合されて、出力供給電圧（ＯＵＴ）１２６を作り出す。図１Ｂおよび図１Ｃに関してさらに詳細に示されるように、周波数ブロック型電力結合器１２４は、低速型電源１１６の出力１２０と高速型電源１１８の出力１２２との間で選択的周波数分離を提供するために、選択的周波数ブロックを提供し、かつ出力１２０、１２２において電力を結合することにより、出力供給電圧１２６を生成する。図１Ａの電源システム１００は、図１Ｂおよび図１Ｃで示される実施形態のいずれか１つによって実装され得ることに注意されたい。負荷（図示されない）は、周波数ブロック型電力結合器１２４の出力１２６に接続される。
【００１９】
周波数ブロック型電力結合器１２４の出力信号１２６は、センサ１２８を介して感知され、フィードバック信号１３０としてフィードバックシステム１０２にフィードバックされる。センサ１２８を介する感知は、単に有線の接続であり得るか、または、例えば、抵抗分割器によって遂行され得る。フィードバックシステム１０２は、誤差増幅器１０４、ループ補償（Ｌｏｏｐ Ｃｏｍｐ）ブロック１０９、ローパスフィルタ（ＬＰＦ）１０８、およびハイパスフィルタ（ＨＰＦ）１１０を含む。誤差増幅器１０４は、フィードバック信号１３０を所定の制御信号１３２と比較し、該所定の制御信号１３２は、電源システム１００の出力１２６における所望の出力電圧を表している。誤差増幅器１０４は、フィードバック信号１３０と制御電圧１３２との差異に基づいた誤差信号電圧１０６を生成する。ループ補償（Ｌｏｏｐ Ｃｏｍｐ）ブロック１０９、ローパスフィルタ（ＬＰＦ）１０８、およびハイパスフィルタ（ＨＰＦ）１１０は、図１Ｂに関して以下で説明される。
【００２０】
フィードバックシステム１０２は、誤差信号電圧１０６に基づいて、低速型電源制御信号１１２および高速型電源制御信号１１４を生成する。低速型電源１１６は、低速型電源制御信号１１２に基づいて、その出力電圧１２０を調整し、高速型電源１１８は、高速型電源制御信号１１４に基づいて、その出力電圧１２２を調整する。
【００２１】
フィードバックシステム１０２は有用である。なぜならば、低速信号経路（ＬＰＦ１０８および低速型電源１１６を含む）の周波数応答は、高速信号経路（ＨＰＦ１１０および高速型電源１１８を含む）の周波数応答と結合されるときに、不均一な周波数応答を生じ得るからである。例えば、低速型電源１１６の周波数応答は、高速型電源１１８の周波数応答とオーバーラップされ得、一部の周波数成分の過度な強調を引き起こす。さらに、周波数ブロック型電力結合器１２４は、低速型電源１１６および高速型電源１１８それぞれからの出力電圧１２０、１２２の周波数内容を歪ませ得る。フィードバックループ１３０は、フィードバックシステム１０２が、低速型電源制御信号１１２および高速型電源制御信号１１４の周波数内容を成形することを可能にし、その結果として、電源システム１００の出力１２６にもたらされる信号が、制御信号１３２における周波数内容を整合する。従って、フィードバックシステム１０２の使用は、周波数応答の精度を改善する。
【００２２】
図１Ｂは、本発明の第一の実施形態に従った、周波数ブロック型電力結合器１２５を有する電源システム１５０を例示する。電源システム１５０は低速型電源１１６を含み、この実施例においては、ＳＭＰＳ１４１を備える。ＳＭＰＳ１４１は、ＳＭＰＳコントローラ１８０、インダクタ１４２、出力コンデンサ１４４、およびＳＭＰＳ１４１を調整するためのローカルフィードバックループ１４０を含む。図１Ｂは、ＳＭＰＳ１４１の簡単化された概念的な図を単に例示しており、ＳＭＰＳ１４１のすべての構成要素が、図１Ｂに示されるわけではないことに注意されたい。この実施例において、ＳＭＰＳ１４１は降圧（バック（ｂｕｃｋ））設計であり得、インダクタ１４２がＳＭＰＳ１４１のスイッチングのインダクタであり、コンデンサ１４４がＳＭＰＳ１４１の出力コンデンサであるけれども、他のスイッチングレギュレータトポロジが用いられ得る。ＳＭＰＳコントローラ１８０は、低速型電源制御１１２の電圧をその出力１２０の電圧と等化するように試みることによって動作する。ＳＭＰＳコントローラ１８０の他の詳細が、本発明を例示するために本明細書中に記述される必要はない。
【００２３】
電源システム１５０はまた、プッシュプル型レギュレータ１４７と、プッシュプル型レギュレータ１４７を調整するためのローカルフィードバックループ１４８とからなる高速型電源１１８を含む。プッシュプル型レギュレータ１４７は、シンク電流とソース電流との両方があり得る点において、標準的なリニアレギュレータとは異なり、一般にＳＭＰＳより効率的ではない。配線１４６で示されるように、プッシュプル型レギュレータ１４７は、この実施例では効率改善のために、ＳＭＰＳ１４１の出力１２０によって給電され得る。あるいは、プッシュプル型レギュレータ１４７の入力は、プッシュプル型レギュレータ１４７の電圧スイングをサポートし得る最小限の異なる供給レールに接続され得、さらに高速型電源１１８の効率を最適化する。
【００２４】
図１Ｂを参照して、フィードバックシステム１０２のローパスフィルタ（ＬＰＦ）１０８は、低速型電源１１６と直列に接続される。ＬＰＦ１０８は、ＳＭＰＳコントローラ１８０が、調整を試みる最大周波数を下げることによって、ＳＭＰＳ１４１の効率を改善する。ＳＭＰＳ１４１へと伝わる高い周波数は、そのような高い周波数で出力コンデンサ１４４の電圧を駆動する試みにおいて、インダクタ１４２が、その出力コンデンサ１４４への電流および出力コンデンサ１４４からの電流を生成するので、インダクタ１４２を介する高い電流をもたらし得る。
【００２５】
フィードバックシステム１０２のハイパスフィルタ（ＨＰＦ）１１０はまた、高速型電源１１８の制御線１１４と直列に接続される。このＨＰＦ１１０の１つの利益は、高速型電源１１８の回路網が、低減されたＤＣレベルおよび低周波数を有する高速型電源制御線１１４を受容することを可能にし得ることであり、それは高速型電源１１８の設計における追加の柔軟性を可能にし得る。
【００２６】
ループ補償ブロック１０９は、オプションで電源システム１５０全体のループ周波数応答を成形することにより、安定性を強化する。この機能は、任意の制御ループによって必要とされるときに、高い周波数におけるゲイン低減を含んでいる。所望の周波数成形の部分は、電源システム１５０の任意のブロック内で当然に起こり得、従って、この機能は、これらのブロック内に分散され得る。この場合には、ループ補償ブロック１０９は必要でなくあり得る。
【００２７】
図１Ｂの第一の実施形態における周波数ブロック型電力結合器１２５は、ローパスネットワークを形成するインダクタ１５２と、ハイパスネットワークを形成するコンデンサ１５４とを含む。インダクタ１５２は、ＳＭＰＳ１４１からの低い周波数の電力を選択的に伝え、コンデンサ１５４は、プッシュプル型レギュレータ１４７からの高い周波数の電力を選択的に伝える。従って、周波数ブロック型電力結合器ネットワーク１２５、特に、インダクタ１５２の重要な局面は、ＳＭＰＳ出力コンデンサ１４４を、高速型電源出力１２２によってより高い周波数で駆動されることから分離（ブロック）することである。高速型電源１１８が、ＳＭＰＳ出力コンデンサ１４４の出力１２０を高い周波数で駆動した場合には、高速型電源１１８は、ＳＭＰＳ１４１の出力コンデンサ１４４への高電流および出力コンデンサ１４４からの高電流を発生させる必要があり、結果として顕著な電力ロスと効率におけるロスとをもたらす。従って、周波数ブロック型電力結合器１２５は、そのような電力ロスを防止し、結合される低速型電源１１６および高速型電源１１８の効率的な動作を可能にする。
【００２８】
ＳＭＰＳ１４１は一般に、その出力１２０において高周波数の鋸歯状リプル波形を生成することに注意されたい。周波数ブロック型電力結合器１２５内のインダクタ１５２は、このリプルをフィルタリングし、出力１２６におけるリプルのレベルを低減する。そして、プッシュプル型レギュレータ１４７は、リプル周波数がプッシュプル型レギュレータ１４７の動作帯域幅内にあり得るので、実質的に残存リプルを出力１２６から除去し得、電源システム１５０が、非常に低い出力リプルとともに動作することを可能にする。従って、周波数ブロック型電力結合器１２５によるリプルフィルタリングと、プッシュプル型レギュレータ１４７による残存リプルの除去との組み合わされた利点は、ＳＭＰＳ１４１が、出力リプルのより大きなレベルをＳＭＰＳ出力１２０で作り出すことを可能にし、従って、コンデンサ１４４における実質的に低減された出力容量を可能とし、標準的なＳＭＰＳと比較して、コストおよび体積を節約する。さらに、標準的なＳＭＰＳ回路で一般的に用いられて、リプルをさらに低減する高価な低ＥＳＲコンデンサは、もはや必要とされない。最終的に、ＳＭＰＳ１４１が、多重位相ＳＭＰＳ（出力リプルを制限するために用いられる一般的なトポロジ）と置き換えられる場合には、位相の数は、標準的な多重位相ＳＭＰＳと比較して低減され得、必要となる磁性体構成要素の低減された数を結果としてもたらす。
【００２９】
プッシュプル型レギュレータ１４７の出力１２２が、単純な合算ノードを介して直接ＳＭＰＳ１４１の出力１２０に接続される場合には、プッシュプル型レギュレータ１４７は、ＳＭＰＳ１４１の出力１２０におけるリプルを除去することを試みる。ＳＭＰＳ１４１の出力１２０のリプルのレベルが、出力１２６よりも実質的に高いので、プッシュプル型レギュレータ１４７内の消費電力は実質的により高い。この点において、周波数ブロック型電力結合器１２５が提供するリプルフィルタリングは、電源システム１５０が、良好な効率とともに動作することを可能にする。
【００３０】
ＳＭＰＳ１４１は一般的に、ＤＣから、例えば、周波数ブロック型電力結合器１２５が、それを通過することを可能にする周波数と少なくとも同じ大きさであり得る周波数までの周波数成分を、調整することを可能にするループ帯域幅を有するように設計され得る。同様に、プッシュプル型レギュレータ１４７は、周波数ブロック型電力結合器１２５のＡＣカットイン（ｃｕｔ−ｉｎ）周波数のかなり下の周波数を通過するように設計され得る。これらのオーバーラップする周波数応答によって、フィードバックシステム１０２内のループ補償１０９によって可能とされる周波数までの、すべての必要な周波数をわたる電力が伝えられ得、結合された出力電力１２６を提供する。さらに、上記されたように、フィードバックループ１３０は、結合されたＳＭＰＳ１４１およびプッシュプル型レギュレータ１４７のオーバーラップする周波数応答かまたは平坦でない周波数応答でさえも、フィードバックシステム１０２が、低速型電源制御信号１１２および高速型電源制御信号１１４の周波数内容を成形することを可能にし、電源システム１５０の出力１２６にもたらされる信号が、制御信号１３２と周波数内容を整合させられ得る。
【００３１】
図１Ｂおよび図１Ｃで示される実施例において、ＳＭＰＳ１４１およびプッシュプル型レギュレータ１４７のそれぞれが、それら自身のローカル調整ループを有することに注意されたい。これらのローカル調整ループにおいて、ＳＭＰＳ１４１およびプッシュプル型レギュレータ１４７のいずれか一方または両方が、電源システム１５０の負荷で見られる最小の等価インピーダンスの１０％よりも大きい出力インピーダンスを示すように設計され得る。さらに、ＳＭＰＳ１４１およびプッシュプル型レギュレータ１４７は、低いオープンループゲインを有し得る。これらの改良点の両方が、周波数ブロック型電力結合器ネットワーク１２５内のインダクタ１５２およびコンデンサ１５４によって形成された共振周波数において、ＳＭＰＳ１４１の出力１２０とプッシュプル型レギュレータ１４７の出力１２２とを往復する電流の量を低減することに役立つ。
【００３２】
プッシュプル型レギュレータ１４７は、その出力１２２が、その信号スイングを最大化することを可能にするＤＣ（直流）動作点を有することが望ましい。一実施形態において、該ＤＣ動作点は、ＳＭＰＳ１４１の出力電圧１２０の２分割に等しいけれども、プッシュプル型レギュレータ１４７の設計と必要とされるＡＣ電圧スイングとに依存して、この動作点は、可能性としては動的に変更され得る。
【００３３】
図１Ｃは、本発明の第二の実施形態に従った、周波数ブロック型電力結合器１２７を有する電源システム１７０を例示する。図１Ｃの電源システム１７０は、この実施形態における周波数ブロック型結合器１２７が、変圧器１６０、コンデンサ１５４、および抵抗器１５６を備えることを除いて、図１Ｂの電源システム１５０と実質的に同じである。
【００３４】
この実施形態における周波数ブロック型電力結合器１２７は、変圧器１６０を含むことにより、プッシュプル型レギュレータ１４７からの出力電流１２２を、ＳＭＰＳ１４１からの出力電流１２０に合算する。図１Ｃに例示するように、変圧器１６０は、ＳＭＰＳ１４１の出力１２０に連結されるそのノード１、電源システム１７０の出力１２６に連結されるノード２、接地に連結されるノード３、およびプッシュプル型レギュレータ１４７の出力１２２に連結されるノード４を有する。変圧器１６０の一次側は、ＳＭＰＳ１４１の出力１２０に対するローパスフィルタとして作用し、従って、図１Ｂと連携して記述されたリプルフィルタ機能を提供する。この構成はまた、プッシュプル型レギュレータ１４７が、変圧器１６０のノード２を介して負荷の電圧に影響することを可能にすると同時に、変圧器１６０のノード１は、高い周波数においてコンデンサ１４４を介する接地への短絡回路にほぼ等しい。この場合には、周波数ブロック型電力結合器１２７は、ＳＭＰＳ１４１の出力コンデンサ１４４を含むと解釈され得る。変圧器１６０の巻線比率は、プッシュプル型レギュレータ１４７によって必要とされるスイングレベルを最適化するように設定され得る。
【００３５】
周波数ブロック型電力結合器１２７はまた、プッシュプル型レギュレータ１４７の出力１２２と直列に接続されるコンデンサ１５４および抵抗器１５６を含む。コンデンサ１５４は、変圧器１６０の一次側（ノード１およびノード２）における漏れインダクタンスに対して、この漏れインダクタンスをコンデンサ１５４と共振させることによって、補償するために用いられる。抵抗器１５６は、コンデンサ１５４によって作り出される周波数応答を平坦化する。
【００３６】
図１Ｂの電源システム１５０におけるように、フィードバックシステム１０２は、ＳＭＰＳ制御線１１２と直列にローパスフィルタ１０８を含んでおり、ＳＭＰＳコントローラ１８０が調整する必要がある最大の周波数を下げることによって、ＳＭＰＳ１４１における効率を改善する。また、フィードバックシステム１０２は、高速型電源制御線１１４と直列にハイパスフィルタ１１０を含んでいる。この場合には、ハイパスフィルタ１１０は、ＤＣ電力が、周波数ブロック型電力結合器１２７内の変圧器１６０の一次側（ノード１およびノード２）を駆動することを防止する。あるいは、高速型電源１１８の出力１２２のコンデンサ（図示されない）がまた、この機能を実行するために用いられ得る。
【００３７】
図１Ｂまたは図１Ｃに示された実施形態のアーキテクチャが、低速型電源１１６と高速型電源１１８との単純な物理的な分割を可能にすることに最終的に注意されたい。実施例のように、高速型電源１１６は、電源システムが給電する必要のある、同じ集積回路に組み込まれ得、従って、電力の高帯域幅の部分が負荷の近くで伝達され、配線または印刷回路基板トレースと関連づけられる位相遅れおよびロスが最小化され、電源ループ全体の許容される帯域幅を増大させる。
【００３８】
図２は、本発明の電源システムの異なる変形を例示する。図２の電源システム２００は、図１Ａの電源システム１００と実質的に同じであるが、（ｉ）電源システム２００の出力１２６が、ＲＦ入力信号２０８を受信し、かつ増幅して、ＲＦ出力信号２１０を生成する無線周波数電力増幅器（ＲＦ ＰＡ）２０４に供給電圧として用いられ、（ｉｉ）ＲＦ出力信号２１０が、２０６で感知され、電源システム２００のフィードバックシステム１０２にフィードバック信号２０２として提供されることを除く。図２の周波数ブロック型電力結合器１２４はまた、第一の実施形態または第二の実施形態として図１Ｂまたは図１Ｃで例示されたように実装され得ることに注意されたい。
【００３９】
図３は、本発明に従って、電源から電力を生成する方法を例示する。図１Ａとともに図３を参照すると、低速型電源１１６は、その出力１２０を生成し（ステップ３０２）、高速型電源１１８は、その出力１２２を生成する（ステップ３０４）。次いで、周波数ブロック型電力結合器１２４は、低速型電源１１６の出力１２０からの電力と、高速型電源１１８の出力１２２からの電力を結合して、結合された出力１２６を生成する一方で、出力１２０と出力１２２との間の選択的周波数分離を提供する（ステップ３０６）。結合された出力１２６は、フィードバック信号１３０としてフィードバックシステム１０２に提供される（ステップ３０８）。フィードバックシステム１０２の誤差増幅器１０４は、フィードバック信号１３０を制御信号１３２と比較して、誤差信号１０６を生成する（ステップ３１０）。誤差信号は、ローパスフィルタ１０８を介して伝えられて、低速型電源制御信号１１２を生成し（ステップ３１２）、誤差信号は、ハイパスフィルタ１１０を介して伝えられて、高速型電源制御信号１１４を生成する（ステップ３１４）。次いで、プロセスは、ステップ３０２、３０４に戻り、低速型電源制御信号１１２および高速型電源制御信号１１４のそれぞれに基づいて、出力１２０、１２２を生成する。
【００４０】
本開示を理解すると、当業者は本発明の開示された原理を介して、電力を結合する電源システムに対するさらなる追加の代替の構造設計および機能設計を認識する。従って、本発明の特定の実施形態およびアプリケーションが、例示され、記述されたけれども、本発明が、本明細書中に開示された精密な構造および構成要素に制限されないことは理解されるべきである。当業者に明らかとなる様々な修正、変更、および変形が、添付の特許請求の範囲に規定されるような本発明の範囲および精神から逸脱することなく、本明細書中に開示された本発明の方法および装置の配置、動作、ならびに詳細に対してなされ得る。
【技術分野】
【０００１】
（発明の分野）
本発明は、電源に関し、特に、２つ以上の電源からの電力出力を結合する電源システムに関する。
【背景技術】
【０００２】
（関連技術の説明）
多くの電子デバイスは、電力を供給するためのより一層洗練された電源を必要とする傾向がある。例えば、多くのエレクトロニクスは、電源によって供給される電力における、高い周波数、高い総合効率、より少ない構成要素、および／または低いリプルを必要とし得る。
【０００３】
より具体的には、高い総合電力変換効率において、高周波数成分（高速に変化する電圧および電流）を有する電力を送達することが可能な電源回路に対するニーズがしばしば存在する。例えば、ＲＦ（無線周波数）ＰＡ（電力増幅器）は、効率的な電源によって低減された電圧で給電され得、ＰＡが、より効率的に（すなわち、比較的低い電力消費量によって）動作することを可能にする。これらのＲＦ電力増幅器において、電源は、ＰＡの出力電力の急速な変化に適応するために、出力電圧を非常に迅速に変化させることが可能でなければならず、電源は、電力の高周波数成分を送達する必要がある。同時に、所望の比較的低い電力消費量を達成するために、高い総合効率が、電源において所望される。典型的なスイッチモード型電源（ｓｗｉｔｃｈｅｄ−ｍｏｄｅ ｐｏｗｅｒ ｓｕｐｐｌｙ；ＳＭＰＳ）回路は、高い効率を達成するけれども、電力の高周波数成分を十分に送達し得ない。なぜならば、これらの種類のレギュレータで一般的に用いられる低いスイッチング周波数（主として磁性体によって課される制限）が、レギュレータの帯域幅を制限するからである。リニアレギュレータが、一方では、高周波数成分を送達するために設計され得るけれども、そのようなリニアレギュレータの電力変換効率は不十分である。従って、一般のＳＭＰＳおよびリニアレギュレータのいずれもこのニーズを満足し得ない。
【０００４】
効率と、高速に変化する電圧および電流を送達し得ることとを両備する電源に対するニーズの別の例は、マイクロプロセッサを含み得るデジタル回路に供給する電源である。デジタル回路は、予測される処理の必要性に整合するように、その電圧を動的に調整する電源によって給電される場合には、より効率的に動作し得る。一般的に、電圧は、デジタル回路が高速で動作するときには、上の方に調整され、比較的低速で動作するときには、下の方に調整される。従来の電源が、一般に５０μｓ以内にそれらの電圧を変化し得るとはいえ、この遅延は、デジタル回路網がピーク効率で動作することを妨げ得、電源は、デジタル回路網のクロックスピードのより頻繁な変更を可能にするために、その電圧をより迅速に調整することが望ましい。
【０００５】
スイッチング電源回路において用いられる出力コンデンサおよびインダクタなどの構成要素の数、ならびにそのようなコンデンサおよびインダクタを用いることに付随するコストを低減するニーズがまた存在する。しばしば用いられる出力コンデンサは、大きい値の、低いＥＳＲ（等価直列抵抗）の種類であり、外来の電解液を用いる大型の電解コンデンサの使用を必要とする。これらの出力コンデンサは、レギュレータのスイッチング動作による繰返し電流によって引き起こされる、電源の出力に現れるリプル電圧を低減するために必要とされる。これらのコンデンサの量および品質は、電源のコストに大いに追加され、これらのコンデンサによって追加される体積は、携帯型電子デバイス内の使用に対して魅力のないものであり得る。さらに、電解液が可燃性であり、火災の危険を引き起こし得るときには、低いＥＳＲコンデンサはまた、望ましくなくあり得る。さらに、一部の高電流スイッチングレギュレータ回路は、出力リプルを低減するために、インダクタのスイッチングを整相するコントローラとともに、いくつかのインダクタを用いる。複数のインダクタの使用は、電源のコストに望ましくなく追加される。
【０００６】
さらに、低い電圧リプルは、スイッチング電源において望ましい。例えば、最新のマイクロプロセッサは、高度なＣＭＯＳ（相補型金属酸化物半導体）技術における増大したチップ密度と比較的低い電圧破壊とに起因して、低電圧でますます動作されるようになっている。これらの低電圧において、電源リプルは、供給電力の大きな部分であり得る。高いリプルは、リプル電圧が電圧偏位を最小に駆動する周期の間、マイクロプロセッサが、必要とする最小の電圧を供給されることを保証するために、電源出力電圧が、最適なレベルを超えて上げられることを望ましくなく必要とし得る。追加の例として、ＲＦ ＰＡは、その出力において低いリプルを示すために、それの電源を必要とする。リプルは一般に、スイッチングレギュレータのスイッチング周波数に同期して発生し、ＰＡの出力まで供給され得、ＲＦ出力信号に望ましくないひずみを引き起こす。
【０００７】
従来のスイッチングレギュレータ回路を改善するいくつかの努力が行われてきた。例えば、ひとつは、スイッチングレギュレータとリニアレギュレータとの両方を用い、電源の出力を形成するために、リニアレギュレータおよびスイッチングレギュレータからの出力を結合する単純な合算ノードを有し得、リニアレギュレータが、電流の高い周波数を提供し、スイッチングレギュレータが、電流の低い周波数およびＤＣ成分を負荷に提供することを意図している。しかしながら、これらの回路は、多くの負担をリニアレギュレータにかける。なぜなら、スイッチングレギュレータに必要とされる大型のコンデンサの電圧を調節するために、リニアレギュレータが、大量の過剰な電流を供給することを必要とするからである。あるいは、スイッチングレギュレータとリニアレギュレータとが、直列に配置され得、スイッチングレギュレータの出力が、リニアレギュレータの入力に給電する。この配置において、リニアレギュレータは、電力の高周波数成分を送達することが可能であり得ると同時に、スイッチングレギュレータは、電力を効率的にリニアレギュレータに提供し得る。しかしながら、この直列配置は、負荷に送達されるすべての電力が、リニアレギュレータを通過することを強い、リニアレギュレータ内の散逸を引き起こし、電源の総合効率を実質的に低減する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従って、高い総合効率、高帯域幅、および低い電圧リプルを有する電源システム、ならびに低減された数の構成要素を用いる電源システムに対するニーズが残存している。
【課題を解決するための手段】
【０００９】
（発明の概要）
本発明の実施形態は、第一の周波数範囲内で動作し、第一の出力を生成するように構成された低速型電源と、第二の周波数範囲内で動作し、第二の出力を生成するように構成された高速型電源とを備える電源システムであって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高く、周波数ブロック型電力結合器回路は、該第一の出力と該第二の出力との間で選択的周波数分離を提供すると同時に、該第一の出力の第一の電力を該第二の出力の第二の電力と結合して、負荷を駆動するための結合された第三の出力を生成し、フィードバック回路は、全体的なフィードバックループを介して、該結合された第三の出力を受信するように連結される、電源システムを含んでいる。該フィードバック回路は、該第三の出力を所定の制御信号と比較し、該第三の出力と該所定の制御信号との差異に基づいて、該低速型電源を制御するための第一の電源制御信号と、該高速型電源を制御するための第二の電源制御信号とを生成する。該低速型電源は、スイッチモード型電源（ＳＭＰＳ）であり得、そして該高速型電源は、プッシュプル型レギュレータであり得る。
【００１０】
一実施形態において、上記フィードバック回路は、上記第三の出力を所定の制御信号と比較する誤差増幅器を含み、上記第一の電源制御信号および上記第二の電源制御信号を生成する。さらに別の実施形態において、該フィードバック回路は、上記低速型電源と直列に連結されたローパスフィルタを含み、そこでは、該第一の電源制御信号が、該ローパスフィルタを介して伝わる。さらに別の実施形態において、該フィードバック回路は、上記高速型電源と直列に連結されたハイパスフィルタを含み、そこでは、該第二の電源制御信号が、該ハイパスフィルタを介して伝わる。
【００１１】
一実施形態において、上記周波数ブロック型電力結合器回路は、上記低速型電源の第一の出力と直列に連結されたインダクタを含んでいる。別の実施形態において、該周波数ブロック型電力結合器回路は、該低速型電源の第一の出力と直列に連結されたインダクタと、上記高速型電源の第二の出力と直列に連結されたコンデンサとを含んでいる。さらに別の実施形態において、該周波数ブロック型電力結合器回路は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を含んでおり、該第一のノードは、該第一の出力を受信するように連結され、該第二のノードは上記負荷に連結され、該第三のノードは接地に連結され、そして該第四のノードは、該第二の出力を受信するように連結される。該周波数ブロック型電力結合器回路はまた、一方の端が該高速型電源および該変圧器の第四のノードに連結され、他方の端が該負荷に連結されたコンデンサを含み得、そこでは、該コンデンサが、該変圧器の一次側の漏れインダクタンスの効果を低減する。
【００１２】
本発明に従って、上記電力を結合する電源システムは、少なくとも以下の利点を有し、その利点は、後に詳細に説明される。第一に、該電源システムは、良好な効率を維持すると同時に、高帯域幅を有する。第二に、該電源システムにおいては、比較的少ないコンデンサが必要とされ、低ＥＳＲコンデンサの必要性は、標準的なＳＭＰＳと比較して低減される。第三に、上記高速型電源において、残留電圧リプルは、過度な電流ロスおよび効率ロスをともなうことなく低減される。第四に、標準的なＳＭＰＳと比較して、多重位相（ｍｕｌｔｉ−ｐｈａｓｅ）スイッチング電源内のステージの数が低減され得、用いられるインダクタの数の低減を可能にする。第五に、該高速型電源の回路の部分は、デジタル回路またはマイクロプロセッサ回路に組み込まれ得、負荷の間近で出力電圧をより正確に制御する。
【００１３】
本明細書に記述される特徴および利点は、すべてを包括しているわけではなく、特に、多くの追加の特徴および利点が、添付の図面、本明細書、および特許請求の範囲を考慮する当業者に対して明白となる。さらに、本明細書において用いられる言葉づかいが、主として読み易さおよび教示の目的のために選択されており、本発明の内容を詳細に叙述し、範囲を定めるために選択され得なかったことは注意されるべきである。
【００１４】
本発明の実施形態の教示は、以下の詳細な説明を添付の図面とともに考慮することによって容易に理解され得る。
例えば、本願発明は以下の項目を提供する。
（項目１）
電源システムであって、
第一の周波数範囲内で動作し、第一の出力を生成するように構成された低速型電源と、
第二の周波数範囲内で動作し、第二の出力を生成するように構成された高速型電源であって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、高速型電源と、
該第一の出力の第一の電力を該第二の出力の第二の電力と結合することにより、負荷を駆動するための結合された第三の出力を生成すると同時に、該第一の出力と該第二の出力との間に選択的周波数分離を提供する、周波数ブロック型電力結合器回路と、
該結合された第三の出力を、フィードバックループを介して受信するように連結されたフィードバック回路であって、該フィードバック回路は、該第三の出力を所定の制御信号と比較し、該第三の出力と該所定の制御信号との差異に基づいて、該低速型電源を制御するための第一の電源制御信号と、該高速型電源を制御するための第二の電源制御信号とを生成する、フィードバック回路と
を備える、電源システム。
（項目２）
前記低速型電源は、スイッチモード型電源（ＳＭＰＳ）である、項目１に記載の電源システム。
（項目３）
前記高速型電源は、プッシュプル型レギュレータである、項目１に記載の電源システム。
（項目４）
前記フィードバック回路は、前記第三の出力を所定の制御信号と比較し、前記第一の制御信号と前記第二の制御信号とを生成する誤差増幅器を含む、項目１に記載の電源システム。
（項目５）
前記フィードバック回路は、前記低速型電源と直列に連結されたローパスフィルタを含み、前記第一の電源制御信号は、該ローパスフィルタを介して伝わる、項目１に記載の電源システム。
（項目６）
前記フィードバック回路は、前記高速型電源と直列に連結されたハイパスフィルタを含み、前記第二の電源制御信号は、該ハイパスフィルタを介して伝わる、項目１に記載の電源システム。
（項目７）
前記周波数ブロック型電力結合器回路は、前記低速型電源の第一の出力と直列に連結されたインダクタを含む、項目１に記載の電源システム。
（項目８）
前記周波数ブロック型電力結合器回路は、前記高速型電源の第二の出力と直列に連結されたコンデンサを含む、項目７に記載の電源システム。
（項目９）
前記低速型電源および前記高速型電源のうちの少なくとも１つの出力インピーダンスは、前記電源システムの負荷において見られる最小の等価インピーダンスの１０％よりも大きく設定される、項目１に記載の電源システム。
（項目１０）
前記周波数ブロック型電力結合器回路は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を含み、該第一のノードは、前記第一の出力を受信するように連結され、該第二のノードは、前記負荷に連結され、該第三のノードは、接地に連結され、そして該第四のノードは、前記第二の出力を受信するように連結される、項目１に記載の電源システム。
（項目１１）
前記周波数ブロック型電力結合器回路は、一方の端が前記高速型電源と前記変圧器の第四のノードに連結され、他方の端が前記負荷に連結されたコンデンサをさらに含み、該コンデンサは、該変圧器の一次側の漏れインダクタンスの効果を低減する、項目１０に記載の電源システム。
（項目１２）
前記周波数ブロック型電力結合器回路は、前記コンデンサと前記負荷との間に直列に連結された抵抗器をさらに含む、項目１１に記載の電源システム。
（項目１３）
電力を生成する方法であって、該方法は、
第一の周波数範囲内で動作するように構成された低速型電源を用いて、第一の出力を生成するステップと、
第二の周波数範囲内で動作するように構成された高速型電源を用いて、第二の出力を生成するステップであって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、ステップと、
該第一の出力の第一の電力を該第二の出力の第二の電力と結合して、結合された第三の出力を生成すると同時に、該第一の出力と該第二の出力との間に選択的周波数分離を提供するステップと、
該結合された第三の出力を、フィードバックループを介して提供し、該第三の出力を所定の制御信号と比較し、該第三の出力と該所定の制御信号との差異に基づいて、該低速型電源を制御するための第一の電源制御信号と、該高速型電源を制御するための第二の電源制御信号とを生成するステップと
を包含する、方法。
（項目１４）
前記第一の電源制御信号を、前記低速型電源と直列に連結されたローパスフィルタを介して伝えるステップをさらに包含する、項目１３に記載の方法。
（項目１５）
前記第二の電源制御信号を、前記高速型電源と直列に連結されたハイパスフィルタを介してさらに伝える、項目１３に記載の方法。
（項目１６）
前記第一の出力を、前記低速型電源と直列に連結されたインダクタを介して伝えるステップをさらに包含する、項目１３に記載の方法。
（項目１７）
前記第二の出力を、前記高速型電源と直列に連結されたコンデンサを介して伝えるステップをさらに包含する、項目１６に記載の方法。
（項目１８）
前記低速型電源および前記高速型電源のうちの少なくとも１つの出力インピーダンスを、電源システムの負荷において見られる最小の等価インピーダンスの１０％よりも大きく設定するステップをさらに包含する、項目１３に記載の方法。
（項目１９）
前記第一の出力および前記第二の出力は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を用いて結合され、該第一のノードは、該第一の出力を受信するように連結され、該第二のノードは、前記負荷に連結され、該第三のノードは、接地に連結され、そして該第四のノードは、該第二の出力を受信するように連結される、項目１３に記載の方法。
（項目２０）
前記第二の出力は、一方の端が前記高速型電源と前記変圧器の第四のノードに連結され、他方の端が前記負荷に連結されたコンデンサを介して伝わり、該コンデンサは、該変圧器の一次側の漏れインダクタンスの効果を低減する、項目１９に記載の方法。
（項目２１）
無線周波数（ＲＦ）電力増幅器に電源を提供するための電源システムであって、該電源システムは、
第一の周波数範囲内で動作し、第一の出力を生成するように構成された低速型電源と、
第二の周波数範囲内で動作し、第二の出力を生成するように構成された高速型電源であって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、高速型電源と、
該第一の出力の第一の電力を該第二の出力の第二の電力と結合することにより、該ＲＦ電力増幅器の該電源を提供するための結合された第三の出力を生成すると同時に、該第一の出力と該第二の出力との間に選択的周波数分離を提供する、周波数ブロック型電力結合器回路であって、該ＲＦ電力増幅器は、ＲＦ入力信号を受信し、増幅することにより、該第三の出力の制御下でＲＦ出力信号を生成する、周波数ブロック型電力結合器回路と、
該ＲＦ出力信号を、フィードバックループを介して受信するように連結されたフィードバック回路であって、該フィードバック回路は、該ＲＦ出力信号の振幅を所定の制御信号と比較し、該ＲＦ出力信号と該所定の制御信号との差異に基づいて、該低速型電源を制御するための第一の電源制御信号と、該高速型電源を制御するための第二の電源制御信号とを生成する、フィードバック回路と
を備える、電源システム。
【図面の簡単な説明】
【００１５】
【図１Ａ】図１Ａは、本発明の電源システムを例示する。
【図１Ｂ】図１Ｂは、本発明の第一の実施形態に従った、周波数ブロック型電力結合器を有する電源システムを例示する。
【図１Ｃ】図１Ｃは、本発明の第二の実施形態に従った、周波数ブロック型電力結合器を有する電源システムを例示する。
【図２】図２は、本発明の電源システムの変形を例示する。
【図３】図３は、本発明に従った、電源から電力を生成する方法を例示する。
【発明を実施するための形態】
【００１６】
（実施形態の詳細な説明）
図（ＦＩＧ．）および以下の説明は、例示のみとして、本発明の好適な実施形態に関する。以下の議論から、本明細書中に開示される構造および方法の代替の実施形態が、特許請求の範囲に記載される本発明の原理から逸脱することなく利用され得る実現可能な代替案として容易に認識されることは注目されるべきである。
【００１７】
本発明のいくつかの実施形態に対する詳細な論及がなされ、その実施例が添付の図面において示される。実施可能な類似かまたは同様な参照番号が図において用いられ得、類似かまたは同様な機能性を示し得ることは注目される。図は、例示の目的だけのために本発明の実施形態を描いている。当業者は、本明細書中に例示される構造および方法の代替の実施形態が、本明細書中に記述される発明の原理から逸脱することなく利用され得ることを以下の説明から容易に認識する。
【００１８】
図１Ａは、本発明の電源システム１００を例示する。電源システム１００は、低速型電源１１６（例えば、ＳＭＰＳ）、高速型電源１１８（例えば、プッシュプル型レギュレータ）、周波数ブロック型電力結合器１２４、およびフィードバックシステム１０２を含む。図１Ａを参照すると、高速型電源１１８（例えば、プッシュプル型レギュレータ）は、低速型電源１１６（例えば、スイッチモード型電源（ＳＭＰＳ））と対になる。低速型電源１１６は、第一の周波数範囲内で動作するように構成され、高速型電源１１８は、第二の周波数範囲内で動作するように構成される。第二の周波数範囲の下端は、第一の周波数範囲の下端よりも少なくとも高い。低速型電源１１６の出力１２０の電力と、高速型電源１１８の出力１２２の電力とは、周波数ブロック型電力結合器１２４内で結合されて、出力供給電圧（ＯＵＴ）１２６を作り出す。図１Ｂおよび図１Ｃに関してさらに詳細に示されるように、周波数ブロック型電力結合器１２４は、低速型電源１１６の出力１２０と高速型電源１１８の出力１２２との間で選択的周波数分離を提供するために、選択的周波数ブロックを提供し、かつ出力１２０、１２２において電力を結合することにより、出力供給電圧１２６を生成する。図１Ａの電源システム１００は、図１Ｂおよび図１Ｃで示される実施形態のいずれか１つによって実装され得ることに注意されたい。負荷（図示されない）は、周波数ブロック型電力結合器１２４の出力１２６に接続される。
【００１９】
周波数ブロック型電力結合器１２４の出力信号１２６は、センサ１２８を介して感知され、フィードバック信号１３０としてフィードバックシステム１０２にフィードバックされる。センサ１２８を介する感知は、単に有線の接続であり得るか、または、例えば、抵抗分割器によって遂行され得る。フィードバックシステム１０２は、誤差増幅器１０４、ループ補償（Ｌｏｏｐ Ｃｏｍｐ）ブロック１０９、ローパスフィルタ（ＬＰＦ）１０８、およびハイパスフィルタ（ＨＰＦ）１１０を含む。誤差増幅器１０４は、フィードバック信号１３０を所定の制御信号１３２と比較し、該所定の制御信号１３２は、電源システム１００の出力１２６における所望の出力電圧を表している。誤差増幅器１０４は、フィードバック信号１３０と制御電圧１３２との差異に基づいた誤差信号電圧１０６を生成する。ループ補償（Ｌｏｏｐ Ｃｏｍｐ）ブロック１０９、ローパスフィルタ（ＬＰＦ）１０８、およびハイパスフィルタ（ＨＰＦ）１１０は、図１Ｂに関して以下で説明される。
【００２０】
フィードバックシステム１０２は、誤差信号電圧１０６に基づいて、低速型電源制御信号１１２および高速型電源制御信号１１４を生成する。低速型電源１１６は、低速型電源制御信号１１２に基づいて、その出力電圧１２０を調整し、高速型電源１１８は、高速型電源制御信号１１４に基づいて、その出力電圧１２２を調整する。
【００２１】
フィードバックシステム１０２は有用である。なぜならば、低速信号経路（ＬＰＦ１０８および低速型電源１１６を含む）の周波数応答は、高速信号経路（ＨＰＦ１１０および高速型電源１１８を含む）の周波数応答と結合されるときに、不均一な周波数応答を生じ得るからである。例えば、低速型電源１１６の周波数応答は、高速型電源１１８の周波数応答とオーバーラップされ得、一部の周波数成分の過度な強調を引き起こす。さらに、周波数ブロック型電力結合器１２４は、低速型電源１１６および高速型電源１１８それぞれからの出力電圧１２０、１２２の周波数内容を歪ませ得る。フィードバックループ１３０は、フィードバックシステム１０２が、低速型電源制御信号１１２および高速型電源制御信号１１４の周波数内容を成形することを可能にし、その結果として、電源システム１００の出力１２６にもたらされる信号が、制御信号１３２における周波数内容を整合する。従って、フィードバックシステム１０２の使用は、周波数応答の精度を改善する。
【００２２】
図１Ｂは、本発明の第一の実施形態に従った、周波数ブロック型電力結合器１２５を有する電源システム１５０を例示する。電源システム１５０は低速型電源１１６を含み、この実施例においては、ＳＭＰＳ１４１を備える。ＳＭＰＳ１４１は、ＳＭＰＳコントローラ１８０、インダクタ１４２、出力コンデンサ１４４、およびＳＭＰＳ１４１を調整するためのローカルフィードバックループ１４０を含む。図１Ｂは、ＳＭＰＳ１４１の簡単化された概念的な図を単に例示しており、ＳＭＰＳ１４１のすべての構成要素が、図１Ｂに示されるわけではないことに注意されたい。この実施例において、ＳＭＰＳ１４１は降圧（バック（ｂｕｃｋ））設計であり得、インダクタ１４２がＳＭＰＳ１４１のスイッチングのインダクタであり、コンデンサ１４４がＳＭＰＳ１４１の出力コンデンサであるけれども、他のスイッチングレギュレータトポロジが用いられ得る。ＳＭＰＳコントローラ１８０は、低速型電源制御１１２の電圧をその出力１２０の電圧と等化するように試みることによって動作する。ＳＭＰＳコントローラ１８０の他の詳細が、本発明を例示するために本明細書中に記述される必要はない。
【００２３】
電源システム１５０はまた、プッシュプル型レギュレータ１４７と、プッシュプル型レギュレータ１４７を調整するためのローカルフィードバックループ１４８とからなる高速型電源１１８を含む。プッシュプル型レギュレータ１４７は、シンク電流とソース電流との両方があり得る点において、標準的なリニアレギュレータとは異なり、一般にＳＭＰＳより効率的ではない。配線１４６で示されるように、プッシュプル型レギュレータ１４７は、この実施例では効率改善のために、ＳＭＰＳ１４１の出力１２０によって給電され得る。あるいは、プッシュプル型レギュレータ１４７の入力は、プッシュプル型レギュレータ１４７の電圧スイングをサポートし得る最小限の異なる供給レールに接続され得、さらに高速型電源１１８の効率を最適化する。
【００２４】
図１Ｂを参照して、フィードバックシステム１０２のローパスフィルタ（ＬＰＦ）１０８は、低速型電源１１６と直列に接続される。ＬＰＦ１０８は、ＳＭＰＳコントローラ１８０が、調整を試みる最大周波数を下げることによって、ＳＭＰＳ１４１の効率を改善する。ＳＭＰＳ１４１へと伝わる高い周波数は、そのような高い周波数で出力コンデンサ１４４の電圧を駆動する試みにおいて、インダクタ１４２が、その出力コンデンサ１４４への電流および出力コンデンサ１４４からの電流を生成するので、インダクタ１４２を介する高い電流をもたらし得る。
【００２５】
フィードバックシステム１０２のハイパスフィルタ（ＨＰＦ）１１０はまた、高速型電源１１８の制御線１１４と直列に接続される。このＨＰＦ１１０の１つの利益は、高速型電源１１８の回路網が、低減されたＤＣレベルおよび低周波数を有する高速型電源制御線１１４を受容することを可能にし得ることであり、それは高速型電源１１８の設計における追加の柔軟性を可能にし得る。
【００２６】
ループ補償ブロック１０９は、オプションで電源システム１５０全体のループ周波数応答を成形することにより、安定性を強化する。この機能は、任意の制御ループによって必要とされるときに、高い周波数におけるゲイン低減を含んでいる。所望の周波数成形の部分は、電源システム１５０の任意のブロック内で当然に起こり得、従って、この機能は、これらのブロック内に分散され得る。この場合には、ループ補償ブロック１０９は必要でなくあり得る。
【００２７】
図１Ｂの第一の実施形態における周波数ブロック型電力結合器１２５は、ローパスネットワークを形成するインダクタ１５２と、ハイパスネットワークを形成するコンデンサ１５４とを含む。インダクタ１５２は、ＳＭＰＳ１４１からの低い周波数の電力を選択的に伝え、コンデンサ１５４は、プッシュプル型レギュレータ１４７からの高い周波数の電力を選択的に伝える。従って、周波数ブロック型電力結合器ネットワーク１２５、特に、インダクタ１５２の重要な局面は、ＳＭＰＳ出力コンデンサ１４４を、高速型電源出力１２２によってより高い周波数で駆動されることから分離（ブロック）することである。高速型電源１１８が、ＳＭＰＳ出力コンデンサ１４４の出力１２０を高い周波数で駆動した場合には、高速型電源１１８は、ＳＭＰＳ１４１の出力コンデンサ１４４への高電流および出力コンデンサ１４４からの高電流を発生させる必要があり、結果として顕著な電力ロスと効率におけるロスとをもたらす。従って、周波数ブロック型電力結合器１２５は、そのような電力ロスを防止し、結合される低速型電源１１６および高速型電源１１８の効率的な動作を可能にする。
【００２８】
ＳＭＰＳ１４１は一般に、その出力１２０において高周波数の鋸歯状リプル波形を生成することに注意されたい。周波数ブロック型電力結合器１２５内のインダクタ１５２は、このリプルをフィルタリングし、出力１２６におけるリプルのレベルを低減する。そして、プッシュプル型レギュレータ１４７は、リプル周波数がプッシュプル型レギュレータ１４７の動作帯域幅内にあり得るので、実質的に残存リプルを出力１２６から除去し得、電源システム１５０が、非常に低い出力リプルとともに動作することを可能にする。従って、周波数ブロック型電力結合器１２５によるリプルフィルタリングと、プッシュプル型レギュレータ１４７による残存リプルの除去との組み合わされた利点は、ＳＭＰＳ１４１が、出力リプルのより大きなレベルをＳＭＰＳ出力１２０で作り出すことを可能にし、従って、コンデンサ１４４における実質的に低減された出力容量を可能とし、標準的なＳＭＰＳと比較して、コストおよび体積を節約する。さらに、標準的なＳＭＰＳ回路で一般的に用いられて、リプルをさらに低減する高価な低ＥＳＲコンデンサは、もはや必要とされない。最終的に、ＳＭＰＳ１４１が、多重位相ＳＭＰＳ（出力リプルを制限するために用いられる一般的なトポロジ）と置き換えられる場合には、位相の数は、標準的な多重位相ＳＭＰＳと比較して低減され得、必要となる磁性体構成要素の低減された数を結果としてもたらす。
【００２９】
プッシュプル型レギュレータ１４７の出力１２２が、単純な合算ノードを介して直接ＳＭＰＳ１４１の出力１２０に接続される場合には、プッシュプル型レギュレータ１４７は、ＳＭＰＳ１４１の出力１２０におけるリプルを除去することを試みる。ＳＭＰＳ１４１の出力１２０のリプルのレベルが、出力１２６よりも実質的に高いので、プッシュプル型レギュレータ１４７内の消費電力は実質的により高い。この点において、周波数ブロック型電力結合器１２５が提供するリプルフィルタリングは、電源システム１５０が、良好な効率とともに動作することを可能にする。
【００３０】
ＳＭＰＳ１４１は一般的に、ＤＣから、例えば、周波数ブロック型電力結合器１２５が、それを通過することを可能にする周波数と少なくとも同じ大きさであり得る周波数までの周波数成分を、調整することを可能にするループ帯域幅を有するように設計され得る。同様に、プッシュプル型レギュレータ１４７は、周波数ブロック型電力結合器１２５のＡＣカットイン（ｃｕｔ−ｉｎ）周波数のかなり下の周波数を通過するように設計され得る。これらのオーバーラップする周波数応答によって、フィードバックシステム１０２内のループ補償１０９によって可能とされる周波数までの、すべての必要な周波数をわたる電力が伝えられ得、結合された出力電力１２６を提供する。さらに、上記されたように、フィードバックループ１３０は、結合されたＳＭＰＳ１４１およびプッシュプル型レギュレータ１４７のオーバーラップする周波数応答かまたは平坦でない周波数応答でさえも、フィードバックシステム１０２が、低速型電源制御信号１１２および高速型電源制御信号１１４の周波数内容を成形することを可能にし、電源システム１５０の出力１２６にもたらされる信号が、制御信号１３２と周波数内容を整合させられ得る。
【００３１】
図１Ｂおよび図１Ｃで示される実施例において、ＳＭＰＳ１４１およびプッシュプル型レギュレータ１４７のそれぞれが、それら自身のローカル調整ループを有することに注意されたい。これらのローカル調整ループにおいて、ＳＭＰＳ１４１およびプッシュプル型レギュレータ１４７のいずれか一方または両方が、電源システム１５０の負荷で見られる最小の等価インピーダンスの１０％よりも大きい出力インピーダンスを示すように設計され得る。さらに、ＳＭＰＳ１４１およびプッシュプル型レギュレータ１４７は、低いオープンループゲインを有し得る。これらの改良点の両方が、周波数ブロック型電力結合器ネットワーク１２５内のインダクタ１５２およびコンデンサ１５４によって形成された共振周波数において、ＳＭＰＳ１４１の出力１２０とプッシュプル型レギュレータ１４７の出力１２２とを往復する電流の量を低減することに役立つ。
【００３２】
プッシュプル型レギュレータ１４７は、その出力１２２が、その信号スイングを最大化することを可能にするＤＣ（直流）動作点を有することが望ましい。一実施形態において、該ＤＣ動作点は、ＳＭＰＳ１４１の出力電圧１２０の２分割に等しいけれども、プッシュプル型レギュレータ１４７の設計と必要とされるＡＣ電圧スイングとに依存して、この動作点は、可能性としては動的に変更され得る。
【００３３】
図１Ｃは、本発明の第二の実施形態に従った、周波数ブロック型電力結合器１２７を有する電源システム１７０を例示する。図１Ｃの電源システム１７０は、この実施形態における周波数ブロック型結合器１２７が、変圧器１６０、コンデンサ１５４、および抵抗器１５６を備えることを除いて、図１Ｂの電源システム１５０と実質的に同じである。
【００３４】
この実施形態における周波数ブロック型電力結合器１２７は、変圧器１６０を含むことにより、プッシュプル型レギュレータ１４７からの出力電流１２２を、ＳＭＰＳ１４１からの出力電流１２０に合算する。図１Ｃに例示するように、変圧器１６０は、ＳＭＰＳ１４１の出力１２０に連結されるそのノード１、電源システム１７０の出力１２６に連結されるノード２、接地に連結されるノード３、およびプッシュプル型レギュレータ１４７の出力１２２に連結されるノード４を有する。変圧器１６０の一次側は、ＳＭＰＳ１４１の出力１２０に対するローパスフィルタとして作用し、従って、図１Ｂと連携して記述されたリプルフィルタ機能を提供する。この構成はまた、プッシュプル型レギュレータ１４７が、変圧器１６０のノード２を介して負荷の電圧に影響することを可能にすると同時に、変圧器１６０のノード１は、高い周波数においてコンデンサ１４４を介する接地への短絡回路にほぼ等しい。この場合には、周波数ブロック型電力結合器１２７は、ＳＭＰＳ１４１の出力コンデンサ１４４を含むと解釈され得る。変圧器１６０の巻線比率は、プッシュプル型レギュレータ１４７によって必要とされるスイングレベルを最適化するように設定され得る。
【００３５】
周波数ブロック型電力結合器１２７はまた、プッシュプル型レギュレータ１４７の出力１２２と直列に接続されるコンデンサ１５４および抵抗器１５６を含む。コンデンサ１５４は、変圧器１６０の一次側（ノード１およびノード２）における漏れインダクタンスに対して、この漏れインダクタンスをコンデンサ１５４と共振させることによって、補償するために用いられる。抵抗器１５６は、コンデンサ１５４によって作り出される周波数応答を平坦化する。
【００３６】
図１Ｂの電源システム１５０におけるように、フィードバックシステム１０２は、ＳＭＰＳ制御線１１２と直列にローパスフィルタ１０８を含んでおり、ＳＭＰＳコントローラ１８０が調整する必要がある最大の周波数を下げることによって、ＳＭＰＳ１４１における効率を改善する。また、フィードバックシステム１０２は、高速型電源制御線１１４と直列にハイパスフィルタ１１０を含んでいる。この場合には、ハイパスフィルタ１１０は、ＤＣ電力が、周波数ブロック型電力結合器１２７内の変圧器１６０の一次側（ノード１およびノード２）を駆動することを防止する。あるいは、高速型電源１１８の出力１２２のコンデンサ（図示されない）がまた、この機能を実行するために用いられ得る。
【００３７】
図１Ｂまたは図１Ｃに示された実施形態のアーキテクチャが、低速型電源１１６と高速型電源１１８との単純な物理的な分割を可能にすることに最終的に注意されたい。実施例のように、高速型電源１１６は、電源システムが給電する必要のある、同じ集積回路に組み込まれ得、従って、電力の高帯域幅の部分が負荷の近くで伝達され、配線または印刷回路基板トレースと関連づけられる位相遅れおよびロスが最小化され、電源ループ全体の許容される帯域幅を増大させる。
【００３８】
図２は、本発明の電源システムの異なる変形を例示する。図２の電源システム２００は、図１Ａの電源システム１００と実質的に同じであるが、（ｉ）電源システム２００の出力１２６が、ＲＦ入力信号２０８を受信し、かつ増幅して、ＲＦ出力信号２１０を生成する無線周波数電力増幅器（ＲＦ ＰＡ）２０４に供給電圧として用いられ、（ｉｉ）ＲＦ出力信号２１０が、２０６で感知され、電源システム２００のフィードバックシステム１０２にフィードバック信号２０２として提供されることを除く。図２の周波数ブロック型電力結合器１２４はまた、第一の実施形態または第二の実施形態として図１Ｂまたは図１Ｃで例示されたように実装され得ることに注意されたい。
【００３９】
図３は、本発明に従って、電源から電力を生成する方法を例示する。図１Ａとともに図３を参照すると、低速型電源１１６は、その出力１２０を生成し（ステップ３０２）、高速型電源１１８は、その出力１２２を生成する（ステップ３０４）。次いで、周波数ブロック型電力結合器１２４は、低速型電源１１６の出力１２０からの電力と、高速型電源１１８の出力１２２からの電力を結合して、結合された出力１２６を生成する一方で、出力１２０と出力１２２との間の選択的周波数分離を提供する（ステップ３０６）。結合された出力１２６は、フィードバック信号１３０としてフィードバックシステム１０２に提供される（ステップ３０８）。フィードバックシステム１０２の誤差増幅器１０４は、フィードバック信号１３０を制御信号１３２と比較して、誤差信号１０６を生成する（ステップ３１０）。誤差信号は、ローパスフィルタ１０８を介して伝えられて、低速型電源制御信号１１２を生成し（ステップ３１２）、誤差信号は、ハイパスフィルタ１１０を介して伝えられて、高速型電源制御信号１１４を生成する（ステップ３１４）。次いで、プロセスは、ステップ３０２、３０４に戻り、低速型電源制御信号１１２および高速型電源制御信号１１４のそれぞれに基づいて、出力１２０、１２２を生成する。
【００４０】
本開示を理解すると、当業者は本発明の開示された原理を介して、電力を結合する電源システムに対するさらなる追加の代替の構造設計および機能設計を認識する。従って、本発明の特定の実施形態およびアプリケーションが、例示され、記述されたけれども、本発明が、本明細書中に開示された精密な構造および構成要素に制限されないことは理解されるべきである。当業者に明らかとなる様々な修正、変更、および変形が、添付の特許請求の範囲に規定されるような本発明の範囲および精神から逸脱することなく、本明細書中に開示された本発明の方法および装置の配置、動作、ならびに詳細に対してなされ得る。
【特許請求の範囲】
【請求項１】
電源システムであって、
第一の周波数範囲内で動作し、第一の出力を生成するように構成された第一の電源と、
第二の周波数範囲内で動作し、第二の出力を生成するように構成された第二の電源であって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、第二の電源と、
該第一の出力を該第二の出力と結合することにより、負荷を駆動するための第三の出力を生成する電力結合器回路であって、該電力結合器回路は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を含み、該第一のノードは、該第一の出力を受信するように連結され、該第二のノードは、該負荷に連結され、該第三のノードは、接地に連結され、そして該第四のノードは、該第二の出力を受信するように連結される、電力結合器回路と、
該第三の出力を、フィードバックループを介して受信するように連結されたフィードバック回路であって、該フィードバック回路は、該第三の出力を所定の制御信号と比較し、該第三の出力と該所定の制御信号との差異に基づいて、該第一の電源および該第二の電源を制御するための一つ以上の電源制御信号を生成する、フィードバック回路と
を備える、電源システム。
【請求項２】
前記電力結合器回路は、第一の端と第二の端とを有するコンデンサをさらに含み、該第一の端が高速型電源と前記変圧器の第四のノードに連結され、該第二の端が前記負荷に連結され、該コンデンサは、該変圧器の一次側の漏れインダクタンスの効果を低減する、請求項１に記載の電源システム。
【請求項３】
前記結合器回路は、前記コンデンサと前記負荷との間に直列に連結された抵抗器をさらに含む、請求項２に記載の電源システム。
【請求項４】
前記第一の電源は、スイッチモード型電源（ＳＭＰＳ）である、請求項１に記載の電源システム。
【請求項５】
前記第二の電源は、プッシュプル型レギュレータである、請求項１に記載の電源システム。
【請求項６】
前記フィードバック回路は、前記第三の出力を所定の制御信号と比較し、前記一つ以上の電源制御信号を生成する誤差増幅器を含む、請求項１に記載の電源システム。
【請求項７】
前記一つ以上の電源制御信号は、前記第一の電源を制御するための第一の電源制御信号と、前記第二の電源を制御するための第二の電源制御信号とを含む、請求項１に記載の電源システム。
【請求項８】
前記フィードバック回路は、前記第一の電源と直列に連結されたローパスフィルタを含み、前記第一の電源制御信号は、該ローパスフィルタを介して伝わる、請求項７に記載の電源システム。
【請求項９】
前記フィードバック回路は、前記第二の電源と直列に連結されたハイパスフィルタを含み、前記第二の電源制御信号は、該ハイパスフィルタを介して伝わる、請求項７に記載の電源システム。
【請求項１０】
前記電力結合器回路は、前記第一の出力と前記第二の出力との間に選択的周波数分離を提供する、請求項１に記載の電源制御システム。
【請求項１１】
電源システムにおいて電力を生成する方法であって、該方法は、
第一の周波数範囲内で動作するように構成された第一の電源を用いて、第一の出力を生成するステップと、
第二の周波数範囲内で動作するように構成された第二の電源を用いて、第二の出力を生成するステップであって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、ステップと、
該第一の出力を該第二の出力と結合して、負荷を駆動するための第三の出力を生成するステップであって、該第一の出力および該第二の出力は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を用いて結合され、該第一のノードは、該第一の出力を受信するように連結され、該第二のノードは、該負荷に連結され、該第三のノードは、接地に連結され、そして該第四のノードは、該第二の出力を受信するように連結される、ステップと、
該第三の出力を、フィードバックループを介して提供し、該第三の出力を所定の制御信号と比較し、該第三の出力と該所定の制御信号との差異に基づいて、該第一の電源および該第二の電源を制御するための一つ以上の電源制御信号を生成するステップと
を包含する、方法。
【請求項１２】
前記第二の出力は、第一の端と第二の端とを有するコンデンサを介して伝わり、該第一の端が前記第二の電源と前記変圧器の第四のノードに連結され、該第二の端が前記負荷に連結され、該コンデンサは、該変圧器の一次側の漏れインダクタンスの効果を低減する、請求項１１に記載の方法。
【請求項１３】
前記一つ以上の電源制御信号は、前記第一の電源を制御するための第一の電源制御信号と、前記第二の電源を制御するための第二の電源制御信号とを含む、請求項１１に記載の方法。
【請求項１４】
前記第一の電源制御信号を、前記第一の電源と直列に連結されたローパスフィルタを介して伝えるステップをさらに包含する、請求項１３に記載の方法。
【請求項１５】
前記第二の電源制御信号を、前記第二の電源と直列に連結されたハイパスフィルタを介して伝えるステップをさらに包含する、請求項１３に記載の方法。
【請求項１６】
無線周波数（ＲＦ）電力増幅器に電源を提供するための電源システムであって、該電源システムは、
第一の周波数範囲内で動作し、第一の出力を生成するように構成された第一の電源と、
第二の周波数範囲内で動作し、第二の出力を生成するように構成された第二の電源であって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、第二の電源と、
該第一の出力を該第二の出力と結合することにより、該ＲＦ電力増幅器の該電源を提供するための第三の出力を生成する電力結合器回路であって、該ＲＦ電力増幅器は、ＲＦ入力信号を受信し、増幅することにより、該第三の出力の制御下でＲＦ出力信号を生成し、該電力結合器回路は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を含み、該第一のノードは、該第一の出力を受信するように連結され、該第二のノードは、該ＲＦ電力増幅器に連結され、該第三のノードは、接地に連結され、そして該第四のノードは、該第二の出力を受信するように連結される、電力結合器回路と、
該ＲＦ出力信号を、フィードバックループを介して受信するように連結されたフィードバック回路であって、該フィードバック回路は、該ＲＦ出力信号の振幅を所定の制御信号と比較し、該ＲＦ出力信号の振幅と該所定の制御信号との差異に基づいて、該第一の電源および該第二の電源を制御するための一つ以上の電源制御信号を生成する、フィードバック回路と
を備える、電源システム。
【請求項１７】
前記電力結合器回路は、第一の端と第二の端とを有するコンデンサをさらに含み、該第一の端が高速型電源と前記変圧器の第四のノードに連結され、該第二の端が前記ＲＦ電力増幅器に連結され、該コンデンサは、該変圧器の一次側の漏れインダクタンスの効果を低減する、請求項１６に記載の電源システム。
【請求項１８】
前記第一の電源は、スイッチモード型電源（ＳＭＰＳ）であり、前記第二の電源は、プッシュプル型レギュレータである、請求項１６に記載の電源システム。
【請求項１９】
前記一つ以上の電源制御信号は、前記第一の電源を制御するための第一の電源制御信号と、前記第二の電源を制御するための第二の電源制御信号とを含む、請求項１６に記載の電源システム。
【請求項２０】
前記フィードバック回路は、
前記第一の電源と直列に連結されたローパスフィルタであって、前記第一の電源制御信号は、該ローパスフィルタを介して伝わる、ローパスフィルタと、
前記第二の電源と直列に連結されたハイパスフィルタであって、前記第二の電源制御信号は、該ハイパスフィルタを介して伝わる、ハイパスフィルタと
を含む、請求項１９に記載の電源システム。
【請求項１】
電源システムであって、
第一の周波数範囲内で動作し、第一の出力を生成するように構成された第一の電源と、
第二の周波数範囲内で動作し、第二の出力を生成するように構成された第二の電源であって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、第二の電源と、
該第一の出力を該第二の出力と結合することにより、負荷を駆動するための第三の出力を生成する電力結合器回路であって、該電力結合器回路は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を含み、該第一のノードは、該第一の出力を受信するように連結され、該第二のノードは、該負荷に連結され、該第三のノードは、接地に連結され、そして該第四のノードは、該第二の出力を受信するように連結される、電力結合器回路と、
該第三の出力を、フィードバックループを介して受信するように連結されたフィードバック回路であって、該フィードバック回路は、該第三の出力を所定の制御信号と比較し、該第三の出力と該所定の制御信号との差異に基づいて、該第一の電源および該第二の電源を制御するための一つ以上の電源制御信号を生成する、フィードバック回路と
を備える、電源システム。
【請求項２】
前記電力結合器回路は、第一の端と第二の端とを有するコンデンサをさらに含み、該第一の端が高速型電源と前記変圧器の第四のノードに連結され、該第二の端が前記負荷に連結され、該コンデンサは、該変圧器の一次側の漏れインダクタンスの効果を低減する、請求項１に記載の電源システム。
【請求項３】
前記結合器回路は、前記コンデンサと前記負荷との間に直列に連結された抵抗器をさらに含む、請求項２に記載の電源システム。
【請求項４】
前記第一の電源は、スイッチモード型電源（ＳＭＰＳ）である、請求項１に記載の電源システム。
【請求項５】
前記第二の電源は、プッシュプル型レギュレータである、請求項１に記載の電源システム。
【請求項６】
前記フィードバック回路は、前記第三の出力を所定の制御信号と比較し、前記一つ以上の電源制御信号を生成する誤差増幅器を含む、請求項１に記載の電源システム。
【請求項７】
前記一つ以上の電源制御信号は、前記第一の電源を制御するための第一の電源制御信号と、前記第二の電源を制御するための第二の電源制御信号とを含む、請求項１に記載の電源システム。
【請求項８】
前記フィードバック回路は、前記第一の電源と直列に連結されたローパスフィルタを含み、前記第一の電源制御信号は、該ローパスフィルタを介して伝わる、請求項７に記載の電源システム。
【請求項９】
前記フィードバック回路は、前記第二の電源と直列に連結されたハイパスフィルタを含み、前記第二の電源制御信号は、該ハイパスフィルタを介して伝わる、請求項７に記載の電源システム。
【請求項１０】
前記電力結合器回路は、前記第一の出力と前記第二の出力との間に選択的周波数分離を提供する、請求項１に記載の電源制御システム。
【請求項１１】
電源システムにおいて電力を生成する方法であって、該方法は、
第一の周波数範囲内で動作するように構成された第一の電源を用いて、第一の出力を生成するステップと、
第二の周波数範囲内で動作するように構成された第二の電源を用いて、第二の出力を生成するステップであって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、ステップと、
該第一の出力を該第二の出力と結合して、負荷を駆動するための第三の出力を生成するステップであって、該第一の出力および該第二の出力は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を用いて結合され、該第一のノードは、該第一の出力を受信するように連結され、該第二のノードは、該負荷に連結され、該第三のノードは、接地に連結され、そして該第四のノードは、該第二の出力を受信するように連結される、ステップと、
該第三の出力を、フィードバックループを介して提供し、該第三の出力を所定の制御信号と比較し、該第三の出力と該所定の制御信号との差異に基づいて、該第一の電源および該第二の電源を制御するための一つ以上の電源制御信号を生成するステップと
を包含する、方法。
【請求項１２】
前記第二の出力は、第一の端と第二の端とを有するコンデンサを介して伝わり、該第一の端が前記第二の電源と前記変圧器の第四のノードに連結され、該第二の端が前記負荷に連結され、該コンデンサは、該変圧器の一次側の漏れインダクタンスの効果を低減する、請求項１１に記載の方法。
【請求項１３】
前記一つ以上の電源制御信号は、前記第一の電源を制御するための第一の電源制御信号と、前記第二の電源を制御するための第二の電源制御信号とを含む、請求項１１に記載の方法。
【請求項１４】
前記第一の電源制御信号を、前記第一の電源と直列に連結されたローパスフィルタを介して伝えるステップをさらに包含する、請求項１３に記載の方法。
【請求項１５】
前記第二の電源制御信号を、前記第二の電源と直列に連結されたハイパスフィルタを介して伝えるステップをさらに包含する、請求項１３に記載の方法。
【請求項１６】
無線周波数（ＲＦ）電力増幅器に電源を提供するための電源システムであって、該電源システムは、
第一の周波数範囲内で動作し、第一の出力を生成するように構成された第一の電源と、
第二の周波数範囲内で動作し、第二の出力を生成するように構成された第二の電源であって、該第二の周波数範囲の下端は、該第一の周波数範囲の下端よりも少なくとも高い、第二の電源と、
該第一の出力を該第二の出力と結合することにより、該ＲＦ電力増幅器の該電源を提供するための第三の出力を生成する電力結合器回路であって、該ＲＦ電力増幅器は、ＲＦ入力信号を受信し、増幅することにより、該第三の出力の制御下でＲＦ出力信号を生成し、該電力結合器回路は、第一のノードおよび第二のノードを有する一次巻線と、第三のノードおよび第四のノードを有する二次巻線とを含む変圧器を含み、該第一のノードは、該第一の出力を受信するように連結され、該第二のノードは、該ＲＦ電力増幅器に連結され、該第三のノードは、接地に連結され、そして該第四のノードは、該第二の出力を受信するように連結される、電力結合器回路と、
該ＲＦ出力信号を、フィードバックループを介して受信するように連結されたフィードバック回路であって、該フィードバック回路は、該ＲＦ出力信号の振幅を所定の制御信号と比較し、該ＲＦ出力信号の振幅と該所定の制御信号との差異に基づいて、該第一の電源および該第二の電源を制御するための一つ以上の電源制御信号を生成する、フィードバック回路と
を備える、電源システム。
【請求項１７】
前記電力結合器回路は、第一の端と第二の端とを有するコンデンサをさらに含み、該第一の端が高速型電源と前記変圧器の第四のノードに連結され、該第二の端が前記ＲＦ電力増幅器に連結され、該コンデンサは、該変圧器の一次側の漏れインダクタンスの効果を低減する、請求項１６に記載の電源システム。
【請求項１８】
前記第一の電源は、スイッチモード型電源（ＳＭＰＳ）であり、前記第二の電源は、プッシュプル型レギュレータである、請求項１６に記載の電源システム。
【請求項１９】
前記一つ以上の電源制御信号は、前記第一の電源を制御するための第一の電源制御信号と、前記第二の電源を制御するための第二の電源制御信号とを含む、請求項１６に記載の電源システム。
【請求項２０】
前記フィードバック回路は、
前記第一の電源と直列に連結されたローパスフィルタであって、前記第一の電源制御信号は、該ローパスフィルタを介して伝わる、ローパスフィルタと、
前記第二の電源と直列に連結されたハイパスフィルタであって、前記第二の電源制御信号は、該ハイパスフィルタを介して伝わる、ハイパスフィルタと
を含む、請求項１９に記載の電源システム。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【公開番号】特開２０１２−２３４５６０（Ｐ２０１２−２３４５６０Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−１５９８０５（Ｐ２０１２−１５９８０５）
【出願日】平成２４年７月１８日（２０１２．７．１８）
【分割の表示】特願２００９−５３４７２９（Ｐ２００９−５３４７２９）の分割
【原出願日】平成１９年７月３１日（２００７．７．３１）
【出願人】（５０８２３３４０１）クアンタンス， インコーポレイテッド (6)
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１２−１５９８０５（Ｐ２０１２−１５９８０５）
【出願日】平成２４年７月１８日（２０１２．７．１８）
【分割の表示】特願２００９−５３４７２９（Ｐ２００９−５３４７２９）の分割
【原出願日】平成１９年７月３１日（２００７．７．３１）
【出願人】（５０８２３３４０１）クアンタンス， インコーポレイテッド (6)
【Ｆターム（参考）】
[ Back to top ]