電圧供給回路
【課題】簡略な回路構成で低消費電流化が可能な電圧供給回路を提供する。
【解決手段】負荷への供給電圧を発生させる電圧供給回路であって、インバータＩＬ１−１、ＩＬ１−２、ＩＨ１−１及びＩＨ１−２によって構成される論理回路と、充電用ＰチャンネルＭＯＳトランジスタＰ１と放電用ＮチャンネルＭＯＳトランジスタＮ１とによって構成され、前記論理回路の一方の出力（インバータＩＬ１−２の出力）によって充電動作がオン／オフ制御され、前記論理回路の他方の出力（インバータＩＨ１−２の出力）によって放電動作がオン／オフ制御され、自己の出力電圧Ｖ１が前記負荷への供給電圧及び前記論理回路の入力となる充放電回路とを備える電圧供給回路。
【解決手段】負荷への供給電圧を発生させる電圧供給回路であって、インバータＩＬ１−１、ＩＬ１−２、ＩＨ１−１及びＩＨ１−２によって構成される論理回路と、充電用ＰチャンネルＭＯＳトランジスタＰ１と放電用ＮチャンネルＭＯＳトランジスタＮ１とによって構成され、前記論理回路の一方の出力（インバータＩＬ１−２の出力）によって充電動作がオン／オフ制御され、前記論理回路の他方の出力（インバータＩＨ１−２の出力）によって放電動作がオン／オフ制御され、自己の出力電圧Ｖ１が前記負荷への供給電圧及び前記論理回路の入力となる充放電回路とを備える電圧供給回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に対して電圧を供給する電圧供給回路に関するものである。本発明に係る電圧供給回路は、例えば液晶表示装置において液晶駆動用バイアス電圧を発生させる液晶駆動用電源回路として利用される。
【背景技術】
【０００２】
液晶表示装置を駆動する場合、液晶駆動用電源回路にて必要な数の所定のバイアス電圧を発生させ、表示データなどにより液晶画素への信号出力制御スイッチをオン／オフ制御して上記バイアス電圧を選択的に出力させることにより、液晶駆動信号すなわちコモン出力信号とセグメント出力信号を形成する。その信号波形例を図２に示す。Ｖ1〜Ｖ5は液晶駆動用電源回路にて生成されたバイアス電圧の値であり、各バイアス電圧の値Ｖ1〜Ｖ5及び接地電圧の値ＶGNDが液晶駆動信号の各レベルを構成している。
【０００３】
複数のバイアス電圧を発生させる電源回路として、最も基本的なものに抵抗分割にて分圧回路を構成するものがある。その構成を図３に示す。図３に示す電源回路では、電源回路の全消費電流の内、負荷(例えば液晶)に供給される成分は非常に少なく、定電圧Ｖｃが印加される端子から可変抵抗ＶＲ１及び抵抗Ｒ１〜Ｒ５を介してＧＮＤに直接流れ込んでしまう無駄な成分が大きくなってしまう。大規模な液晶表示装置を駆動する場合、バイアス電圧の安定度を上げるために、バイアス電圧を発生させる電源回路の出力インピーダンスを低くする必要があり、図３に示す電源回路の構成では可変抵抗ＶＲ１及び抵抗Ｒ１〜Ｒ５の抵抗値を下げなければならず非常に大きな電流を無駄に消費することになってしまう。
【０００４】
上記の低出力インピーダンス化と低消費電流化を考慮して考案されたのが、コンパレータとＰチャンネルＭＯＳトランジスタとを用いてバイアス電圧を生成する電源回路である。その構成を図４に示す。図４に示す電源回路では、高抵抗値の可変抵抗ＶＲ１及び抵抗Ｒ１〜Ｒ５を用いた抵抗分割にて低消費電流の分圧回路を構成し、この分圧回路の第ｋ出力を第ｋバイアス電圧の基準電圧としてコンパレータＣｋの反転入力端子に印加し、コンパレータＣｋの非反転入力端子には第ｋバイアス電圧Ｖｋを供給する低インピーダンスなＰチャンネルＭＯＳトランジスタＴｋのドレインを接続し、コンパレータＣｋの出力をＰチャンネルＭＯＳトランジスタＴｋのゲートに接続する構成となっている（ただし、ｋは１〜５の整数）。図４に示す電源回路の構成によれば、コンパレータＣ１〜Ｃ５にて、基準電圧とバイアス電圧とを比較し、バイアス電圧が基準電圧に対して低下していれば、コンパレータＣ１〜Ｃ５から「０」が出力され、ＰチャンネルＭＯＳトランジスタＴ１〜Ｔ５がオンし、負荷を充電してバイアス電圧を引き上げる。また、バイアス電圧が基準電圧に達すると、コンパレータＣ１〜Ｃ５から「１」が出力され、ＰチャンネルＭＯＳトランジスタＴ１〜Ｔ５がオフし、バイアス電圧がそれ以上上がらなくなる。
【０００５】
図４に示す電源回路によると、低出力インピーダンスで所望のバイアス電圧が供給されるとともに、分圧回路での無駄な消費電流がなくなるので大幅な低消費電流化が実現できる。しかしながら、バイアス電圧にて容量性の液晶負荷を駆動することを考えると、液晶駆動信号が低バイアス電圧から高バイアス電圧へ遷移するときは高バイアス電圧から負荷へ充電することになるが、高バイアス電圧から低バイアス電圧へ遷移するときには負荷から低バイアス電圧へ放電されることになる。そのため、バイアス電圧は負荷への充電及び負荷からの放電に従って変動することになり、この変動を基準電圧によって抑制するには、充電のみにしか対応できないＰチャンネルＭＯＳトランジスタＴ１〜Ｔ５を、充放電両方に対応可能なＣＭＯＳバッファ又はＣＭＯＳインバータに置き換える必要がある。このような置き換えを行った電源回路の構成を図５に示す。図５に示す電源回路は、図４に示す電源回路において、ＰチャンネルＭＯＳトランジスタＴ１〜Ｔ５をＣＭＯＳインバータＣＩ１〜ＣＩ５に置き換えた構成である。このような構成により、充放電の何れにも対応可能となる。
【０００６】
しかしながら、図５に示す電源回路では、ＣＭＯＳインバータＣＩ１〜ＣＩ５にてバイアス電圧の制御をしているために、ＣＭＯＳインバータを構成しているＰチャンネルＭＯＳトランジスタ及びＮチャンネルＭＯＳトランジスタのうちいずれか一方が必ずオンしてしまうので、バイアス電圧が基準電圧に制御されてもそこで制御を止めることができず、さらに充放電が継続されてしまい、無駄な電流を消費することになってしまう。
【０００７】
この無駄な充放電を防ぐ技術として、特許文献１に開示されている電源回路がある。その構成を図６に示す。図６に示す電源回路では、充電用のＰチャンネルＭＯＳトランジスタＰｋ及び放電用のＮチャンネルＭＯＳトランジスタＮｋをＣＭＯＳで構成し、ＰチャンネルＭＯＳトランジスタＰｋをコンパレータＣＬｋで制御し、ＮチャンネルＭＯＳトランジスタＮｋをコンパレータＣＨｋで制御し、両コンパレータＣＬｋ及びＣＨｋの非反転入力端子に、ＰチャンネルＭＯＳトランジスタＰｋ及びＮチャンネルＭＯＳトランジスタＮｋの接続点電圧である第ｋバイアス電圧Ｖｋが供給され、コンパレータＣＨｋの反転入力端子には、抵抗分圧回路中の許容電圧範囲を設定している抵抗rｋの上端電圧である上限基準電圧ＶｋＨが印加され、コンパレータＣＬｋの反転入力端子には、抵抗分圧回路中の許容電圧範囲を設定している抵抗rｋの下端電圧である下限基準電圧ＶｋＬが印加される（ただし、ｋは１〜５の整数）。このような構成であれば、バイアス電圧Ｖ１〜Ｖ５が変動して許容電圧範囲を超えたときにのみ充電用のＰチャンネルＭＯＳトランジスタＰ１〜Ｐ５又は放電用のＮチャンネルＭＯＳトランジスタＮ１〜Ｎ５がオンしてバイアス電圧Ｖ１〜Ｖ５の制御を行い、バイアス電圧Ｖ１〜Ｖ５が許容電圧範囲内であれば充電用及び放電用の両ＭＯＳトランジスタＰ１〜Ｐ５及びＮ１〜Ｎ５がオフになって負荷に対してハイインピーダンス状態となりバイアス電圧Ｖ１〜Ｖ５の制御を停止するので、不要な継続制御を行わないようにすることができる。
【０００８】
【特許文献１】特開昭５５−１４６４８７号公報
【特許文献２】特開平９−４３５６８号公報
【特許文献３】特開平９−１０５９０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
確かに図６に示す電源回路は、充電用のＰチャンネルＭＯＳトランジスタ及び放電用のＮチャンネルＭＯＳトランジスタを構成するＣＭＯＳでの無駄な消費電流を抑えることはできるが、１つのバイアス電圧を発生させるために２つのコンパレータが必要であるため、図４や図５に示した電源回路と比較して回路規模が増大し、電源回路のコストアップに繋がるという問題を有している。
【００１０】
本発明は、上記の状況に鑑みなされたものであり、簡略な回路構成で低消費電流化が可能な電圧供給回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために本発明に係る電圧供給回路は、負荷への供給電圧を発生させる電圧供給回路であって、論理回路と、前記論理回路の一方の出力によって充電動作がオン／オフ制御され、前記論理回路の他方の出力によって放電動作がオン／オフ制御され、自己の出力電圧が前記負荷への供給電圧及び前記論理回路の入力となる充放電回路とを備える構成である。
【００１２】
このような構成によると、コンパレータや抵抗分圧回路が不要となるので、上述した図６に示す従来の電源回路と比較すると、非常に簡略な回路構成となる。また、このような構成によると、充電動作のオン／オフ制御と放電動作のオン／オフ制御が互いに独立しているので、充電動作と放電動作の両方を停止させることができる。これにより、無駄な電流の消費を防止することができる。
【００１３】
また、前記充放電回路が、充電用ＰチャンネルＭＯＳトランジスタと放電用ＮチャンネルＭＯＳトランジスタを備えるようにしてもよい。この場合、前記論理回路が、前記負荷への供給電圧の下限許容値を論理閾値とする第１インバータと、前記第１インバータの出力を反転させる第２インバータと、前記負荷への供給電圧の上限許容値を論理閾値とする第３インバータと、前記第３インバータの出力を反転させる第４インバータとを備え、前記論理回路の一方の出力が前記第２インバータの出力であり、前記論理回路の他方の出力が前記第４インバータの出力であって、前記第２インバータの出力が前記充電用ＰチャンネルＭＯＳトランジスタのゲートに供給され、前記第４インバータの出力が前記放電用ＮチャンネルＭＯＳトランジスタのゲートに供給されるようにしてもよい。
【００１４】
また、負荷への供給電圧の適切な制御を行う観点から、本発明に係る電圧供給回路では、前記負荷への供給電圧が許容範囲外であることを前記論理回路の出力が示しているときは、前記充放電回路が充放電動作を行うようにすることが望ましい。
【００１５】
また、低消費電流化の観点から、本発明に係る電圧供給回路では、前記負荷への供給電圧が許容範囲内であることを前記論理回路の出力が示しているときは、前記充放電回路が充放電動作を行わないようにすることが望ましい。
【発明の効果】
【００１６】
本発明に係る電圧供給回路によると、コンパレータや抵抗分圧回路が不要となるので、上述した図６に示す従来の電源回路と比較すると、非常に簡略な回路構成となる。また、本発明に係る電圧供給回路によると、充電動作のオン／オフ制御と放電動作のオン／オフ制御が互いに独立しているので、充電動作と放電動作の両方を停止させることができる。これにより、無駄な電流の消費を防止することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施形態について図面を参照して以下に説明する。本発明に係る電圧供給回路の一構成例を図１に示す。図１に示す本発明に係る電圧供給回路は、図６に示す従来の電源回路と比較すると、コンパレータＣＬｋの代わりにインバータＩＬｋ−１及びＩＬｋ−２を配置し、コンパレータＣＨｋの代わりにインバータＩＨｋ−１及びＩＨｋ−２を配置し、上限基準電圧ＶｋＨ及び下限基準電圧ＶｋＬを生成していた抵抗分圧回路を廃止している構成である（ただし、ｋは１〜５の整数）。このように、図１に示す本発明に係る電圧供給回路は、図６に示す従来の電源回路と比較すると、全体として非常に簡略化された構成となっていることが特徴である。
【００１８】
ここで、第１バイアス電圧Ｖ１を発生させる回路部について説明する。第１バイアス電圧Ｖ１を発生させる回路部は、第１バイアス電圧Ｖ１を入力するインバータＩＬ１−１と、インバータＩＬ１−１の出力を反転させるインバータＩＬ１−２と、第１バイアス電圧Ｖ１を入力するインバータＩＨ１−１と、インバータＩＨ１−１の出力を反転させるインバータＩＨ１−２とによって構成される論理回路を備えている。また、第１バイアス電圧Ｖ１を発生させる回路部は、インバータＩＬ１−２の出力によってオン／オフ制御される充電用のＰチャンネルＭＯＳトランジスタＰ１とインバータＩＨ１−２の出力によってオン／オフ制御される放電用のＮチャンネルＭＯＳトランジスタＮ１とによって構成され、充電用のＰチャンネルＭＯＳトランジスタＰ１及び放電用のＮチャンネルＭＯＳトランジスタＮ１の接続点電圧を第１バイアス電圧Ｖ１として上記論理回路と負荷（不図示）に供給する充放電回路を備えている。
【００１９】
負荷（不図示）に供給する第１バイアス電圧Ｖ１の目標値をＶ1Mとし、第１バイアス電圧Ｖ１の許容範囲を目標値±αとし、インバータＩＬ１−１の論理閾値がＶ1M−αになるように、インバータＩＬ１−１を構成するＰチャンネルＭＯＳトランジスタ（不図示）及びＮチャンネルＭＯＳトランジスタ（不図示）のサイズを調整設計し、インバータＩＨ１−１の論理閾値がＶ1M＋αになるように、インバータＩＨ１−１を構成するＰチャンネルＭＯＳトランジスタ（不図示）及びＮチャンネルＭＯＳトランジスタ（不図示）のサイズを調整設計する。
【００２０】
上記の調整設計により、第１バイアス電圧Ｖ１の値が下限許容値Ｖ1M−αより低くなると、インバータＩＬ１−１の出力が「１」となり、インバータＩＬ１−１の出力を反転させるインバータＩＬ１−２の出力が「０」となり、結果として充電用のＰチャンネルＭＯＳトランジスタＰ１がオンになり、第１バイアス電圧Ｖ１が引き上げられ、逆に、第１バイアス電圧Ｖ１の値が上限許容値Ｖ1M＋αより高くなると、インバータＩＨ１−１の出力が「０」となり、インバータＩＨ１−１の出力を反転させるインバータＩＨ１−２の出力が「１」となり、結果として放電用のＮチャンネルＭＯＳトランジスタＮ１がオンになり、第１バイアス電圧Ｖ１が引き下げられる。
【００２１】
以上の動作によって、第１バイアス電圧Ｖ１の値が許容範囲（下限許容値Ｖ1M−α以上上限許容値Ｖ1M＋α以下）外になっているときは、充電用のＰチャンネルＭＯＳトランジスタＰ１及び放電用のＮチャンネルＭＯＳトランジスタＮ１のうちいずれか一方がオンになり、充電動作及び放電動作のうちいずれか一方が行われる。
【００２２】
これに対して、第１バイアス電圧Ｖ１の値が許容範囲（下限許容値Ｖ1M−α以上上限許容値Ｖ1M＋α以下）内になっているときは、インバータＩＬ１−１の出力が「０」となり、インバータＩＬ１−１の出力を反転させるインバータＩＬ１−２の出力が「１」となり、結果として充電用のＰチャンネルＭＯＳトランジスタＰ１がオフになり、インバータＩＨ１−１の出力が「１」となり、インバータＩＨ１−１の出力を反転させるインバータＩＨ１−２の出力が「０」となり、結果として放電用のＮチャンネルＭＯＳトランジスタＮ１がオフになる。充電用及び放電用の両ＭＯＳトランジスタＰ１及びＮ１がオフになって負荷（不図示）に対してハイインピーダンス状態となり第１バイアス電圧Ｖ１の制御を停止するので、第１バイアス電圧Ｖ１の値が許容範囲外から許容範囲内になった場合に不要な継続制御を行わないようにすることができる。
【００２３】
なお、第２バイアス電圧Ｖ２を発生させる回路部、第３バイアス電圧Ｖ３を発生させる回路部、第４バイアス電圧Ｖ４を発生させる回路部、及び第５バイアス電圧Ｖ５を発生させる回路部は、バイアス電圧の目標値が異なる点を除き、上述した第１バイアス電圧Ｖ１を発生させる回路部と同一であるので、詳細な説明を省略する。
【００２４】
また、図１に示す本発明に係る電圧供給回路は、第１〜５バイアス電圧Ｖ１〜Ｖ５、すなわち５種類のバイアス電圧を発生させる回路であるが、本発明はこれに限定されることはなく、例えば、負荷への供給電圧が一種類しかなくても構わない。
【図面の簡単な説明】
【００２５】
【図１】は、本発明に係る電圧供給回路の一構成例を示す図である。
【図２】は、液晶駆動信号の波形例を示す図である。
【図３】は、従来の電源回路の一構成例を示す図である。
【図４】は、従来の電源回路の他の構成例を示す図である。
【図５】は、従来の電源回路の更に他の構成例を示す図である。
【図６】は、従来の電源回路の更に他の構成例を示す図である。
【符号の説明】
【００２６】
ＩＨ１−１〜ＩＨ５−１ インバータ
ＩＨ１−２〜ＩＨ５−２ インバータ
ＩＬ１−１〜ＩＨ５−１ インバータ
ＩＬ１−２〜ＩＬ５−２ インバータ
Ｎ１〜Ｎ５ ＮチャンネルＭＯＳトランジスタ
Ｐ１〜Ｐ５ ＰチャンネルＭＯＳトランジスタ
【技術分野】
【０００１】
本発明は、負荷に対して電圧を供給する電圧供給回路に関するものである。本発明に係る電圧供給回路は、例えば液晶表示装置において液晶駆動用バイアス電圧を発生させる液晶駆動用電源回路として利用される。
【背景技術】
【０００２】
液晶表示装置を駆動する場合、液晶駆動用電源回路にて必要な数の所定のバイアス電圧を発生させ、表示データなどにより液晶画素への信号出力制御スイッチをオン／オフ制御して上記バイアス電圧を選択的に出力させることにより、液晶駆動信号すなわちコモン出力信号とセグメント出力信号を形成する。その信号波形例を図２に示す。Ｖ1〜Ｖ5は液晶駆動用電源回路にて生成されたバイアス電圧の値であり、各バイアス電圧の値Ｖ1〜Ｖ5及び接地電圧の値ＶGNDが液晶駆動信号の各レベルを構成している。
【０００３】
複数のバイアス電圧を発生させる電源回路として、最も基本的なものに抵抗分割にて分圧回路を構成するものがある。その構成を図３に示す。図３に示す電源回路では、電源回路の全消費電流の内、負荷(例えば液晶)に供給される成分は非常に少なく、定電圧Ｖｃが印加される端子から可変抵抗ＶＲ１及び抵抗Ｒ１〜Ｒ５を介してＧＮＤに直接流れ込んでしまう無駄な成分が大きくなってしまう。大規模な液晶表示装置を駆動する場合、バイアス電圧の安定度を上げるために、バイアス電圧を発生させる電源回路の出力インピーダンスを低くする必要があり、図３に示す電源回路の構成では可変抵抗ＶＲ１及び抵抗Ｒ１〜Ｒ５の抵抗値を下げなければならず非常に大きな電流を無駄に消費することになってしまう。
【０００４】
上記の低出力インピーダンス化と低消費電流化を考慮して考案されたのが、コンパレータとＰチャンネルＭＯＳトランジスタとを用いてバイアス電圧を生成する電源回路である。その構成を図４に示す。図４に示す電源回路では、高抵抗値の可変抵抗ＶＲ１及び抵抗Ｒ１〜Ｒ５を用いた抵抗分割にて低消費電流の分圧回路を構成し、この分圧回路の第ｋ出力を第ｋバイアス電圧の基準電圧としてコンパレータＣｋの反転入力端子に印加し、コンパレータＣｋの非反転入力端子には第ｋバイアス電圧Ｖｋを供給する低インピーダンスなＰチャンネルＭＯＳトランジスタＴｋのドレインを接続し、コンパレータＣｋの出力をＰチャンネルＭＯＳトランジスタＴｋのゲートに接続する構成となっている（ただし、ｋは１〜５の整数）。図４に示す電源回路の構成によれば、コンパレータＣ１〜Ｃ５にて、基準電圧とバイアス電圧とを比較し、バイアス電圧が基準電圧に対して低下していれば、コンパレータＣ１〜Ｃ５から「０」が出力され、ＰチャンネルＭＯＳトランジスタＴ１〜Ｔ５がオンし、負荷を充電してバイアス電圧を引き上げる。また、バイアス電圧が基準電圧に達すると、コンパレータＣ１〜Ｃ５から「１」が出力され、ＰチャンネルＭＯＳトランジスタＴ１〜Ｔ５がオフし、バイアス電圧がそれ以上上がらなくなる。
【０００５】
図４に示す電源回路によると、低出力インピーダンスで所望のバイアス電圧が供給されるとともに、分圧回路での無駄な消費電流がなくなるので大幅な低消費電流化が実現できる。しかしながら、バイアス電圧にて容量性の液晶負荷を駆動することを考えると、液晶駆動信号が低バイアス電圧から高バイアス電圧へ遷移するときは高バイアス電圧から負荷へ充電することになるが、高バイアス電圧から低バイアス電圧へ遷移するときには負荷から低バイアス電圧へ放電されることになる。そのため、バイアス電圧は負荷への充電及び負荷からの放電に従って変動することになり、この変動を基準電圧によって抑制するには、充電のみにしか対応できないＰチャンネルＭＯＳトランジスタＴ１〜Ｔ５を、充放電両方に対応可能なＣＭＯＳバッファ又はＣＭＯＳインバータに置き換える必要がある。このような置き換えを行った電源回路の構成を図５に示す。図５に示す電源回路は、図４に示す電源回路において、ＰチャンネルＭＯＳトランジスタＴ１〜Ｔ５をＣＭＯＳインバータＣＩ１〜ＣＩ５に置き換えた構成である。このような構成により、充放電の何れにも対応可能となる。
【０００６】
しかしながら、図５に示す電源回路では、ＣＭＯＳインバータＣＩ１〜ＣＩ５にてバイアス電圧の制御をしているために、ＣＭＯＳインバータを構成しているＰチャンネルＭＯＳトランジスタ及びＮチャンネルＭＯＳトランジスタのうちいずれか一方が必ずオンしてしまうので、バイアス電圧が基準電圧に制御されてもそこで制御を止めることができず、さらに充放電が継続されてしまい、無駄な電流を消費することになってしまう。
【０００７】
この無駄な充放電を防ぐ技術として、特許文献１に開示されている電源回路がある。その構成を図６に示す。図６に示す電源回路では、充電用のＰチャンネルＭＯＳトランジスタＰｋ及び放電用のＮチャンネルＭＯＳトランジスタＮｋをＣＭＯＳで構成し、ＰチャンネルＭＯＳトランジスタＰｋをコンパレータＣＬｋで制御し、ＮチャンネルＭＯＳトランジスタＮｋをコンパレータＣＨｋで制御し、両コンパレータＣＬｋ及びＣＨｋの非反転入力端子に、ＰチャンネルＭＯＳトランジスタＰｋ及びＮチャンネルＭＯＳトランジスタＮｋの接続点電圧である第ｋバイアス電圧Ｖｋが供給され、コンパレータＣＨｋの反転入力端子には、抵抗分圧回路中の許容電圧範囲を設定している抵抗rｋの上端電圧である上限基準電圧ＶｋＨが印加され、コンパレータＣＬｋの反転入力端子には、抵抗分圧回路中の許容電圧範囲を設定している抵抗rｋの下端電圧である下限基準電圧ＶｋＬが印加される（ただし、ｋは１〜５の整数）。このような構成であれば、バイアス電圧Ｖ１〜Ｖ５が変動して許容電圧範囲を超えたときにのみ充電用のＰチャンネルＭＯＳトランジスタＰ１〜Ｐ５又は放電用のＮチャンネルＭＯＳトランジスタＮ１〜Ｎ５がオンしてバイアス電圧Ｖ１〜Ｖ５の制御を行い、バイアス電圧Ｖ１〜Ｖ５が許容電圧範囲内であれば充電用及び放電用の両ＭＯＳトランジスタＰ１〜Ｐ５及びＮ１〜Ｎ５がオフになって負荷に対してハイインピーダンス状態となりバイアス電圧Ｖ１〜Ｖ５の制御を停止するので、不要な継続制御を行わないようにすることができる。
【０００８】
【特許文献１】特開昭５５−１４６４８７号公報
【特許文献２】特開平９−４３５６８号公報
【特許文献３】特開平９−１０５９０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
確かに図６に示す電源回路は、充電用のＰチャンネルＭＯＳトランジスタ及び放電用のＮチャンネルＭＯＳトランジスタを構成するＣＭＯＳでの無駄な消費電流を抑えることはできるが、１つのバイアス電圧を発生させるために２つのコンパレータが必要であるため、図４や図５に示した電源回路と比較して回路規模が増大し、電源回路のコストアップに繋がるという問題を有している。
【００１０】
本発明は、上記の状況に鑑みなされたものであり、簡略な回路構成で低消費電流化が可能な電圧供給回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために本発明に係る電圧供給回路は、負荷への供給電圧を発生させる電圧供給回路であって、論理回路と、前記論理回路の一方の出力によって充電動作がオン／オフ制御され、前記論理回路の他方の出力によって放電動作がオン／オフ制御され、自己の出力電圧が前記負荷への供給電圧及び前記論理回路の入力となる充放電回路とを備える構成である。
【００１２】
このような構成によると、コンパレータや抵抗分圧回路が不要となるので、上述した図６に示す従来の電源回路と比較すると、非常に簡略な回路構成となる。また、このような構成によると、充電動作のオン／オフ制御と放電動作のオン／オフ制御が互いに独立しているので、充電動作と放電動作の両方を停止させることができる。これにより、無駄な電流の消費を防止することができる。
【００１３】
また、前記充放電回路が、充電用ＰチャンネルＭＯＳトランジスタと放電用ＮチャンネルＭＯＳトランジスタを備えるようにしてもよい。この場合、前記論理回路が、前記負荷への供給電圧の下限許容値を論理閾値とする第１インバータと、前記第１インバータの出力を反転させる第２インバータと、前記負荷への供給電圧の上限許容値を論理閾値とする第３インバータと、前記第３インバータの出力を反転させる第４インバータとを備え、前記論理回路の一方の出力が前記第２インバータの出力であり、前記論理回路の他方の出力が前記第４インバータの出力であって、前記第２インバータの出力が前記充電用ＰチャンネルＭＯＳトランジスタのゲートに供給され、前記第４インバータの出力が前記放電用ＮチャンネルＭＯＳトランジスタのゲートに供給されるようにしてもよい。
【００１４】
また、負荷への供給電圧の適切な制御を行う観点から、本発明に係る電圧供給回路では、前記負荷への供給電圧が許容範囲外であることを前記論理回路の出力が示しているときは、前記充放電回路が充放電動作を行うようにすることが望ましい。
【００１５】
また、低消費電流化の観点から、本発明に係る電圧供給回路では、前記負荷への供給電圧が許容範囲内であることを前記論理回路の出力が示しているときは、前記充放電回路が充放電動作を行わないようにすることが望ましい。
【発明の効果】
【００１６】
本発明に係る電圧供給回路によると、コンパレータや抵抗分圧回路が不要となるので、上述した図６に示す従来の電源回路と比較すると、非常に簡略な回路構成となる。また、本発明に係る電圧供給回路によると、充電動作のオン／オフ制御と放電動作のオン／オフ制御が互いに独立しているので、充電動作と放電動作の両方を停止させることができる。これにより、無駄な電流の消費を防止することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施形態について図面を参照して以下に説明する。本発明に係る電圧供給回路の一構成例を図１に示す。図１に示す本発明に係る電圧供給回路は、図６に示す従来の電源回路と比較すると、コンパレータＣＬｋの代わりにインバータＩＬｋ−１及びＩＬｋ−２を配置し、コンパレータＣＨｋの代わりにインバータＩＨｋ−１及びＩＨｋ−２を配置し、上限基準電圧ＶｋＨ及び下限基準電圧ＶｋＬを生成していた抵抗分圧回路を廃止している構成である（ただし、ｋは１〜５の整数）。このように、図１に示す本発明に係る電圧供給回路は、図６に示す従来の電源回路と比較すると、全体として非常に簡略化された構成となっていることが特徴である。
【００１８】
ここで、第１バイアス電圧Ｖ１を発生させる回路部について説明する。第１バイアス電圧Ｖ１を発生させる回路部は、第１バイアス電圧Ｖ１を入力するインバータＩＬ１−１と、インバータＩＬ１−１の出力を反転させるインバータＩＬ１−２と、第１バイアス電圧Ｖ１を入力するインバータＩＨ１−１と、インバータＩＨ１−１の出力を反転させるインバータＩＨ１−２とによって構成される論理回路を備えている。また、第１バイアス電圧Ｖ１を発生させる回路部は、インバータＩＬ１−２の出力によってオン／オフ制御される充電用のＰチャンネルＭＯＳトランジスタＰ１とインバータＩＨ１−２の出力によってオン／オフ制御される放電用のＮチャンネルＭＯＳトランジスタＮ１とによって構成され、充電用のＰチャンネルＭＯＳトランジスタＰ１及び放電用のＮチャンネルＭＯＳトランジスタＮ１の接続点電圧を第１バイアス電圧Ｖ１として上記論理回路と負荷（不図示）に供給する充放電回路を備えている。
【００１９】
負荷（不図示）に供給する第１バイアス電圧Ｖ１の目標値をＶ1Mとし、第１バイアス電圧Ｖ１の許容範囲を目標値±αとし、インバータＩＬ１−１の論理閾値がＶ1M−αになるように、インバータＩＬ１−１を構成するＰチャンネルＭＯＳトランジスタ（不図示）及びＮチャンネルＭＯＳトランジスタ（不図示）のサイズを調整設計し、インバータＩＨ１−１の論理閾値がＶ1M＋αになるように、インバータＩＨ１−１を構成するＰチャンネルＭＯＳトランジスタ（不図示）及びＮチャンネルＭＯＳトランジスタ（不図示）のサイズを調整設計する。
【００２０】
上記の調整設計により、第１バイアス電圧Ｖ１の値が下限許容値Ｖ1M−αより低くなると、インバータＩＬ１−１の出力が「１」となり、インバータＩＬ１−１の出力を反転させるインバータＩＬ１−２の出力が「０」となり、結果として充電用のＰチャンネルＭＯＳトランジスタＰ１がオンになり、第１バイアス電圧Ｖ１が引き上げられ、逆に、第１バイアス電圧Ｖ１の値が上限許容値Ｖ1M＋αより高くなると、インバータＩＨ１−１の出力が「０」となり、インバータＩＨ１−１の出力を反転させるインバータＩＨ１−２の出力が「１」となり、結果として放電用のＮチャンネルＭＯＳトランジスタＮ１がオンになり、第１バイアス電圧Ｖ１が引き下げられる。
【００２１】
以上の動作によって、第１バイアス電圧Ｖ１の値が許容範囲（下限許容値Ｖ1M−α以上上限許容値Ｖ1M＋α以下）外になっているときは、充電用のＰチャンネルＭＯＳトランジスタＰ１及び放電用のＮチャンネルＭＯＳトランジスタＮ１のうちいずれか一方がオンになり、充電動作及び放電動作のうちいずれか一方が行われる。
【００２２】
これに対して、第１バイアス電圧Ｖ１の値が許容範囲（下限許容値Ｖ1M−α以上上限許容値Ｖ1M＋α以下）内になっているときは、インバータＩＬ１−１の出力が「０」となり、インバータＩＬ１−１の出力を反転させるインバータＩＬ１−２の出力が「１」となり、結果として充電用のＰチャンネルＭＯＳトランジスタＰ１がオフになり、インバータＩＨ１−１の出力が「１」となり、インバータＩＨ１−１の出力を反転させるインバータＩＨ１−２の出力が「０」となり、結果として放電用のＮチャンネルＭＯＳトランジスタＮ１がオフになる。充電用及び放電用の両ＭＯＳトランジスタＰ１及びＮ１がオフになって負荷（不図示）に対してハイインピーダンス状態となり第１バイアス電圧Ｖ１の制御を停止するので、第１バイアス電圧Ｖ１の値が許容範囲外から許容範囲内になった場合に不要な継続制御を行わないようにすることができる。
【００２３】
なお、第２バイアス電圧Ｖ２を発生させる回路部、第３バイアス電圧Ｖ３を発生させる回路部、第４バイアス電圧Ｖ４を発生させる回路部、及び第５バイアス電圧Ｖ５を発生させる回路部は、バイアス電圧の目標値が異なる点を除き、上述した第１バイアス電圧Ｖ１を発生させる回路部と同一であるので、詳細な説明を省略する。
【００２４】
また、図１に示す本発明に係る電圧供給回路は、第１〜５バイアス電圧Ｖ１〜Ｖ５、すなわち５種類のバイアス電圧を発生させる回路であるが、本発明はこれに限定されることはなく、例えば、負荷への供給電圧が一種類しかなくても構わない。
【図面の簡単な説明】
【００２５】
【図１】は、本発明に係る電圧供給回路の一構成例を示す図である。
【図２】は、液晶駆動信号の波形例を示す図である。
【図３】は、従来の電源回路の一構成例を示す図である。
【図４】は、従来の電源回路の他の構成例を示す図である。
【図５】は、従来の電源回路の更に他の構成例を示す図である。
【図６】は、従来の電源回路の更に他の構成例を示す図である。
【符号の説明】
【００２６】
ＩＨ１−１〜ＩＨ５−１ インバータ
ＩＨ１−２〜ＩＨ５−２ インバータ
ＩＬ１−１〜ＩＨ５−１ インバータ
ＩＬ１−２〜ＩＬ５−２ インバータ
Ｎ１〜Ｎ５ ＮチャンネルＭＯＳトランジスタ
Ｐ１〜Ｐ５ ＰチャンネルＭＯＳトランジスタ
【特許請求の範囲】
【請求項１】
負荷への供給電圧を発生させる電圧供給回路であって、
論理回路と、
前記論理回路の一方の出力によって充電動作がオン／オフ制御され、前記論理回路の他方の出力によって放電動作がオン／オフ制御され、自己の出力電圧が前記負荷への供給電圧及び前記論理回路の入力となる充放電回路とを備えることを特徴とする電圧供給回路。
【請求項２】
前記充放電回路が、充電用ＰチャンネルＭＯＳトランジスタと放電用ＮチャンネルＭＯＳトランジスタを備える請求項１に記載の電圧供給回路。
【請求項３】
前記論理回路が、前記負荷への供給電圧の下限許容値を論理閾値とする第１インバータと、前記第１インバータの出力を反転させる第２インバータと、前記負荷への供給電圧の上限許容値を論理閾値とする第３インバータと、前記第３インバータの出力を反転させる第４インバータとを備え、
前記論理回路の一方の出力が前記第２インバータの出力であり、前記論理回路の他方の出力が前記第４インバータの出力であって、前記第２インバータの出力が前記充電用ＰチャンネルＭＯＳトランジスタのゲートに供給され、前記第４インバータの出力が前記放電用ＮチャンネルＭＯＳトランジスタのゲートに供給される請求項２に記載の電圧供給回路。
【請求項４】
前記負荷への供給電圧が許容範囲外であることを前記論理回路の出力が示しているときは、前記充放電回路が充放電動作を行う請求項１〜３のいずれか１項に記載の電圧供給回路。
【請求項５】
前記負荷への供給電圧が許容範囲内であることを前記論理回路の出力が示しているときは、前記充放電回路が充放電動作を行わない請求項１〜４のいずれか１項に記載の電圧供給回路。
【請求項１】
負荷への供給電圧を発生させる電圧供給回路であって、
論理回路と、
前記論理回路の一方の出力によって充電動作がオン／オフ制御され、前記論理回路の他方の出力によって放電動作がオン／オフ制御され、自己の出力電圧が前記負荷への供給電圧及び前記論理回路の入力となる充放電回路とを備えることを特徴とする電圧供給回路。
【請求項２】
前記充放電回路が、充電用ＰチャンネルＭＯＳトランジスタと放電用ＮチャンネルＭＯＳトランジスタを備える請求項１に記載の電圧供給回路。
【請求項３】
前記論理回路が、前記負荷への供給電圧の下限許容値を論理閾値とする第１インバータと、前記第１インバータの出力を反転させる第２インバータと、前記負荷への供給電圧の上限許容値を論理閾値とする第３インバータと、前記第３インバータの出力を反転させる第４インバータとを備え、
前記論理回路の一方の出力が前記第２インバータの出力であり、前記論理回路の他方の出力が前記第４インバータの出力であって、前記第２インバータの出力が前記充電用ＰチャンネルＭＯＳトランジスタのゲートに供給され、前記第４インバータの出力が前記放電用ＮチャンネルＭＯＳトランジスタのゲートに供給される請求項２に記載の電圧供給回路。
【請求項４】
前記負荷への供給電圧が許容範囲外であることを前記論理回路の出力が示しているときは、前記充放電回路が充放電動作を行う請求項１〜３のいずれか１項に記載の電圧供給回路。
【請求項５】
前記負荷への供給電圧が許容範囲内であることを前記論理回路の出力が示しているときは、前記充放電回路が充放電動作を行わない請求項１〜４のいずれか１項に記載の電圧供給回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−１９９４２９（Ｐ２００９−１９９４２９Ａ）
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願番号】特願２００８−４１４９６（Ｐ２００８−４１４９６）
【出願日】平成２０年２月２２日（２００８．２．２２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願日】平成２０年２月２２日（２００８．２．２２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]