電圧制御発振器および電圧制御発振方法
【課題】回路の構成を複雑にすることなく、制御電圧と発振周波数とを逆比例または正比例させることができる電圧制御発振器および電圧制御発振方法を提供する。
【解決手段】電圧制御発振器21は、RSフリップフロップ22を構成するNORゲート23とオペアンプ33、抵抗29およびキャパシタ31からなるミラー積分回路24とを備えたものにおいて、NORゲート23の出力路とミラー積分回路24に含まれるオペアンプ33の反転端子との間に、スイッチの役割をするダイオード25を設け、ミラー積分回路24に含まれるキャパシタ31を充電した後、放電することで、RSフリップフロップ22をセットまたはリセットし、発振動作を継続し、前記発振周波数を変更する。
【解決手段】電圧制御発振器21は、RSフリップフロップ22を構成するNORゲート23とオペアンプ33、抵抗29およびキャパシタ31からなるミラー積分回路24とを備えたものにおいて、NORゲート23の出力路とミラー積分回路24に含まれるオペアンプ33の反転端子との間に、スイッチの役割をするダイオード25を設け、ミラー積分回路24に含まれるキャパシタ31を充電した後、放電することで、RSフリップフロップ22をセットまたはリセットし、発振動作を継続し、前記発振周波数を変更する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電圧により、発振周波数を制御する電圧制御発振器に関する。
【背景技術】
【0002】
従来、電圧制御発振器(Voltage Controlled Oscillator;VCO)は、位相同期ループ(Phase Locked Loop;PLL)をはじめ、周波数帯域の全体に亘って当該周波数のチューニングを必要とする通信システムや計測システム等に広く利用されており、これまで多くのものが研究開発され、開示されている(例えば、非特許文献1参照)。
【非特許文献1】佐々木博文、藤本邦昭、上野文男、“ブートストラップ形無安定マルチバイブレータに基づく電圧制御発振器に関する一提案”、信学論(C−II)、VOL.J77−C−II No.8.1994
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、従来の電圧制御発振器では、発振周波数が制御電圧に正比例して変化する形式であり、発振周波数が制御電圧に逆比例して変化する形式であると回路の構成が非常に複雑になってしまうという問題がある。例えば、従来のオーディオ信号遅延器のような時間遅延システム等で使用する回路では、発振周波数が制御電圧に逆比例して変化する関係にあり、このような回路では、ヒステリシス付き比較器、オペアンプ、OTA、その他の素子を組み合わせて構成しなければならず、その構成が複雑になるという問題がある。
【0004】
そこで、本発明では、前記した問題を解決し、回路の構成を複雑にすることなく、制御電圧と発振周波数とを逆比例させることができる電圧制御発振器および電圧制御発振方法を提供すると共に、回路構成が簡単で発振周波数が制御電圧に正比例して変化する形式で、制御電圧の範囲を広く取ることができる電圧制御発振器および電圧制御発振方法をも提供することを目的とする。
【課題を解決するための手段】
【0005】
前記課題を解決するため、請求項1に記載の電圧制御発振器は、RSフリップフロップを構成するNORゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、前記NORゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0006】
かかる構成によれば、電圧制御発振器は、スイッチの役割をするダイオードを、NORゲートの出力路とミラー積分回路に含まれるオペアンプの反転端子との間に設けることによって、ミラー積分回路に含まれるキャパシタを充電した後、放電することで、RSフリップフロップをセットまたはリセットし、発振動作を継続し、発振周波数を変更する。この場合、予めキャパシタに電荷を充電しておき、当該発振器に印可している制御電圧を低くすると、当該キャパシタからの放電が早まる。そうすると、フリップフロップを構成するNORゲートの閾値に、当該ミラー積分回路の出力が早く到達することになる。すなわち、制御電圧によって、ミラー積分回路のキャパシタに充電した電荷を放電させることで、発振周波数を変更する。
【0007】
請求項2に記載の電圧制御発振器は、RSフリップフロップを構成する第一NORゲートおよび第二NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備えた電圧制御発振器であって、前記第一NORゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二NORゲートの入力路と前記第一オペアンプの出力端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続し、前記第一ダイオードは前記第一NORゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、前記第一キャパシタから放電された結果、前記第二NORゲートの閾値に達した場合または前記第二キャパシタから放電された結果、前記第一NORゲートの閾値に達した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0008】
かかる構成によれば、電圧制御発振器は、第一ミラー積分回路および第二ミラー積分回路の出力が第一NORゲートまたは第二NORゲートの閾値に達することで、フリップフロップのセットまたはリセットが行われ、当該発振器の状態が切り替わる。すなわち、第一NORゲートおよび第二NORゲートのローレベル、ハイレベルが切り替わると、第一ダイオードおよび第二ダイオードの作用によって、第一キャパシタおよび第二キャパシタの充電と放電とが繰り返され、第一オペアンプおよび第二キャパシタの出力路における出力が変化し、当該出力が第一NORゲートまたは第二NORゲートの閾値を超えた場合にフリップフロップのセットまたはリセットが行われる。この結果、電圧制御発振器は、発振動作を継続し、発振周波数を変更する。なお、第一キャパシタおよび第二キャパシタによって充電と放電とが繰り返される際に、制御電圧が上昇する場合、発振周波数は下降することになり、制御電圧と発振周波数とは逆比例の関係となる。
【0009】
請求項3に記載の電圧制御発振方法は、RSフリップフロップを構成する第一NORゲートおよび第二NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備え、前記第一NORゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二NORゲートの入力路と前記第一オペアンプの出力端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、充電放電ステップと、閾値判定ステップと、発振周波数変更ステップと、を含む手順とした。
【0010】
かかる手順によれば、電圧制御発振方法は、充電放電ステップにおいて、第一NORゲートがハイレベルになった際に、第一キャパシタに充電するように第一ダイオードがスイッチし、第一NORゲートがローレベルになった際に第一オペアンプの出力が第二NORゲートの閾値に達するまで第一キャパシタから放電するようにスイッチし、第二NORゲートがハイレベルになった際に、第二キャパシタに充電するように第二ダイオードがスイッチし、第二NORゲートがローレベルになった際に第二オペアンプの出力が第一NORゲートの閾値に達するまで第二キャパシタから放電するようにスイッチする。続いて、この電圧制御発振方法では、閾値判定ステップにおいて、充電放電ステップにて第一キャパシタから放電された結果、第二NORゲートの閾値に達したか否かまたは第二キャパシタから放電された結果、第一NORゲートの閾値に達したか否かを判定し、閾値に達したと判定した場合、発振周波数変更ステップにおいて、フリップフロップをセットまたはリセットすることによって発振動作を継続し、発振周波数を変更する。
【0011】
請求項4に記載の電圧制御発振器は、RSフリップフロップを構成するNANDゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、前記NANDゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0012】
かかる構成によれば、電圧制御発振器は、スイッチの役割をするダイオードを、RSフリップフロップを構成するNANDゲートの出力路とミラー積分回路に含まれるオペアンプの反転端子との間に設けることによって、ミラー積分回路に含まれるキャパシタを充電した後、放電することで、RSフリップフロップをセットまたはリセットし、発振動作を継続し、発振周波数を変更する。この場合、予めキャパシタに電荷を充電しておき、当該発振器に印可している制御電圧を低くすると、当該キャパシタからの放電が早まる。そうすると、フリップフロップを構成するNANDゲートの閾値に、当該ミラー積分回路の出力が早く達成することになる。すなわち、制御電圧によって、ミラー積分回路のキャパシタに充電した電荷を放電させることで、発振周波数を変更する。
【0013】
請求項5に記載の電圧制御発振器は、RSフリップフロップを構成する第一NANDゲート、第二NANDゲート、第三NANDゲートおよび第四NANDゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NANDゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NANDゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備えた電圧制御発振器であって、前記第一NANDゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二NANDゲートの出力路と前記第一オペアンプの非反転端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一オペアンプの出力路と前記第一NANDゲートの入力路との間に、前記第三NANDゲートを接続し、前記第二オペアンプの出力路と前記第二NANDゲートの入力路との間に前記第四NANDゲートを接続し、前記第一ダイオードは前記第一NANDゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二NANDゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、前記第一キャパシタから放電された結果、前記第一オペアンプの出力が前記第三NANDゲートの閾値に達した場合または前記第二キャパシタから放電された結果、前記第二オペアンプの出力が前記第四NANDゲートの閾値に達した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0014】
かかる構成によれば、電圧制御発振器は、第一ミラー積分回路および第二ミラー積分回路の出力が第三NANDゲートまたは第四NANDゲートの閾値に達することで、フリップフロップのセットまたはリセットが行われ、当該発振器の状態が切り替わる。すなわち、第一NANDゲートおよび第二NANDゲートのハイレベル、ローレベルが切り替わると、第一ダイオードおよび第二ダイオードの作用によって、第一キャパシタおよび第二キャパシタへの充電と放電とが繰り返され、第一オペアンプおよび第二オペアンプの出力路における出力が変化し、当該出力が第三NANDゲートまたは第四NANDゲートの閾値を超えた場合にフリップフロップのセットまたはリセットが行われる。この結果、電圧制御発振器は、発振動作を継続し、発振周波数を変更する。なお、第一キャパシタおよび第二キャパシタによって充電と放電とが繰り返される際に、制御電圧が上昇する場合、発振周波数は下降することになり、制御電圧と発振周波数とは逆比例の関係となる。
【0015】
請求項6に記載の電圧制御発振方法は、RSフリップフロップを構成する第一NANDゲート、第二NANDゲート、第三NANDゲートおよび第四NANDゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NANDゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NANDゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備え、前記第一NANDゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二NANDゲートの出力路と前記第一オペアンプの非反転端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一オペアンプの出力路と前記第一NANDゲートの入力路との間に、前記第三NANDゲートを接続し、前記第二オペアンプの出力路と前記第二NANDゲートの入力路との間に前記第四NANDゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、充電放電ステップと、閾値判定ステップと、発振周波数変更ステップと、を含む手順とした。
【0016】
かかる手順によれば、電圧制御発振方法は、充電放電ステップにおいて、第一NANDゲートがハイレベルになった際に、第一ダイオードによって、第一キャパシタに充電するようにスイッチし、第一NANDゲートがローレベルになった際に回路状態が反転し、次にハイレベルになるまで第一キャパシタから放電するようにスイッチし、第二NANDゲートがハイレベルになった際に、第二ダイオードによって、第二キャパシタに充電するようにスイッチし、第二NANDゲートがローレベルになった際に回路状態が反転し、次にハイレベルになるまで第二キャパシタから放電するようにスイッチする。続いて、電圧制御発振方法は、閾値判定ステップにおいて、充電放電ステップにて第一キャパシタから放電された結果、第一オペアンプの出力が第三NANDゲートの閾値に達したか否かまたは第二キャパシタから放電された結果、第二オペアンプの出力が第四NANDゲートの閾値に達したか否かを判定し、閾値に達したと判定した場合、発振周波数変更ステップにおいて、フリップフロップをセットまたはリセットすることによって発振動作を継続し、発振周波数を変更する。
【0017】
請求項7に記載の電圧制御発振器は、RSフリップフロップを構成するNORゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、前記NORゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、前記ミラー積分回路に含まれるキャパシタを放電した後、充電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0018】
かかる構成によれば、電圧制御発振器は、スイッチの役割をするダイオードを、NORゲートの出力路とミラー積分回路に含まれるオペアンプの反転端子との間に設けることによって、ミラー積分回路に含まれるキャパシタを放電した後、充電することで、RSフリップフロップをセットまたはリセットし、発振動作を継続し、発振周波数を変更する。この場合、予めキャパシタの電荷を放電しておき、当該発振器に印可している制御電圧を高くすると、当該キャパシタへの充電が早まる。そうすると、フリップフロップを構成するNORゲートの閾値に、当該ミラー積分回路の出力が早く到達することになる。すなわち、制御電圧によって、ミラー積分回路のキャパシタから放電した電荷を充電させることで、発振周波数を変更する。
【0019】
請求項8に記載の電圧制御発振器は、RSフリップフロップを構成する第一NORゲート、第二NORゲート、第五NORゲートおよび第六NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備えた電圧制御発振器であって、前記第一NORゲートの入力路と前記第一オペアンプの出力端子とを第五NORゲートを介して接続し、前記第二NORゲートの入力路と前記第二オペアンプの出力端子とを第六NORゲートを介して接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続し、前記第一ダイオードは前記第一NORゲートの出力がローレベルになった際に前記第一キャパシタを放電させるようにスイッチし、前記第一NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第一キャパシタが充電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がローレベルになった際に前記第二キャパシタを放電させるようにスイッチし、前記第二NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第二キャパシタが充電するようにスイッチし、前記第一キャパシタが充電された結果、第一オペアンプの出力が前記第五NORゲートの閾値に達し第一NORゲートが反転した場合または前記第二キャパシタが充電された結果、第二オペアンプの出力が前記第六NORゲートの閾値に達し第二NORゲートが反転した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0020】
かかる構成によれば、電圧制御発振器は、第一ミラー積分回路および第二ミラー積分回路の出力が第五NORゲートまたは第六NORゲートの閾値に達し、第一NORゲートまたは第二NORゲートが反転することで、フリップフロップのセットまたはリセットが行われ、当該発振器の状態が切り替わる。すなわち、第一NORゲートおよび第二NORゲートのハイレベル、ローレベルが切り替わると、第一ダイオードおよび第二ダイオードの作用によって、第一キャパシタおよび第二キャパシタの放電と充電とが繰り返され、第一オペアンプおよび第一キャパシタの出力路における出力が変化し、当該出力が第五NORゲートまたは第六NORゲートの閾値を超えた場合に第一NORゲートまたは第二NORゲートが反転し、フリップフロップのセットまたはリセットが行われる。この結果、電圧制御発振器は、発振動作を継続し、発振周波数を変更する。なお、第一キャパシタおよび第一キャパシタによって放電と充電とが繰り返される際に、制御電圧が上昇する場合、発振周波数は上昇することになり、制御電圧と発振周波数とは正比例の関係となる。
【0021】
請求項9に記載の電圧制御発振方法は、RSフリップフロップを構成する第一NORゲート、第二NORゲート、第五NORゲートおよび第六NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備え、前記第一NORゲートの入力路と前記第一オペアンプの出力端子とを前記第五NORゲートを介して接続し、前記第二NORゲートの入力路と前記第二オペアンプの出力端子とを前記第六NORゲートを介して接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、放電充電ステップと、閾値判定ステップと、発振周波数変更ステップと、を含む手順とした。
【0022】
かかる手順によれば、電圧制御発振方法は、放電充電ステップにおいて、第一NORゲートがローレベルになった際に、第一キャパシタを放電させるように第一ダイオードがスイッチし、第一NORゲートがハイレベルになった際に第一オペアンプの出力が第五NORゲートの閾値に達するまで第一キャパシタを充電するようにスイッチし、第二NORゲートがローレベルになった際に、第二キャパシタを放電させるように第二ダイオードがスイッチし、第二NORゲートがハイレベルになった際に第二オペアンプの出力が第六NORゲートの閾値に達するまで第二キャパシタを充電するようにスイッチする。続いて、この電圧制御発振方法では、閾値判定ステップにおいて、放電充電ステップにて第一キャパシタに充電された結果、第五NORゲートの閾値に達したか否かまたは第二キャパシタに充電された結果、第六NORゲートの閾値に達したか否かを判定し、閾値に達したと判定した場合、発振周波数変更ステップにおいて、フリップフロップをセットまたはリセットすることによって発振動作を継続し、発振周波数を変更する。
【発明の効果】
【0023】
請求項1に記載の発明によれば、NORゲートで構成したRSフリップフロップとミラー積分回路とを接続するダイオードが、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。
【0024】
請求項2、3、5、6に記載の発明によれば、制御電圧を下降させると、第一キャパシタおよび第二キャパシタの放電が速まり、フリップフロップのセットまたはリセットが速まり、これによって、当該発振器の状態が切り替わり、発振動作が継続して発振周波数が上昇するので、制御電圧と発振周波数とを逆比例させることができる。
【0025】
請求項4に記載の発明によれば、NANDゲートで構成したRSフリップフロップとミラー積分回路とを接続するダイオードが、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。
【0026】
請求項7に記載の発明によれば、NORゲートで構成したRSフリップフロップとミラー積分回路とを接続するダイオードを、請求項1乃至6に記載の発明とはアノードとカソードの接続を逆向きにすることにより、キャパシタを放電させた後にミラー積分回路として動作させるようスイッチ機能を果たさせる。このため、自己帰還型の動作を可能とするNORゲートを追加することで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを正比例させることができる。
【0027】
請求項8、9に記載の発明によれば、制御電圧を上昇させると、第一キャパシタおよび第二キャパシタの充電が速まり、フリップフロップのセットまたはリセットが速まり、これによって、当該発振器の状態が切り替わり、発振動作が継続して発振周波数が上昇するので、制御電圧と発振周波数とを正比例させることができる。
【発明を実施するための最良の形態】
【0028】
次に、本発明の実施形態について、適宜、図面を参照しながら詳細に説明する。
(電圧制御発振器(第一実施形態)の構成)
次に、図1を参照して、電圧制御発振器(第一実施形態)の構成について説明する。
図1に示すように、電圧制御発振器21は、フリップフロップ22と、ミラー積分回路24と、これらを結ぶダイオード25(25a(第一ダイオード),25b(第二ダイオード))およびインバータ用のNORゲート27(27a(インバータ用NORゲート、第三NORゲート),27b(インバータ用NORゲート、第四NORゲート))と、ミラー積分回路24に直流電圧を供給する直流電源部35とを備えている。
【0029】
フリップフロップ22は、RS型のフリップフロップ(FF)であり、NORゲート23(23a,23b)によって構成されている。
NORゲート23(23a,23b)は、2つのゲート、すなわち、NORゲート23aとNORゲート23bとであり、当該発振器21の方形波取り出し点であると共に、キャパシタ31(31a,31b)に電荷を充電する。
【0030】
ミラー積分回路24は、抵抗29(29a(第一抵抗),29b(第二抵抗))と、キャパシタ31(31a(第一キャパシタ),31b(第二キャパシタ))と、オペアンプ33(33a(第一オペアンプ),33b(第二オペアンプ))と、を備えている。そして、このミラー積分回路24は、抵抗29a、キャパシタ31aおよびオペアンプ33aからなる第一ミラー積分回路24aと、抵抗29b、キャパシタ31bおよびオペアンプ33bからなる第二ミラー積分回路24bとの2つの積分回路によって構成されている。
【0031】
抵抗29(29a,29b)は、ミラー積分回路24を構成する一素子であり、ダイオード25のカソード(陰極)からの出力が、当該ミラー積分回路を構成するオペアンプ33(33a,33b)の反転端子に入力する入力路と直流電源部35との間に配置されており、キャパシタ31(31a,31b)から放電される放電電流を抑制するものである。
【0032】
キャパシタ31(31a,31b)は、抵抗29(29a,29b)と共に時定数T(T=RC;抵抗29の抵抗値とキャパシタ31の容量値)の時定数回路を構成しており、一般的なコンデンサーによって構成されている。なお、ここでは、予め電荷を充電している。
【0033】
オペアンプ33(33a,33b)は、ダイオード25(25a,25b)、抵抗29(29a,29b)およびキャパシタ31(31a,31b)の一端を反転端子(33における“−”端子)に接続すると共に、NORゲート27(27a,27b)からの出力を非反転端子(33における“+”端子)に接続し、これらの端子電圧を比較し、その結果を、NORゲート23(23a,23b)の入力路とキャパシタ31(31a,31b)とが連結する出力端子に出力するものである。
【0034】
ダイオード25(25a,25b)は、NORゲート23(23a,23b)の出力がローレベルになったときに、線路を遮断することで、キャパシタ31(31a,31b)に蓄積されている電荷を、抵抗29(29a,29b)を介して、直流電源部35に向けて放電させるためのものである。そうすることで、オペアンプ33(33a,33b)の出力が直線的に上昇し、この結果、NORゲート23(23a,23b)の閾値に達して、当該発振器21の回路状態が反転する。つまり、このダイオード25(25a,25b)は、回路状態を切り替えるスイッチの役割を果たすものである。
【0035】
NORゲート27(27a,27b)は、RS−FFを構成するNORゲート23(23a,23b)の出力がハイレベルのときに非反転端子がローレベルになり、当該オペアンプ33(33a,33b)を確実に低い飽和電圧に保つようにするために付加したものである。
【0036】
このNORゲート27(27a,27b)は、RS型のフリップフロップを構成するNORゲート23(23a,23b)の出力路と、ミラー積分回路を構成するオペアンプ33(33a,33b)の非反転入力路との間に設けられている。
【0037】
直流電源部35は、抵抗29(29a,29b)、キャパシタ31(31a,31b)およびオペアンプ33(33a,33b)によって構成されるミラー積分回路24に対し、所定の電圧(制御電圧)を供給し、所定の放電電流を吸収するものである。すなわち、直流電源部35は、当該電圧制御発振器21に制御電圧を供給するものである。
【0038】
この電圧制御発振器21によれば、NORゲート23(23a,23b)で構成したRSフリップフロップ22とミラー積分回路24とを接続するダイオード25(25a,25b)が、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。
【0039】
(電圧制御発振器(第一実施形態)の動作)
次に、図2に示すフローチャートを参照して、電圧制御発振器21の概略の動作を説明する(適宜、図1参照)。
ここでは、ミラー積分回路24を構成する第一ミラー積分回路24a、第二ミラー積分回路24bのうち、抵抗29aとオペアンプ33aとキャパシタ31aとによって構成される第一ミラー積分回路24aに着目して、キャパシタ31aから放電を開始した場合の動作について説明をする。つまり、抵抗29bとオペアンプ33bとキャパシタ31bとによって構成される第二ミラー積分回路24bに着目しなくても十分に動作説明できるからである。なお、キャパシタ31aから放電を開始する場合とは、NORゲート23aがハイレベルからローレベルに、NORゲート23bがローレベルからハイレベルに変化した場合、すなわち、ダイオード25aが遮断となり、ダイオード25bが導通した場合である。
【0040】
図2(a)は、抵抗29aとオペアンプ33aとキャパシタ31aとによって構成される第一ミラー積分回路24aが待機状態の動作を、図2(b)は回路状態が交互に入れ替わり、電圧制御発振器21が発振を継続する状態を示している。
【0041】
図2(a)に示したように、まず、電圧制御発振器21は、NORゲート23aがローレベルからハイレベルになった場合に、ミラー積分回路24を構成する第一ミラー積分回路24aのキャパシタ31aに電荷を充電する(ステップS21)。そして、電圧制御発振器21は、NORゲート23aがハイレベルからローレベルになった場合に、キャパシタ31aの電荷を放電する(ステップS22)。
【0042】
そして、電圧制御発振器21は、ミラー積分回路24を構成する第一ミラー積分回路24aの出力値がNORゲート23aの閾値以上か否かを判定する(ステップS23)。電圧制御発振器21は、閾値以上と判定しなかった場合(ステップS23、No)には、キャパシタ31aからの放電を継続し、閾値以上と判定した場合(ステップS23、Yes)、フリップフロップをリセットする(回路状態を反転する)(ステップS24)。
【0043】
また、図2(b)に示したように、電圧制御発振器21は、NORゲート23aがローレベルからハイレベルになった場合に、ミラー積分回路24を構成する第一ミラー積分回路24aのキャパシタ31aに電荷を充電する(ステップS31)。そして、電圧制御発振器21は、NORゲート23aがハイレベルからローレベルになった場合に、キャパシタ31aの電荷を放電する(ステップS32)。
【0044】
そして、電圧制御発振器21は、ミラー積分回路24を構成する第一ミラー積分回路24aの出力値がNORゲート23bの閾値以上か否かを判定する(ステップS33)。電圧制御発振器21は、閾値以上と判定しなかった場合(ステップS33、No)には、キャパシタ31aからの放電を継続し、閾値以上と判定した場合(ステップS33、Yes)、フリップフロップをセットし(回路状態を反転)(ステップS34)、ステップS31に戻り、発振動作を継続させる。
【0045】
これら図2(a)および図2(b)に示したように、電圧制御発振器21は、キャパシタ31aから抵抗29aを介して、蓄積していた電荷を放電するとオペアンプ33aおよびキャパシタ31aの出力路の電圧は直線的に上昇し、NORゲート23bの閾値に達すると、回路状態が反転し、NORゲート23aがハイレベル、NORゲート23bがローレベルの元の状態に戻る。この瞬間、今度は、第二ミラー積分回路24bに連結するダイオード25bが遮断となり、当該第二ミラー積分回路24bを構成する第二キャパシタ31bを介して放電が起こり、オペアンプ33bの出力がNORゲート23bの閾値に達して元の状態に戻る。
【0046】
このように、電圧制御発振器21では、ミラー積分回路24を構成する第一ミラー積分回路24aと第二ミラー積分回路24bとによって同様の動作が繰り返され、発振動作が継続しその動作の速さによって、発振周波数が変化する。
【0047】
(電圧制御発振器(第一実施形態)の動作波形、制御電圧と発振周波数との関係)
次に、図3、図4を参照して、電圧制御発振器21による動作波形、制御電圧と発振周波数との関係について説明する。図3は、電圧制御発振器21による動作波形を示しており、図4は、電圧制御発振器21による制御電圧と発振周波数との関係を示している。
【0048】
図3では、NORゲート23(23a、23b)のハイレベルをVOHと、ローレベルをVOLと、ダイオード25(25a,25b)の順方向電圧をVFと、オペアンプ33aの反転端子への入力をa1と、オペアンプ33aの非反転端子への入力をb1と、オペアンプ33bの反転端子への入力をa2と、オペアンプ33bの非反転端子への入力をb2とする。
【0049】
また、オペアンプ33aの反転端子における電圧をVa1と、オペアンプ33aの非反転端子における電圧をVb1と、オペアンプ33aの出力端子における電圧をv1(t)とし、オペアンプ33bの反転端子における電圧をVa2と、オペアンプ33bの非反転端子における電圧をVb2と、オペアンプ33bの出力端子におけるv2(t)とする。
【0050】
さらに、抵抗29aの抵抗値をR1と、抵抗29bの抵抗値R2と、キャパシタ31aの静電容量をC1と、キャパシタ31bの静電容量C2とし、直流電源部35の制御電圧をESとする。さらにまた、オペアンプ33aの出力端子における電圧をv1(t)、オペアンプ33bの出力端子における電圧をv2(t)とし、そのローレベルの飽和電圧をVAOLとする。また、NORゲート23(23a,23b)の閾値をVthとする。
【0051】
そして、図3では、NORゲート23aがハイレベルからローレベルに、NORゲート23bがローレベルからハイレベルに変化する寸前までは、ダイオード25aが導通しているので、この時におけるオペアンプ33aの反転端子における電圧Va1は次に示す数式(1)のようになる。
【0052】
【数1】
【0053】
この場合、オペアンプ33aの出力端子におけるv1(t)はローレベルVAOLとなる。このとき、回路状態が反転すると、NORゲート23aは、ローレベルVOLとなるので、ダイオード25aが遮断となり、オペアンプ33aの非反転端子への入力b1における電圧Vb1は、ハイレベルVOHとなる。このため、オペアンプ33aの反転端子への入力a1における電圧Va1は、瞬時に、ダイオード25(25a,25b)の順方向電圧VFだけ低くなる。
【0054】
つまり、オペアンプ33aの出力端子における電圧v1(t)は、ローレベルVAOLから瞬時にVFだけ上昇する。同時に、キャパシタ31aに蓄積されていた電荷が抵抗29aを介して放電されるので、オペアンプ33aの出力端子における電圧v1(t)は、VFから直線的に上昇する。そして、NORゲート23bの閾値Vthに達すると、回路状態が反転して、NORゲート23aはハイレベルに、NORゲート23bはローレベルになる。
【0055】
この瞬間、再び、ダイオード25aが導通し、オペアンプ33aの反転端子への入力a1における電圧Va1は、数式(1)で表される値になるので、オペアンプ33aの出力端子における電圧v1(t)は、ローレベルVAOLとなる。以下、同様の動作が他方の積分回路と交互に繰り返されて、発振動作が継続する。
【0056】
ここで、発振動作が発生している際のパルス幅(準安定時間)tw1を求める。今、t=0において、NORゲート23aがローレベル、NORゲート23bがハイレベルになったと仮定すると、オペアンプ33aの出力端子における電圧v1(t)は、次に示す数式(2)のようになる。
【0057】
【数2】
【0058】
この数式(2)において、iは抵抗29aを流れる電流であり、次に示す数式(3)のようになる。
【0059】
【数3】
【0060】
そうすると、オペアンプ33aの出力端子における電圧v1(t)は、次に示す数式(4)のようになる。
【0061】
【数4】
【0062】
そして、パルス幅(準安定時間)tw1は、NORゲート23aがローレベルになったt=0の時点から、オペアンプ33aの出力端子における電圧v1(t)がNORゲート23bの閾値Vthに達するまでの時間であるので、数式(4)において、v1(t)=Vth、t=tw1として、tw1について解くと、次に示す数式(5)のようになる。
【0063】
【数5】
【0064】
ここで、C=C1=C2、R=R1=R2とおいて、発振周期tは2tw1とおけるので、発振周波数fは、次に示す数式(6)のようになる。
【0065】
【数6】
【0066】
この数式(6)に示したように、発振周波数fは制御電圧ESに逆比例して変化することがわかる。
【0067】
このような結果を図3および図4に示しており、図3においては、制御電圧ESを3Vと、R=R1=R2を100Ωと、C=C1=C2を1000pFとした場合の電圧制御発振器1の動作波形を示している。なお、図3において、VOHは、NORゲート23(23a,23b)のハイレベルの際の電圧を、VOLは、NORゲート23(23a,23b)のローレベルの際の電圧を示している。また、Vthは、NORゲート23(23a,23b)の閾値電圧を示している。
【0068】
この図4に示したように、連続的に制御電圧を変化することができる。このため、電圧制御発振器1を変調回路等に応用する場合には、バイアス回路を不要とすることができる。また、方形波と直線性の良い、のこぎり波とを同時に得ることができる。
【0069】
また、図4においては、NORゲート23(23a,23b)およびNORゲート27(27a,27b)に品番TC4011BPを、オペアンプ33(33a,33b)にRail to Railの品番CA3160Cを使用した場合に、NORゲート23(23a,23b)に5V、オペアンプ33(33a,33b)に10Vを印可した際における制御電圧ESと発振周波数fとの関係を示している。なお、この図4において、C=C1=C2を500pF、700pF、1000pFとした場合を示している。
【0070】
この図4に示したように、制御電圧ESと発振周波数fとは、逆比例の関係を得ることができる。また、キャパシタ31(31a,31b)の静電容量が少ないほど、高い発振周波数を得ることができる。
【0071】
(電圧制御発振器(第二実施形態)の構成)
図5は、電圧制御発振器の回路図である。この図5に示すように、電圧制御発振器1は、フリップフロップ2と、ミラー積分回路4と、これらを結ぶダイオード5(5a(第一ダイオード),5b(第二ダイオード))と、ミラー積分回路4に直流電圧を供給する直流電源部9とを備えている。
【0072】
そして、オペアンプ11aの反転端子への入力をa1と、オペアンプ11aの非反転端子への入力をb1と、オペアンプ11bの反転端子への入力をa2と、オペアンプ11bの非反転端子への入力をb2とする。
【0073】
また、オペアンプ11aの反転端子における電圧をVa1と、オペアンプ11aの非反転端子における電圧をVb1と、オペアンプ11aの出力端子における電圧をv1(t)とし、オペアンプ11bの反転端子における電圧をVa2と、オペアンプ11bの非反転端子における電圧をVb2と、オペアンプ11bの出力端子における電圧をv2(t)とする。
【0074】
フリップフロップ2は、RS型のフリップフロップ(FF)であり、NANDゲート3(3a,3b,3c,3d)によって構成されている。
NANDゲート3(3a,3b,3c,3d)は、4つのゲート、すなわち、NANDゲート3aとNANDゲート3bとNANDゲート3cとNANDゲート3dとであり、NANDゲート3aとNANDゲート3bとは、当該発振器1の方形波出力取り出し点であると共に、キャパシタ13(13a,13b)に電荷を充電する役割を負っているものである。
【0075】
当然のことであるが、このRS型のフリップフロップは1ビットの情報を保持することができるものであり、双方の端子Sと端子Rとに入力がない(S“0”、R“0”)場合に、出力Qおよび出力Q−(Qバー)をそのまま保持し、端子Sに入力がなく、端子Rに入力がある場合(S“0”、R“1”)、出力Qが“0”および出力Q−(Qバー)が“1”になり、端子Sに入力があり、端子Rに入力がない場合(S“1”、R“0”)、出力Qが“1”および出力Q−(Qバー)が“0”になり、同時に端子Sと端子Rとに入力がある(S“1”、R“1”)場合に結果が不定(入力禁止)になる。
【0076】
ここでは、NANDゲート3aが出力Q、NANDゲート3bが出力Q−(Qバー)に該当し、NANDゲート3cが端子S、NANDゲート3dが端子Rに該当する。
【0077】
また、NANDゲート3(3c,3d)は、論理的整合を図ると共に、NANDゲート3(3a,3b)のトリガ発生用に配置されたインバータの役割を果たすものである。
【0078】
ミラー積分回路4は、第一ミラー積分回路4aと第二ミラー積分回路4bとから構成されており、抵抗7(7a(第一抵抗),7b(第二抵抗))と、オペアンプ11(11a(第一オペアンプ),11b(第二オペアンプ))と、キャパシタ13(13a(第一キャパシタ),13b(第二キャパシタ))とを備えている。そして、この第一ミラー積分回路4aは、抵抗7a、オペアンプ11aおよびキャパシタ13aからなり、第二ミラー積分回路4bと、抵抗7b、オペアンプ11bおよびキャパシタ13bからなる。
【0079】
抵抗7(7a,7b)は、ミラー積分回路を構成する一素子であり、同じくミラー積分回路を構成するオペアンプ11(11a,11b)の反転端子とダイオード5の接続点と直流電源部9との間に配置されており、キャパシタ13(13a,13b)から放電する電流を決定するものである。
【0080】
直流電源部9は、抵抗7(7a,7b)、オペアンプ11(11a,11b)およびキャパシタ13(13a,13b)によって構成されるミラー積分回路4に対し、所定の電圧(制御電圧)を印可し、同時に所定の放電電流を吸収するものである。すなわち、直流電源部9は、当該電圧制御発振器1に制御電圧を供給するものである。
【0081】
オペアンプ11(11a,11b)は、その反転端子(オペアンプ11におけるは“−”端子)に、ダイオード5(5a,5b)、抵抗7(7a,7b)およびキャパシタ13(13a,13b)の一端が接続され、また非反転端子(オペアンプ11におけるは“+”端子)には、NANDゲート3(3a,3b)の出力が相互に接続されている。このオペアンプ11(11a,11b)は、その電圧を比較し、その結果をNANDゲート3(3c,3d)に連結する当該オペアンプ11(11a,11b)の出力端子に出力している。このオペアンプ11(11a,11b)は、直流電源部9の制御電圧値が低下するとキャパシタ13(13a,13b)に充電されている電荷の放電量が多くなり、逆に上昇すると放電量が少なくなる。換言すれば、放電された電流の大小によって発振周波数が決定されるものである。
【0082】
キャパシタ13(13a,13b)は、抵抗7(7a,7b)と共に時定数T(T=RC;抵抗7の抵抗値とキャパシタ13の容量値)の時定数回路を構成しており、一般的なコンデンサーによって構成されている。なお、ここでは、予め電流(電荷)を充電している。
【0083】
ダイオード5(5a,5b)は、NANDゲート3(3a,3b)の出力がローレベルになったときに、線路を遮断することで、キャパシタ13(13a,13b)に蓄積されている電荷を、抵抗7(7a,7b)を介して、直流電源部9に向けて放電させるためのものである。そうすることで、オペアンプ11(11a,11b)の出力が直線的に上昇し、この結果、NANDゲート3(3c,3d)の閾値に達して、当該発振器1の回路状態が反転する。つまり、このダイオード5(5a,5b)は、回路状態を切り替えるスイッチの役割を果たすものである。
【0084】
また、逆に、ダイオード5(5a,5b)は、NANDゲート3(3a,3b)の出力がハイレベルになったときに、線路を導通することで、瞬時に、キャパシタ13(13a,13b)に電荷が充電される。なお、これらの動作の詳細については後記する。
【0085】
この電圧制御発振器1によれば、NANDゲート3で構成したRSフリップフロップ2とミラー積分回路4とを接続するダイオード5が、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。
【0086】
(電圧制御発振器(第二実施形態)の動作)
次に、図6に示すフローチャートを参照して、電圧制御発振器1の概略の動作を説明する(適宜、図5参照)。
ここでは、ミラー積分回路4を構成する第一ミラー積分回路4a、第二ミラー積分回路4bのうち、抵抗7aとオペアンプ11aとキャパシタ13aとによって構成される第一ミラー積分回路4aに着目して、キャパシタ13aから放電を開始した場合の動作について説明をする。つまり、抵抗7bとオペアンプ11bとキャパシタ13bとによって構成される第二ミラー積分回路4bに着目しなくても十分に動作説明できるからである。なお、キャパシタ13aから放電を開始する場合とは、NANDゲート3aがハイレベルからローレベルに、NANDゲート3bがローレベルからハイレベルに変化した場合であり、さらに、ダイオード5aが遮断となり、ダイオード5bが導通した場合である。
【0087】
図6(a)は、抵抗7aとオペアンプ11aとキャパシタ13aとによって構成される第一ミラー積分回路4aが待機状態の動作を、図6(b)は回路状態が交互に入れ替わり、当該電圧制御発振器1が発振を継続する状態を示している。
【0088】
図6(a)に示したように、まず、電圧制御発振器1は、NANDゲート3aがローレベルからハイレベルになった場合に、ミラー積分回路4を構成する第一ミラー積分回路4aのキャパシタ13aに電荷を充電する(ステップS1)。そして、電圧制御発振器1は、NANDゲート3aがハイレベルからローレベルになった場合に、キャパシタ13aから直流電源部9に向けて電荷を放電する(ステップS2)。
【0089】
そして、電圧制御発振器1は、ミラー積分回路4を構成する第一ミラー積分回路4aの出力値がNANDゲート3c(インバータ)の閾値以上か否かを判定する(ステップS3)。電圧制御発振器1は、閾値以上と判定しなかった場合(ステップS3、No)には、キャパシタ13aからの放電を継続し、閾値以上と判定した場合(ステップS3、Yes)、フリップフロップをリセットする(回路状態を反転する)(ステップS4)。
【0090】
また、図6(b)に示したように、電圧制御発振器1は、NANDゲート3aがローレベルからハイレベルになった場合に、ミラー積分回路4を構成する第一ミラー積分回路4aのキャパシタ13aに電荷を充電する(ステップS11)。そして、電圧制御発振器1は、NANDゲート3aがハイレベルからローレベルになった場合に、キャパシタ13aから電荷を放電する(ステップS12)。
【0091】
そして、電圧制御発振器1は、ミラー積分回路4を構成する第一ミラー積分回路4aの出力値がNANDゲート3c(インバータ)の閾値以上か否かを判定する(ステップS3)。電圧制御発振器1は、閾値以上と判定しなかった場合(ステップS13、No)には、キャパシタ13aからの放電を継続し、閾値以上と判定した場合(ステップS3、Yes)、フリップフロップをセットし(回路状態を反転)(ステップS14)、ステップS11に戻り、発振動作を継続させる。
【0092】
これら図6(a)および図6(b)に示したように、電圧制御発振器1は、キャパシタ13aから抵抗7aを介して、蓄積していた電荷を放電するとオペアンプ11aの出力路の電圧は直線的に上昇し、NANDゲート3cの閾値に達すると、トリガを発生し、回路状態が反転し、NANDゲート3aが元の状態に戻る。この瞬間、再び、第二ミラー積分回路4bに連結するダイオード5bが導通し、当該第二ミラー積分回路4bの出力電圧がローレルベルになる。
【0093】
このように、電圧制御発振器1では、ミラー積分回路4を構成する第一ミラー積分回路4aと第二ミラー積分回路4bとによって同様の動作が繰り返され、発振動作が継続する。
【0094】
(電圧制御発振器(第二実施形態)の動作波形、制御電圧と発振周波数との関係)
次に、図7、図8を参照して、電圧制御発振器1による動作波形、制御電圧と発振周波数との関係について説明する。図7は、電圧制御発振器1による動作波形を示しており、図8は、電圧制御発振器1による制御電圧と発振周波数との関係を示している。
【0095】
図7では、NANDゲート3(3a、3b)のハイレベルをVOHと、ローレベルをVOLと、ダイオード5(5a,5b)の順方向電圧をVFとする。
【0096】
さらに、抵抗7aの抵抗値をR1と、抵抗7bの抵抗値R2と、キャパシタ13aの静電容量をC1と、キャパシタ13bの静電容量C2とし、直流電源部9の制御電圧をESとする。さらにまた、NANDゲート3aがローレベルになったときのオペアンプ11aの出力端子における電圧をv1(t)およびNANDゲート3bがローレベルになったときのオペアンプ11bの出力端子における電圧をv2(t)とし、そのローレベルの飽和電圧をVAOLとする。そしてまた、NANDゲート3(3c,3d)がトリガを発生する閾値をVthとする。
【0097】
そして、図7では、NANDゲート3aがハイレベルからローレベルに、NANDゲート3bがローレベルからハイレベルに変化する寸前までは、ダイオード5aが導通しているので、オペアンプ11aの反転端子における電圧Va1は次に示す数式(1)のようになる。
【0098】
【数1】
【0099】
この場合、オペアンプ11aの出力端子におけるv1(t)はローレベルVAOLとなる。このとき、回路状態が反転すると、NANDゲート3aは、ローレベルVOLとなるので、ダイオード5aが遮断となり、オペアンプ11aの非反転端子への入力b1における電圧Vb1は、ハイレベルVOHとなる。このため、オペアンプ11aの反転端子への入力a1における電圧Va1は、瞬時に、ダイオード5(5a,5b)の順方向電圧VFだけ低くなる。
【0100】
つまり、オペアンプ11aの出力端子における電圧v1(t)は、ローレベルVAOLから瞬時にVFだけ上昇する。同時に、キャパシタ13aに蓄積されていた電荷が抵抗7aを介して放電されるので、オペアンプ11aの出力端子における電圧v1(t)は、VFから直線的に上昇する。そして、NANDゲート3cの閾値Vthに達すると、トリガが発生し回路状態が反転して、NANDゲート3aはハイレベルに、NANDゲート3bはローレベルになる。
【0101】
この瞬間、再び、ダイオード5aが導通し、オペアンプ11aの反転端子への入力a1における電圧Va1は、数式(1)で表される値になるので、オペアンプ11aの出力端子における電圧v1(t)は、ローレベルVAOLとなる。以下、同様の動作が他方のミラー積分回路と交互に繰り返されて、発振動作が継続する。
【0102】
ここで、発振動作の際のパルス幅(準安定時間)tw1を求める。今、t=0において、NANDゲート3aがローレベル(オンレベル)、NANDゲート3bがハイレベル(オフレベル)になったと仮定すると、オペアンプ11aの出力端子における電圧v1(t)は、次に示す数式(2)のようになる。
【0103】
【数2】
【0104】
この数式(2)において、iは抵抗7aを流れる電流であり、次に示す数式(3)のようになる。
【0105】
【数3】
【0106】
そうすると、オペアンプ11aの出力端子における電圧v1(t)は、次に示す数式(4)のようになる。
【0107】
【数4】
【0108】
そして、パルス幅(準安定時間)tw1は、NANDゲート3aがローレベル(オンレベル)になったt=0の時点から、オペアンプ11aの出力端子における電圧v1(t)がNANDゲート3cの閾値Vthに達するまでの時間であるので、数式(4)において、v1(t)=Vth、t=tw1として、tw1について解くと、次に示す数式(5)のようになる。
【0109】
【数5】
【0110】
ここで、C=C1=C2、R=R1=R2とおいて、発振周期tは2tw1とおけるので、発振周波数fは、次に示す数式(6)のようになる。
【0111】
【数6】
【0112】
この数式(6)に示したように、発振周波数fは制御電圧ESに逆比例して変化することがわかる。
【0113】
このような結果を図7および図8に示しており、図7においては、制御電圧ESを3Vと、R=R1=R2を100Ωと、C=C1=C2を1000pFとした場合の電圧制御発振器1の動作波形を示している。なお、図7において、VOHは、NANDゲート3(3a,3b)のハイレベルの際の電圧を、VOLは、NANDゲート3(3a,3b)のローレベルの際の電圧を示している。また、Vthは、NANDゲート3(3c,3d)の閾値電圧を示している。
【0114】
この図8に示したように、連続的に制御電圧を変化することができる。このため、電圧制御発振器1を変調回路等に応用する場合には、バイアス回路を不要とすることができる。また、方形波と直線性の良い、のこぎり波とを同時に得ることができる。
【0115】
また、図8においては、NANDゲート3(3a,3b,3c,3d)に品番TC4011BPを、オペアンプ11(11a,11b)にRail to Railの品番CA3160Cを使用した場合に、NANDゲート3(3a,3b,3c,3d)に5V、オペアンプ11(11a,11b)に10Vを印可した際における制御電圧ESと発振周波数fとの関係を示している。なお、この図8において、C=C1=C2を500pF、1000pF、1500pFとした場合を示している。
【0116】
この図8に示したように、制御電圧ESと発振周波数fとは、逆比例の関係を得ることができる。また、キャパシタ13(13a,13b)の静電容量が少ないほど、高い発振周波数を得ることができる。
【0117】
(電圧制御発振器(第三実施形態)の構成)
図9は、電圧制御発振器(第三実施形態)の回路図である。
図9に示すように、電圧制御発振器41は、フリップフロップ42と、ミラー積分回路44と、これらを結ぶダイオード45(45a(第一ダイオード),45b(第二ダイオード))およびインバータ用のNORゲート47(47a(インバータ用NORゲート、第三NORゲート),47b(インバータ用NORゲート、第四NORゲート))と、ミラー積分回路44に直流電圧を供給する直流電源部55とを備えている。
【0118】
フリップフロップ42は、RS型のフリップフロップ(FF)であり、NORゲート43(43a,43b,43c,43d)によって構成されている。
NORゲート43(43a,43b,43c,43d)は、4つのゲート、すなわち、NORゲート43aとNORゲート43bとNORゲート43cとNORゲート43dとであり、当該発振器41の方形波取り出し点であると共に、キャパシタ51(51a,51b)から電荷を放電させる。
【0119】
ミラー積分回路44は、抵抗49(49a(第一抵抗),49b(第二抵抗))と、キャパシタ51(51a(第一キャパシタ),51b(第二キャパシタ))と、オペアンプ53(53a(第一オペアンプ),53b(第二オペアンプ))と、を備えている。そして、このミラー積分回路44は、抵抗49a、キャパシタ51aおよびオペアンプ53aからなる第一ミラー積分回路44aと、抵抗49b、キャパシタ51bおよびオペアンプ53bからなる第二ミラー積分回路44bとの2つの積分回路によって構成されている。
【0120】
抵抗49(49a,49b)は、ミラー積分回路44を構成する一素子であり、ダイオード45が、当該ミラー積分回路を構成するオペアンプ53(53a,53b)の反転端子に入力する入力路と直流電源部55との間に配置されており、キャパシタ51(51a,51b)へ充電される充電電流を抑制するものである。
【0121】
キャパシタ51(51a,51b)は、抵抗49(49a,49b)と共に時定数T(T=RC;抵抗49の抵抗値とキャパシタ51の容量値)の時定数回路を構成しており、一般的なコンデンサーによって構成されている。なお、ここでは、予め電荷を放電している。
【0122】
オペアンプ53(53a,53b)は、ダイオード45(45a,45b)、抵抗49(49a,49b)およびキャパシタ51(51a,51b)の一端を反転端子(53における“−”端子)に接続すると共に、NORゲート47(47a,47b)からの出力を非反転端子(53における“+”端子)に接続し、これらの端子電圧を比較し、その結果を、NORゲート43(43c,43d)の入力路とキャパシタ51(51a,51b)とが連結する出力端子に出力するものである。
【0123】
ダイオード45(45a,45b)は、NORゲート43(43a,43b)の出力がハイレベルになったときに、線路を遮断することで、キャパシタ51(51a,51b)に電荷を、抵抗49(49a,49b)を介して、直流電源部55から充電させるためのものである。そうすることで、オペアンプ53(53a,53b)の出力が直線的に降下し、この結果、NORゲート43(43c,43d)の閾値に達して、当該発振器41の回路状態が反転する。つまり、このダイオード45(45a,45b)は、回路状態を切り替えるスイッチの役割を果たすものである。
【0124】
NORゲート47(47a,47b)は、RS−FFを構成するNORゲート43(43a,43b)の出力がハイレベルのときに非反転端子がローレベルになり、当該オペアンプ53(53a,53b)を確実に低い飽和電圧に保つようにするために付加したものである。
【0125】
このNORゲート47(47a,47b)は、RS型のフリップフロップを構成するNORゲート43(43a,43b)の出力路と、ミラー積分回路を構成するオペアンプ53(53a,53b)の非反転入力路との間に設けられている。
【0126】
直流電源部55は、抵抗49(49a,49b)、キャパシタ51(51a,51b)およびオペアンプ53(53a,53b)によって構成されるミラー積分回路44に対し、所定の電圧(制御電圧)を供給し、所定の充電電流を供給するものである。すなわち、直流電源部55は、当該電圧制御発振器41に制御電圧を供給するものである。
【0127】
この電圧制御発振器41によれば、NORゲート43(43a,43b,43c,43d)で構成したRSフリップフロップ42とミラー積分回路44とを接続するダイオード45(45a,45b)が、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを正比例させることができる。
【0128】
(電圧制御発振器(第三実施形態)の動作)
次に、図10に示すフローチャートを参照して、電圧制御発振器41の概略の動作を説明する(適宜、図9参照)。
ここでは、ミラー積分回路44を構成する第一ミラー積分回路44a、第二ミラー積分回路44bのうち、抵抗49aとオペアンプ53aとキャパシタ51aとによって構成される第一ミラー積分回路44aに着目して、キャパシタ51aへ充電を開始した場合の動作について説明をする。つまり、抵抗49bとオペアンプ53bとキャパシタ51bとによって構成される第二ミラー積分回路44bに着目しなくても十分に動作説明できるからである。なお、キャパシタ51aへ充電を開始する場合とは、NORゲート43aがローレベルからハイレベルに、NORゲート43bがハイレベルからローレベルに変化した場合、すなわち、ダイオード45aが遮断となり、ダイオード45bが導通した場合である。
【0129】
図10(a)は、抵抗49aとオペアンプ53aとキャパシタ51aとによって構成される第一ミラー積分回路44aが待機状態の動作を、図10(b)は回路状態が交互に入れ替わり、電圧制御発振器41が発振を継続する状態を示している。
【0130】
図10(a)に示したように、まず、電圧制御発振器41は、NORゲート43aがハイレベルからローレベルになった場合に、ミラー積分回路44を構成する第一ミラー積分回路44aのキャパシタ51aから電荷を放電する(ステップS41)。そして、電圧制御発振器41は、NORゲート43aがローレベルからハイレベルになった場合に、キャパシタ51aに電荷を充電する(ステップS42)。
【0131】
そして、電圧制御発振器41は、ミラー積分回路44を構成する第一ミラー積分回路44aの出力値がNORゲート43aの閾値以下か否かを判定する(ステップS43)。電圧制御発振器41は、閾値以下と判定しなかった場合(ステップS43、No)には、キャパシタ51aへの充電を継続し、閾値以下と判定した場合(ステップS43、Yes)、フリップフロップをリセットする(回路状態を反転する)(ステップS44)。
【0132】
また、図10(b)に示したように、電圧制御発振器41は、NORゲート43aがハイレベルからローレベルになった場合に、ミラー積分回路44を構成する第一ミラー積分回路44aのキャパシタ51aから電荷を放電する(ステップS51)。そして、電圧制御発振器41は、NORゲート43aがローレベルからハイレベルになった場合に、キャパシタ51aに電荷を充電する(ステップS52)。
【0133】
そして、電圧制御発振器41は、ミラー積分回路44を構成する第一ミラー積分回路44aの出力値がNORゲート43cの閾値以下か否かを判定する(ステップS53)。電圧制御発振器41は、閾値以下と判定しなかった場合(ステップS53、No)には、キャパシタ51aへの充電を継続し、閾値以下と判定した場合(ステップS53、Yes)、フリップフロップをセットし(回路状態を反転)(ステップS54)、ステップS51に戻り、発振動作を継続させる。
【0134】
これら図10(a)および図10(b)に示したように、電圧制御発振器41は、直流電源部55から抵抗49aを介して、キャパシタ51aへ電荷を充電するとオペアンプ53aおよびキャパシタ51aの出力路の電圧は直線的に降下し、NORゲート43cの閾値に達すると、回路状態が反転し、NORゲート43aがローレベル、NORゲート43bがハイレベルの元の状態に戻る。この瞬間、今度は、第二ミラー積分回路44bに連結するダイオード45bが遮断となり、当該第二ミラー積分回路44bを構成する第二キャパシタ51bを介して充電が起こり、オペアンプ53bの出力がNORゲート43dの閾値に達して元の状態に戻る。
【0135】
このように、電圧制御発振器41では、ミラー積分回路44を構成する第一ミラー積分回路44aと第二ミラー積分回路44bとによって同様の動作が繰り返され、発振動作が継続しその動作の速さによって、発振周波数が変化する。
【0136】
(電圧制御発振器(第三実施形態)の動作波形、制御電圧と発振周波数との関係)
次に、図11、図12を参照して、電圧制御発振器41による動作波形、制御電圧と発振周波数との関係について説明する。図11は、電圧制御発振器41による動作波形を示しており、図12は、電圧制御発振器41による制御電圧と発振周波数との関係を示している。
【0137】
図11では、NORゲート43(43a、43b)のハイレベルをVOHと、ローレベルをVOLと、ダイオード45(45a,45b)の順方向電圧をVFと、オペアンプ53aの反転端子への入力をa1と、オペアンプ53aの非反転端子への入力をb1と、オペアンプ53bの反転端子への入力をa2と、オペアンプ53bの非反転端子への入力をb2とする。
【0138】
また、オペアンプ53aの反転端子における電圧をVa1と、オペアンプ53aの非反転端子における電圧をVb1と、オペアンプ53aの出力端子における電圧をv1(t)とし、オペアンプ53bの反転端子における電圧をVa2と、オペアンプ53bの非反転端子における電圧をVb2と、オペアンプ53bの出力端子におけるv2(t)とする。
【0139】
さらに、抵抗49aの抵抗値をR1と、抵抗49bの抵抗値R2と、キャパシタ51aの静電容量をC1と、キャパシタ51bの静電容量C2とし、直流電源部55の制御電圧をVCとする。さらにまた、オペアンプ53aの出力端子における電圧をv1(t)、オペアンプ53bの出力端子における電圧をv2(t)とし、そのローレベルの飽和電圧をVAOLとする。また、NORゲート43(43c,43d)の閾値をVthとする。
【0140】
そして、図11では、NORゲート43aがローレベルからハイレベルに、NORゲート43bがハイレベルからローレベルに変化する寸前までは、ダイオード45aが導通しているので、この時におけるオペアンプ53aの反転端子における電圧Va1は次に示す数式(7)のようになる。
【0141】
【数7】
【0142】
この場合、オペアンプ53aの出力端子におけるv1(t)はハイレベルVOHとなる。このとき、回路状態が反転すると、NORゲート43aは、ハイレベルVOHとなるので、ダイオード45aが遮断となり、オペアンプ53aの非反転端子への入力b1における電圧Vb1は、ローレベルVOLとなる。このため、オペアンプ53aの反転端子への入力a1における電圧Va1は、NORゲート47aのローレベルVOLへ瞬時に変化する。
【0143】
つまり、オペアンプ53aの出力端子における電圧v1(t)は、飽和電圧VOHから瞬時に(VF−VOL)だけ降下するので(VOH−VF+VOL)となる。同時に、ミラー積分回路の動作により、キャパシタ51aは放電状態から電荷が抵抗49aを介して充電されるので、オペアンプ53aの出力端子における電圧v1(t)は、直線的に斜めに降下して行く。そして、NORゲート43cの閾値Vthに達すると、回路状態が反転して、NORゲート43aはローレベルに、NORゲート43bはハイレベルになる。
【0144】
この瞬間、再び、ダイオード45aが導通し、オペアンプ53aの反転端子への入力a1における電圧Va1は、数式(7)で表される値になり、同時にNORゲート47aはハイレベルとなるので、オペアンプ53aの出力端子における電圧v1(t)は、ハイレベルVOHとなる。以下、同様の動作が他方の積分回路と交互に繰り返されて、発振動作が継続する。
【0145】
ここで、発振動作が発生している際のパルス幅(準安定時間)tw1を求める。今、t=0において、NORゲート43aがローレベル、NORゲート43bがハイレベルになったと仮定すると、オペアンプ53aの出力端子における電圧v1(t)は、次に示す数式(8)のようになる。
【0146】
【数8】
【0147】
この数式(8)において、iは抵抗49aを流れる電流であり、次に示す数式(9)のようになる。
【0148】
【数9】
【0149】
そうすると、オペアンプ53aの出力端子における電圧v1(t)は、次に示す数式(10)のようになる。
【0150】
【数10】
【0151】
そして、パルス幅(準安定時間)tw1は、NORゲート43aがハイレベルになったt=0の時点から、オペアンプ53aの出力端子における電圧v1(t)がNORゲート43cの閾値Vthに達するまでの時間であるので、数式(10)において、v1(t)=Vth、t=tw1として、tw1について解くと、次に示す数式(11)のようになる。
【0152】
【数11】
【0153】
ここで、C=C1=C2、R=R1=R2とおいて、発振周期tは2tw1とおけるので、発振周波数fは、次に示す数式(12)のようになる。
【0154】
【数12】
【0155】
この数式(12)に示したように、発振周波数fは制御電圧VCに正比例して変化することがわかる。
【0156】
このような結果を図11および図12に示しており、図11においては、制御電圧VCを5Vと、R=R1=R2を100Ωと、C=C1=C2を1000pFとした場合の電圧制御発振器41の動作波形を示している。なお、図11において、VOHは、NORゲート43(43a,43b)のハイレベルの際の電圧およびオペアンプ53(53a、53b)の飽和電圧を、VOLは、NORゲート43(43a,43b)のローレベルの際の電圧を示している。また、Vthは、NORゲート43(43c,43d)の閾値電圧を示している。
【0157】
この図12に示したように、連続的に制御電圧を変化することができる。このため、電圧制御発振器1を変調回路等に応用する場合には、バイアス回路を不要とすることができる。また、方形波と直線性の良い、のこぎり波とを同時に得ることができる。
【0158】
また、図12においては、NORゲート43(43a,43b,43c,43d)およびNORゲート47(47a,47b)に品番TC4001BPを、オペアンプ53(53a,53b)にRail to Railの品番CA3160を使用した場合に、NORゲート43(43a,43b、43c,43d)およびNORゲート47(47a,47b)に7Vまたは10V、オペアンプ53(53a,53b)に7Vまたは10Vを印加した際における制御電圧VCと発振周波数fとの関係を示している。なお、この図12において、C=C1=C2を1000pFとした場合を示している。
【0159】
この図12に示したように、制御電圧VCと発振周波数fとは、正比例の関係を得ることができる。また、キャパシタ51(51a,51b)の静電容量が少ないほど、高い発振周波数を得ることができる。
【0160】
以上、本発明の実施形態について説明したが、本発明は前記実施形態には限定されない。例えば、本実施形態では、電圧制御発振器21、電圧制御発振器1および電圧制御発振器41として説明したが、当該発振器21、当該発振器1および当該発振器41を構成する各構成により、電流、電圧を制御することで、発振周波数を制御する方法、すなわち、電圧制御発振方法として捉えることも可能である。この場合、当然のことながら、電圧制御発振器21、電圧制御発振器1および電圧制御発振器41と同様の効果を奏する。
【図面の簡単な説明】
【0161】
【図1】本発明の実施形態に係る電圧制御発振器(第一実施形態)の回路図である。
【図2】図1に示した電圧制御発振器の概略の動作を示したフローチャートである。
【図3】図1に示した電圧制御発振器の動作波形を示した図である。
【図4】制御電圧と発振周波数との関係を示した図である。
【図5】本発明の実施形態に係る電圧制御発振器(第二実施形態)の回路図である。
【図6】図5に示した電圧制御発振器の概略の動作を示したフローチャートである。
【図7】図5に示した電圧制御発振器の動作波形を示した図である。
【図8】制御電圧と発振周波数との関係を示した図である。
【図9】本発明の実施形態に係る電圧制御発振器(第三実施形態)の回路図である。
【図10】図9に示した電圧制御発振器の概略の動作を示したフローチャートである。
【図11】図9に示した電圧制御発振器の動作波形を示した図である。
【図12】制御電圧と発振周波数との関係を示した図である。
【符号の説明】
【0162】
1,21,41 電圧制御発振器
2,22,42 フリップフロップ
3,3a,3b,3c,3d NANDゲート
4,4a,4b、24,24a,24b、44,44a,44b ミラー積分回路
5,5a,5b、25,25a,25b、45,45a,45b ダイオード
7,7a,7b、29,29a,29b、49,49a,49b 抵抗
9,35,55 直流電源部
11,11a,11b,33,33a,33b,53,53a,53b オペアンプ
13,13a,13b,31,31a,31b,51,51a,51b キャパシタ
23,23a,23b,43,43a,43b,43c,43d NORゲート
27,27a,27b,47,47a,47b NORゲート(インバータ用)
【技術分野】
【0001】
本発明は、電圧により、発振周波数を制御する電圧制御発振器に関する。
【背景技術】
【0002】
従来、電圧制御発振器(Voltage Controlled Oscillator;VCO)は、位相同期ループ(Phase Locked Loop;PLL)をはじめ、周波数帯域の全体に亘って当該周波数のチューニングを必要とする通信システムや計測システム等に広く利用されており、これまで多くのものが研究開発され、開示されている(例えば、非特許文献1参照)。
【非特許文献1】佐々木博文、藤本邦昭、上野文男、“ブートストラップ形無安定マルチバイブレータに基づく電圧制御発振器に関する一提案”、信学論(C−II)、VOL.J77−C−II No.8.1994
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、従来の電圧制御発振器では、発振周波数が制御電圧に正比例して変化する形式であり、発振周波数が制御電圧に逆比例して変化する形式であると回路の構成が非常に複雑になってしまうという問題がある。例えば、従来のオーディオ信号遅延器のような時間遅延システム等で使用する回路では、発振周波数が制御電圧に逆比例して変化する関係にあり、このような回路では、ヒステリシス付き比較器、オペアンプ、OTA、その他の素子を組み合わせて構成しなければならず、その構成が複雑になるという問題がある。
【0004】
そこで、本発明では、前記した問題を解決し、回路の構成を複雑にすることなく、制御電圧と発振周波数とを逆比例させることができる電圧制御発振器および電圧制御発振方法を提供すると共に、回路構成が簡単で発振周波数が制御電圧に正比例して変化する形式で、制御電圧の範囲を広く取ることができる電圧制御発振器および電圧制御発振方法をも提供することを目的とする。
【課題を解決するための手段】
【0005】
前記課題を解決するため、請求項1に記載の電圧制御発振器は、RSフリップフロップを構成するNORゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、前記NORゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0006】
かかる構成によれば、電圧制御発振器は、スイッチの役割をするダイオードを、NORゲートの出力路とミラー積分回路に含まれるオペアンプの反転端子との間に設けることによって、ミラー積分回路に含まれるキャパシタを充電した後、放電することで、RSフリップフロップをセットまたはリセットし、発振動作を継続し、発振周波数を変更する。この場合、予めキャパシタに電荷を充電しておき、当該発振器に印可している制御電圧を低くすると、当該キャパシタからの放電が早まる。そうすると、フリップフロップを構成するNORゲートの閾値に、当該ミラー積分回路の出力が早く到達することになる。すなわち、制御電圧によって、ミラー積分回路のキャパシタに充電した電荷を放電させることで、発振周波数を変更する。
【0007】
請求項2に記載の電圧制御発振器は、RSフリップフロップを構成する第一NORゲートおよび第二NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備えた電圧制御発振器であって、前記第一NORゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二NORゲートの入力路と前記第一オペアンプの出力端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続し、前記第一ダイオードは前記第一NORゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、前記第一キャパシタから放電された結果、前記第二NORゲートの閾値に達した場合または前記第二キャパシタから放電された結果、前記第一NORゲートの閾値に達した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0008】
かかる構成によれば、電圧制御発振器は、第一ミラー積分回路および第二ミラー積分回路の出力が第一NORゲートまたは第二NORゲートの閾値に達することで、フリップフロップのセットまたはリセットが行われ、当該発振器の状態が切り替わる。すなわち、第一NORゲートおよび第二NORゲートのローレベル、ハイレベルが切り替わると、第一ダイオードおよび第二ダイオードの作用によって、第一キャパシタおよび第二キャパシタの充電と放電とが繰り返され、第一オペアンプおよび第二キャパシタの出力路における出力が変化し、当該出力が第一NORゲートまたは第二NORゲートの閾値を超えた場合にフリップフロップのセットまたはリセットが行われる。この結果、電圧制御発振器は、発振動作を継続し、発振周波数を変更する。なお、第一キャパシタおよび第二キャパシタによって充電と放電とが繰り返される際に、制御電圧が上昇する場合、発振周波数は下降することになり、制御電圧と発振周波数とは逆比例の関係となる。
【0009】
請求項3に記載の電圧制御発振方法は、RSフリップフロップを構成する第一NORゲートおよび第二NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備え、前記第一NORゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二NORゲートの入力路と前記第一オペアンプの出力端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、充電放電ステップと、閾値判定ステップと、発振周波数変更ステップと、を含む手順とした。
【0010】
かかる手順によれば、電圧制御発振方法は、充電放電ステップにおいて、第一NORゲートがハイレベルになった際に、第一キャパシタに充電するように第一ダイオードがスイッチし、第一NORゲートがローレベルになった際に第一オペアンプの出力が第二NORゲートの閾値に達するまで第一キャパシタから放電するようにスイッチし、第二NORゲートがハイレベルになった際に、第二キャパシタに充電するように第二ダイオードがスイッチし、第二NORゲートがローレベルになった際に第二オペアンプの出力が第一NORゲートの閾値に達するまで第二キャパシタから放電するようにスイッチする。続いて、この電圧制御発振方法では、閾値判定ステップにおいて、充電放電ステップにて第一キャパシタから放電された結果、第二NORゲートの閾値に達したか否かまたは第二キャパシタから放電された結果、第一NORゲートの閾値に達したか否かを判定し、閾値に達したと判定した場合、発振周波数変更ステップにおいて、フリップフロップをセットまたはリセットすることによって発振動作を継続し、発振周波数を変更する。
【0011】
請求項4に記載の電圧制御発振器は、RSフリップフロップを構成するNANDゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、前記NANDゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0012】
かかる構成によれば、電圧制御発振器は、スイッチの役割をするダイオードを、RSフリップフロップを構成するNANDゲートの出力路とミラー積分回路に含まれるオペアンプの反転端子との間に設けることによって、ミラー積分回路に含まれるキャパシタを充電した後、放電することで、RSフリップフロップをセットまたはリセットし、発振動作を継続し、発振周波数を変更する。この場合、予めキャパシタに電荷を充電しておき、当該発振器に印可している制御電圧を低くすると、当該キャパシタからの放電が早まる。そうすると、フリップフロップを構成するNANDゲートの閾値に、当該ミラー積分回路の出力が早く達成することになる。すなわち、制御電圧によって、ミラー積分回路のキャパシタに充電した電荷を放電させることで、発振周波数を変更する。
【0013】
請求項5に記載の電圧制御発振器は、RSフリップフロップを構成する第一NANDゲート、第二NANDゲート、第三NANDゲートおよび第四NANDゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NANDゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NANDゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備えた電圧制御発振器であって、前記第一NANDゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二NANDゲートの出力路と前記第一オペアンプの非反転端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一オペアンプの出力路と前記第一NANDゲートの入力路との間に、前記第三NANDゲートを接続し、前記第二オペアンプの出力路と前記第二NANDゲートの入力路との間に前記第四NANDゲートを接続し、前記第一ダイオードは前記第一NANDゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二NANDゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、前記第一キャパシタから放電された結果、前記第一オペアンプの出力が前記第三NANDゲートの閾値に達した場合または前記第二キャパシタから放電された結果、前記第二オペアンプの出力が前記第四NANDゲートの閾値に達した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0014】
かかる構成によれば、電圧制御発振器は、第一ミラー積分回路および第二ミラー積分回路の出力が第三NANDゲートまたは第四NANDゲートの閾値に達することで、フリップフロップのセットまたはリセットが行われ、当該発振器の状態が切り替わる。すなわち、第一NANDゲートおよび第二NANDゲートのハイレベル、ローレベルが切り替わると、第一ダイオードおよび第二ダイオードの作用によって、第一キャパシタおよび第二キャパシタへの充電と放電とが繰り返され、第一オペアンプおよび第二オペアンプの出力路における出力が変化し、当該出力が第三NANDゲートまたは第四NANDゲートの閾値を超えた場合にフリップフロップのセットまたはリセットが行われる。この結果、電圧制御発振器は、発振動作を継続し、発振周波数を変更する。なお、第一キャパシタおよび第二キャパシタによって充電と放電とが繰り返される際に、制御電圧が上昇する場合、発振周波数は下降することになり、制御電圧と発振周波数とは逆比例の関係となる。
【0015】
請求項6に記載の電圧制御発振方法は、RSフリップフロップを構成する第一NANDゲート、第二NANDゲート、第三NANDゲートおよび第四NANDゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NANDゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NANDゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備え、前記第一NANDゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二NANDゲートの出力路と前記第一オペアンプの非反転端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一オペアンプの出力路と前記第一NANDゲートの入力路との間に、前記第三NANDゲートを接続し、前記第二オペアンプの出力路と前記第二NANDゲートの入力路との間に前記第四NANDゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、充電放電ステップと、閾値判定ステップと、発振周波数変更ステップと、を含む手順とした。
【0016】
かかる手順によれば、電圧制御発振方法は、充電放電ステップにおいて、第一NANDゲートがハイレベルになった際に、第一ダイオードによって、第一キャパシタに充電するようにスイッチし、第一NANDゲートがローレベルになった際に回路状態が反転し、次にハイレベルになるまで第一キャパシタから放電するようにスイッチし、第二NANDゲートがハイレベルになった際に、第二ダイオードによって、第二キャパシタに充電するようにスイッチし、第二NANDゲートがローレベルになった際に回路状態が反転し、次にハイレベルになるまで第二キャパシタから放電するようにスイッチする。続いて、電圧制御発振方法は、閾値判定ステップにおいて、充電放電ステップにて第一キャパシタから放電された結果、第一オペアンプの出力が第三NANDゲートの閾値に達したか否かまたは第二キャパシタから放電された結果、第二オペアンプの出力が第四NANDゲートの閾値に達したか否かを判定し、閾値に達したと判定した場合、発振周波数変更ステップにおいて、フリップフロップをセットまたはリセットすることによって発振動作を継続し、発振周波数を変更する。
【0017】
請求項7に記載の電圧制御発振器は、RSフリップフロップを構成するNORゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、前記NORゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、前記ミラー積分回路に含まれるキャパシタを放電した後、充電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0018】
かかる構成によれば、電圧制御発振器は、スイッチの役割をするダイオードを、NORゲートの出力路とミラー積分回路に含まれるオペアンプの反転端子との間に設けることによって、ミラー積分回路に含まれるキャパシタを放電した後、充電することで、RSフリップフロップをセットまたはリセットし、発振動作を継続し、発振周波数を変更する。この場合、予めキャパシタの電荷を放電しておき、当該発振器に印可している制御電圧を高くすると、当該キャパシタへの充電が早まる。そうすると、フリップフロップを構成するNORゲートの閾値に、当該ミラー積分回路の出力が早く到達することになる。すなわち、制御電圧によって、ミラー積分回路のキャパシタから放電した電荷を充電させることで、発振周波数を変更する。
【0019】
請求項8に記載の電圧制御発振器は、RSフリップフロップを構成する第一NORゲート、第二NORゲート、第五NORゲートおよび第六NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備えた電圧制御発振器であって、前記第一NORゲートの入力路と前記第一オペアンプの出力端子とを第五NORゲートを介して接続し、前記第二NORゲートの入力路と前記第二オペアンプの出力端子とを第六NORゲートを介して接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続し、前記第一ダイオードは前記第一NORゲートの出力がローレベルになった際に前記第一キャパシタを放電させるようにスイッチし、前記第一NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第一キャパシタが充電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がローレベルになった際に前記第二キャパシタを放電させるようにスイッチし、前記第二NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第二キャパシタが充電するようにスイッチし、前記第一キャパシタが充電された結果、第一オペアンプの出力が前記第五NORゲートの閾値に達し第一NORゲートが反転した場合または前記第二キャパシタが充電された結果、第二オペアンプの出力が前記第六NORゲートの閾値に達し第二NORゲートが反転した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする。
【0020】
かかる構成によれば、電圧制御発振器は、第一ミラー積分回路および第二ミラー積分回路の出力が第五NORゲートまたは第六NORゲートの閾値に達し、第一NORゲートまたは第二NORゲートが反転することで、フリップフロップのセットまたはリセットが行われ、当該発振器の状態が切り替わる。すなわち、第一NORゲートおよび第二NORゲートのハイレベル、ローレベルが切り替わると、第一ダイオードおよび第二ダイオードの作用によって、第一キャパシタおよび第二キャパシタの放電と充電とが繰り返され、第一オペアンプおよび第一キャパシタの出力路における出力が変化し、当該出力が第五NORゲートまたは第六NORゲートの閾値を超えた場合に第一NORゲートまたは第二NORゲートが反転し、フリップフロップのセットまたはリセットが行われる。この結果、電圧制御発振器は、発振動作を継続し、発振周波数を変更する。なお、第一キャパシタおよび第一キャパシタによって放電と充電とが繰り返される際に、制御電圧が上昇する場合、発振周波数は上昇することになり、制御電圧と発振周波数とは正比例の関係となる。
【0021】
請求項9に記載の電圧制御発振方法は、RSフリップフロップを構成する第一NORゲート、第二NORゲート、第五NORゲートおよび第六NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備え、前記第一NORゲートの入力路と前記第一オペアンプの出力端子とを前記第五NORゲートを介して接続し、前記第二NORゲートの入力路と前記第二オペアンプの出力端子とを前記第六NORゲートを介して接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、放電充電ステップと、閾値判定ステップと、発振周波数変更ステップと、を含む手順とした。
【0022】
かかる手順によれば、電圧制御発振方法は、放電充電ステップにおいて、第一NORゲートがローレベルになった際に、第一キャパシタを放電させるように第一ダイオードがスイッチし、第一NORゲートがハイレベルになった際に第一オペアンプの出力が第五NORゲートの閾値に達するまで第一キャパシタを充電するようにスイッチし、第二NORゲートがローレベルになった際に、第二キャパシタを放電させるように第二ダイオードがスイッチし、第二NORゲートがハイレベルになった際に第二オペアンプの出力が第六NORゲートの閾値に達するまで第二キャパシタを充電するようにスイッチする。続いて、この電圧制御発振方法では、閾値判定ステップにおいて、放電充電ステップにて第一キャパシタに充電された結果、第五NORゲートの閾値に達したか否かまたは第二キャパシタに充電された結果、第六NORゲートの閾値に達したか否かを判定し、閾値に達したと判定した場合、発振周波数変更ステップにおいて、フリップフロップをセットまたはリセットすることによって発振動作を継続し、発振周波数を変更する。
【発明の効果】
【0023】
請求項1に記載の発明によれば、NORゲートで構成したRSフリップフロップとミラー積分回路とを接続するダイオードが、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。
【0024】
請求項2、3、5、6に記載の発明によれば、制御電圧を下降させると、第一キャパシタおよび第二キャパシタの放電が速まり、フリップフロップのセットまたはリセットが速まり、これによって、当該発振器の状態が切り替わり、発振動作が継続して発振周波数が上昇するので、制御電圧と発振周波数とを逆比例させることができる。
【0025】
請求項4に記載の発明によれば、NANDゲートで構成したRSフリップフロップとミラー積分回路とを接続するダイオードが、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。
【0026】
請求項7に記載の発明によれば、NORゲートで構成したRSフリップフロップとミラー積分回路とを接続するダイオードを、請求項1乃至6に記載の発明とはアノードとカソードの接続を逆向きにすることにより、キャパシタを放電させた後にミラー積分回路として動作させるようスイッチ機能を果たさせる。このため、自己帰還型の動作を可能とするNORゲートを追加することで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを正比例させることができる。
【0027】
請求項8、9に記載の発明によれば、制御電圧を上昇させると、第一キャパシタおよび第二キャパシタの充電が速まり、フリップフロップのセットまたはリセットが速まり、これによって、当該発振器の状態が切り替わり、発振動作が継続して発振周波数が上昇するので、制御電圧と発振周波数とを正比例させることができる。
【発明を実施するための最良の形態】
【0028】
次に、本発明の実施形態について、適宜、図面を参照しながら詳細に説明する。
(電圧制御発振器(第一実施形態)の構成)
次に、図1を参照して、電圧制御発振器(第一実施形態)の構成について説明する。
図1に示すように、電圧制御発振器21は、フリップフロップ22と、ミラー積分回路24と、これらを結ぶダイオード25(25a(第一ダイオード),25b(第二ダイオード))およびインバータ用のNORゲート27(27a(インバータ用NORゲート、第三NORゲート),27b(インバータ用NORゲート、第四NORゲート))と、ミラー積分回路24に直流電圧を供給する直流電源部35とを備えている。
【0029】
フリップフロップ22は、RS型のフリップフロップ(FF)であり、NORゲート23(23a,23b)によって構成されている。
NORゲート23(23a,23b)は、2つのゲート、すなわち、NORゲート23aとNORゲート23bとであり、当該発振器21の方形波取り出し点であると共に、キャパシタ31(31a,31b)に電荷を充電する。
【0030】
ミラー積分回路24は、抵抗29(29a(第一抵抗),29b(第二抵抗))と、キャパシタ31(31a(第一キャパシタ),31b(第二キャパシタ))と、オペアンプ33(33a(第一オペアンプ),33b(第二オペアンプ))と、を備えている。そして、このミラー積分回路24は、抵抗29a、キャパシタ31aおよびオペアンプ33aからなる第一ミラー積分回路24aと、抵抗29b、キャパシタ31bおよびオペアンプ33bからなる第二ミラー積分回路24bとの2つの積分回路によって構成されている。
【0031】
抵抗29(29a,29b)は、ミラー積分回路24を構成する一素子であり、ダイオード25のカソード(陰極)からの出力が、当該ミラー積分回路を構成するオペアンプ33(33a,33b)の反転端子に入力する入力路と直流電源部35との間に配置されており、キャパシタ31(31a,31b)から放電される放電電流を抑制するものである。
【0032】
キャパシタ31(31a,31b)は、抵抗29(29a,29b)と共に時定数T(T=RC;抵抗29の抵抗値とキャパシタ31の容量値)の時定数回路を構成しており、一般的なコンデンサーによって構成されている。なお、ここでは、予め電荷を充電している。
【0033】
オペアンプ33(33a,33b)は、ダイオード25(25a,25b)、抵抗29(29a,29b)およびキャパシタ31(31a,31b)の一端を反転端子(33における“−”端子)に接続すると共に、NORゲート27(27a,27b)からの出力を非反転端子(33における“+”端子)に接続し、これらの端子電圧を比較し、その結果を、NORゲート23(23a,23b)の入力路とキャパシタ31(31a,31b)とが連結する出力端子に出力するものである。
【0034】
ダイオード25(25a,25b)は、NORゲート23(23a,23b)の出力がローレベルになったときに、線路を遮断することで、キャパシタ31(31a,31b)に蓄積されている電荷を、抵抗29(29a,29b)を介して、直流電源部35に向けて放電させるためのものである。そうすることで、オペアンプ33(33a,33b)の出力が直線的に上昇し、この結果、NORゲート23(23a,23b)の閾値に達して、当該発振器21の回路状態が反転する。つまり、このダイオード25(25a,25b)は、回路状態を切り替えるスイッチの役割を果たすものである。
【0035】
NORゲート27(27a,27b)は、RS−FFを構成するNORゲート23(23a,23b)の出力がハイレベルのときに非反転端子がローレベルになり、当該オペアンプ33(33a,33b)を確実に低い飽和電圧に保つようにするために付加したものである。
【0036】
このNORゲート27(27a,27b)は、RS型のフリップフロップを構成するNORゲート23(23a,23b)の出力路と、ミラー積分回路を構成するオペアンプ33(33a,33b)の非反転入力路との間に設けられている。
【0037】
直流電源部35は、抵抗29(29a,29b)、キャパシタ31(31a,31b)およびオペアンプ33(33a,33b)によって構成されるミラー積分回路24に対し、所定の電圧(制御電圧)を供給し、所定の放電電流を吸収するものである。すなわち、直流電源部35は、当該電圧制御発振器21に制御電圧を供給するものである。
【0038】
この電圧制御発振器21によれば、NORゲート23(23a,23b)で構成したRSフリップフロップ22とミラー積分回路24とを接続するダイオード25(25a,25b)が、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。
【0039】
(電圧制御発振器(第一実施形態)の動作)
次に、図2に示すフローチャートを参照して、電圧制御発振器21の概略の動作を説明する(適宜、図1参照)。
ここでは、ミラー積分回路24を構成する第一ミラー積分回路24a、第二ミラー積分回路24bのうち、抵抗29aとオペアンプ33aとキャパシタ31aとによって構成される第一ミラー積分回路24aに着目して、キャパシタ31aから放電を開始した場合の動作について説明をする。つまり、抵抗29bとオペアンプ33bとキャパシタ31bとによって構成される第二ミラー積分回路24bに着目しなくても十分に動作説明できるからである。なお、キャパシタ31aから放電を開始する場合とは、NORゲート23aがハイレベルからローレベルに、NORゲート23bがローレベルからハイレベルに変化した場合、すなわち、ダイオード25aが遮断となり、ダイオード25bが導通した場合である。
【0040】
図2(a)は、抵抗29aとオペアンプ33aとキャパシタ31aとによって構成される第一ミラー積分回路24aが待機状態の動作を、図2(b)は回路状態が交互に入れ替わり、電圧制御発振器21が発振を継続する状態を示している。
【0041】
図2(a)に示したように、まず、電圧制御発振器21は、NORゲート23aがローレベルからハイレベルになった場合に、ミラー積分回路24を構成する第一ミラー積分回路24aのキャパシタ31aに電荷を充電する(ステップS21)。そして、電圧制御発振器21は、NORゲート23aがハイレベルからローレベルになった場合に、キャパシタ31aの電荷を放電する(ステップS22)。
【0042】
そして、電圧制御発振器21は、ミラー積分回路24を構成する第一ミラー積分回路24aの出力値がNORゲート23aの閾値以上か否かを判定する(ステップS23)。電圧制御発振器21は、閾値以上と判定しなかった場合(ステップS23、No)には、キャパシタ31aからの放電を継続し、閾値以上と判定した場合(ステップS23、Yes)、フリップフロップをリセットする(回路状態を反転する)(ステップS24)。
【0043】
また、図2(b)に示したように、電圧制御発振器21は、NORゲート23aがローレベルからハイレベルになった場合に、ミラー積分回路24を構成する第一ミラー積分回路24aのキャパシタ31aに電荷を充電する(ステップS31)。そして、電圧制御発振器21は、NORゲート23aがハイレベルからローレベルになった場合に、キャパシタ31aの電荷を放電する(ステップS32)。
【0044】
そして、電圧制御発振器21は、ミラー積分回路24を構成する第一ミラー積分回路24aの出力値がNORゲート23bの閾値以上か否かを判定する(ステップS33)。電圧制御発振器21は、閾値以上と判定しなかった場合(ステップS33、No)には、キャパシタ31aからの放電を継続し、閾値以上と判定した場合(ステップS33、Yes)、フリップフロップをセットし(回路状態を反転)(ステップS34)、ステップS31に戻り、発振動作を継続させる。
【0045】
これら図2(a)および図2(b)に示したように、電圧制御発振器21は、キャパシタ31aから抵抗29aを介して、蓄積していた電荷を放電するとオペアンプ33aおよびキャパシタ31aの出力路の電圧は直線的に上昇し、NORゲート23bの閾値に達すると、回路状態が反転し、NORゲート23aがハイレベル、NORゲート23bがローレベルの元の状態に戻る。この瞬間、今度は、第二ミラー積分回路24bに連結するダイオード25bが遮断となり、当該第二ミラー積分回路24bを構成する第二キャパシタ31bを介して放電が起こり、オペアンプ33bの出力がNORゲート23bの閾値に達して元の状態に戻る。
【0046】
このように、電圧制御発振器21では、ミラー積分回路24を構成する第一ミラー積分回路24aと第二ミラー積分回路24bとによって同様の動作が繰り返され、発振動作が継続しその動作の速さによって、発振周波数が変化する。
【0047】
(電圧制御発振器(第一実施形態)の動作波形、制御電圧と発振周波数との関係)
次に、図3、図4を参照して、電圧制御発振器21による動作波形、制御電圧と発振周波数との関係について説明する。図3は、電圧制御発振器21による動作波形を示しており、図4は、電圧制御発振器21による制御電圧と発振周波数との関係を示している。
【0048】
図3では、NORゲート23(23a、23b)のハイレベルをVOHと、ローレベルをVOLと、ダイオード25(25a,25b)の順方向電圧をVFと、オペアンプ33aの反転端子への入力をa1と、オペアンプ33aの非反転端子への入力をb1と、オペアンプ33bの反転端子への入力をa2と、オペアンプ33bの非反転端子への入力をb2とする。
【0049】
また、オペアンプ33aの反転端子における電圧をVa1と、オペアンプ33aの非反転端子における電圧をVb1と、オペアンプ33aの出力端子における電圧をv1(t)とし、オペアンプ33bの反転端子における電圧をVa2と、オペアンプ33bの非反転端子における電圧をVb2と、オペアンプ33bの出力端子におけるv2(t)とする。
【0050】
さらに、抵抗29aの抵抗値をR1と、抵抗29bの抵抗値R2と、キャパシタ31aの静電容量をC1と、キャパシタ31bの静電容量C2とし、直流電源部35の制御電圧をESとする。さらにまた、オペアンプ33aの出力端子における電圧をv1(t)、オペアンプ33bの出力端子における電圧をv2(t)とし、そのローレベルの飽和電圧をVAOLとする。また、NORゲート23(23a,23b)の閾値をVthとする。
【0051】
そして、図3では、NORゲート23aがハイレベルからローレベルに、NORゲート23bがローレベルからハイレベルに変化する寸前までは、ダイオード25aが導通しているので、この時におけるオペアンプ33aの反転端子における電圧Va1は次に示す数式(1)のようになる。
【0052】
【数1】
【0053】
この場合、オペアンプ33aの出力端子におけるv1(t)はローレベルVAOLとなる。このとき、回路状態が反転すると、NORゲート23aは、ローレベルVOLとなるので、ダイオード25aが遮断となり、オペアンプ33aの非反転端子への入力b1における電圧Vb1は、ハイレベルVOHとなる。このため、オペアンプ33aの反転端子への入力a1における電圧Va1は、瞬時に、ダイオード25(25a,25b)の順方向電圧VFだけ低くなる。
【0054】
つまり、オペアンプ33aの出力端子における電圧v1(t)は、ローレベルVAOLから瞬時にVFだけ上昇する。同時に、キャパシタ31aに蓄積されていた電荷が抵抗29aを介して放電されるので、オペアンプ33aの出力端子における電圧v1(t)は、VFから直線的に上昇する。そして、NORゲート23bの閾値Vthに達すると、回路状態が反転して、NORゲート23aはハイレベルに、NORゲート23bはローレベルになる。
【0055】
この瞬間、再び、ダイオード25aが導通し、オペアンプ33aの反転端子への入力a1における電圧Va1は、数式(1)で表される値になるので、オペアンプ33aの出力端子における電圧v1(t)は、ローレベルVAOLとなる。以下、同様の動作が他方の積分回路と交互に繰り返されて、発振動作が継続する。
【0056】
ここで、発振動作が発生している際のパルス幅(準安定時間)tw1を求める。今、t=0において、NORゲート23aがローレベル、NORゲート23bがハイレベルになったと仮定すると、オペアンプ33aの出力端子における電圧v1(t)は、次に示す数式(2)のようになる。
【0057】
【数2】
【0058】
この数式(2)において、iは抵抗29aを流れる電流であり、次に示す数式(3)のようになる。
【0059】
【数3】
【0060】
そうすると、オペアンプ33aの出力端子における電圧v1(t)は、次に示す数式(4)のようになる。
【0061】
【数4】
【0062】
そして、パルス幅(準安定時間)tw1は、NORゲート23aがローレベルになったt=0の時点から、オペアンプ33aの出力端子における電圧v1(t)がNORゲート23bの閾値Vthに達するまでの時間であるので、数式(4)において、v1(t)=Vth、t=tw1として、tw1について解くと、次に示す数式(5)のようになる。
【0063】
【数5】
【0064】
ここで、C=C1=C2、R=R1=R2とおいて、発振周期tは2tw1とおけるので、発振周波数fは、次に示す数式(6)のようになる。
【0065】
【数6】
【0066】
この数式(6)に示したように、発振周波数fは制御電圧ESに逆比例して変化することがわかる。
【0067】
このような結果を図3および図4に示しており、図3においては、制御電圧ESを3Vと、R=R1=R2を100Ωと、C=C1=C2を1000pFとした場合の電圧制御発振器1の動作波形を示している。なお、図3において、VOHは、NORゲート23(23a,23b)のハイレベルの際の電圧を、VOLは、NORゲート23(23a,23b)のローレベルの際の電圧を示している。また、Vthは、NORゲート23(23a,23b)の閾値電圧を示している。
【0068】
この図4に示したように、連続的に制御電圧を変化することができる。このため、電圧制御発振器1を変調回路等に応用する場合には、バイアス回路を不要とすることができる。また、方形波と直線性の良い、のこぎり波とを同時に得ることができる。
【0069】
また、図4においては、NORゲート23(23a,23b)およびNORゲート27(27a,27b)に品番TC4011BPを、オペアンプ33(33a,33b)にRail to Railの品番CA3160Cを使用した場合に、NORゲート23(23a,23b)に5V、オペアンプ33(33a,33b)に10Vを印可した際における制御電圧ESと発振周波数fとの関係を示している。なお、この図4において、C=C1=C2を500pF、700pF、1000pFとした場合を示している。
【0070】
この図4に示したように、制御電圧ESと発振周波数fとは、逆比例の関係を得ることができる。また、キャパシタ31(31a,31b)の静電容量が少ないほど、高い発振周波数を得ることができる。
【0071】
(電圧制御発振器(第二実施形態)の構成)
図5は、電圧制御発振器の回路図である。この図5に示すように、電圧制御発振器1は、フリップフロップ2と、ミラー積分回路4と、これらを結ぶダイオード5(5a(第一ダイオード),5b(第二ダイオード))と、ミラー積分回路4に直流電圧を供給する直流電源部9とを備えている。
【0072】
そして、オペアンプ11aの反転端子への入力をa1と、オペアンプ11aの非反転端子への入力をb1と、オペアンプ11bの反転端子への入力をa2と、オペアンプ11bの非反転端子への入力をb2とする。
【0073】
また、オペアンプ11aの反転端子における電圧をVa1と、オペアンプ11aの非反転端子における電圧をVb1と、オペアンプ11aの出力端子における電圧をv1(t)とし、オペアンプ11bの反転端子における電圧をVa2と、オペアンプ11bの非反転端子における電圧をVb2と、オペアンプ11bの出力端子における電圧をv2(t)とする。
【0074】
フリップフロップ2は、RS型のフリップフロップ(FF)であり、NANDゲート3(3a,3b,3c,3d)によって構成されている。
NANDゲート3(3a,3b,3c,3d)は、4つのゲート、すなわち、NANDゲート3aとNANDゲート3bとNANDゲート3cとNANDゲート3dとであり、NANDゲート3aとNANDゲート3bとは、当該発振器1の方形波出力取り出し点であると共に、キャパシタ13(13a,13b)に電荷を充電する役割を負っているものである。
【0075】
当然のことであるが、このRS型のフリップフロップは1ビットの情報を保持することができるものであり、双方の端子Sと端子Rとに入力がない(S“0”、R“0”)場合に、出力Qおよび出力Q−(Qバー)をそのまま保持し、端子Sに入力がなく、端子Rに入力がある場合(S“0”、R“1”)、出力Qが“0”および出力Q−(Qバー)が“1”になり、端子Sに入力があり、端子Rに入力がない場合(S“1”、R“0”)、出力Qが“1”および出力Q−(Qバー)が“0”になり、同時に端子Sと端子Rとに入力がある(S“1”、R“1”)場合に結果が不定(入力禁止)になる。
【0076】
ここでは、NANDゲート3aが出力Q、NANDゲート3bが出力Q−(Qバー)に該当し、NANDゲート3cが端子S、NANDゲート3dが端子Rに該当する。
【0077】
また、NANDゲート3(3c,3d)は、論理的整合を図ると共に、NANDゲート3(3a,3b)のトリガ発生用に配置されたインバータの役割を果たすものである。
【0078】
ミラー積分回路4は、第一ミラー積分回路4aと第二ミラー積分回路4bとから構成されており、抵抗7(7a(第一抵抗),7b(第二抵抗))と、オペアンプ11(11a(第一オペアンプ),11b(第二オペアンプ))と、キャパシタ13(13a(第一キャパシタ),13b(第二キャパシタ))とを備えている。そして、この第一ミラー積分回路4aは、抵抗7a、オペアンプ11aおよびキャパシタ13aからなり、第二ミラー積分回路4bと、抵抗7b、オペアンプ11bおよびキャパシタ13bからなる。
【0079】
抵抗7(7a,7b)は、ミラー積分回路を構成する一素子であり、同じくミラー積分回路を構成するオペアンプ11(11a,11b)の反転端子とダイオード5の接続点と直流電源部9との間に配置されており、キャパシタ13(13a,13b)から放電する電流を決定するものである。
【0080】
直流電源部9は、抵抗7(7a,7b)、オペアンプ11(11a,11b)およびキャパシタ13(13a,13b)によって構成されるミラー積分回路4に対し、所定の電圧(制御電圧)を印可し、同時に所定の放電電流を吸収するものである。すなわち、直流電源部9は、当該電圧制御発振器1に制御電圧を供給するものである。
【0081】
オペアンプ11(11a,11b)は、その反転端子(オペアンプ11におけるは“−”端子)に、ダイオード5(5a,5b)、抵抗7(7a,7b)およびキャパシタ13(13a,13b)の一端が接続され、また非反転端子(オペアンプ11におけるは“+”端子)には、NANDゲート3(3a,3b)の出力が相互に接続されている。このオペアンプ11(11a,11b)は、その電圧を比較し、その結果をNANDゲート3(3c,3d)に連結する当該オペアンプ11(11a,11b)の出力端子に出力している。このオペアンプ11(11a,11b)は、直流電源部9の制御電圧値が低下するとキャパシタ13(13a,13b)に充電されている電荷の放電量が多くなり、逆に上昇すると放電量が少なくなる。換言すれば、放電された電流の大小によって発振周波数が決定されるものである。
【0082】
キャパシタ13(13a,13b)は、抵抗7(7a,7b)と共に時定数T(T=RC;抵抗7の抵抗値とキャパシタ13の容量値)の時定数回路を構成しており、一般的なコンデンサーによって構成されている。なお、ここでは、予め電流(電荷)を充電している。
【0083】
ダイオード5(5a,5b)は、NANDゲート3(3a,3b)の出力がローレベルになったときに、線路を遮断することで、キャパシタ13(13a,13b)に蓄積されている電荷を、抵抗7(7a,7b)を介して、直流電源部9に向けて放電させるためのものである。そうすることで、オペアンプ11(11a,11b)の出力が直線的に上昇し、この結果、NANDゲート3(3c,3d)の閾値に達して、当該発振器1の回路状態が反転する。つまり、このダイオード5(5a,5b)は、回路状態を切り替えるスイッチの役割を果たすものである。
【0084】
また、逆に、ダイオード5(5a,5b)は、NANDゲート3(3a,3b)の出力がハイレベルになったときに、線路を導通することで、瞬時に、キャパシタ13(13a,13b)に電荷が充電される。なお、これらの動作の詳細については後記する。
【0085】
この電圧制御発振器1によれば、NANDゲート3で構成したRSフリップフロップ2とミラー積分回路4とを接続するダイオード5が、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを逆比例させることができる。
【0086】
(電圧制御発振器(第二実施形態)の動作)
次に、図6に示すフローチャートを参照して、電圧制御発振器1の概略の動作を説明する(適宜、図5参照)。
ここでは、ミラー積分回路4を構成する第一ミラー積分回路4a、第二ミラー積分回路4bのうち、抵抗7aとオペアンプ11aとキャパシタ13aとによって構成される第一ミラー積分回路4aに着目して、キャパシタ13aから放電を開始した場合の動作について説明をする。つまり、抵抗7bとオペアンプ11bとキャパシタ13bとによって構成される第二ミラー積分回路4bに着目しなくても十分に動作説明できるからである。なお、キャパシタ13aから放電を開始する場合とは、NANDゲート3aがハイレベルからローレベルに、NANDゲート3bがローレベルからハイレベルに変化した場合であり、さらに、ダイオード5aが遮断となり、ダイオード5bが導通した場合である。
【0087】
図6(a)は、抵抗7aとオペアンプ11aとキャパシタ13aとによって構成される第一ミラー積分回路4aが待機状態の動作を、図6(b)は回路状態が交互に入れ替わり、当該電圧制御発振器1が発振を継続する状態を示している。
【0088】
図6(a)に示したように、まず、電圧制御発振器1は、NANDゲート3aがローレベルからハイレベルになった場合に、ミラー積分回路4を構成する第一ミラー積分回路4aのキャパシタ13aに電荷を充電する(ステップS1)。そして、電圧制御発振器1は、NANDゲート3aがハイレベルからローレベルになった場合に、キャパシタ13aから直流電源部9に向けて電荷を放電する(ステップS2)。
【0089】
そして、電圧制御発振器1は、ミラー積分回路4を構成する第一ミラー積分回路4aの出力値がNANDゲート3c(インバータ)の閾値以上か否かを判定する(ステップS3)。電圧制御発振器1は、閾値以上と判定しなかった場合(ステップS3、No)には、キャパシタ13aからの放電を継続し、閾値以上と判定した場合(ステップS3、Yes)、フリップフロップをリセットする(回路状態を反転する)(ステップS4)。
【0090】
また、図6(b)に示したように、電圧制御発振器1は、NANDゲート3aがローレベルからハイレベルになった場合に、ミラー積分回路4を構成する第一ミラー積分回路4aのキャパシタ13aに電荷を充電する(ステップS11)。そして、電圧制御発振器1は、NANDゲート3aがハイレベルからローレベルになった場合に、キャパシタ13aから電荷を放電する(ステップS12)。
【0091】
そして、電圧制御発振器1は、ミラー積分回路4を構成する第一ミラー積分回路4aの出力値がNANDゲート3c(インバータ)の閾値以上か否かを判定する(ステップS3)。電圧制御発振器1は、閾値以上と判定しなかった場合(ステップS13、No)には、キャパシタ13aからの放電を継続し、閾値以上と判定した場合(ステップS3、Yes)、フリップフロップをセットし(回路状態を反転)(ステップS14)、ステップS11に戻り、発振動作を継続させる。
【0092】
これら図6(a)および図6(b)に示したように、電圧制御発振器1は、キャパシタ13aから抵抗7aを介して、蓄積していた電荷を放電するとオペアンプ11aの出力路の電圧は直線的に上昇し、NANDゲート3cの閾値に達すると、トリガを発生し、回路状態が反転し、NANDゲート3aが元の状態に戻る。この瞬間、再び、第二ミラー積分回路4bに連結するダイオード5bが導通し、当該第二ミラー積分回路4bの出力電圧がローレルベルになる。
【0093】
このように、電圧制御発振器1では、ミラー積分回路4を構成する第一ミラー積分回路4aと第二ミラー積分回路4bとによって同様の動作が繰り返され、発振動作が継続する。
【0094】
(電圧制御発振器(第二実施形態)の動作波形、制御電圧と発振周波数との関係)
次に、図7、図8を参照して、電圧制御発振器1による動作波形、制御電圧と発振周波数との関係について説明する。図7は、電圧制御発振器1による動作波形を示しており、図8は、電圧制御発振器1による制御電圧と発振周波数との関係を示している。
【0095】
図7では、NANDゲート3(3a、3b)のハイレベルをVOHと、ローレベルをVOLと、ダイオード5(5a,5b)の順方向電圧をVFとする。
【0096】
さらに、抵抗7aの抵抗値をR1と、抵抗7bの抵抗値R2と、キャパシタ13aの静電容量をC1と、キャパシタ13bの静電容量C2とし、直流電源部9の制御電圧をESとする。さらにまた、NANDゲート3aがローレベルになったときのオペアンプ11aの出力端子における電圧をv1(t)およびNANDゲート3bがローレベルになったときのオペアンプ11bの出力端子における電圧をv2(t)とし、そのローレベルの飽和電圧をVAOLとする。そしてまた、NANDゲート3(3c,3d)がトリガを発生する閾値をVthとする。
【0097】
そして、図7では、NANDゲート3aがハイレベルからローレベルに、NANDゲート3bがローレベルからハイレベルに変化する寸前までは、ダイオード5aが導通しているので、オペアンプ11aの反転端子における電圧Va1は次に示す数式(1)のようになる。
【0098】
【数1】
【0099】
この場合、オペアンプ11aの出力端子におけるv1(t)はローレベルVAOLとなる。このとき、回路状態が反転すると、NANDゲート3aは、ローレベルVOLとなるので、ダイオード5aが遮断となり、オペアンプ11aの非反転端子への入力b1における電圧Vb1は、ハイレベルVOHとなる。このため、オペアンプ11aの反転端子への入力a1における電圧Va1は、瞬時に、ダイオード5(5a,5b)の順方向電圧VFだけ低くなる。
【0100】
つまり、オペアンプ11aの出力端子における電圧v1(t)は、ローレベルVAOLから瞬時にVFだけ上昇する。同時に、キャパシタ13aに蓄積されていた電荷が抵抗7aを介して放電されるので、オペアンプ11aの出力端子における電圧v1(t)は、VFから直線的に上昇する。そして、NANDゲート3cの閾値Vthに達すると、トリガが発生し回路状態が反転して、NANDゲート3aはハイレベルに、NANDゲート3bはローレベルになる。
【0101】
この瞬間、再び、ダイオード5aが導通し、オペアンプ11aの反転端子への入力a1における電圧Va1は、数式(1)で表される値になるので、オペアンプ11aの出力端子における電圧v1(t)は、ローレベルVAOLとなる。以下、同様の動作が他方のミラー積分回路と交互に繰り返されて、発振動作が継続する。
【0102】
ここで、発振動作の際のパルス幅(準安定時間)tw1を求める。今、t=0において、NANDゲート3aがローレベル(オンレベル)、NANDゲート3bがハイレベル(オフレベル)になったと仮定すると、オペアンプ11aの出力端子における電圧v1(t)は、次に示す数式(2)のようになる。
【0103】
【数2】
【0104】
この数式(2)において、iは抵抗7aを流れる電流であり、次に示す数式(3)のようになる。
【0105】
【数3】
【0106】
そうすると、オペアンプ11aの出力端子における電圧v1(t)は、次に示す数式(4)のようになる。
【0107】
【数4】
【0108】
そして、パルス幅(準安定時間)tw1は、NANDゲート3aがローレベル(オンレベル)になったt=0の時点から、オペアンプ11aの出力端子における電圧v1(t)がNANDゲート3cの閾値Vthに達するまでの時間であるので、数式(4)において、v1(t)=Vth、t=tw1として、tw1について解くと、次に示す数式(5)のようになる。
【0109】
【数5】
【0110】
ここで、C=C1=C2、R=R1=R2とおいて、発振周期tは2tw1とおけるので、発振周波数fは、次に示す数式(6)のようになる。
【0111】
【数6】
【0112】
この数式(6)に示したように、発振周波数fは制御電圧ESに逆比例して変化することがわかる。
【0113】
このような結果を図7および図8に示しており、図7においては、制御電圧ESを3Vと、R=R1=R2を100Ωと、C=C1=C2を1000pFとした場合の電圧制御発振器1の動作波形を示している。なお、図7において、VOHは、NANDゲート3(3a,3b)のハイレベルの際の電圧を、VOLは、NANDゲート3(3a,3b)のローレベルの際の電圧を示している。また、Vthは、NANDゲート3(3c,3d)の閾値電圧を示している。
【0114】
この図8に示したように、連続的に制御電圧を変化することができる。このため、電圧制御発振器1を変調回路等に応用する場合には、バイアス回路を不要とすることができる。また、方形波と直線性の良い、のこぎり波とを同時に得ることができる。
【0115】
また、図8においては、NANDゲート3(3a,3b,3c,3d)に品番TC4011BPを、オペアンプ11(11a,11b)にRail to Railの品番CA3160Cを使用した場合に、NANDゲート3(3a,3b,3c,3d)に5V、オペアンプ11(11a,11b)に10Vを印可した際における制御電圧ESと発振周波数fとの関係を示している。なお、この図8において、C=C1=C2を500pF、1000pF、1500pFとした場合を示している。
【0116】
この図8に示したように、制御電圧ESと発振周波数fとは、逆比例の関係を得ることができる。また、キャパシタ13(13a,13b)の静電容量が少ないほど、高い発振周波数を得ることができる。
【0117】
(電圧制御発振器(第三実施形態)の構成)
図9は、電圧制御発振器(第三実施形態)の回路図である。
図9に示すように、電圧制御発振器41は、フリップフロップ42と、ミラー積分回路44と、これらを結ぶダイオード45(45a(第一ダイオード),45b(第二ダイオード))およびインバータ用のNORゲート47(47a(インバータ用NORゲート、第三NORゲート),47b(インバータ用NORゲート、第四NORゲート))と、ミラー積分回路44に直流電圧を供給する直流電源部55とを備えている。
【0118】
フリップフロップ42は、RS型のフリップフロップ(FF)であり、NORゲート43(43a,43b,43c,43d)によって構成されている。
NORゲート43(43a,43b,43c,43d)は、4つのゲート、すなわち、NORゲート43aとNORゲート43bとNORゲート43cとNORゲート43dとであり、当該発振器41の方形波取り出し点であると共に、キャパシタ51(51a,51b)から電荷を放電させる。
【0119】
ミラー積分回路44は、抵抗49(49a(第一抵抗),49b(第二抵抗))と、キャパシタ51(51a(第一キャパシタ),51b(第二キャパシタ))と、オペアンプ53(53a(第一オペアンプ),53b(第二オペアンプ))と、を備えている。そして、このミラー積分回路44は、抵抗49a、キャパシタ51aおよびオペアンプ53aからなる第一ミラー積分回路44aと、抵抗49b、キャパシタ51bおよびオペアンプ53bからなる第二ミラー積分回路44bとの2つの積分回路によって構成されている。
【0120】
抵抗49(49a,49b)は、ミラー積分回路44を構成する一素子であり、ダイオード45が、当該ミラー積分回路を構成するオペアンプ53(53a,53b)の反転端子に入力する入力路と直流電源部55との間に配置されており、キャパシタ51(51a,51b)へ充電される充電電流を抑制するものである。
【0121】
キャパシタ51(51a,51b)は、抵抗49(49a,49b)と共に時定数T(T=RC;抵抗49の抵抗値とキャパシタ51の容量値)の時定数回路を構成しており、一般的なコンデンサーによって構成されている。なお、ここでは、予め電荷を放電している。
【0122】
オペアンプ53(53a,53b)は、ダイオード45(45a,45b)、抵抗49(49a,49b)およびキャパシタ51(51a,51b)の一端を反転端子(53における“−”端子)に接続すると共に、NORゲート47(47a,47b)からの出力を非反転端子(53における“+”端子)に接続し、これらの端子電圧を比較し、その結果を、NORゲート43(43c,43d)の入力路とキャパシタ51(51a,51b)とが連結する出力端子に出力するものである。
【0123】
ダイオード45(45a,45b)は、NORゲート43(43a,43b)の出力がハイレベルになったときに、線路を遮断することで、キャパシタ51(51a,51b)に電荷を、抵抗49(49a,49b)を介して、直流電源部55から充電させるためのものである。そうすることで、オペアンプ53(53a,53b)の出力が直線的に降下し、この結果、NORゲート43(43c,43d)の閾値に達して、当該発振器41の回路状態が反転する。つまり、このダイオード45(45a,45b)は、回路状態を切り替えるスイッチの役割を果たすものである。
【0124】
NORゲート47(47a,47b)は、RS−FFを構成するNORゲート43(43a,43b)の出力がハイレベルのときに非反転端子がローレベルになり、当該オペアンプ53(53a,53b)を確実に低い飽和電圧に保つようにするために付加したものである。
【0125】
このNORゲート47(47a,47b)は、RS型のフリップフロップを構成するNORゲート43(43a,43b)の出力路と、ミラー積分回路を構成するオペアンプ53(53a,53b)の非反転入力路との間に設けられている。
【0126】
直流電源部55は、抵抗49(49a,49b)、キャパシタ51(51a,51b)およびオペアンプ53(53a,53b)によって構成されるミラー積分回路44に対し、所定の電圧(制御電圧)を供給し、所定の充電電流を供給するものである。すなわち、直流電源部55は、当該電圧制御発振器41に制御電圧を供給するものである。
【0127】
この電圧制御発振器41によれば、NORゲート43(43a,43b,43c,43d)で構成したRSフリップフロップ42とミラー積分回路44とを接続するダイオード45(45a,45b)が、回路状態を切り替えるスイッチの役割を果たすことで、回路の構成を複雑にすることなく、回路動作の論理的整合性を図り、制御電圧と発振周波数とを正比例させることができる。
【0128】
(電圧制御発振器(第三実施形態)の動作)
次に、図10に示すフローチャートを参照して、電圧制御発振器41の概略の動作を説明する(適宜、図9参照)。
ここでは、ミラー積分回路44を構成する第一ミラー積分回路44a、第二ミラー積分回路44bのうち、抵抗49aとオペアンプ53aとキャパシタ51aとによって構成される第一ミラー積分回路44aに着目して、キャパシタ51aへ充電を開始した場合の動作について説明をする。つまり、抵抗49bとオペアンプ53bとキャパシタ51bとによって構成される第二ミラー積分回路44bに着目しなくても十分に動作説明できるからである。なお、キャパシタ51aへ充電を開始する場合とは、NORゲート43aがローレベルからハイレベルに、NORゲート43bがハイレベルからローレベルに変化した場合、すなわち、ダイオード45aが遮断となり、ダイオード45bが導通した場合である。
【0129】
図10(a)は、抵抗49aとオペアンプ53aとキャパシタ51aとによって構成される第一ミラー積分回路44aが待機状態の動作を、図10(b)は回路状態が交互に入れ替わり、電圧制御発振器41が発振を継続する状態を示している。
【0130】
図10(a)に示したように、まず、電圧制御発振器41は、NORゲート43aがハイレベルからローレベルになった場合に、ミラー積分回路44を構成する第一ミラー積分回路44aのキャパシタ51aから電荷を放電する(ステップS41)。そして、電圧制御発振器41は、NORゲート43aがローレベルからハイレベルになった場合に、キャパシタ51aに電荷を充電する(ステップS42)。
【0131】
そして、電圧制御発振器41は、ミラー積分回路44を構成する第一ミラー積分回路44aの出力値がNORゲート43aの閾値以下か否かを判定する(ステップS43)。電圧制御発振器41は、閾値以下と判定しなかった場合(ステップS43、No)には、キャパシタ51aへの充電を継続し、閾値以下と判定した場合(ステップS43、Yes)、フリップフロップをリセットする(回路状態を反転する)(ステップS44)。
【0132】
また、図10(b)に示したように、電圧制御発振器41は、NORゲート43aがハイレベルからローレベルになった場合に、ミラー積分回路44を構成する第一ミラー積分回路44aのキャパシタ51aから電荷を放電する(ステップS51)。そして、電圧制御発振器41は、NORゲート43aがローレベルからハイレベルになった場合に、キャパシタ51aに電荷を充電する(ステップS52)。
【0133】
そして、電圧制御発振器41は、ミラー積分回路44を構成する第一ミラー積分回路44aの出力値がNORゲート43cの閾値以下か否かを判定する(ステップS53)。電圧制御発振器41は、閾値以下と判定しなかった場合(ステップS53、No)には、キャパシタ51aへの充電を継続し、閾値以下と判定した場合(ステップS53、Yes)、フリップフロップをセットし(回路状態を反転)(ステップS54)、ステップS51に戻り、発振動作を継続させる。
【0134】
これら図10(a)および図10(b)に示したように、電圧制御発振器41は、直流電源部55から抵抗49aを介して、キャパシタ51aへ電荷を充電するとオペアンプ53aおよびキャパシタ51aの出力路の電圧は直線的に降下し、NORゲート43cの閾値に達すると、回路状態が反転し、NORゲート43aがローレベル、NORゲート43bがハイレベルの元の状態に戻る。この瞬間、今度は、第二ミラー積分回路44bに連結するダイオード45bが遮断となり、当該第二ミラー積分回路44bを構成する第二キャパシタ51bを介して充電が起こり、オペアンプ53bの出力がNORゲート43dの閾値に達して元の状態に戻る。
【0135】
このように、電圧制御発振器41では、ミラー積分回路44を構成する第一ミラー積分回路44aと第二ミラー積分回路44bとによって同様の動作が繰り返され、発振動作が継続しその動作の速さによって、発振周波数が変化する。
【0136】
(電圧制御発振器(第三実施形態)の動作波形、制御電圧と発振周波数との関係)
次に、図11、図12を参照して、電圧制御発振器41による動作波形、制御電圧と発振周波数との関係について説明する。図11は、電圧制御発振器41による動作波形を示しており、図12は、電圧制御発振器41による制御電圧と発振周波数との関係を示している。
【0137】
図11では、NORゲート43(43a、43b)のハイレベルをVOHと、ローレベルをVOLと、ダイオード45(45a,45b)の順方向電圧をVFと、オペアンプ53aの反転端子への入力をa1と、オペアンプ53aの非反転端子への入力をb1と、オペアンプ53bの反転端子への入力をa2と、オペアンプ53bの非反転端子への入力をb2とする。
【0138】
また、オペアンプ53aの反転端子における電圧をVa1と、オペアンプ53aの非反転端子における電圧をVb1と、オペアンプ53aの出力端子における電圧をv1(t)とし、オペアンプ53bの反転端子における電圧をVa2と、オペアンプ53bの非反転端子における電圧をVb2と、オペアンプ53bの出力端子におけるv2(t)とする。
【0139】
さらに、抵抗49aの抵抗値をR1と、抵抗49bの抵抗値R2と、キャパシタ51aの静電容量をC1と、キャパシタ51bの静電容量C2とし、直流電源部55の制御電圧をVCとする。さらにまた、オペアンプ53aの出力端子における電圧をv1(t)、オペアンプ53bの出力端子における電圧をv2(t)とし、そのローレベルの飽和電圧をVAOLとする。また、NORゲート43(43c,43d)の閾値をVthとする。
【0140】
そして、図11では、NORゲート43aがローレベルからハイレベルに、NORゲート43bがハイレベルからローレベルに変化する寸前までは、ダイオード45aが導通しているので、この時におけるオペアンプ53aの反転端子における電圧Va1は次に示す数式(7)のようになる。
【0141】
【数7】
【0142】
この場合、オペアンプ53aの出力端子におけるv1(t)はハイレベルVOHとなる。このとき、回路状態が反転すると、NORゲート43aは、ハイレベルVOHとなるので、ダイオード45aが遮断となり、オペアンプ53aの非反転端子への入力b1における電圧Vb1は、ローレベルVOLとなる。このため、オペアンプ53aの反転端子への入力a1における電圧Va1は、NORゲート47aのローレベルVOLへ瞬時に変化する。
【0143】
つまり、オペアンプ53aの出力端子における電圧v1(t)は、飽和電圧VOHから瞬時に(VF−VOL)だけ降下するので(VOH−VF+VOL)となる。同時に、ミラー積分回路の動作により、キャパシタ51aは放電状態から電荷が抵抗49aを介して充電されるので、オペアンプ53aの出力端子における電圧v1(t)は、直線的に斜めに降下して行く。そして、NORゲート43cの閾値Vthに達すると、回路状態が反転して、NORゲート43aはローレベルに、NORゲート43bはハイレベルになる。
【0144】
この瞬間、再び、ダイオード45aが導通し、オペアンプ53aの反転端子への入力a1における電圧Va1は、数式(7)で表される値になり、同時にNORゲート47aはハイレベルとなるので、オペアンプ53aの出力端子における電圧v1(t)は、ハイレベルVOHとなる。以下、同様の動作が他方の積分回路と交互に繰り返されて、発振動作が継続する。
【0145】
ここで、発振動作が発生している際のパルス幅(準安定時間)tw1を求める。今、t=0において、NORゲート43aがローレベル、NORゲート43bがハイレベルになったと仮定すると、オペアンプ53aの出力端子における電圧v1(t)は、次に示す数式(8)のようになる。
【0146】
【数8】
【0147】
この数式(8)において、iは抵抗49aを流れる電流であり、次に示す数式(9)のようになる。
【0148】
【数9】
【0149】
そうすると、オペアンプ53aの出力端子における電圧v1(t)は、次に示す数式(10)のようになる。
【0150】
【数10】
【0151】
そして、パルス幅(準安定時間)tw1は、NORゲート43aがハイレベルになったt=0の時点から、オペアンプ53aの出力端子における電圧v1(t)がNORゲート43cの閾値Vthに達するまでの時間であるので、数式(10)において、v1(t)=Vth、t=tw1として、tw1について解くと、次に示す数式(11)のようになる。
【0152】
【数11】
【0153】
ここで、C=C1=C2、R=R1=R2とおいて、発振周期tは2tw1とおけるので、発振周波数fは、次に示す数式(12)のようになる。
【0154】
【数12】
【0155】
この数式(12)に示したように、発振周波数fは制御電圧VCに正比例して変化することがわかる。
【0156】
このような結果を図11および図12に示しており、図11においては、制御電圧VCを5Vと、R=R1=R2を100Ωと、C=C1=C2を1000pFとした場合の電圧制御発振器41の動作波形を示している。なお、図11において、VOHは、NORゲート43(43a,43b)のハイレベルの際の電圧およびオペアンプ53(53a、53b)の飽和電圧を、VOLは、NORゲート43(43a,43b)のローレベルの際の電圧を示している。また、Vthは、NORゲート43(43c,43d)の閾値電圧を示している。
【0157】
この図12に示したように、連続的に制御電圧を変化することができる。このため、電圧制御発振器1を変調回路等に応用する場合には、バイアス回路を不要とすることができる。また、方形波と直線性の良い、のこぎり波とを同時に得ることができる。
【0158】
また、図12においては、NORゲート43(43a,43b,43c,43d)およびNORゲート47(47a,47b)に品番TC4001BPを、オペアンプ53(53a,53b)にRail to Railの品番CA3160を使用した場合に、NORゲート43(43a,43b、43c,43d)およびNORゲート47(47a,47b)に7Vまたは10V、オペアンプ53(53a,53b)に7Vまたは10Vを印加した際における制御電圧VCと発振周波数fとの関係を示している。なお、この図12において、C=C1=C2を1000pFとした場合を示している。
【0159】
この図12に示したように、制御電圧VCと発振周波数fとは、正比例の関係を得ることができる。また、キャパシタ51(51a,51b)の静電容量が少ないほど、高い発振周波数を得ることができる。
【0160】
以上、本発明の実施形態について説明したが、本発明は前記実施形態には限定されない。例えば、本実施形態では、電圧制御発振器21、電圧制御発振器1および電圧制御発振器41として説明したが、当該発振器21、当該発振器1および当該発振器41を構成する各構成により、電流、電圧を制御することで、発振周波数を制御する方法、すなわち、電圧制御発振方法として捉えることも可能である。この場合、当然のことながら、電圧制御発振器21、電圧制御発振器1および電圧制御発振器41と同様の効果を奏する。
【図面の簡単な説明】
【0161】
【図1】本発明の実施形態に係る電圧制御発振器(第一実施形態)の回路図である。
【図2】図1に示した電圧制御発振器の概略の動作を示したフローチャートである。
【図3】図1に示した電圧制御発振器の動作波形を示した図である。
【図4】制御電圧と発振周波数との関係を示した図である。
【図5】本発明の実施形態に係る電圧制御発振器(第二実施形態)の回路図である。
【図6】図5に示した電圧制御発振器の概略の動作を示したフローチャートである。
【図7】図5に示した電圧制御発振器の動作波形を示した図である。
【図8】制御電圧と発振周波数との関係を示した図である。
【図9】本発明の実施形態に係る電圧制御発振器(第三実施形態)の回路図である。
【図10】図9に示した電圧制御発振器の概略の動作を示したフローチャートである。
【図11】図9に示した電圧制御発振器の動作波形を示した図である。
【図12】制御電圧と発振周波数との関係を示した図である。
【符号の説明】
【0162】
1,21,41 電圧制御発振器
2,22,42 フリップフロップ
3,3a,3b,3c,3d NANDゲート
4,4a,4b、24,24a,24b、44,44a,44b ミラー積分回路
5,5a,5b、25,25a,25b、45,45a,45b ダイオード
7,7a,7b、29,29a,29b、49,49a,49b 抵抗
9,35,55 直流電源部
11,11a,11b,33,33a,33b,53,53a,53b オペアンプ
13,13a,13b,31,31a,31b,51,51a,51b キャパシタ
23,23a,23b,43,43a,43b,43c,43d NORゲート
27,27a,27b,47,47a,47b NORゲート(インバータ用)
【特許請求の範囲】
【請求項1】
RSフリップフロップを構成するNORゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、
前記NORゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、
前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項2】
RSフリップフロップを構成する第一NORゲートおよび第二NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備えた電圧制御発振器であって、
前記第一NORゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二NORゲートの入力路と前記第一オペアンプの出力端子とを接続し、
前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、
前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続し、
前記第一ダイオードは前記第一NORゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、
前記第一キャパシタから放電された結果、第一オペアンプの出力が前記第二NORゲートの閾値に達した場合または前記第二キャパシタから放電された結果、第二オペアンプの出力が前記第一NORゲートの閾値に達した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項3】
RSフリップフロップを構成する第一NORゲートおよび第二NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備え、前記第一NORゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二NORゲートの入力路と前記第一オペアンプの出力端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、
前記第一ダイオードによって前記第一NORゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチする充電放電ステップと、
この充電放電ステップにて前記第一キャパシタから放電された結果、前記第二NORゲートの閾値に達したか否かまたは前記第二キャパシタから放電された結果、前記第一NORゲートの閾値に達したか否かを判定する閾値判定ステップと、
この閾値判定ステップにて、前記閾値に達したと判定した場合、前記フリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更する発振周波数変更ステップと、
を含むことを特徴とする電圧制御発振方法。
【請求項4】
RSフリップフロップを構成するNANDゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、
前記NANDゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、
前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項5】
RSフリップフロップを構成する第一NANDゲート、第二NANDゲート、第三NANDゲートおよび第四NANDゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NANDゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NANDゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備えた電圧制御発振器であって、
前記第一NANDゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二NANDゲートの出力路と前記第一オペアンプの非反転端子とを接続し、
前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、
前記第一オペアンプの出力路と前記第一NANDゲートの入力路との間に、前記第三NANDゲートを接続し、前記第二オペアンプの出力路と前記第二NANDゲートの入力路との間に前記第四NANDゲートを接続し、
前記第一ダイオードは前記第一NANDゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二NANDゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、
前記第一キャパシタから放電された結果、前記第一オペアンプの出力が前記第三NANDゲートの閾値に達した場合または前記第二キャパシタから放電された結果、前記第二オペアンプの出力が前記第四NANDゲートの閾値に達した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項6】
RSフリップフロップを構成する第一NANDゲート、第二NANDゲート、第三NANDゲートおよび第四NANDゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NANDゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NANDゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備え、前記第一NANDゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二NANDゲートの出力路と前記第一オペアンプの非反転端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一オペアンプの出力路と前記第一NANDゲートの入力路との間に、前記第三NANDゲートを接続し、前記第二オペアンプの出力路と前記第二NANDゲートの入力路との間に前記第四NANDゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、
前記第一ダイオードによって前記第一NANDゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードによって前記第二NANDゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチする充電放電ステップと、
この充電放電ステップにて前記第一キャパシタから放電された結果、前記第一オペアンプの出力が前記第三NANDゲートの閾値に達したか否かまたは前記第二キャパシタから放電された結果、前記第二オペアンプの出力が前記第四NANDゲートの閾値に達したか否かを判定する閾値判定ステップと、
この閾値判定ステップにて、前記閾値に達したと判定した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更する発振周波数変更ステップと、
を含むことを特徴とする電圧制御発振方法。
【請求項7】
RSフリップフロップを構成するNORゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、
前記NORゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、
前記ミラー積分回路に含まれるキャパシタを放電した後、充電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項8】
RSフリップフロップを構成する第一NORゲート、第二NORゲート、第五NORゲートおよび第六NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備えた電圧制御発振器であって、
前記第一NORゲートの入力路と前記第一オペアンプの出力端子とを第五NORゲートを介して接続し、前記第二NORゲートの入力路と前記第二オペアンプの出力端子とを第六NORゲートを介して接続し、
前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、
前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続し、
前記第一ダイオードは前記第一NORゲートの出力がローレベルになった際に前記第一キャパシタを放電させるようにスイッチし、前記第一NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第一キャパシタが充電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がローレベルになった際に前記第二キャパシタを放電させるようにスイッチし、前記第二NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第二キャパシタが充電するようにスイッチし、
前記第一キャパシタが充電された結果、第一オペアンプの出力が前記第五NORゲートの閾値に達し第一NORゲートが反転した場合または前記第二キャパシタが充電された結果、第二オペアンプの出力が前記第六NORゲートの閾値に達し第二NORゲートが反転した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項9】
RSフリップフロップを構成する第一NORゲート、第二NORゲート、第五NORゲートおよび第六NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備え、前記第一NORゲートの入力路と前記第一オペアンプの出力端子とを前記第五NORゲートを介して接続し、前記第二NORゲートの入力路と前記第二オペアンプの出力端子とを前記第六NORゲートを介して接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、
前記第一ダイオードによって前記第一NORゲートの出力がローレベルになった際に前記第一キャパシタを放電させるようにスイッチし、前記第一NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第一キャパシタが充電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がローレベルになった際に前記第二キャパシタを放電させるようにスイッチし、前記第二NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第二キャパシタが充電するようにスイッチする放電充電ステップと、
この放電充電ステップにて前記第一キャパシタが充電された結果、前記第五NORゲートの閾値に達したか否かまたは前記第二キャパシタが充電された結果、前記第六NORゲートの閾値に達したか否かを判定する閾値判定ステップと、
この閾値判定ステップにて、前記閾値に達したと判定した場合、前記フリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更する発振周波数変更ステップと、
を含むことを特徴とする電圧制御発振方法。
【請求項1】
RSフリップフロップを構成するNORゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、
前記NORゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、
前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項2】
RSフリップフロップを構成する第一NORゲートおよび第二NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備えた電圧制御発振器であって、
前記第一NORゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二NORゲートの入力路と前記第一オペアンプの出力端子とを接続し、
前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、
前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続し、
前記第一ダイオードは前記第一NORゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、
前記第一キャパシタから放電された結果、第一オペアンプの出力が前記第二NORゲートの閾値に達した場合または前記第二キャパシタから放電された結果、第二オペアンプの出力が前記第一NORゲートの閾値に達した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項3】
RSフリップフロップを構成する第一NORゲートおよび第二NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備え、前記第一NORゲートの入力路と前記第二オペアンプの出力端子とを接続し、前記第二NORゲートの入力路と前記第一オペアンプの出力端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、
前記第一ダイオードによって前記第一NORゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NORゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチする充電放電ステップと、
この充電放電ステップにて前記第一キャパシタから放電された結果、前記第二NORゲートの閾値に達したか否かまたは前記第二キャパシタから放電された結果、前記第一NORゲートの閾値に達したか否かを判定する閾値判定ステップと、
この閾値判定ステップにて、前記閾値に達したと判定した場合、前記フリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更する発振周波数変更ステップと、
を含むことを特徴とする電圧制御発振方法。
【請求項4】
RSフリップフロップを構成するNANDゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、
前記NANDゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、
前記ミラー積分回路に含まれるキャパシタを充電した後、放電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項5】
RSフリップフロップを構成する第一NANDゲート、第二NANDゲート、第三NANDゲートおよび第四NANDゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NANDゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NANDゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備えた電圧制御発振器であって、
前記第一NANDゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二NANDゲートの出力路と前記第一オペアンプの非反転端子とを接続し、
前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、
前記第一オペアンプの出力路と前記第一NANDゲートの入力路との間に、前記第三NANDゲートを接続し、前記第二オペアンプの出力路と前記第二NANDゲートの入力路との間に前記第四NANDゲートを接続し、
前記第一ダイオードは前記第一NANDゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードは前記第二NANDゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチし、
前記第一キャパシタから放電された結果、前記第一オペアンプの出力が前記第三NANDゲートの閾値に達した場合または前記第二キャパシタから放電された結果、前記第二オペアンプの出力が前記第四NANDゲートの閾値に達した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項6】
RSフリップフロップを構成する第一NANDゲート、第二NANDゲート、第三NANDゲートおよび第四NANDゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NANDゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NANDゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、を備え、前記第一NANDゲートの出力路と前記第二オペアンプの非反転端子とを接続し、前記第二NANDゲートの出力路と前記第一オペアンプの非反転端子とを接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一オペアンプの出力路と前記第一NANDゲートの入力路との間に、前記第三NANDゲートを接続し、前記第二オペアンプの出力路と前記第二NANDゲートの入力路との間に前記第四NANDゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、
前記第一ダイオードによって前記第一NANDゲートの出力がハイレベルになった際に前記第一キャパシタに充電するようにスイッチし、前記第一NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第一キャパシタから放電するようにスイッチし、前記第二ダイオードによって前記第二NANDゲートの出力がハイレベルになった際に前記第二キャパシタに充電するようにスイッチし、前記第二NANDゲートの出力がローレベルになった際に回路状態が反転し、次にハイレベルになるまで前記第二キャパシタから放電するようにスイッチする充電放電ステップと、
この充電放電ステップにて前記第一キャパシタから放電された結果、前記第一オペアンプの出力が前記第三NANDゲートの閾値に達したか否かまたは前記第二キャパシタから放電された結果、前記第二オペアンプの出力が前記第四NANDゲートの閾値に達したか否かを判定する閾値判定ステップと、
この閾値判定ステップにて、前記閾値に達したと判定した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更する発振周波数変更ステップと、
を含むことを特徴とする電圧制御発振方法。
【請求項7】
RSフリップフロップを構成するNORゲートとオペアンプ、抵抗およびキャパシタからなるミラー積分回路とを備えた電圧制御発振器において、
前記NORゲートの出力路と前記ミラー積分回路に含まれるオペアンプの反転端子との間に、スイッチの役割をするダイオードを設け、
前記ミラー積分回路に含まれるキャパシタを放電した後、充電することで、前記RSフリップフロップをセットまたはリセットし、発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項8】
RSフリップフロップを構成する第一NORゲート、第二NORゲート、第五NORゲートおよび第六NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備えた電圧制御発振器であって、
前記第一NORゲートの入力路と前記第一オペアンプの出力端子とを第五NORゲートを介して接続し、前記第二NORゲートの入力路と前記第二オペアンプの出力端子とを第六NORゲートを介して接続し、
前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、
前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続し、
前記第一ダイオードは前記第一NORゲートの出力がローレベルになった際に前記第一キャパシタを放電させるようにスイッチし、前記第一NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第一キャパシタが充電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がローレベルになった際に前記第二キャパシタを放電させるようにスイッチし、前記第二NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第二キャパシタが充電するようにスイッチし、
前記第一キャパシタが充電された結果、第一オペアンプの出力が前記第五NORゲートの閾値に達し第一NORゲートが反転した場合または前記第二キャパシタが充電された結果、第二オペアンプの出力が前記第六NORゲートの閾値に達し第二NORゲートが反転した場合、前記RSフリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更することを特徴とする電圧制御発振器。
【請求項9】
RSフリップフロップを構成する第一NORゲート、第二NORゲート、第五NORゲートおよび第六NORゲートと、第一オペアンプ、第一キャパシタおよび第一抵抗からなる第一ミラー積分回路並びに第二オペアンプ、第二キャパシタおよび第二抵抗からなる第二ミラー積分回路と、前記第一NORゲートの出力路に設けられ前記第一オペアンプの反転端子への入力をスイッチする第一ダイオードおよび前記第二NORゲートの出力路に設けられ前記第二オペアンプの反転端子への入力をスイッチする第二ダイオードと、制御電圧を供給する直流電源部と、インバータの役割をする第三NORゲートおよび第四NORゲートと、を備え、前記第一NORゲートの入力路と前記第一オペアンプの出力端子とを前記第五NORゲートを介して接続し、前記第二NORゲートの入力路と前記第二オペアンプの出力端子とを前記第六NORゲートを介して接続し、前記直流電源部と前記第一オペアンプの反転端子とを前記第一抵抗を介して接続すると共に、前記直流電源部と前記第二オペアンプの反転端子とを前記第二抵抗を介して接続し、前記第一NORゲートの出力路と前記第一オペアンプの非反転端子との間に、前記第三NORゲートを接続し、前記第二NORゲートの出力路と前記第二オペアンプの非反転端子との間に、前記第四NORゲートを接続した電圧制御発振器を制御する電圧制御発振方法であって、
前記第一ダイオードによって前記第一NORゲートの出力がローレベルになった際に前記第一キャパシタを放電させるようにスイッチし、前記第一NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第一キャパシタが充電するようにスイッチし、前記第二ダイオードは前記第二NORゲートの出力がローレベルになった際に前記第二キャパシタを放電させるようにスイッチし、前記第二NORゲートの出力がハイレベルになった際に回路状態が反転し、次にローレベルになるまで前記第二キャパシタが充電するようにスイッチする放電充電ステップと、
この放電充電ステップにて前記第一キャパシタが充電された結果、前記第五NORゲートの閾値に達したか否かまたは前記第二キャパシタが充電された結果、前記第六NORゲートの閾値に達したか否かを判定する閾値判定ステップと、
この閾値判定ステップにて、前記閾値に達したと判定した場合、前記フリップフロップをセットまたはリセットすることによって発振動作を継続し、前記発振周波数を変更する発振周波数変更ステップと、
を含むことを特徴とする電圧制御発振方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2007−267361(P2007−267361A)
【公開日】平成19年10月11日(2007.10.11)
【国際特許分類】
【出願番号】特願2006−356555(P2006−356555)
【出願日】平成18年12月28日(2006.12.28)
【新規性喪失の例外の表示】特許法第30条第1項適用申請有り 平成17年12月1日に社団法人電子情報通信学会により発行されたIEICE TRANSACTIONS on Electronics VOL.E88−C NO.12DECEMBER 2005(第168号)にて発表
【出願人】(000125369)学校法人東海大学 (352)
【Fターム(参考)】
【公開日】平成19年10月11日(2007.10.11)
【国際特許分類】
【出願日】平成18年12月28日(2006.12.28)
【新規性喪失の例外の表示】特許法第30条第1項適用申請有り 平成17年12月1日に社団法人電子情報通信学会により発行されたIEICE TRANSACTIONS on Electronics VOL.E88−C NO.12DECEMBER 2005(第168号)にて発表
【出願人】(000125369)学校法人東海大学 (352)
【Fターム(参考)】
[ Back to top ]