電子回路基板構造
【課題】低コストで高密度実装が実現できる電子回路基板構造を提供すること。
【解決手段】実装面に複数の端子（１０１）を有する集積回路（１）および他の電子部品が搭載される第１面と当該第１面に対向する第２面とを有し、第１面および第２面に導体パターン（２０３，２０４）が設けられ、第１面と第２面との間を導通させるビアホール（２０５）が設けられた両面基板からなる第１の回路基板（２）と、第１の回路基板（２）の第２面に対して集積回路（１）の搭載領域をカバーするように取り付けられ、第１の回路基板（２）のビアホール（２０５）を介して集積回路（１）の端子の一部と接続する導体パターン（３０１）が設けられた第２の回路基板（３）と、を備え、集積回路（１）の端子の一部が、第２の回路基板（３）の導体パターン（３０１）を介して第１の回路基板（２）の導体パターン（２０３，２０４）と電気的に接続するように構成する。
【解決手段】実装面に複数の端子（１０１）を有する集積回路（１）および他の電子部品が搭載される第１面と当該第１面に対向する第２面とを有し、第１面および第２面に導体パターン（２０３，２０４）が設けられ、第１面と第２面との間を導通させるビアホール（２０５）が設けられた両面基板からなる第１の回路基板（２）と、第１の回路基板（２）の第２面に対して集積回路（１）の搭載領域をカバーするように取り付けられ、第１の回路基板（２）のビアホール（２０５）を介して集積回路（１）の端子の一部と接続する導体パターン（３０１）が設けられた第２の回路基板（３）と、を備え、集積回路（１）の端子の一部が、第２の回路基板（３）の導体パターン（３０１）を介して第１の回路基板（２）の導体パターン（２０３，２０４）と電気的に接続するように構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装型パッケージを備えた半導体装置を搭載する電子回路基板構造に関する。
【背景技術】
【０００２】
電子機器の小型化、薄型化、多機能化などに伴い、半導体装置の小型化、薄型化および外部電極端子の狭ピッチ、多ピン化が進んでいる。半導体装置のパッケージとしては、例えば、表面実装型のパッケージが採用されている。表面実装型パッケージでは、リード線が基板の表面に半田付けされる。表面実装型パッケージの一例として、パッケージ底面に半田ボール状の複数の外部接続端子を格子状に並べたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれる構造が挙げられる。この構造によれば、パッケージ底面に多数の電極を設けることができ、また、周囲にリード線が張り出さないので実装面積を縮小することが可能となる。
【０００３】
一方、これらの半導体装置などの電子部品を搭載する電子回路基板は、半導体装置における外部接続端子の狭ピッチ、多ピン化に対応するため、回路配線の微細化や基板の多層化が要求されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００８／１３６２５１号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、多層基板は、製造工程が複雑であり、さらに特別な装置や工程を必要とするため高コストになるという問題がある。
【０００６】
本発明は、かかる点に鑑みてなされたものであり、低コストで高密度実装が実現できる電子回路基板構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電子回路基板構造は、実装面に複数の端子を有する集積回路および他の電子部品が搭載される第１面と当該第１面に対向する第２面とを有し、前記第１面および第２面に導体パターンが設けられ、前記第１面と前記第２面との間を導通させるビアホールが設けられた両面基板からなる第１の回路基板と、前記第１の回路基板の第２面に対して前記集積回路の搭載領域をカバーするように取り付けられ、前記第１の回路基板のビアホールを介して前記集積回路の端子の一部と接続する導体パターンが設けられた第２の回路基板と、を備え、前記集積回路の端子の一部が、前記第２の回路基板の導体パターンを介して前記第１の回路基板の導体パターンと電気的に接続することを特徴とする。
【０００８】
この構成により、集積回路が搭載される第１の回路基板において、スペースの関係で配線を引き出すことが困難な導体パターンを有する場合であっても、第２の回路基板における導体パターンから配線を引き出すことができるため、第１の回路基板における導体パターンと第２の回路基板における導体パターンとを接続することにより、第１の回路基板における導体パターンに配線することが可能となる。また、第２の回路基板により、第１の回路基板において集積回路が搭載される領域のみ多層基板化することができるため、両面基板である第１の回路基板に、複数の端子を有する集積回路を実装することが可能となる。さらに、第１の回路基板において、多層基板化が不要な領域は多層基板化されないことにより、高コストな多層基板の使用量を抑制できるため、電子回路基板全体のコストダウンを図ることが可能となる。
【０００９】
上記電子回路基板構造において、前記集積回路の複数の端子のうち電源用端子およびグランド用端子が、前記第２の回路基板の導体パターンを介して前記第１の回路基板の導体パターンと電気的に接続してもよい。この場合には、電源用端子およびグランド用端子からの引き出し配線を、第２の回路基板上に配置することが可能となる。
【００１０】
また、上記電子回路基板構造において、前記第２の回路基板は、前記導体パターンが設けられた内層面を有する多層基板であってもよい。この場合には、第２の回路基板における導体パターンから引き出し可能な配線数を増やすことができるため、集積回路における外部接続端子の狭ピッチ、多ピン化に対応することが可能となる。
【００１１】
また、上記電子回路基板構造において、前記第２の回路基板は、相対的に電流密度の最も大きい導体パターンを形成する層が、前記第１の回路基板への取り付け面側から見て外側に配置されることが考えられる。この場合には、第２の回路基板全体を第１の回路基板に取り付けたヒートシンクとして扱う際に、相対的に電流密度の最も大きい配線層を表面層に配置することができるため、シールド性と放熱性を高めることが可能となる。
【００１２】
また、上記電子回路基板構造において、前記第２の回路基板は、前記集積回路の電源用端子に接続される電源用の導体パターンと、前記集積回路のグランド用端子に接続されるグランド用の導体パターンとを有し、前記グランド用の導体パターンを形成する層が、前記電源用の導体パターンを形成する層よりも、前記第１の回路基板への取り付け面側から見て外側に配置されることが考えられる。この場合には、第２の回路基板全体を第１の回路基板に取り付けたヒートシンクとして扱うことができ、相対的に電流密度の最も大きい接地配線層を表面層に配置することができるため、シールド性と放熱性を高めることが可能となる。
【００１３】
さらに、上記電子回路基板構造において、前記複数の端子は、ボールグリッド端子であってもよい。
【発明の効果】
【００１４】
本発明によれば、低コストで高密度実装が実現できる電子回路基板構造を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本実施の形態に係る電子回路基板のレイアウトを示す断面模式図である。
【図２】上記実施の形態に係る電子回路基板のレイアウトを示す上面図である。
【図３】上記実施の形態に係る電子回路基板構造の断面模式図である。
【図４】第２の回路基板における各配線層の断面模式図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は、本発明の一実施の形態に係る電子回路基板のレイアウトを示す断面模式図である。図２は、電子回路基板のレイアウトを示す上面図である。この電子回路基板構造は、複数の端子１０１を有する集積回路１と、表面に導体パターンが設けられた両面基板からなる第１の回路基板２および第１の回路基板２よりも小面積の多層基板からなる第２の回路基板３と、から構成される。
【００１７】
集積回路１は、狭ピッチ、多ピン構造であり、実装面にボールグリッド端子である複数の端子１０１が固着されてＢＧＡを構成している。図２に示すように、複数の端子１０１は、集積回路１の実装面に格子状に配置されている。複数の端子１０１は、それぞれ、信号接続用端子、電源接続用端子、接地（ＧＮＤ）接続用端子を構成している。
【００１８】
第１の回路基板２は、両面基板であり、その片面となる第１面２０１に集積回路１が搭載される。第１の回路基板２には、集積回路１が搭載された領域（以下、集積回路１搭載領域と記す）以外に、他の電子部品４（トランジスタ、抵抗、コンデンサなど）が搭載された領域（図２において、１点鎖線で囲まれた領域）が存在する。
【００１９】
第２の回路基板３は、多層基板であり、特に、絶縁層と導体層を順に積み上げ、導電性物質が充填されたビアホールによって層間接続したビルドアップ基板が好ましく用いられる。しかし、一般的な多層配線基板と呼ばれるものであれば特に限定されない。第２の回路基板３における第１の回路基板２側の面には、半田ボール状の複数の端子３０３が固着されている。第２の回路基板３は、これら端子３０３を介して、第１の回路基板２に接続されている。第２の回路基板３は、第１の回路基板２の第２面２０２に対して、集積回路１搭載領域をカバーするように取り付けられる。
【００２０】
図３は、本実施の形態に係る電子回路基板構造の断面模式図である。なお、図３は、集積回路１搭載領域周辺における電子回路基板構造を示している。
【００２１】
第１の回路基板２は、集積回路１搭載側の面である第１面２０１および、第１面２０１に対向する第２面２０２に、それぞれ導体パターン２０３ａ〜２０３ｇ，２０４ａ〜２０４ｇが設けられている。導体パターン２０３ａ〜２０３ｇ，２０４ａ〜２０４ｇは、導電性物質が充填されたビアホール２０５ａ〜２０５ｇにそれぞれ接続されている。
【００２２】
第２の回路基板３には、絶縁層を挟むように面状の導体パターン３０１ａ〜３０１ｄが設けられている。導体パターン３０１ａ〜３０１ｄは、例えば、銅箔で構成され、第２の回路基板３の平面積よりもわずかに小さい平面パターンで形成される。導体パターン３０１ａ〜３０１ｄは、それぞれ導電性物質が充填されたビアホール３０２ａ〜３０２ｅに接続されている。また、第２の回路基板３における第１の回路基板２側の面には、半田ボール状の複数の端子３０３ａ〜３０３ｅが固着されている。第２の回路基板３は、これら端子３０３ａ〜３０３ｅを介して、第１の回路基板２における導体パターン２０４ｂ〜２０４ｆに接続されている。ただし、第２の回路基板３における層数や、端子３０３ａ等の形状は、適宜変更が可能である。
【００２３】
集積回路１における複数の端子１０１のうち、信号接続用端子は格子状の外側に配置され、電源接続用端子および接地（ＧＮＤ）接続用端子は格子状の内側に配置されている。信号接続用端子１０１ａ（１０１ｇ）は、第１の回路基板２における導体パターン２０３ａ（２０３ｇ）、ビアホール２０５ａ（２０５ｇ）および導体パターン２０４ａ（２０４ｇ）に接続されている。導体パターン２０４ａ（２０４ｇ）からは、第１の回路基板２上に引き出し配線が引き出されている。電源接続用端子１０１ｃ（１０１ｄ，１０１ｅ）は、第１の回路基板２における導体パターン２０３ｃ（２０３ｄ，２０３ｅ）、ビアホール２０５ｃ（２０５ｄ，２０５ｅ）および導体パターン２０４ｃ（２０４ｄ，２０４ｅ）に接続されている。また、接地（ＧＮＤ）接続用端子１０１ｂ（１０１ｆ）は、第１の回路基板２における導体パターン２０３ｂ（２０３ｆ）、ビアホール２０５ｂ（２０５ｆ）および導体パターン２０４ｂ（２０４ｆ）に接続されている。電源接続用端子および接地（ＧＮＤ）接続用端子１０１ｂ〜１０１ｆは、格子状の内側に配置されているため、第１の回路基板２上に引き出し配線を引き出すための配線スペースが十分に確保できない。そのため、これらの導体パターン２０４ｂ〜２０４ｆからは、引き出し配線が引き出されていない。こうした導体パターン２０４ｂ〜２０４ｆからの引き出し配線は、第２の回路基板３が担っている。
【００２４】
第２の回路基板３における導体パターン３０１ａ〜３０１ｃは、それぞれ電源配線層として機能する。導体パターン３０１ａ（３０１ｂ，３０１ｃ）は、ビアホール３０２ａ（３０２ｂ，３０２ｃ）および端子３０３ａ（３０３ｂ，３０３ｃ）を介して、第１の回路基板２における導体パターン２０４ｅ（２０４ｄ，２０４ｃ）に接続されている。すなわち、第１の回路基板２上に配線を引き出すことが困難な導体パターン２０４ｅ（２０４ｄ，２０４ｃ）からの引き出し配線を、第２の回路基板３における導体パターン３０１ａ（３０１ｂ，３０１ｃ）が担っている。この構成により、電源配線層としての導体パターン３０１ａ（３０１ｂ，３０１ｃ）から、電源接続用端子１０１ｅ（１０１ｄ，１０１ｃ）を介して集積回路１に電力が供給される。
【００２５】
一方、第２の回路基板３における導体パターン３０１ｄは、接地（ＧＮＤ）配線層として機能する。導体パターン３０１ｄは、ビアホール３０２ｄ（３０２ｅ）および端子３０３ｄ（３０３ｅ）を介して、第１の回路基板２における導体パターン２０４ｂ（２０４ｆ）に接続されている。すなわち、第１の回路基板２上に配線を引き出すことができない導体パターン２０４ｂ（２０４ｆ）からの引き出し配線を、第２の回路基板３における導体パターン３０１ｄが担っている。この構成により、接地配線層としての導体パターン３０１ｄによって、接地（ＧＮＤ）接続用端子１０１ｂ（１０１ｆ）を介して集積回路１における接地が行われている。
【００２６】
第２の回路基板３は、必要な引き出し配線を設けることができる大きさと形状であればよい。そのため、第２の回路基板３は、第１の回路基板２に搭載された集積回路１の面積よりもやや大きめではあるが、第１の回路基板２全体の面積よりも大幅に小さい面積とすることができる。この構成により、第２の回路基板３を第１の回路基板２に取り付けると、第１の回路基板２における集積回路１搭載領域に対応した一部のみが第２の回路基板３によって多層基板化される。したがって、第１の回路基板２が両面基板であっても、ＢＧＡの集積回路１を実装することが可能となる。また、第１の回路基板２において、多層基板化が不要な集積回路１搭載領域以外の領域（例えば、図２において、１点鎖線で囲まれた領域）は多層基板化されないことにより、高コストな多層基板の使用量を抑制できるため、電子回路基板全体のコストダウンを図ることが可能となる。
【００２７】
また、図１に示すような電子回路基板構造において、最下層に設けた第２の回路基板３全体を突起構造とみなすとともに、銅箔で構成される面状の導体パターン３０１ａ〜３０１ｄを熱伝達部とみなすことで、第２の回路基板３を第１の回路基板２に取り付けたヒートシンクとして扱うことができる。
【００２８】
図４は、第２の回路基板３における各配線層の断面模式図である。図４に示すように、熱伝導部とみなされる導体パターン３０１ａ〜３０１ｄを面状に形成し、その銅箔面積を大きく確保することにより、第２の回路基板３のヒートシンクとしての機能を高めることができる。また、相対的に電流密度の大きい接地（ＧＮＤ）配線層を第１の回路基板２への取り付け面側から見て外側（表面層）に配置することにより、放熱および外気導入を円滑に行うことができ、ヒートシンクのシールド性と放熱性を高めることが可能となる。さらに、電源配線層も、電流密度が大きい層から順に表面層に近い層に配置することにより、ヒートシンクのシールド性と放熱性をさらに高めることが可能となる。
【００２９】
このように、第２の回路基板３をヒートシンクとして扱うことで、ヒートシンクの取り付けが必要なデバイスであっても、その取り付けを省略することが可能となる。これにより、さらなるコストダウンを図ることができる。
【００３０】
以上説明したように、本実施の形態に係る電気回路基板構造においては、集積回路１が搭載される第１の回路基板２において、スペースの関係で第１の回路基板２上に配線を引き出すことができない導体パターン２０４ｂ〜２０４ｆを有する場合であっても、第２の回路基板３における導体パターン３０１ａ〜３０１ｄから配線を引き出すことができるため、第１の回路基板２における導体パターン２０４ｂ〜２０４ｆと第２の回路基板３における導体パターン３０１ａ〜３０１ｄとを接続することにより、第１の回路基板２における導体パターン２０４ｂ〜２０４ｆに配線することが可能となる。また、第２の回路基板３により、第１の回路基板２において集積回路１が搭載される領域のみ多層基板化することができるため、両面基板である第１の回路基板２に、複数の端子１０１ａ〜１０１ｇを有する集積回路１を実装することが可能となる。さらに、第１の回路基板２において、多層基板化が不要な領域は多層基板化されないことにより、高コストな多層基板の使用量を抑制できるため、電子回路基板全体のコストダウンを図ることが可能となる。
【００３１】
なお、本発明は上記実施の形態に限定されず、さまざまに変更して実施可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更が可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施可能である。
【００３２】
例えば、上記実施の形態においては、第１の回路基板２にＢＧＡ型の集積回路１が搭載される構成について説明しているが、この構成に限定されず、適宜変更が可能である。ＢＧＡにおける外部接続端子は半田ボール状であるが、本発明の電子回路基板構造に適用できる半導体装置の外部接続端子の形状はこれに限られない。例えば、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）のように、外部接続端子が平面電極パッドである半導体装置でも適用可能である。
【符号の説明】
【００３３】
１ 集積回路
１０１（１０１ａ〜１０１ｇ） 端子
２ 第１の回路基板
２０１ 第１面
２０２ 第２面
２０３（２０３ａ〜２０３ｇ） 導体パターン
２０４（２０４ａ〜２０４ｇ） 導体パターン
２０５ａ〜２０５ｇ ビアホール
３ 第２の回路基板
３０１ａ〜３０１ｄ 導体パターン
３０２ａ〜３０２ｅ ビアホール
３０３（３０３ａ〜３０３ｅ） 端子
４ 他の電子部品
【技術分野】
【０００１】
本発明は、表面実装型パッケージを備えた半導体装置を搭載する電子回路基板構造に関する。
【背景技術】
【０００２】
電子機器の小型化、薄型化、多機能化などに伴い、半導体装置の小型化、薄型化および外部電極端子の狭ピッチ、多ピン化が進んでいる。半導体装置のパッケージとしては、例えば、表面実装型のパッケージが採用されている。表面実装型パッケージでは、リード線が基板の表面に半田付けされる。表面実装型パッケージの一例として、パッケージ底面に半田ボール状の複数の外部接続端子を格子状に並べたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれる構造が挙げられる。この構造によれば、パッケージ底面に多数の電極を設けることができ、また、周囲にリード線が張り出さないので実装面積を縮小することが可能となる。
【０００３】
一方、これらの半導体装置などの電子部品を搭載する電子回路基板は、半導体装置における外部接続端子の狭ピッチ、多ピン化に対応するため、回路配線の微細化や基板の多層化が要求されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００８／１３６２５１号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、多層基板は、製造工程が複雑であり、さらに特別な装置や工程を必要とするため高コストになるという問題がある。
【０００６】
本発明は、かかる点に鑑みてなされたものであり、低コストで高密度実装が実現できる電子回路基板構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電子回路基板構造は、実装面に複数の端子を有する集積回路および他の電子部品が搭載される第１面と当該第１面に対向する第２面とを有し、前記第１面および第２面に導体パターンが設けられ、前記第１面と前記第２面との間を導通させるビアホールが設けられた両面基板からなる第１の回路基板と、前記第１の回路基板の第２面に対して前記集積回路の搭載領域をカバーするように取り付けられ、前記第１の回路基板のビアホールを介して前記集積回路の端子の一部と接続する導体パターンが設けられた第２の回路基板と、を備え、前記集積回路の端子の一部が、前記第２の回路基板の導体パターンを介して前記第１の回路基板の導体パターンと電気的に接続することを特徴とする。
【０００８】
この構成により、集積回路が搭載される第１の回路基板において、スペースの関係で配線を引き出すことが困難な導体パターンを有する場合であっても、第２の回路基板における導体パターンから配線を引き出すことができるため、第１の回路基板における導体パターンと第２の回路基板における導体パターンとを接続することにより、第１の回路基板における導体パターンに配線することが可能となる。また、第２の回路基板により、第１の回路基板において集積回路が搭載される領域のみ多層基板化することができるため、両面基板である第１の回路基板に、複数の端子を有する集積回路を実装することが可能となる。さらに、第１の回路基板において、多層基板化が不要な領域は多層基板化されないことにより、高コストな多層基板の使用量を抑制できるため、電子回路基板全体のコストダウンを図ることが可能となる。
【０００９】
上記電子回路基板構造において、前記集積回路の複数の端子のうち電源用端子およびグランド用端子が、前記第２の回路基板の導体パターンを介して前記第１の回路基板の導体パターンと電気的に接続してもよい。この場合には、電源用端子およびグランド用端子からの引き出し配線を、第２の回路基板上に配置することが可能となる。
【００１０】
また、上記電子回路基板構造において、前記第２の回路基板は、前記導体パターンが設けられた内層面を有する多層基板であってもよい。この場合には、第２の回路基板における導体パターンから引き出し可能な配線数を増やすことができるため、集積回路における外部接続端子の狭ピッチ、多ピン化に対応することが可能となる。
【００１１】
また、上記電子回路基板構造において、前記第２の回路基板は、相対的に電流密度の最も大きい導体パターンを形成する層が、前記第１の回路基板への取り付け面側から見て外側に配置されることが考えられる。この場合には、第２の回路基板全体を第１の回路基板に取り付けたヒートシンクとして扱う際に、相対的に電流密度の最も大きい配線層を表面層に配置することができるため、シールド性と放熱性を高めることが可能となる。
【００１２】
また、上記電子回路基板構造において、前記第２の回路基板は、前記集積回路の電源用端子に接続される電源用の導体パターンと、前記集積回路のグランド用端子に接続されるグランド用の導体パターンとを有し、前記グランド用の導体パターンを形成する層が、前記電源用の導体パターンを形成する層よりも、前記第１の回路基板への取り付け面側から見て外側に配置されることが考えられる。この場合には、第２の回路基板全体を第１の回路基板に取り付けたヒートシンクとして扱うことができ、相対的に電流密度の最も大きい接地配線層を表面層に配置することができるため、シールド性と放熱性を高めることが可能となる。
【００１３】
さらに、上記電子回路基板構造において、前記複数の端子は、ボールグリッド端子であってもよい。
【発明の効果】
【００１４】
本発明によれば、低コストで高密度実装が実現できる電子回路基板構造を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本実施の形態に係る電子回路基板のレイアウトを示す断面模式図である。
【図２】上記実施の形態に係る電子回路基板のレイアウトを示す上面図である。
【図３】上記実施の形態に係る電子回路基板構造の断面模式図である。
【図４】第２の回路基板における各配線層の断面模式図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は、本発明の一実施の形態に係る電子回路基板のレイアウトを示す断面模式図である。図２は、電子回路基板のレイアウトを示す上面図である。この電子回路基板構造は、複数の端子１０１を有する集積回路１と、表面に導体パターンが設けられた両面基板からなる第１の回路基板２および第１の回路基板２よりも小面積の多層基板からなる第２の回路基板３と、から構成される。
【００１７】
集積回路１は、狭ピッチ、多ピン構造であり、実装面にボールグリッド端子である複数の端子１０１が固着されてＢＧＡを構成している。図２に示すように、複数の端子１０１は、集積回路１の実装面に格子状に配置されている。複数の端子１０１は、それぞれ、信号接続用端子、電源接続用端子、接地（ＧＮＤ）接続用端子を構成している。
【００１８】
第１の回路基板２は、両面基板であり、その片面となる第１面２０１に集積回路１が搭載される。第１の回路基板２には、集積回路１が搭載された領域（以下、集積回路１搭載領域と記す）以外に、他の電子部品４（トランジスタ、抵抗、コンデンサなど）が搭載された領域（図２において、１点鎖線で囲まれた領域）が存在する。
【００１９】
第２の回路基板３は、多層基板であり、特に、絶縁層と導体層を順に積み上げ、導電性物質が充填されたビアホールによって層間接続したビルドアップ基板が好ましく用いられる。しかし、一般的な多層配線基板と呼ばれるものであれば特に限定されない。第２の回路基板３における第１の回路基板２側の面には、半田ボール状の複数の端子３０３が固着されている。第２の回路基板３は、これら端子３０３を介して、第１の回路基板２に接続されている。第２の回路基板３は、第１の回路基板２の第２面２０２に対して、集積回路１搭載領域をカバーするように取り付けられる。
【００２０】
図３は、本実施の形態に係る電子回路基板構造の断面模式図である。なお、図３は、集積回路１搭載領域周辺における電子回路基板構造を示している。
【００２１】
第１の回路基板２は、集積回路１搭載側の面である第１面２０１および、第１面２０１に対向する第２面２０２に、それぞれ導体パターン２０３ａ〜２０３ｇ，２０４ａ〜２０４ｇが設けられている。導体パターン２０３ａ〜２０３ｇ，２０４ａ〜２０４ｇは、導電性物質が充填されたビアホール２０５ａ〜２０５ｇにそれぞれ接続されている。
【００２２】
第２の回路基板３には、絶縁層を挟むように面状の導体パターン３０１ａ〜３０１ｄが設けられている。導体パターン３０１ａ〜３０１ｄは、例えば、銅箔で構成され、第２の回路基板３の平面積よりもわずかに小さい平面パターンで形成される。導体パターン３０１ａ〜３０１ｄは、それぞれ導電性物質が充填されたビアホール３０２ａ〜３０２ｅに接続されている。また、第２の回路基板３における第１の回路基板２側の面には、半田ボール状の複数の端子３０３ａ〜３０３ｅが固着されている。第２の回路基板３は、これら端子３０３ａ〜３０３ｅを介して、第１の回路基板２における導体パターン２０４ｂ〜２０４ｆに接続されている。ただし、第２の回路基板３における層数や、端子３０３ａ等の形状は、適宜変更が可能である。
【００２３】
集積回路１における複数の端子１０１のうち、信号接続用端子は格子状の外側に配置され、電源接続用端子および接地（ＧＮＤ）接続用端子は格子状の内側に配置されている。信号接続用端子１０１ａ（１０１ｇ）は、第１の回路基板２における導体パターン２０３ａ（２０３ｇ）、ビアホール２０５ａ（２０５ｇ）および導体パターン２０４ａ（２０４ｇ）に接続されている。導体パターン２０４ａ（２０４ｇ）からは、第１の回路基板２上に引き出し配線が引き出されている。電源接続用端子１０１ｃ（１０１ｄ，１０１ｅ）は、第１の回路基板２における導体パターン２０３ｃ（２０３ｄ，２０３ｅ）、ビアホール２０５ｃ（２０５ｄ，２０５ｅ）および導体パターン２０４ｃ（２０４ｄ，２０４ｅ）に接続されている。また、接地（ＧＮＤ）接続用端子１０１ｂ（１０１ｆ）は、第１の回路基板２における導体パターン２０３ｂ（２０３ｆ）、ビアホール２０５ｂ（２０５ｆ）および導体パターン２０４ｂ（２０４ｆ）に接続されている。電源接続用端子および接地（ＧＮＤ）接続用端子１０１ｂ〜１０１ｆは、格子状の内側に配置されているため、第１の回路基板２上に引き出し配線を引き出すための配線スペースが十分に確保できない。そのため、これらの導体パターン２０４ｂ〜２０４ｆからは、引き出し配線が引き出されていない。こうした導体パターン２０４ｂ〜２０４ｆからの引き出し配線は、第２の回路基板３が担っている。
【００２４】
第２の回路基板３における導体パターン３０１ａ〜３０１ｃは、それぞれ電源配線層として機能する。導体パターン３０１ａ（３０１ｂ，３０１ｃ）は、ビアホール３０２ａ（３０２ｂ，３０２ｃ）および端子３０３ａ（３０３ｂ，３０３ｃ）を介して、第１の回路基板２における導体パターン２０４ｅ（２０４ｄ，２０４ｃ）に接続されている。すなわち、第１の回路基板２上に配線を引き出すことが困難な導体パターン２０４ｅ（２０４ｄ，２０４ｃ）からの引き出し配線を、第２の回路基板３における導体パターン３０１ａ（３０１ｂ，３０１ｃ）が担っている。この構成により、電源配線層としての導体パターン３０１ａ（３０１ｂ，３０１ｃ）から、電源接続用端子１０１ｅ（１０１ｄ，１０１ｃ）を介して集積回路１に電力が供給される。
【００２５】
一方、第２の回路基板３における導体パターン３０１ｄは、接地（ＧＮＤ）配線層として機能する。導体パターン３０１ｄは、ビアホール３０２ｄ（３０２ｅ）および端子３０３ｄ（３０３ｅ）を介して、第１の回路基板２における導体パターン２０４ｂ（２０４ｆ）に接続されている。すなわち、第１の回路基板２上に配線を引き出すことができない導体パターン２０４ｂ（２０４ｆ）からの引き出し配線を、第２の回路基板３における導体パターン３０１ｄが担っている。この構成により、接地配線層としての導体パターン３０１ｄによって、接地（ＧＮＤ）接続用端子１０１ｂ（１０１ｆ）を介して集積回路１における接地が行われている。
【００２６】
第２の回路基板３は、必要な引き出し配線を設けることができる大きさと形状であればよい。そのため、第２の回路基板３は、第１の回路基板２に搭載された集積回路１の面積よりもやや大きめではあるが、第１の回路基板２全体の面積よりも大幅に小さい面積とすることができる。この構成により、第２の回路基板３を第１の回路基板２に取り付けると、第１の回路基板２における集積回路１搭載領域に対応した一部のみが第２の回路基板３によって多層基板化される。したがって、第１の回路基板２が両面基板であっても、ＢＧＡの集積回路１を実装することが可能となる。また、第１の回路基板２において、多層基板化が不要な集積回路１搭載領域以外の領域（例えば、図２において、１点鎖線で囲まれた領域）は多層基板化されないことにより、高コストな多層基板の使用量を抑制できるため、電子回路基板全体のコストダウンを図ることが可能となる。
【００２７】
また、図１に示すような電子回路基板構造において、最下層に設けた第２の回路基板３全体を突起構造とみなすとともに、銅箔で構成される面状の導体パターン３０１ａ〜３０１ｄを熱伝達部とみなすことで、第２の回路基板３を第１の回路基板２に取り付けたヒートシンクとして扱うことができる。
【００２８】
図４は、第２の回路基板３における各配線層の断面模式図である。図４に示すように、熱伝導部とみなされる導体パターン３０１ａ〜３０１ｄを面状に形成し、その銅箔面積を大きく確保することにより、第２の回路基板３のヒートシンクとしての機能を高めることができる。また、相対的に電流密度の大きい接地（ＧＮＤ）配線層を第１の回路基板２への取り付け面側から見て外側（表面層）に配置することにより、放熱および外気導入を円滑に行うことができ、ヒートシンクのシールド性と放熱性を高めることが可能となる。さらに、電源配線層も、電流密度が大きい層から順に表面層に近い層に配置することにより、ヒートシンクのシールド性と放熱性をさらに高めることが可能となる。
【００２９】
このように、第２の回路基板３をヒートシンクとして扱うことで、ヒートシンクの取り付けが必要なデバイスであっても、その取り付けを省略することが可能となる。これにより、さらなるコストダウンを図ることができる。
【００３０】
以上説明したように、本実施の形態に係る電気回路基板構造においては、集積回路１が搭載される第１の回路基板２において、スペースの関係で第１の回路基板２上に配線を引き出すことができない導体パターン２０４ｂ〜２０４ｆを有する場合であっても、第２の回路基板３における導体パターン３０１ａ〜３０１ｄから配線を引き出すことができるため、第１の回路基板２における導体パターン２０４ｂ〜２０４ｆと第２の回路基板３における導体パターン３０１ａ〜３０１ｄとを接続することにより、第１の回路基板２における導体パターン２０４ｂ〜２０４ｆに配線することが可能となる。また、第２の回路基板３により、第１の回路基板２において集積回路１が搭載される領域のみ多層基板化することができるため、両面基板である第１の回路基板２に、複数の端子１０１ａ〜１０１ｇを有する集積回路１を実装することが可能となる。さらに、第１の回路基板２において、多層基板化が不要な領域は多層基板化されないことにより、高コストな多層基板の使用量を抑制できるため、電子回路基板全体のコストダウンを図ることが可能となる。
【００３１】
なお、本発明は上記実施の形態に限定されず、さまざまに変更して実施可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更が可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施可能である。
【００３２】
例えば、上記実施の形態においては、第１の回路基板２にＢＧＡ型の集積回路１が搭載される構成について説明しているが、この構成に限定されず、適宜変更が可能である。ＢＧＡにおける外部接続端子は半田ボール状であるが、本発明の電子回路基板構造に適用できる半導体装置の外部接続端子の形状はこれに限られない。例えば、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）のように、外部接続端子が平面電極パッドである半導体装置でも適用可能である。
【符号の説明】
【００３３】
１ 集積回路
１０１（１０１ａ〜１０１ｇ） 端子
２ 第１の回路基板
２０１ 第１面
２０２ 第２面
２０３（２０３ａ〜２０３ｇ） 導体パターン
２０４（２０４ａ〜２０４ｇ） 導体パターン
２０５ａ〜２０５ｇ ビアホール
３ 第２の回路基板
３０１ａ〜３０１ｄ 導体パターン
３０２ａ〜３０２ｅ ビアホール
３０３（３０３ａ〜３０３ｅ） 端子
４ 他の電子部品
【特許請求の範囲】
【請求項１】
実装面に複数の端子を有する集積回路および他の電子部品が搭載される第１面と当該第１面に対向する第２面とを有し、前記第１面および第２面に導体パターンが設けられ、前記第１面と前記第２面との間を導通させるビアホールが設けられた両面基板からなる第１の回路基板と、
前記第１の回路基板の第２面に対して前記集積回路の搭載領域をカバーするように取り付けられ、前記第１の回路基板のビアホールを介して前記集積回路の端子の一部と接続する導体パターンが設けられた第２の回路基板と、を備え、
前記集積回路の端子の一部が、前記第２の回路基板の導体パターンを介して前記第１の回路基板の導体パターンと電気的に接続することを特徴とする電子回路基板構造。
【請求項２】
前記集積回路の複数の端子のうち電源用端子およびグランド用端子が、前記第２の回路基板の導体パターンを介して前記第１の回路基板の導体パターンと電気的に接続することを特徴とする請求項１記載の電子回路基板構造。
【請求項３】
前記第２の回路基板は、前記導体パターンが設けられた内層面を有する多層基板であることを特徴とする請求項１または請求項２記載の電子回路基板構造。
【請求項４】
前記第２の回路基板は、相対的に電流密度の最も大きい導体パターンを形成する層が、前記第１の回路基板への取り付け面側から見て外側に配置されることを特徴とする請求項３記載の電子回路基板構造。
【請求項５】
前記第２の回路基板は、前記集積回路の電源用端子に接続される電源用の導体パターンと、前記集積回路のグランド用端子に接続されるグランド用の導体パターンとを有し、前記グランド用の導体パターンを形成する層が、前記電源用の導体パターンを形成する層よりも、前記第１の回路基板への取り付け面側から見て外側に配置されることを特徴とする請求項３記載の電子回路基板構造。
【請求項６】
前記複数の端子は、ボールグリッド端子であることを特徴とする請求項１から請求項５のいずれか記載の電子回路基板構造。
【請求項１】
実装面に複数の端子を有する集積回路および他の電子部品が搭載される第１面と当該第１面に対向する第２面とを有し、前記第１面および第２面に導体パターンが設けられ、前記第１面と前記第２面との間を導通させるビアホールが設けられた両面基板からなる第１の回路基板と、
前記第１の回路基板の第２面に対して前記集積回路の搭載領域をカバーするように取り付けられ、前記第１の回路基板のビアホールを介して前記集積回路の端子の一部と接続する導体パターンが設けられた第２の回路基板と、を備え、
前記集積回路の端子の一部が、前記第２の回路基板の導体パターンを介して前記第１の回路基板の導体パターンと電気的に接続することを特徴とする電子回路基板構造。
【請求項２】
前記集積回路の複数の端子のうち電源用端子およびグランド用端子が、前記第２の回路基板の導体パターンを介して前記第１の回路基板の導体パターンと電気的に接続することを特徴とする請求項１記載の電子回路基板構造。
【請求項３】
前記第２の回路基板は、前記導体パターンが設けられた内層面を有する多層基板であることを特徴とする請求項１または請求項２記載の電子回路基板構造。
【請求項４】
前記第２の回路基板は、相対的に電流密度の最も大きい導体パターンを形成する層が、前記第１の回路基板への取り付け面側から見て外側に配置されることを特徴とする請求項３記載の電子回路基板構造。
【請求項５】
前記第２の回路基板は、前記集積回路の電源用端子に接続される電源用の導体パターンと、前記集積回路のグランド用端子に接続されるグランド用の導体パターンとを有し、前記グランド用の導体パターンを形成する層が、前記電源用の導体パターンを形成する層よりも、前記第１の回路基板への取り付け面側から見て外側に配置されることを特徴とする請求項３記載の電子回路基板構造。
【請求項６】
前記複数の端子は、ボールグリッド端子であることを特徴とする請求項１から請求項５のいずれか記載の電子回路基板構造。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−２２２１０１（Ｐ２０１２−２２２１０１Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８５２６５（Ｐ２０１１−８５２６５）
【出願日】平成２３年４月７日（２０１１．４．７）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月７日（２０１１．４．７）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
[ Back to top ]