電子機器
【課題】波形品質の確保と消費電力の低減とを両立する電子機器を提供することを目的とする。
【解決手段】データ信号線11に終端抵抗7が接続された回路構成を有する電子機器1であって、データ処理手段2と、データ処理手段2の主記憶装置となる1つ以上のデータ記憶手段3と、データ処理手段2とデータ記憶手段3とを接続するデータ信号線11に終端抵抗7を介して終端電圧を印加する終端電圧生成手段6と、データ信号線11と終端抵抗7との間に接続される通電遮断手段8と、を有し、データ処理手段2はデータ記憶手段3の構成を検知し、その検知結果に基づいて、通電遮断手段8によりデータ信号線11と終端抵抗7との間を通電させて終端抵抗7を有効にし、又はデータ信号線11と終端抵抗7との間を遮断して終端抵抗7を無効にすることにより上記課題を解決する。
【解決手段】データ信号線11に終端抵抗7が接続された回路構成を有する電子機器1であって、データ処理手段2と、データ処理手段2の主記憶装置となる1つ以上のデータ記憶手段3と、データ処理手段2とデータ記憶手段3とを接続するデータ信号線11に終端抵抗7を介して終端電圧を印加する終端電圧生成手段6と、データ信号線11と終端抵抗7との間に接続される通電遮断手段8と、を有し、データ処理手段2はデータ記憶手段3の構成を検知し、その検知結果に基づいて、通電遮断手段8によりデータ信号線11と終端抵抗7との間を通電させて終端抵抗7を有効にし、又はデータ信号線11と終端抵抗7との間を遮断して終端抵抗7を無効にすることにより上記課題を解決する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子機器に係り、特にデータ信号線に終端抵抗が接続された回路構成を有する電子機器に関する。
【背景技術】
【0002】
例えばSSTL(Stub Series Termination Logic)−2規格を採用するDDR SDRAM(Double Data Rate SDRAM)等の回路信号線路は、終端電圧でプルアップされる抵抗(終端抵抗)を各データ信号線に備えることで、メモリアクセス時のDRAMデバイス間の信号反射と振幅を抑えている。
【0003】
特にDIMM(Dual Inline Memory Module)ソケットを複数備えた電子機器においてはDIMMソケットに装着されるDIMMの構成が変化する。DIMMとは増設メモリ用に設計されたメモリ基板(メモリモジュール)である。メモリ基板(メモリモジュール)は複数のDRAMデバイスを基板に装着して配線し、DIMMソケットに接続するための接続端子を設けたものである。即ち、データ信号線路に存在するDRAMデバイスの数は一意に定まらない。
【0004】
終端抵抗は、データ信号線路に存在するDRAMデバイスの数の差異による影響を吸収して、どのようなDIMMの構成でも波形品質を一様に満足させるという点において大きな効果を成している(例えば特許文献1参照)。
【特許文献1】特開平10−198473号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、メモリアクセスの無い状態では、終端抵抗からの電流により電子機器の消費電力が大きくなることが分かっている。なお、特許文献1は波形歪みを低減する為に終端抵抗の値を可変するものであり、終端抵抗を介して流れる電流による消費電力を低減するものではない。
【0006】
本発明は、上記の点に鑑みなされたもので、波形品質の確保と消費電力の低減とを両立する電子機器を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記の課題を解決するため、本発明は、データ信号線に終端抵抗が接続された回路構成を有する電子機器であって、データ処理手段と、前記データ処理手段の主記憶装置となる1つ以上のデータ記憶手段と、前記データ処理手段と前記データ記憶手段とを接続するデータ信号線に前記終端抵抗を介して終端電圧を印加する終端電圧生成手段と、前記データ信号線と前記終端抵抗との間に接続される通電遮断手段と、を有し、前記データ処理手段は前記データ記憶手段の構成を検知し、その検知結果に基づいて、前記通電遮断手段により前記データ信号線と前記終端抵抗との間を通電させて前記終端抵抗を有効にし、又は前記データ信号線と前記終端抵抗との間を遮断して前記終端抵抗を無効にすることを特徴とする。
【0008】
なお、本発明の構成要素、表現または構成要素の任意の組合せを、方法、装置、システム、コンピュータプログラム、記録媒体、データ構造などに適用したものも本発明の態様として有効である。
【発明の効果】
【0009】
本発明によれば、波形品質の確保と消費電力の低減とを両立する電子機器を提供可能である。
【発明を実施するための最良の形態】
【0010】
次に、本発明を実施するための最良の形態を、以下の実施例に基づき図面を参照しつつ説明していく。なお、本実施例の電子機器は、レーザプリンタ,コピー機,ファクシミリなどの情報処理装置を含むものである。
【0011】
本実施例では、SSTL−2規格を採用するDDR−SDRAMにおいて、DIMMの構成が変化しない、もしくは、終端抵抗が無くても信号品質がデバイス規格を満足する場合に、終端抵抗を無効にすることで、余計な消費電力を低減する。また、本実施例ではDIMMの構成別に終端抵抗の必要/不要を自動判別することで、DIMMの構成が複数ある場合であっても、波形品質の確保と消費電力の低減とを両立する。
【実施例1】
【0012】
図1は実施例1の電子機器の回路構成を示すブロック図である。本実施例の電子機器1はデータ処理部2,SPD(Serial Presence Detect)4を搭載するDIMM3,データ記憶部5,終端電圧生成部6,終端抵抗7,通電遮断部8,制御線9,制御線10,データ信号線11を有する構成である。
【0013】
データ処理部2はデータ信号線11を介してDIMM3及びデータ記憶部5と接続されている。DIMM3はDIMMソケットを介してデータ信号線11と接続される。DIMM3は着脱が可能である。DIMM3が搭載するSPD4は、例えば電気的に書込可能なプログラマブルROM(EEPROM)である。SPD4はDIMM3の容量,アクセス速度,アクセス方法といったメモリのスペックを記録している。データ処理部2はSPD4と制御線10を介して接続されており、SPD4からメモリのスペックを読み出すことができる。
【0014】
データ記憶部5は基板上に直付けされてデータ信号線11と接続される。終端電圧生成部6は終端抵抗7及び通電遮断部8を介してデータ信号線11と接続され、データ信号線11に終端抵抗7を介して終端電圧を印加する。通電遮断部8は制御線9を介してデータ処理部2と接続されており、終端抵抗7とデータ信号線11との間を、データ処理部2からの制御により通電又は遮断する。
【0015】
データ処理部2はSPD4からメモリのスペックを読み出せるか否かでDIMM3の存在の有無を判定する。データ処理部2は、制御信号表12に基づき、DIMM3が有るときに通電遮断部8をON(通電)させて終端抵抗7を有効にするように制御する。データ処理部2は、制御信号表12に基づき、DIMM3が無いときに通電遮断部8をOFF(遮断)させて終端抵抗7を無効にするように制御する。
【0016】
制御信号表12は、DIMM3が接続されていない場合に、データ信号線11に対するデバイス負荷容量が小さく、終端抵抗7による終端が無くても波形品質を満足し、DIMM3が接続されている場合に、データ信号線11に対するデバイス負荷容量が大きく、終端抵抗7による終端が無ければ波形品質を満足しないとしたときの例である。
【0017】
データ処理部2は図2のフローチャートに示す処理手順に従い、終端抵抗7とデータ信号線11との間を通電又は遮断する。図2は実施例1の電子機器の処理手順を示す一例のフローチャートである。
【0018】
ステップS1に進み、電子機器1は電源OFF状態から電源が投入される。ステップS2に進み、データ処理部2が初期化される。ステップS3に進み、データ処理部2はSPD4からメモリのスペックを読み出せるか否かでSPD4の有無を判定する。
【0019】
SPD4が無いと判定すると、データ処理部2はステップS4に進み、DIMM3が接続されていないと見なし、通電遮断部8をOFF(遮断)させる。また、SPD4が有ると判定すると、データ処理部2はステップS5に進み、DIMM3が接続されていると見なし、通電遮断部8をON(通電)させる。ステップS4又はS5に続いてステップS6に進み、データ処理部2はDIMM3及びデータ記憶部5を初期化したあと、電子機器1全体を起動し、スタンバイ状態となる。
【0020】
図1の回路構成は、終端抵抗7とデータ信号線11との間に通電遮断部8を設け、通電遮断部8のON/OFFを、データ処理部2が検知したDIMM3の有無(DIMM3の構成)に基づいて制御することで、終端抵抗7が不要なDIMM3の構成のとき(DIMM3が無いとき)、通電遮断部8をOFFし、終端抵抗7を無効にすることで、消費電力の低減を実現する。
【0021】
また、図1の回路構成は終端抵抗7が必要なDIMM3の構成のとき(DIMM3が有るとき)、通電遮断部8をONし、終端抵抗7を有効にすることで、波形品質の確保を実現する。
【実施例2】
【0022】
図3は実施例2の電子機器の回路構成を示すブロック図である。本実施例の電子機器1はデータ処理部2,終端電圧生成部6,終端抵抗7,通電遮断部8,制御線9,データ信号線11,基板上に直付けされたオンボードのデータ記憶部21及び22,不揮発メモリであるNVRAM23を有する構成である。なお、図3のブロック図は図1のブロック図と一部を除いて同一であるため、同一部分について適宜説明を省略する。
【0023】
データ処理部2はデータ信号線11を介してオンボードのデータ記憶部21,22と接続されている。オンボードのデータ記憶部21,22は、実施例1で説明したSPD4を持たない。
【0024】
したがって、データ処理部2は実施例1のようにSPD4からメモリのスペックを読み出せるか否かでオンボードのデータ記憶部21,22の存在の有無を判定できない。そこで、実施例2の電子機器1では、NVRAM23に格納されているオンボードメモリ設定有無によりオンボードのデータ記憶部21,22の存在の有無を判定する。データ処理部2は、データ信号線11に接続されているオンボードのデータ記憶部21及び22の構成別に、制御信号表24を用いて終端抵抗7の必要/不要を自動判別し、通電遮断部8のON(通電)及びOFF(遮断)を制御する。
【0025】
データ処理部2は図4のフローチャートに示す処理手順に従い、終端抵抗7とデータ信号線11との間を通電又は遮断する。図4は実施例2の電子機器の処理手順を示す一例のフローチャートである。
【0026】
ステップS11に進み、電子機器1は電源OFF状態から電源が投入される。ステップS12に進み、データ処理部2が初期化される。ステップS13に進み、データ処理部2はSPD4からメモリのスペックを読み出せるか否かでSPD4の有無を判定する。SPD4が無いと判定すると、データ処理部2はステップS14に進み、NVRAM23に格納されているオンボードメモリ設定有無によりオンボードのデータ記憶部21,22の存在の有無を判定する。
【0027】
NVRAM23にオンボードメモリ設定が無く、オンボードのデータ記憶部21,22が無いと判定すると、データ処理部2はステップS15に進み、データ信号線11にDIMM3及びオンボードのデータ記憶部21,22が接続されていないと見なし、電子機器1の起動を停止する。
【0028】
一方、ステップS13においてSPD4が有ると判定し、又はステップS14においてNVRAM23にオンボードメモリ設定が有り、オンボードのデータ記憶部21,22が有ると判定すると、データ処理部2は制御信号表24からデータ信号線11に接続されているDIMM3又はオンボードのデータ記憶部21,22の構成に基づき設定されている通電遮断部8のON(通電)及びOFF(遮断)を判定する。
【0029】
OFF(遮断)が設定されていると判定すると、データ処理部2はステップS17に進み、通電遮断部8をOFF(遮断)させる。また、ON(通電)が設定されていると判定すると、データ処理部2はステップS18に進み、通電遮断部8をON(通電)させる。
【0030】
そして、ステップS17又はS18に続いてステップS19に進み、データ処理部2はDIMM3又はオンボードのデータ記憶部21,22を初期化したあと、電子機器1全体を起動し、スタンバイ状態となる。
【0031】
図3の回路構成は、NVRAM23に制御信号表24を格納しておくことで、通電遮断部8のON/OFFを、データ処理部2が検知したオンボードのデータ記憶部21,22の有無(オンボードのデータ記憶部21,22の構成)に基づき、判定できる。図3の回路構成では、NVRAM23に制御信号表24を格納しておくことで、様々なオンボードのデータ記憶部21,22の構成に対応させて通電遮断部8のON/OFFを設定しておくことができる。
【0032】
図3の回路構成は、終端抵抗7が不要な構成のときに電遮断部8をOFFし、終端抵抗7を無効にすることで、消費電力の低減を実現する。また、図3の回路構成は終端抵抗7が必要な構成のときに通電遮断部8をONし、終端抵抗7を有効にすることで、波形品質の確保を実現する。
【0033】
例えば図3の回路構成は同一の基板(PWB)を使用する複数の機種において、搭載するメモリ容量が異なる場合などに、同一の基板を使用しても波形品質の確保と消費電力の低減とを両立できる。
【実施例3】
【0034】
図5は実施例3の電子機器の回路構成を示すブロック図である。本実施例の電子機器1は図1の電子機器1の構成に、制御線9と終端電圧生成部6の制御端子(EN)とをインバータ31経由で接続する構成を追加したものである。本実施例の電子機器1は通電遮断部8のオン/オフ論理と、終端電圧生成部6のオン/オフ論理とが逆になっている。
【0035】
データ処理部2は、制御信号表32に基づき、DIMM3が有るときに通電遮断部8をON(通電)させると共に、終端電圧生成部6の制御端子(EN)をOFF(終端電圧を印加)して終端抵抗7を有効にするように制御する。データ処理部2は、制御信号表12に基づき、DIMM3が無いときに通電遮断部8をOFF(遮断)させると共に、終端電圧生成部6の制御端子(EN)をON(終端電圧の印加を停止)して終端抵抗7を無効にするように制御する。
【0036】
図5の回路構成は、通電遮断部8をOFFするときに終端電圧生成部6の制御端子(EN)も同期してONすることで、消費電力の低減を実現する。また、図5の回路構成は通電遮断部8をONするときに終端電圧生成部6の制御端子(EN)も同期してOFFすることで、終端抵抗7を有効にし、波形品質の確保を実現する。
【実施例4】
【0037】
図6は実施例4の電子機器の回路構成を示すブロック図である。本実施例の電子機器1は図6(A)に示すように、データ信号線11から終端電圧生成部6の方向に分岐する分岐点41と通電遮断部8との間の配線長42が長いと、通電遮断部8がOFF(遮断)したときに、配線パターンによる信号反射の影響を受け、データ信号線11の波形品質に悪影響を与える可能性があった。
【0038】
そこで、本実施例の電子機器1は図6(B)に示すように、データ信号線11から終端電圧生成部6の方向に分岐する分岐点41と、通電遮断部8との間の配線長42を可能な限り短くすることで、通電遮断部8がOFF(遮断)したときに、配線パターンによる信号反射の影響を減少させ、データ信号線11の波形品質の確保を実現する。
【実施例5】
【0039】
図7は実施例5の電子機器の回路構成を示すブロック図である。本実施例の電子機器1は通電遮断部8に半導体スイッチを使用した場合、デバイスの性質として通電時に抵抗成分(オン抵抗)が存在することに着目し、オン抵抗を終端抵抗と見なすことで終端抵抗7を省略したものである。
【0040】
本実施例の電子機器1は通電遮断部8が有するオン抵抗を終端抵抗7として機能するように選択/調整することで、終端抵抗7を不要にできる。したがって、本実施例の電子機器1は終端抵抗7を基板上に実装する必要が無くなり、基板上のレイアウト面積の節約及び部品点数の削減によるコストの削減ができる。
【実施例6】
【0041】
図8は実施例6の電子機器の回路構成を示すブロック図である。本実施例の電子機器1は図5の電子機器1の構成に、制御線51と、制御部52と、抵抗53とを追加したものである。制御部52は制御線9上に設けられている。制御部52は、制御線51を介してデータ処理部2と接続されており、データ処理部2からの制御により制御線9を通電又は遮断する。
【0042】
データ処理部2は図9のフローチャートに示す処理手順に従い、終端抵抗7とデータ信号線11との間を通電又は遮断する。図9は実施例6の電子機器の処理手順を示す一例のフローチャートである。
【0043】
ステップS21に進み、電子機器1は電源OFF状態から電源が投入される。ステップS22に進み、通電遮断部8は初期論理であるON(通電)となる。また、ステップS23に進み、データ処理部2が初期化される。ステップS24に進み、データ処理部2はSPD4からメモリのスペックを読み出せるか否かでSPD4の有無を判定する。SPD4が無いと判定すると、データ処理部2はステップS25に進み、オンボードメモリ設定有無によりオンボードのデータ記憶部5の存在の有無を判定する。
【0044】
オンボードのデータ記憶部5が無いと判定すると、データ処理部2はステップS26に進み、データ信号線11にDIMM3及びオンボードのデータ記憶部5が接続されていないと見なし、電子機器1の起動を停止する。
【0045】
一方、ステップS24においてSPD4が有ると判定し、又はステップS25においてオンボードのデータ記憶部5が有ると判定すると、データ処理部2は制御信号表32からデータ信号線11に接続されているDIMM3又はオンボードのデータ記憶部5の構成に基づき設定されている通電遮断部8のON(通電)及びOFF(遮断)を判定する。
【0046】
OFF(遮断)が設定されていると判定すると、データ処理部2はステップS28に進み、制御部52をON(通電)させる。制御部52をON(通電)させることで、データ処理部2は通電遮断部8のON(通電)又はOFF(遮断)を制御できるようになる。
【0047】
ステップS29に進み、データ処理部2は通電遮断部8をOFF(遮断)させた後でステップS30に進む。また、ステップS27においてON(通電)が設定されていると判定したときも、データ処理部2はステップS30に進む。ステップS30では、データ処理部2がDIMM3又はオンボードのデータ記憶部5を初期化したあと、電子機器1全体を起動し、スタンバイ状態となる。
【0048】
図8の回路構成は、通電遮断部8のON(通電)又はOFF(遮断)を制御する必要があると判定したときに、制御部52をOFF(遮断)からON(通電)に設定を変更することで、データ処理部2が、通電遮断部8のON(通電)又はOFF(遮断)を制御できるようになる。
【0049】
したがって、図8の回路構成は誤動作を防ぎ、フェイルセーフにて電子機器1を動作させることができるので、使用者に対して安全な動作を提供できる。
【0050】
本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【図面の簡単な説明】
【0051】
【図1】実施例1の電子機器の回路構成を示すブロック図である。
【図2】実施例1の電子機器の処理手順を示す一例のフローチャートである。
【図3】実施例2の電子機器の回路構成を示すブロック図である。
【図4】実施例2の電子機器の処理手順を示す一例のフローチャートである。
【図5】実施例3の電子機器の回路構成を示すブロック図である。
【図6】実施例4の電子機器の回路構成を示すブロック図である。
【図7】実施例5の電子機器の回路構成を示すブロック図である。
【図8】実施例6の電子機器の回路構成を示すブロック図である。
【図9】実施例6の電子機器の処理手順を示す一例のフローチャートである。
【符号の説明】
【0052】
1 電子機器
2 データ処理部
3 DIMM(Dual Inline Memory Module)
4 SPD(Serial Presence Detect)
5 データ記憶部
6 終端電圧生成部
7 終端抵抗
8 通電遮断部
9,51 制御線
10 制御線
11 データ信号線
12,24,32 制御信号表
21,22 オンボードのデータ記憶部
23 NVRAM
31 インバータ
41 分岐点
42 配線長
52 制御部
53 抵抗
【技術分野】
【0001】
本発明は、電子機器に係り、特にデータ信号線に終端抵抗が接続された回路構成を有する電子機器に関する。
【背景技術】
【0002】
例えばSSTL(Stub Series Termination Logic)−2規格を採用するDDR SDRAM(Double Data Rate SDRAM)等の回路信号線路は、終端電圧でプルアップされる抵抗(終端抵抗)を各データ信号線に備えることで、メモリアクセス時のDRAMデバイス間の信号反射と振幅を抑えている。
【0003】
特にDIMM(Dual Inline Memory Module)ソケットを複数備えた電子機器においてはDIMMソケットに装着されるDIMMの構成が変化する。DIMMとは増設メモリ用に設計されたメモリ基板(メモリモジュール)である。メモリ基板(メモリモジュール)は複数のDRAMデバイスを基板に装着して配線し、DIMMソケットに接続するための接続端子を設けたものである。即ち、データ信号線路に存在するDRAMデバイスの数は一意に定まらない。
【0004】
終端抵抗は、データ信号線路に存在するDRAMデバイスの数の差異による影響を吸収して、どのようなDIMMの構成でも波形品質を一様に満足させるという点において大きな効果を成している(例えば特許文献1参照)。
【特許文献1】特開平10−198473号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、メモリアクセスの無い状態では、終端抵抗からの電流により電子機器の消費電力が大きくなることが分かっている。なお、特許文献1は波形歪みを低減する為に終端抵抗の値を可変するものであり、終端抵抗を介して流れる電流による消費電力を低減するものではない。
【0006】
本発明は、上記の点に鑑みなされたもので、波形品質の確保と消費電力の低減とを両立する電子機器を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記の課題を解決するため、本発明は、データ信号線に終端抵抗が接続された回路構成を有する電子機器であって、データ処理手段と、前記データ処理手段の主記憶装置となる1つ以上のデータ記憶手段と、前記データ処理手段と前記データ記憶手段とを接続するデータ信号線に前記終端抵抗を介して終端電圧を印加する終端電圧生成手段と、前記データ信号線と前記終端抵抗との間に接続される通電遮断手段と、を有し、前記データ処理手段は前記データ記憶手段の構成を検知し、その検知結果に基づいて、前記通電遮断手段により前記データ信号線と前記終端抵抗との間を通電させて前記終端抵抗を有効にし、又は前記データ信号線と前記終端抵抗との間を遮断して前記終端抵抗を無効にすることを特徴とする。
【0008】
なお、本発明の構成要素、表現または構成要素の任意の組合せを、方法、装置、システム、コンピュータプログラム、記録媒体、データ構造などに適用したものも本発明の態様として有効である。
【発明の効果】
【0009】
本発明によれば、波形品質の確保と消費電力の低減とを両立する電子機器を提供可能である。
【発明を実施するための最良の形態】
【0010】
次に、本発明を実施するための最良の形態を、以下の実施例に基づき図面を参照しつつ説明していく。なお、本実施例の電子機器は、レーザプリンタ,コピー機,ファクシミリなどの情報処理装置を含むものである。
【0011】
本実施例では、SSTL−2規格を採用するDDR−SDRAMにおいて、DIMMの構成が変化しない、もしくは、終端抵抗が無くても信号品質がデバイス規格を満足する場合に、終端抵抗を無効にすることで、余計な消費電力を低減する。また、本実施例ではDIMMの構成別に終端抵抗の必要/不要を自動判別することで、DIMMの構成が複数ある場合であっても、波形品質の確保と消費電力の低減とを両立する。
【実施例1】
【0012】
図1は実施例1の電子機器の回路構成を示すブロック図である。本実施例の電子機器1はデータ処理部2,SPD(Serial Presence Detect)4を搭載するDIMM3,データ記憶部5,終端電圧生成部6,終端抵抗7,通電遮断部8,制御線9,制御線10,データ信号線11を有する構成である。
【0013】
データ処理部2はデータ信号線11を介してDIMM3及びデータ記憶部5と接続されている。DIMM3はDIMMソケットを介してデータ信号線11と接続される。DIMM3は着脱が可能である。DIMM3が搭載するSPD4は、例えば電気的に書込可能なプログラマブルROM(EEPROM)である。SPD4はDIMM3の容量,アクセス速度,アクセス方法といったメモリのスペックを記録している。データ処理部2はSPD4と制御線10を介して接続されており、SPD4からメモリのスペックを読み出すことができる。
【0014】
データ記憶部5は基板上に直付けされてデータ信号線11と接続される。終端電圧生成部6は終端抵抗7及び通電遮断部8を介してデータ信号線11と接続され、データ信号線11に終端抵抗7を介して終端電圧を印加する。通電遮断部8は制御線9を介してデータ処理部2と接続されており、終端抵抗7とデータ信号線11との間を、データ処理部2からの制御により通電又は遮断する。
【0015】
データ処理部2はSPD4からメモリのスペックを読み出せるか否かでDIMM3の存在の有無を判定する。データ処理部2は、制御信号表12に基づき、DIMM3が有るときに通電遮断部8をON(通電)させて終端抵抗7を有効にするように制御する。データ処理部2は、制御信号表12に基づき、DIMM3が無いときに通電遮断部8をOFF(遮断)させて終端抵抗7を無効にするように制御する。
【0016】
制御信号表12は、DIMM3が接続されていない場合に、データ信号線11に対するデバイス負荷容量が小さく、終端抵抗7による終端が無くても波形品質を満足し、DIMM3が接続されている場合に、データ信号線11に対するデバイス負荷容量が大きく、終端抵抗7による終端が無ければ波形品質を満足しないとしたときの例である。
【0017】
データ処理部2は図2のフローチャートに示す処理手順に従い、終端抵抗7とデータ信号線11との間を通電又は遮断する。図2は実施例1の電子機器の処理手順を示す一例のフローチャートである。
【0018】
ステップS1に進み、電子機器1は電源OFF状態から電源が投入される。ステップS2に進み、データ処理部2が初期化される。ステップS3に進み、データ処理部2はSPD4からメモリのスペックを読み出せるか否かでSPD4の有無を判定する。
【0019】
SPD4が無いと判定すると、データ処理部2はステップS4に進み、DIMM3が接続されていないと見なし、通電遮断部8をOFF(遮断)させる。また、SPD4が有ると判定すると、データ処理部2はステップS5に進み、DIMM3が接続されていると見なし、通電遮断部8をON(通電)させる。ステップS4又はS5に続いてステップS6に進み、データ処理部2はDIMM3及びデータ記憶部5を初期化したあと、電子機器1全体を起動し、スタンバイ状態となる。
【0020】
図1の回路構成は、終端抵抗7とデータ信号線11との間に通電遮断部8を設け、通電遮断部8のON/OFFを、データ処理部2が検知したDIMM3の有無(DIMM3の構成)に基づいて制御することで、終端抵抗7が不要なDIMM3の構成のとき(DIMM3が無いとき)、通電遮断部8をOFFし、終端抵抗7を無効にすることで、消費電力の低減を実現する。
【0021】
また、図1の回路構成は終端抵抗7が必要なDIMM3の構成のとき(DIMM3が有るとき)、通電遮断部8をONし、終端抵抗7を有効にすることで、波形品質の確保を実現する。
【実施例2】
【0022】
図3は実施例2の電子機器の回路構成を示すブロック図である。本実施例の電子機器1はデータ処理部2,終端電圧生成部6,終端抵抗7,通電遮断部8,制御線9,データ信号線11,基板上に直付けされたオンボードのデータ記憶部21及び22,不揮発メモリであるNVRAM23を有する構成である。なお、図3のブロック図は図1のブロック図と一部を除いて同一であるため、同一部分について適宜説明を省略する。
【0023】
データ処理部2はデータ信号線11を介してオンボードのデータ記憶部21,22と接続されている。オンボードのデータ記憶部21,22は、実施例1で説明したSPD4を持たない。
【0024】
したがって、データ処理部2は実施例1のようにSPD4からメモリのスペックを読み出せるか否かでオンボードのデータ記憶部21,22の存在の有無を判定できない。そこで、実施例2の電子機器1では、NVRAM23に格納されているオンボードメモリ設定有無によりオンボードのデータ記憶部21,22の存在の有無を判定する。データ処理部2は、データ信号線11に接続されているオンボードのデータ記憶部21及び22の構成別に、制御信号表24を用いて終端抵抗7の必要/不要を自動判別し、通電遮断部8のON(通電)及びOFF(遮断)を制御する。
【0025】
データ処理部2は図4のフローチャートに示す処理手順に従い、終端抵抗7とデータ信号線11との間を通電又は遮断する。図4は実施例2の電子機器の処理手順を示す一例のフローチャートである。
【0026】
ステップS11に進み、電子機器1は電源OFF状態から電源が投入される。ステップS12に進み、データ処理部2が初期化される。ステップS13に進み、データ処理部2はSPD4からメモリのスペックを読み出せるか否かでSPD4の有無を判定する。SPD4が無いと判定すると、データ処理部2はステップS14に進み、NVRAM23に格納されているオンボードメモリ設定有無によりオンボードのデータ記憶部21,22の存在の有無を判定する。
【0027】
NVRAM23にオンボードメモリ設定が無く、オンボードのデータ記憶部21,22が無いと判定すると、データ処理部2はステップS15に進み、データ信号線11にDIMM3及びオンボードのデータ記憶部21,22が接続されていないと見なし、電子機器1の起動を停止する。
【0028】
一方、ステップS13においてSPD4が有ると判定し、又はステップS14においてNVRAM23にオンボードメモリ設定が有り、オンボードのデータ記憶部21,22が有ると判定すると、データ処理部2は制御信号表24からデータ信号線11に接続されているDIMM3又はオンボードのデータ記憶部21,22の構成に基づき設定されている通電遮断部8のON(通電)及びOFF(遮断)を判定する。
【0029】
OFF(遮断)が設定されていると判定すると、データ処理部2はステップS17に進み、通電遮断部8をOFF(遮断)させる。また、ON(通電)が設定されていると判定すると、データ処理部2はステップS18に進み、通電遮断部8をON(通電)させる。
【0030】
そして、ステップS17又はS18に続いてステップS19に進み、データ処理部2はDIMM3又はオンボードのデータ記憶部21,22を初期化したあと、電子機器1全体を起動し、スタンバイ状態となる。
【0031】
図3の回路構成は、NVRAM23に制御信号表24を格納しておくことで、通電遮断部8のON/OFFを、データ処理部2が検知したオンボードのデータ記憶部21,22の有無(オンボードのデータ記憶部21,22の構成)に基づき、判定できる。図3の回路構成では、NVRAM23に制御信号表24を格納しておくことで、様々なオンボードのデータ記憶部21,22の構成に対応させて通電遮断部8のON/OFFを設定しておくことができる。
【0032】
図3の回路構成は、終端抵抗7が不要な構成のときに電遮断部8をOFFし、終端抵抗7を無効にすることで、消費電力の低減を実現する。また、図3の回路構成は終端抵抗7が必要な構成のときに通電遮断部8をONし、終端抵抗7を有効にすることで、波形品質の確保を実現する。
【0033】
例えば図3の回路構成は同一の基板(PWB)を使用する複数の機種において、搭載するメモリ容量が異なる場合などに、同一の基板を使用しても波形品質の確保と消費電力の低減とを両立できる。
【実施例3】
【0034】
図5は実施例3の電子機器の回路構成を示すブロック図である。本実施例の電子機器1は図1の電子機器1の構成に、制御線9と終端電圧生成部6の制御端子(EN)とをインバータ31経由で接続する構成を追加したものである。本実施例の電子機器1は通電遮断部8のオン/オフ論理と、終端電圧生成部6のオン/オフ論理とが逆になっている。
【0035】
データ処理部2は、制御信号表32に基づき、DIMM3が有るときに通電遮断部8をON(通電)させると共に、終端電圧生成部6の制御端子(EN)をOFF(終端電圧を印加)して終端抵抗7を有効にするように制御する。データ処理部2は、制御信号表12に基づき、DIMM3が無いときに通電遮断部8をOFF(遮断)させると共に、終端電圧生成部6の制御端子(EN)をON(終端電圧の印加を停止)して終端抵抗7を無効にするように制御する。
【0036】
図5の回路構成は、通電遮断部8をOFFするときに終端電圧生成部6の制御端子(EN)も同期してONすることで、消費電力の低減を実現する。また、図5の回路構成は通電遮断部8をONするときに終端電圧生成部6の制御端子(EN)も同期してOFFすることで、終端抵抗7を有効にし、波形品質の確保を実現する。
【実施例4】
【0037】
図6は実施例4の電子機器の回路構成を示すブロック図である。本実施例の電子機器1は図6(A)に示すように、データ信号線11から終端電圧生成部6の方向に分岐する分岐点41と通電遮断部8との間の配線長42が長いと、通電遮断部8がOFF(遮断)したときに、配線パターンによる信号反射の影響を受け、データ信号線11の波形品質に悪影響を与える可能性があった。
【0038】
そこで、本実施例の電子機器1は図6(B)に示すように、データ信号線11から終端電圧生成部6の方向に分岐する分岐点41と、通電遮断部8との間の配線長42を可能な限り短くすることで、通電遮断部8がOFF(遮断)したときに、配線パターンによる信号反射の影響を減少させ、データ信号線11の波形品質の確保を実現する。
【実施例5】
【0039】
図7は実施例5の電子機器の回路構成を示すブロック図である。本実施例の電子機器1は通電遮断部8に半導体スイッチを使用した場合、デバイスの性質として通電時に抵抗成分(オン抵抗)が存在することに着目し、オン抵抗を終端抵抗と見なすことで終端抵抗7を省略したものである。
【0040】
本実施例の電子機器1は通電遮断部8が有するオン抵抗を終端抵抗7として機能するように選択/調整することで、終端抵抗7を不要にできる。したがって、本実施例の電子機器1は終端抵抗7を基板上に実装する必要が無くなり、基板上のレイアウト面積の節約及び部品点数の削減によるコストの削減ができる。
【実施例6】
【0041】
図8は実施例6の電子機器の回路構成を示すブロック図である。本実施例の電子機器1は図5の電子機器1の構成に、制御線51と、制御部52と、抵抗53とを追加したものである。制御部52は制御線9上に設けられている。制御部52は、制御線51を介してデータ処理部2と接続されており、データ処理部2からの制御により制御線9を通電又は遮断する。
【0042】
データ処理部2は図9のフローチャートに示す処理手順に従い、終端抵抗7とデータ信号線11との間を通電又は遮断する。図9は実施例6の電子機器の処理手順を示す一例のフローチャートである。
【0043】
ステップS21に進み、電子機器1は電源OFF状態から電源が投入される。ステップS22に進み、通電遮断部8は初期論理であるON(通電)となる。また、ステップS23に進み、データ処理部2が初期化される。ステップS24に進み、データ処理部2はSPD4からメモリのスペックを読み出せるか否かでSPD4の有無を判定する。SPD4が無いと判定すると、データ処理部2はステップS25に進み、オンボードメモリ設定有無によりオンボードのデータ記憶部5の存在の有無を判定する。
【0044】
オンボードのデータ記憶部5が無いと判定すると、データ処理部2はステップS26に進み、データ信号線11にDIMM3及びオンボードのデータ記憶部5が接続されていないと見なし、電子機器1の起動を停止する。
【0045】
一方、ステップS24においてSPD4が有ると判定し、又はステップS25においてオンボードのデータ記憶部5が有ると判定すると、データ処理部2は制御信号表32からデータ信号線11に接続されているDIMM3又はオンボードのデータ記憶部5の構成に基づき設定されている通電遮断部8のON(通電)及びOFF(遮断)を判定する。
【0046】
OFF(遮断)が設定されていると判定すると、データ処理部2はステップS28に進み、制御部52をON(通電)させる。制御部52をON(通電)させることで、データ処理部2は通電遮断部8のON(通電)又はOFF(遮断)を制御できるようになる。
【0047】
ステップS29に進み、データ処理部2は通電遮断部8をOFF(遮断)させた後でステップS30に進む。また、ステップS27においてON(通電)が設定されていると判定したときも、データ処理部2はステップS30に進む。ステップS30では、データ処理部2がDIMM3又はオンボードのデータ記憶部5を初期化したあと、電子機器1全体を起動し、スタンバイ状態となる。
【0048】
図8の回路構成は、通電遮断部8のON(通電)又はOFF(遮断)を制御する必要があると判定したときに、制御部52をOFF(遮断)からON(通電)に設定を変更することで、データ処理部2が、通電遮断部8のON(通電)又はOFF(遮断)を制御できるようになる。
【0049】
したがって、図8の回路構成は誤動作を防ぎ、フェイルセーフにて電子機器1を動作させることができるので、使用者に対して安全な動作を提供できる。
【0050】
本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【図面の簡単な説明】
【0051】
【図1】実施例1の電子機器の回路構成を示すブロック図である。
【図2】実施例1の電子機器の処理手順を示す一例のフローチャートである。
【図3】実施例2の電子機器の回路構成を示すブロック図である。
【図4】実施例2の電子機器の処理手順を示す一例のフローチャートである。
【図5】実施例3の電子機器の回路構成を示すブロック図である。
【図6】実施例4の電子機器の回路構成を示すブロック図である。
【図7】実施例5の電子機器の回路構成を示すブロック図である。
【図8】実施例6の電子機器の回路構成を示すブロック図である。
【図9】実施例6の電子機器の処理手順を示す一例のフローチャートである。
【符号の説明】
【0052】
1 電子機器
2 データ処理部
3 DIMM(Dual Inline Memory Module)
4 SPD(Serial Presence Detect)
5 データ記憶部
6 終端電圧生成部
7 終端抵抗
8 通電遮断部
9,51 制御線
10 制御線
11 データ信号線
12,24,32 制御信号表
21,22 オンボードのデータ記憶部
23 NVRAM
31 インバータ
41 分岐点
42 配線長
52 制御部
53 抵抗
【特許請求の範囲】
【請求項1】
データ信号線に終端抵抗が接続された回路構成を有する電子機器であって、
データ処理手段と、
前記データ処理手段の主記憶装置となる1つ以上のデータ記憶手段と、
前記データ処理手段と前記データ記憶手段とを接続するデータ信号線に前記終端抵抗を介して終端電圧を印加する終端電圧生成手段と、
前記データ信号線と前記終端抵抗との間に接続される通電遮断手段と、
を有し、前記データ処理手段は前記データ記憶手段の構成を検知し、その検知結果に基づいて、前記通電遮断手段により前記データ信号線と前記終端抵抗との間を通電させて前記終端抵抗を有効にし、又は前記データ信号線と前記終端抵抗との間を遮断して前記終端抵抗を無効にすることを特徴とする電子機器。
【請求項2】
前記データ処理手段は、前記データ記憶手段の着脱を検知し、その検知結果に基づいて前記通電遮断手段を制御することを特徴とする請求項1記載の電子機器。
【請求項3】
前記データ処理手段は、前記データ記憶手段の設定有無から前記データ記憶手段の構成を検知し、不揮発メモリに格納されている前記データ記憶手段の構成と前記通電遮断手段の通電又は遮断とを対応付けた情報に基づいて前記通電遮断手段を制御することを特徴とする請求項1記載の電子機器。
【請求項4】
前記通電遮断手段による前記データ信号線と前記終端抵抗との間の通電又は遮断に同期させて、前記データ信号線と前記終端抵抗との間が通電しているとき、前記終端電圧生成手段による前記終端電圧の印加を行わせ、前記データ信号線と前記終端抵抗との間が遮断しているとき、前記終端電圧生成手段による前記終端電圧の印加を停止させる終端電圧制御手段を更に有することを特徴とする請求項1記載の電子機器。
【請求項5】
前記通電遮断手段は、前記データ信号線と前記終端抵抗との間の経路のうち前記データ信号線の直後の位置に実装されることを特徴とする請求項1記載の電子機器。
【請求項6】
前記通電遮断手段に電流が流れたときに発生するオン抵抗を前記終端抵抗とすることを特徴とする請求項1記載の電子機器。
【請求項7】
前記データ処理手段と前記通電遮断手段との間の制御線に接続され、前記データ処理手段からの制御により前記データ処理手段と前記通電遮断手段との間の制御線を通電又は遮断する制御手段を更に有し、
前記通電遮断手段は、電源投入後、前記データ信号線と前記終端抵抗との間を通電させて前記終端抵抗を有効にし、
前記データ処理手段は、前記データ信号線と前記終端抵抗との間を遮断して前記終端抵抗を無効にするときに、前記制御手段を制御して前記データ処理手段と前記通電遮断手段との間の制御線を通電させた後で、前記通電遮断手段を制御して、前記データ信号線と前記終端抵抗との間を遮断し、前記終端抵抗を無効にすることを特徴とする請求項1記載の電子機器。
【請求項1】
データ信号線に終端抵抗が接続された回路構成を有する電子機器であって、
データ処理手段と、
前記データ処理手段の主記憶装置となる1つ以上のデータ記憶手段と、
前記データ処理手段と前記データ記憶手段とを接続するデータ信号線に前記終端抵抗を介して終端電圧を印加する終端電圧生成手段と、
前記データ信号線と前記終端抵抗との間に接続される通電遮断手段と、
を有し、前記データ処理手段は前記データ記憶手段の構成を検知し、その検知結果に基づいて、前記通電遮断手段により前記データ信号線と前記終端抵抗との間を通電させて前記終端抵抗を有効にし、又は前記データ信号線と前記終端抵抗との間を遮断して前記終端抵抗を無効にすることを特徴とする電子機器。
【請求項2】
前記データ処理手段は、前記データ記憶手段の着脱を検知し、その検知結果に基づいて前記通電遮断手段を制御することを特徴とする請求項1記載の電子機器。
【請求項3】
前記データ処理手段は、前記データ記憶手段の設定有無から前記データ記憶手段の構成を検知し、不揮発メモリに格納されている前記データ記憶手段の構成と前記通電遮断手段の通電又は遮断とを対応付けた情報に基づいて前記通電遮断手段を制御することを特徴とする請求項1記載の電子機器。
【請求項4】
前記通電遮断手段による前記データ信号線と前記終端抵抗との間の通電又は遮断に同期させて、前記データ信号線と前記終端抵抗との間が通電しているとき、前記終端電圧生成手段による前記終端電圧の印加を行わせ、前記データ信号線と前記終端抵抗との間が遮断しているとき、前記終端電圧生成手段による前記終端電圧の印加を停止させる終端電圧制御手段を更に有することを特徴とする請求項1記載の電子機器。
【請求項5】
前記通電遮断手段は、前記データ信号線と前記終端抵抗との間の経路のうち前記データ信号線の直後の位置に実装されることを特徴とする請求項1記載の電子機器。
【請求項6】
前記通電遮断手段に電流が流れたときに発生するオン抵抗を前記終端抵抗とすることを特徴とする請求項1記載の電子機器。
【請求項7】
前記データ処理手段と前記通電遮断手段との間の制御線に接続され、前記データ処理手段からの制御により前記データ処理手段と前記通電遮断手段との間の制御線を通電又は遮断する制御手段を更に有し、
前記通電遮断手段は、電源投入後、前記データ信号線と前記終端抵抗との間を通電させて前記終端抵抗を有効にし、
前記データ処理手段は、前記データ信号線と前記終端抵抗との間を遮断して前記終端抵抗を無効にするときに、前記制御手段を制御して前記データ処理手段と前記通電遮断手段との間の制御線を通電させた後で、前記通電遮断手段を制御して、前記データ信号線と前記終端抵抗との間を遮断し、前記終端抵抗を無効にすることを特徴とする請求項1記載の電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【公開番号】特開2009−217297(P2009−217297A)
【公開日】平成21年9月24日(2009.9.24)
【国際特許分類】
【出願番号】特願2008−57013(P2008−57013)
【出願日】平成20年3月6日(2008.3.6)
【出願人】(000006747)株式会社リコー (37,907)
【Fターム(参考)】
【公開日】平成21年9月24日(2009.9.24)
【国際特許分類】
【出願日】平成20年3月6日(2008.3.6)
【出願人】(000006747)株式会社リコー (37,907)
【Fターム(参考)】
[ Back to top ]