電子機器

【課題】電子システム制御において、拡張性と柔軟性が高い電子機器を提供する。
【解決手段】本発明にかかるメインシステム１００は、外部システムコントローラまたは外部拡張システムと接続可能である複数種のインターフェースを複数種のコネクタであるパラレルインターフェースコネクタ１０１およびシリアルインターフェースコネクタ１０２に分けて実装するとともに、これらの複数種のコネクタとそれぞれ接続するパラレルバス１０５、シリアルバスＡ１０３、シリアルバスＢ１０４と、これらの複数のバス間の信号を変換できるパラレル−シリアル変換部１１０とを備え、内部での複数のバス間の接続制御、外部システムコントローラからの接続制御、および／または、外部拡張システムへの接続制御が可能であり、または、外部拡張システムへの接続制御が可能である。

【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子システム制御のために使用される電子機器に関する。
【背景技術】
【０００２】
従来から、制御対象のシステムに外部から外部シリアルコントローラを接続することによって、制御対象のシステムを制御するほか、制御対象のシステム内のプログラムの書き換えなどを行なってシステムの拡張などをおこなっていた（特許文献１〜３参照。）
【０００３】
しかしながら、シリアルバスの外部インターフェースしか持たないシステムでは、外部システムコントローラとしてシリアルバスを持つものしか接続できず、シリアルコントローラを実装したシステムコントローラを用意する必要がある。また、パラレルバスの外部インターフェースしか持たないシステムでは、外部システムコントローラとしてパラレルバスを持つものしか接続できず、パラレルコントローラを実装したシステムコントローラを用意する必要がある。さらに、内部にシステムコントローラとしてＣＰＵを有し、外部のシステムコントローラを接続するインターフェースを持たないシステムでは、内部のＣＰＵを使用する以外の選択はできず、システムの拡張性を図ることもできない。このように、従来においては、外部から接続するシステムコントローラなどの接続構成や制御方法が、各システムによって限定されていた。
【０００４】
【特許文献１】特開２００１−１１７８６３号公報
【特許文献２】特開２００２−１５７２１３号公報
【特許文献３】特開２００５−１９６７８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、電子システム制御において、拡張性と柔軟性が高い電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、外部システムコントローラまたは外部拡張システムと接続可能である複数種のインターフェースを複数種のコネクタに分けて実装するとともに、前記複数種のコネクタとそれぞれ接続する複数のバスと、前記複数のバス間の信号を変換できる変換部と、内部情報処理部とを備え、内部での複数のバス間の接続制御、前記外部システムコントローラからの接続制御、前記内部情報処理部と前記外部システムコントローラとの切替制御、および／または、前記外部拡張システムへの接続制御が可能であることを特徴とする電子機器が提供される。
【発明の効果】
【０００７】
本発明によれば、外部システムコントローラまたは外部拡張システムと接続可能である複数種のインターフェースを複数種のコネクタに分けて実装するとともに、複数種のコネクタとそれぞれ接続する複数のバスと、複数のバス間の信号を変換できる変換部とを備え、内部での複数のバス間の接続制御が可能であるとともに、内部での複数のバス間の接続制御、外部システムコントローラからの接続制御、および／または、外部拡張システムへの接続制御が可能であるため、外部から接続するシステムコントローラなどの接続構成や制御方法を柔軟に選択することができ、拡張性と柔軟性が高いという効果を奏する。
【発明を実施するための最良の形態】
【０００８】
以下に添付図面を参照して、この発明の実施の形態である電子機器であるメインシステムについて説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。
【０００９】
図１は、本発明の実施の形態にかかるメインシステムの構成を示す図である。図１に示すように、本実施の形態にかかるメインシステム１００は、パラレルスレーブデバイスＡ１１３、シリアルスレーブデバイスＡ１１４およびシリアルスレーブデバイスＢ１１５を制御することによって稼動するシステムである。メインシステム１００は、メインシステム１００の内部情報処理部であるＣＰＵ１２０によって稼動可能である。
【００１０】
メインシステム１００は、外部システムコントローラまたは外部拡張システムと接続可能である複数種のインターフェースを複数種のコネクタに分けて実装している。具体的には、メインシステム１００は、シリアルインターフェースコネクタ１０１およびパラレルインターフェースコネクタ１０２の複数種のインターフェースを有するコネクタを実装する。
【００１１】
そして、メインシステム１００は、複数種のコネクタとそれぞれ接続する複数のバスとして、シリアルインターフェースコネクタ１０１と接続するシリアルバスＡ１０３およびシリアルバスＢ１０４と、パラレルインターフェースコネクタ１０２と接続するパラレルバス１０５とを備える。
【００１２】
メインシステム１００は、シリアルバスＡ１０３とパラレルバス１０５との間に、シリアルバスＡ１０３とパラレルバス１０５との間の信号を変換できるシリアル−パラレル変換部１１０を備える。また、メインシステム１００は、パラレルバス１０５とシリアルバスＡ１０３との間にパラレル−シリアル変換機能を有するシリアルコントローラＡ１１２を備え、パラレルバス１０５とシリアルバスＢ１０４との間にパラレル−シリアル変換機能を有するシリアルコントローラＢ１１１を備える。シリアルバスＡには、シリアルスレーブデバイスＡ１１４が接続しており、シリアルバスＢには、シリアルスレーブデバイスＢ１１５が接続している。
【００１３】
そして、ＣＰＵ１２０は、パラレルバス１０５を介してパラレルインターフェースコネクタ１０１と接続する。すなわち、ＣＰＵ１２０に対し、外部経路と接続可能であるインターフェースコネクタが直接接続している。そして、メインシステム１００は、ＣＰＵ１２０が使用するプログラムおよび情報を格納するＲＯＭ１２１およびＲＡＭ１２２を備え、このＲＯＭ１２１およびＲＡＭ１２２は、パラレルバス１０５に接続する。
【００１４】
さらに、メインシステム１００は、ＣＰＵ１２０と、パラレルインターフェースコネクタ１０１、シリアルインターフェースコネクタ１０２のコネクタの少なくともいずれかを介して接続した外部システムコントローラとの間のアクセスの競合を調停する調停回路１３０を備える。
【００１５】
図１に示すように、メインシステム１００は、ＣＰＵ１２０によってメインシステム１００内を制御する。具体的には、ＣＰＵ１２０は、パラレルバス１０５を経由してＲＯＭ１２１およびＲＡＭ１２２を制御可能であり、パラレルバス１０５を経由してパラレルスレーブデバイスＡ１１３を制御可能であり、パラレルバス１０５、シリアルコントローラＡ１１２およびシリアルバスＡ１０３を経由してシリアルスレーブデバイスＡ１１４を制御可能であり、パラレルバス１０５、シリアルコントローラＢ１１１およびシリアルバスＢ１０４を経由してシリアルスレーブデバイスＢ１１５を制御可能である。
【００１６】
さらに、メインシステム１００では、内部での複数のバス間の接続制御が可能であるとともに、パラレルインターフェースコネクタ１０１、シリアルインターフェースコネクタ１０２の少なくともいずれかと接続した外部システムコントローラからの接続制御が可能である。また、メインシステム１００は、パラレルインターフェースコネクタ１０１、シリアルインターフェースコネクタ１０２の少なくともいずれかと接続した外部拡張システムへの接続制御が可能である。
【００１７】
ここで、従来では、外部から接続するシステムコントローラの接続構成や制御方法が、各システムによって限定されていた。たとえば、図２に示すように、シリアルバスＡ４０３およびシリアルバスＢ４０４に対するシリアルインターフェースコネクタ４０２しか持たないメインシステム４００では、外部システムコントローラとしてシリアルバスを持つシステムコントローラ４５０しか接続できず、ユーザは、シリアルコントローラを実装したシステムコントローラを用意する必要がある。また、図３に示すように、パラレルバス５０５に対するパラレルインターフェースコネクタ５０１しか持たないメインシステム５００では、外部システムコントローラとしてパラレルバスを持つシステムコントローラ４４０しか接続できず、ユーザは、パラレルコントローラを実装したシステムコントローラを用意するとともにメインシステム５００に実装されているシステムコントローラの制御をするＦＷやドライバなどのソフトウェアを用意する必要がある。さらに、図４に示すように、内部にシステムコントローラとしてＣＰＵ１２０を有し、外部のシステムコントローラを接続するインターフェースを持たないメインシステム６００では、内部のＣＰＵ１２０がパラレルバス５０５、シリアルバスＡ４０３、シリアルバスＢ４０４を経由して各デバイスなどを制御する以外の選択はできず、システムの拡張性を図ることもできない。このように、従来においては、外部から接続するシステムコントローラの接続構成や制御方法が、各システムによって限定されていた。
【００１８】
これに対し、本実施の形態にかかるメインシステム１００は、パラレルバス１０５、シリアルバスＡ１０３およびシリアルバスＢ１０４にそれぞれ対応するパラレルインターフェースコネクタ１０１およびシリアルインターフェースコネクタ１０２の複数種のコネクタを有するため、シリアルバスを持つ外部システムコントローラおよびパラレルバスを持つ外部システムコントローラのいずれとも接続可能である。
【００１９】
具体的には、図５に示すように、メインシステム１００は、パラレルインターフェースコネクタ１０１を介してパラレルバスインターフェースを実装するシステムコントローラＣ１４０と接続可能である。この場合、ＣＰＵ１２０は利用せずにシステムコントローラＣ１４０のみでメインシステム１００を制御するシステムを構築できるほか、ＣＰＵ１２０からの信号およびシステムコントローラＣ１４０からの信号を調停回路１３０で調停することによって、システムコントローラＣ１４０とＣＰＵ１２０とで協調してメインシステム１００を制御するシステムも構築できる。なお、システムコントローラＣ１４０は、パラレルバス１０５を経由してパラレルスレーブデバイスＡ１１３を制御できるほか、パラレルバス１０５、シリアルコントローラＡ１１２またはシリアルコントローラＢ１１１、シリアルバスＡ１０３またはシリアルバスＢ１０４およびシリアル−パラレル変換部１１０を経由してシリアルスレーブデバイスＡ１１４およびシリアルスレーブデバイスＢ１１５を制御できる。さらに、この場合には、システムコントローラＣ１４０から、パラレルバス１０５を介して、ＲＯＭ１２１、ＲＡＭ１２２が格納するＣＰＵ１２０の使用プログラムの書き換えやロードを行うこともできる。
【００２０】
また、図６に示すように、メインシステム１００は、シリアルインターフェースコネクタ１０２を介してシリアルインターフェースを実装するシステムコントローラＤ１５０と接続可能である。この場合、ＣＰＵ１２０は利用せずにシステムコントローラＤ１５０のみでメインシステム１００を制御するシステムを構築できるほか、ＣＰＵ１２０からの信号およびシステムコントローラＤ１５０からの信号を調停回路１３０で調停することによって、システムコントローラＤ１５０とＣＰＵ１２０とで協調してメインシステム１００を制御するシステムも構築できる。なお、システムコントローラＤ１５０は、シリアルバスＡ１０３またはシリアルバスＢ１０４を経由してシリアルスレーブデバイスＡ１１４およびシリアルスレーブデバイスＢ１１５を制御できるほか、シリアルバスＡ１０３またはシリアルバスＢ１０４、シリアル−パラレル変換部１１０、パラレルバス１０５およびシリアルコントローラＡ１１２またはシリアルコントローラＢ１１１を経由してパラレルスレーブデバイスＡ１１３を制御できる。さらに、この場合には、システムコントローラＤ１５０から、シリアルバスＡ１０３、シリアル−パラレル変換部１１０およびパラレルバス１０５を介して、ＲＯＭ１２１、ＲＡＭ１２２が格納するＣＰＵ１２０の使用プログラムの書き換えやロードを行うこともできる。
【００２１】
また、図７に示すように、メインシステム１００は、パラレルインターフェースコネクタ１０１およびシリアルインターフェースコネクタ１０２を介して、パラレルインターフェースとシリアルインターフェースの双方を実装するシステムコントローラＥ１６０と接続可能である。この場合、ＣＰＵ１２０は利用せずにシステムコントローラＥ１６０のみでメインシステム１００を制御するシステムを構築できるほか、ＣＰＵ１２０からの信号およびシステムコントローラＥ１６０からの信号を調停回路１３０で調停することによって、システムコントローラＥ１６０とＣＰＵ１２０とで協調してメインシステム１００を制御するシステムも構築できる。なお、システムコントローラＥ１６０は、パラレルバス１０５を経由してパラレルスレーブデバイスＡ１１３を制御できるほか、シリアルバスＡ１０３またはシリアルバスＢ１０４を経由してシリアルスレーブデバイスＡ１１４およびシリアルスレーブデバイスＢ１１５を制御できる。さらに、この場合には、システムコントローラＥ１６０から、パラレルバス１０５を介して、ＲＯＭ１２１、ＲＡＭ１２２が格納するＣＰＵ１２０の使用プログラムの書き換えやロードを行うこともできる。
【００２２】
また、図８に示すように、メインシステム１００は、パラレルインターフェースコネクタ１０１を介してパラレルインターフェースを実装するシステムコントローラＣ１４０と接続可能であるとともに、シリアルインターフェースコネクタ１０２を介してシリアルインターフェースを実装するシステムコントローラＤ１５０と接続可能である。この場合、ＣＰＵ１２０は利用せずにシステムコントローラＣ１４０およびシステムコントローラＤ１５０からの信号を調停回路１３０で調停することによってシステムコントローラＣ１４０およびシステムコントローラＤ１５０とで協調してメインシステム１００を制御するシステムを構築できるほか、ＣＰＵ１２０、システムコントローラＣ１４０およびシステムコントローラＤ１５０からの信号を調停回路１３０で調停することによってＣＰＵ１２０とシステムコントローラＣ１４０とシステムコントローラＤ１５０とで協調してメインシステム１００を制御するシステムも構築できる。
【００２３】
なお、この場合、システムコントローラＣ１４０は、パラレルバス１０５を経由してパラレルスレーブデバイス１１３を制御できるほか、パラレルバス１０５、シリアルコントローラＡ１１２またはシリアルコントローラＢ１１１、シリアルバスＡ１０３またはシリアルバスＢ１０４およびシリアル−パラレル変換部１１０を経由してシリアルスレーブデバイスＡ１１４およびシリアルスレーブデバイスＢ１１５を制御できる。さらに、この場合には、システムコントローラＣ１４０から、パラレルバス１０５を介して、ＲＯＭ１２１、ＲＡＭ１２２が格納するＣＰＵ１２０の使用プログラムの書き換えやロードを行うこともできる。また、システムコントローラＤ１５０は、シリアルバスＡ１０３またはシリアルバスＢ１０４を経由してシリアルスレーブデバイスＡ１１４およびシリアルスレーブデバイスＢ１１５を制御できるほか、シリアルバスＡ１０３またはシリアルバスＢ１０４、シリアル−パラレル変換部１１０、パラレルバス１０５およびシリアルコントローラＡ１１２またはシリアルコントローラＢ１１１を経由してパラレルスレーブデバイス１１３を制御できる。さらに、この場合には、システムコントローラＤ１５０から、シリアルバスＡ１０３、シリアル−パラレル変換部１１０およびパラレルバス１０５を介して、ＲＯＭ１２１、ＲＡＭ１２２が格納するＣＰＵ１２０の使用プログラムの書き換えやロードを行うこともできる。
【００２４】
また、図９に示すように、メインシステム１００は、パラレルインターフェースコネクタ１０１を介してパラレルスレーブデバイスを実装する拡張システムＡ１７０と接続して、システムを拡張することが可能である。この場合、メインシステム１００内のＣＰＵ１２０が、パラレルバス１０５およびパラレルインターフェースコネクタ１０１を介して拡張システムＡ１７０内の各パラレルスレーブデバイスを制御可能である。なお、この場合には、拡張システムＡ１７０から信号は送信されないため、調停回路１３０は、ＣＰＵ１２０から送信された信号を調停することなくそのまま出力している。
【００２５】
また、図１０に示すように、メインシステム１００は、シリアルインターフェースコネクタ１０２を介してシリアルスレーブデバイスを実装する拡張システムＢ１８０と接続して、システムを拡張することが可能である。この場合、メインシステム１００内のＣＰＵ１２０が、シリアルコントローラＡ１１２またはシリアルコントローラＢ１１１、シリアルバスＡ１０３またはシリアルバスＢ１０４およびシリアルインターフェースコネクタ１０２を介して拡張システムＢ１８０内の各シリアルスレーブデバイスを制御可能である。なお、この場合には、拡張システムＢ１８０から信号は送信されないため、調停回路１３０は、ＣＰＵ１２０から送信された信号を調停することなくそのまま出力している。
【００２６】
また、図１１に示すように、メインシステム１００は、パラレルインターフェースコネクタ１０１を介してパラレルスレーブデバイスを実装する拡張システムＡ１７０と接続してシステムを拡張するとともに、シリアルインターフェースコネクタ１０２を介してシリアルインターフェースを実装するシステムコントローラＤ１５０と接続可能である。この場合、メインシステム１００内のＣＰＵ１２０が、パラレルバス１０５およびパラレルインターフェースコネクタ１０１を介して拡張システムＡ１７０内の各パラレルスレーブデバイスを制御可能であるとともに、システムコントローラＤ１５０からもシリアルバスＡ１０３、シリアル−パラレル変換部１１０およびパラレルバス１０５を介して拡張システムＡ１７０内の各パラレルスレーブデバイスにアクセス可能である。この場合、ＣＰＵ１２０からの信号およびシステムコントローラＤ１５０からの信号を調停回路１３０で調停することによって、ＣＰＵ１２０による拡張システムＡ１７０へのアクセスおよびシステムコントローラＤ１５０による拡張システムＡ１７０へのアクセスが制御される。もちろん、この場合、ＣＰＵ１２０は利用せずにシステムコントローラＤ１５０のみでメインシステム１００を制御するシステム、および、ＣＰＵ１２０からの信号およびシステムコントローラＤ１５０からの信号を調停回路１３０で調停することによって、システムコントローラＤ１５０とＣＰＵ１２０とで協調してメインシステム１００を制御するシステムも構築できる。
【００２７】
このように、本実施の形態にかかるメインシステム１００は、パラレルバス１０５、シリアルバスＡ１０３およびシリアルバスＢ１０４にそれぞれ対応するパラレルインターフェースコネクタ１０１およびシリアルインターフェースコネクタ１０２の複数種のコネクタを有するため、シリアルバスを持つ外部システムコントローラおよびパラレルバスを持つ外部システムコントローラのいずれとも接続可能であるとともに、シリアルバスを持つ外部拡張システムおよびパラレルバスを持つ外部拡張システムのいずれとも接続可能である。また、メインシステム１００によれば、接続可能なインターフェースを１種類に限定することなく、複数種類選択できる。このため、このメインシステム１００によれば、外部から接続するシステムコントローラなどの接続構成や制御方法を柔軟に選択することができ、拡張性と柔軟性とを高めることが可能になる。
【００２８】
なお、本実施の形態にかかるメインシステムとして、ＣＰＵ１２０、ＲＡＭ１２１およびＲＡＭを備えたものを例に説明したが、もちろんこれに限らない。たとえば、図１２に示すメインシステム１００ａのように、メインシステム１００からＣＰＵ１２０、ＲＡＭ１２１およびＲＡＭを削除した構成であってもよい。この場合、シリアルインターフェースコネクタ１０２を介して接続したシステムコントローラＤ１５０は、メインシステム１００ａを制御するほか、シリアルバスＡ１０３、シリアル−パラレル変換部１１０およびパラレルバス１０５を介して拡張システムＡ１７０内の各パラレルスレーブデバイスにアクセスして拡張システムＡ１７０を制御することも可能である。なお、この場合には、メインシステム１００ａ内にはＣＰＵ１２０が設けられておらず、システムコントローラＤ１５０からしか信号は送信されないため、外部システムコントローラとの間のアクセスの競合を調停する必要がないことから、図１に示す調停回路１３０をさらに省略した構成とすることができる。
【００２９】
また、本実施の形態にかかるメインシステムとして、パラレルインターフェースコネクタ、シリアルインターフェースコネクタおよびパラレルバスを一つずつ有し、シリアルバスを２本有するメインシステム１００，１００ａを例に説明したが、インターフェースコネクタ、バスの組み合わせはこれらに限るものではない。たとえば、図１３に示すメインシステム１００ｂのように、複数のパラレルインターフェースコネクタ１０１，１０１ａと、各パラレルインターフェースコネクタコネクタ１０１，１０１ａにそれぞれ対応する２本のパラレルバス１０５，１０５ａと、シリアルインターフェースコネクタ１０２に接続する１本のシリアルバスＡ１０３とを備えた構成であってもよい。もちろん、本実施の形態にかかるメインシステムに接続するシステムコントローラおよび拡張システムの組み合わせも図５〜図１２に示すものに限らない。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態にかかるメインシステムの構成を示す図である。
【図２】従来技術にかかるメインシステムの構成の一例を示す図である。
【図３】従来技術にかかるメインシステムの構成の一例を示す図である。
【図４】従来技術にかかるメインシステムの構成の一例を示す図である。
【図５】図１に示すメインシステムと外部コントローラとの接続例を示す図である。
【図６】図１に示すメインシステムと外部コントローラとの接続例を示す図である。
【図７】図１に示すメインシステムと外部コントローラとの接続例を示す図である。
【図８】図１に示すメインシステムと外部コントローラとの接続例を示す図である。
【図９】図１に示すメインシステムと外部拡張システムとの接続例を示す図である。
【図１０】図１に示すメインシステムと外部拡張システムとの接続例を示す図である。
【図１１】図１に示すメインシステムと外部コントローラおよび外部拡張システムとの接続例を示す図である。
【図１２】本発明の実施の形態にかかる電子機器であるメインシステムの他の構成を示す図である。
【図１３】本発明の実施の形態にかかる電子機器であるメインシステムの他の構成を示す図である。
【符号の説明】
【００３１】
１００，１００ａ，１００ｂ，４００，５００，６００メインシステム
１０１，１０１ａ，５０１パラレルインターフェースコネクタ
１０２，４０２シリアルインターフェースコネクタ
１０３，４０３シリアルバスＡ
１０４，４０４シリアルバスＢ
１０５，１０５ａ，５０５パラレルバス
１１０シリアル−パラレル変換部
１１１シリアルコントローラＢ
１１２シリアルコントローラＡ
１１３パラレルスレーブデバイスＡ
１１４シリアルスレーブデバイスＡ
１１５シリアルスレーブデバイスＢ
１２０ＣＰＵ
１２１ＲＯＭ
１２２ＲＡＭ
１４０システムコントローラＣ
１５０システムコントローラＤ
１６０システムコントローラＥ
１７０拡張システムＡ
１８０拡張システムＢ
４４０，４５０システムコントローラ

【特許請求の範囲】
【請求項１】
外部システムコントローラまたは外部拡張システムと接続可能である複数種のインターフェースを複数種のコネクタに分けて実装するとともに、前記複数種のコネクタとそれぞれ接続する複数のバスと、前記複数のバス間の信号を変換できる変換部と、内部情報処理部とを備え、
内部での複数のバス間の接続制御、前記外部システムコントローラからの接続制御、前記内部情報処理部と前記外部システムコントローラとの切替制御、および／または、前記外部拡張システムへの接続制御が可能であることを特徴とする電子機器。
【請求項２】
前記複数種のコネクタは、シリアルインターフェースコネクタおよびパラレルインターフェースコネクタであり、
前記複数のバスは、シリアルバスおよびパラレルバスであり、
前記変換部は、シリアル−パラレル変換部およびパラレル−シリアル変換部であることを特徴とする請求項１に記載の電子機器。
【請求項３】
当該電子機器を制御する制御部と、
前記制御部が使用するプログラムを格納する記憶部と、
をさらに備え、
前記制御部は、前記複数種のコネクタのいずれかを介して接続した前記外部拡張システムを制御できるとともに前記複数のバスを介して当該電子機器を制御でき、
前記記憶部は、前記複数種のコネクタのいずれかを介して接続した前記外部システムコントローラまたは前記制御部によって格納する記憶が制御されることを特徴とする請求項１または２に記載の電子機器。
【請求項４】
前記複数種のコネクタのいずれかを介して接続した前記外部システムコントローラと前記制御部との間のアクセスの競合を調停する調停回路をさらに備えたことを特徴とする請求項３に記載の電子機器。
【請求項５】
前記シリアルインターフェースコネクタを介して外部システムコントローラが接続可能であり、または、前記パラレルインターフェースコネクタを介して外部システムコントローラが接続可能であり、または、前記シリアルインターフェースコネクタを介してスレーブとなる拡張システムが接続可能であり、または、前記パラレルインターフェースコネクタを介してスレーブとなる拡張システムと接続可能であり、
前記コネクタを介して接続する外部システムコントローラまたは前記制御部のいずれからも当該電子機器のすべてまたは一部を制御でき、または、前記パラレルインターフェースコネクタを介して接続した外部システムコントローラまたは前記制御部のいずれからも前記シリアルインターフェースコネクタを介して接続した拡張システムを制御でき、または、前記コネクタを介して接続する外部システムコントローラまたは前記制御部のいずれからも前記パラレルインターフェースコネクタを介して接続した拡張システムを制御できることを特徴とする請求項３または４に記載の電子機器。

【図１】