電子装置及びその駆動方法並びに電子回路の駆動方法
【課題】ＦＥＴ特性のばらつきを補償しつつ、測定用容量素子の容量変化量を高精度に検出する。
【解決手段】本発明の電子回路は測定用容量素子Ｃｓを介して可変電圧源Ｖddから容量カップリングにより電流制御端子に供給される電圧変化に対応した電流を出力するトランジスタＴｒ５と、参照電流を出力する定電流源２２と、トランジスタＴｒ５から出力される出力電流レベルを検出する電流検出回路２３とを備える。トランジスタＴｒ５に参照電流を通過させ、閾値電圧のばらつきを補償した後、スイッチング素子Ｔｒ２をオフ状態としてトランジスタＴｒ５のゲート／ドレイン間の電流経路を非通電状態とし、可変電圧源Ｖddから測定用容量素子Ｃｓを介してゲート電極へ印加される電圧を変化させ、電流検出回路２３で出力電流レベルを検出することにより、測定用容量素子Ｃｓの容量変化量を求める。
【解決手段】本発明の電子回路は測定用容量素子Ｃｓを介して可変電圧源Ｖddから容量カップリングにより電流制御端子に供給される電圧変化に対応した電流を出力するトランジスタＴｒ５と、参照電流を出力する定電流源２２と、トランジスタＴｒ５から出力される出力電流レベルを検出する電流検出回路２３とを備える。トランジスタＴｒ５に参照電流を通過させ、閾値電圧のばらつきを補償した後、スイッチング素子Ｔｒ２をオフ状態としてトランジスタＴｒ５のゲート／ドレイン間の電流経路を非通電状態とし、可変電圧源Ｖddから測定用容量素子Ｃｓを介してゲート電極へ印加される電圧を変化させ、電流検出回路２３で出力電流レベルを検出することにより、測定用容量素子Ｃｓの容量変化量を求める。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は容量の高感度検出に適した電子回路の及び電子装置に関する。
【背景技術】
【０００２】
指紋照合による個人識別は、犯罪捜査の手段のみならず、犯罪防止や安全性向上のために簡便で信頼性の高い手段として重要な位置を占めている。特開平８−３０５８３２号公報には、指先と電極との間に形成される静電容量値が指紋の凹凸によって変化することを利用して電気的に指紋画像パターンを得るための指紋センサが提案されている。
【０００３】
一方、近年、医学の分野において、バイオインフォマティクス技術を利用したオーダーメード医療が提唱されており、このために、バイオインフォマティクス技術の要素技術として多くの検体を高速で検査することが可能なバイオチップの必要性が高まっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３０５８３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の指紋センサやバイオチップなどの検出装置において、高速かつ大量の処理を行うためには、当該検出装置の検出部にトランジスタを備えたものが必要となる。しかしながら、トランジスタ、特に薄膜トランジスタ（ＴＦＴ）などは特性のばらつきが大きく、精密な検出が困難であった。また、微小な容量を検出することが困難であった。
【０００６】
そこで、本発明は、精密又は高感度に容量を検出する技術を提案することを課題とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明の電子回路の駆動方法は、トランジスタと第１の容量素子とを備えた電子回路の駆動方法であって、前記トランジスタの第１の端子と前記トランジスタの電流制御端子とを電気的に接続する第１のステップと、前記電流制御端子と前記第１の端子との電気的接続を切断する第２のステップと、前記第１の容量素子に電圧信号を供給することにより、前記電流制御端子に印加される電圧を変化させる第３のステップを含むことを特徴とする。
【０００８】
かかる方法により、トランジスタの閾値電圧等の特性のばらつきを補償するとともに、トランジスタの電流制御端子を所望の電圧値に設定することが可能となる。
【０００９】
前記第３のステップにおいて、前記電流制御端子に印加される電圧を変化する方法としては、例えば、容量カップリングを用いることができる。つまり、電圧信号を前記第１の容量素子の前記電流制御端子が接続されている電極の反対側の電極に供給することにより、前記電流制御端子の電圧を変化させることができる。
【００１０】
前記第３のステップにおいて、前記電圧信号は、電圧供給部から出力され、前記電圧信号の電圧値を調整することにより、前記第１の端子と前記トランジスタの第２の端子との間に流れる電流レベル又は電流量の利得を調整するようにすることが好ましい。これにより、センサ感度Ｓ／Ｎ比を適切な範囲に設定できる。
【００１１】
ここで、「電子回路」とは、例えば、センシングを行うための回路をいい、本実施形態において詳述するセンサセルなどがこれに該当する。また、「電圧信号供給手段」とは、電圧を供給するための手段をいい、利得を調整するためには、少なくとも２つの電圧レベルを出力できることが好ましい。もちろん、可変電圧源であってもよい。出力電圧レベルの異なる複数の電源出力を切換出力する手段をも含んでいることが好ましい。
【００１２】
また、「電流制御端子」とは、トランジスタの導通状態を制御するための端子をいい、電界効果トランジスタの場合には、ゲート端子がこれに該当する。また、「第１の端子」及び「第２の端子」とは３端子トランジスタにおける電流入力端子又は電流出力端子をいい、電界効果トランジスタの場合には、ソース端子又はドレイン端子に相当する。第１の端子、第２の端子がソース端子、ドレイン端子の何れに該当するかは、両者の相対的な電位差及びトランジスタの導電型によって決定される。例えば、Ｐ型トランジスタの場合、第１の端子及び第２の端子のうち高電位にある端子がソースとなり、Ｎ型トランジスタの場合、低電位にある端子がソースとなる。
【００１３】
また、ここで「容量素子」とは、２つの電極により構成されているものばかりではなく、物質や物体等と電極とにより容量を形成するものも含んでいる。第１の容量素子の印加電圧を容量カップリングを介して電流制御端子に印加できるため、トランジスタの電流増幅率を任意の範囲に調整でき、センサとしての感度あるいはＳ／Ｎ比を向上することができる。
【００１４】
好ましくは、前記電子回路は、一方の電極が前記電流制御端子に接続され、他方の電極が定電圧源に接続される第２の容量素子を含んでいてもよい。第２の容量素子の容量値を一定とすることで、参照キャパシタとして利用できる。
【００１５】
上記の電子回路を、前記第２の容量素子の一方の電極を前記電流制御端子に接続し、他方の電極を指や被検査体としてもよい。
【００１６】
好ましくは、前記第１のステップにおいて、前記第１の端子と前記第２の端子の間に電流を流すようにしてもよい。
【００１７】
上記の電子回路の駆動方法において、前記第１のステップにおいて、前記トランジスタの第１の端子と第２の端子間に電流を流すことによって、前記電流制御端子の電圧が前記トランジスタの閾値電圧が加味された電圧に設定される。
【００１８】
好ましくは、前記第１のステップにおいて、前記第１の端子と前記電流制御端子との間の電流経路上に設けられたスイッチング素子を開状態にすることで、前記第１の端子と前記電流制御端子とを接続する一方、前記第２のステップにおいて、前記スイッチング素子を開状態にすることで、前記第１の端子と前記電流制御端子とを電気的に分離する。前記第３のステップにおいて、容量カップリングを行う際は、特に前記第２のステップで前記電流制御端子を完全なフローティング状態としておくことが好ましい。
【００１９】
上記の電子回路の駆動方法において、第１の端子と電流制御端子間のスイッチング素子を介在させることで、両者の導通をスイッチング制御することが可能となる。
【００２０】
上記の電子回路の駆動方法において、前記第１の容量素子は、物質を担持することにより容量値が変化することが好ましい。かかる構成により、第１の容量素子の容量値を測定することで、物質の有無を検出できる。
【００２１】
好ましくは、前記第１の容量素子は、前記物質を担持するような受容体を含んで構成される。かかる構成により、物質と特異的に反応する受容体を第１の容量素子に固定することで、物質を高感度に検出できる。これにより、高感度なバイオチップあるいはバイオセンサを構築できる。
【００２２】
なお、ここで、「受容体」は、検出すべき物質に応じて適宜選択することができる。したがって、水素結合やインターカレーション等の相互作用を利用した分子認識作用を有するものや酵素や抗原あるいは抗体等の基質特異性のあるものが好ましく、容量素子の電極表面に固定されるものも好ましい。
【００２３】
上記の電子回路の駆動方法において、前記物質は有機化合物であってもよい。前記物質は、蛋白質或いは核酸であってもよい。
【００２４】
また、上記の電子回路の駆動方法において、前記第１の容量素子又は前記第２の容量素子は、前記第１の容量素子又は前記第２の容量素子の、前記電流制御端子に接続する電極と物体又は物質とを含むように構成してもよい。当該電極と容量を形成するように十分近接していることが好ましい。かかる構成により、例えば、指紋センサ等の物体の形状を検出するセンサとして利用できる。
【００２５】
本発明の第２の電子回路の駆動方法は、被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、前記少なくとも１つ容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタの前記電流制御端子とドレインとを電気的に接続することにより前記トランジスタの特性を補償し、前記電子回路を通過する電流の電流量を計測する際に、前記電流制御端子の電圧値に応じた電流レベルを有する電流を前記トランジスタに通過させることを特徴とする。
【００２６】
上記の電子回路の駆動方法において、前記電流レベルの調整は、前記電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことが好ましい。
【００２７】
或いは、電子回路の駆動方法において、前記電流レベルの調整を前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行ようにしてもよい。
【００２８】
本発明の第３の電子回路の駆動方法は、被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に第１の電流制御端子が接続された第１のトランジスタの前記第１の電流制御端子と前記第１のトランジスタの第１のドレインとを電気的に接続した状態を用いることにより、当該一つの容量検出用電極に第２の電流制御端子が接続された第２のトランジスタの特性を補償し、前記電子回路を通過する電流の電流量を計測する際に、前記第２の電流制御端子の電圧値に応じた電流レベルを有する電流を前記第２のトランジスタに通過させることを特徴とする。
【００２９】
上記の電子回路の駆動方法において、前記電流レベルの調整は、前記第２の電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記第２の電流制御端子の電圧値を設定することにより行うことが好ましい。或いは、電子回路の駆動方法において、前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記第２の電流制御端子の電圧値を設定することにより行うようにしてもよい。
【００３０】
本発明の第４の電子回路の駆動方法は、被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、前記電子回路を通過する電流の電流量を計測する際に、前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタに、前記電流制御端子の電圧値に応じた電流レベルを有する電流を通過させ、前記電流レベルの調整は、前記電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴としている。
【００３１】
本発明の第５の電子回路の駆動方法は、被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、前記電子回路を通過する電流の電流量を計測する際に、前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタに、前記電流制御端子の電圧値に応じた電流レベルを有する電流を通過させ、前記電流レベルの調整は、前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴とする。
【００３２】
本発明の第１の電子装置の駆動方法は、第１のトランジスタと前記第１のトランジスタの電流制御端子に接続された容量素子とを含む電子回路を備えた電子装置の駆動方法であって、前記第１のトランジスタの特性ばらつきを補償する補償ステップと、前記第１のトランジスタの導通状態を前記容量素子に蓄積された電荷に応じた導通状態に設定した状態で、前記第１のトランジスタの第１のソースと第１のドレインとの間に流れる電流量を計測する計測ステップと、 を含むことを特徴とする。
【００３３】
これにより、電流が通過するトランジスタの閾値電圧等の特性ばらつきを補償した上で電流検出を行うため、高精度に電流量を検出することができる。ここで、「電子装置」の例としては、例えば、センシングを行うための検出回路を備えた検出装置をいい、例えば、本実施形態において詳述するバイオセンサや指紋センサ等などがこれに該当する。
【００３４】
上記の電子装置の駆動方法において、前記補償ステップは前記第１のドレインと前記第１のトランジスタの第１の電流制御端子とを電気的に接続した状態で行うことが好ましい。
【００３５】
上記の電子装置の駆動方法において、前記補償ステップは、前記容量素子に第２の電流制御端子が接続された第２のトランジスタの第２のドレインと前記第２の電流制御端子とを電気的に接続した状態で行ってもよい。具体的には、例えば、後述する図１４に示したカレントミラー型回路の例が挙げられる。
【００３６】
上記の電子装置の駆動方法において、前記計測ステップを行う際、あるいは前記計測ステップを行う前に電圧信号を前記容量素子に供給し、容量カップリングにより前記第１の電流制御端子の電圧値を変化させることにより前記第１のソースと前記第１のドレインとの間に流れる電流量を調整することが好ましい。
【００３７】
本発明の第２の電子装置の駆動方法は、一方の電極がトランジスタの電流制御端子に接続し、他方の電極が電圧信号供給手段に接続する第１の容量素子を含む電子装置の駆動方法であって、前記トランジスタを通過する電流量を計測する計測ステップを含み、前記計測ステップを行う際、あるいは前記計測ステップを行う前に前記電圧信号供給手段から出力される出力電圧の電圧値を変化させることにより、前記電流制御端子の電圧値を変化さること、を特徴とする。これにより、トランジスタを通過する電流の利得を調整できるため、高感度な計測が可能となる。
【００３８】
上記の電子装置の駆動方法において、複数の出力電圧により、前記電流制御端子の電圧値を複数設定し、それぞれの条件で、前記電流量と、を計測することが好ましい。これにより、容量値を算出することが可能となる。より多くの出力電圧に対して前記トランジスタを通過する電流量を測定すれば、より精度良く、容量値を算出することが可能となる。
【００３９】
本発明の第１の電子装置は、容量素子を構成する電極のうち少なくとも１つの電極に、電流制御端子が接続されたトランジスタと、前記トランジスタを通過する電流の電流量を計測する電流検出回路と、前記トランジスタの特性ばらつきを補償する補償手段と、を備えたこと、を特徴とする。上記の電子装置は、トランジスタの閾値電圧等、利得係数等の特性のバラツキを補償する手段を備えているので、正確な電流量を検出することができる。
【００４０】
上記の電子装置において、前記容量素子を介して前記電流制御端子の電圧を調整するための電圧信号を出力する電圧信号供給手段を備えていることが好ましい。これにより、出力電流の利得を調整できるため、センサ感度やＳ／Ｎ比の良好な範囲を設定できる。
【００４１】
本発明の第２の電子装置は、容量素子を構成する電極のうち少なくとも１つの電極に、電流制御端子が接続されたトランジスタと、前記トランジスタを通過する電流の電流量を計測する電流検出回路と、前記容量素子を介して前記電流制御端子の電圧を調整するための電圧信号を出力する電圧信号供給手段と、を備えたこと、を特徴とする。これにより、出力電流の利得を調整できるため、センサ感度やＳ／Ｎ比の良好な範囲を設定できる。
【００４２】
上記の電子装置において、前記トランジスタの特性バラツキを補償する補償手段をさらに備えていることが好ましい。
【００４３】
上記の電子装置において、前記補償手段は、前記トランジスタを含む電子回路であってもよい。後述するように前記トランジスタのドレインと電流制御端子とを電気的に接続した状態で行ってもよいし、又は、前記トランジスタとミラーをなすトランジスタ、あるいは、同一の容量を構成する電極に、電流制御端子が接続されたトランジスタのドレインと当該電流制御端子を電気的に接続した状態で行ってもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明のバイオセンサの回路構成図である。
【図２】ＤＮＡハイブリダイゼーションを検出する反応ウェルの説明図である。
【図３】実施形態１におけるセンサセルの回路構成図である。
【図４】実施形態１におけるセンサセルの各種制御信号のタイミングチャートである。
【図５】センサセルの等価回路図である。
【図６】センサセルの等価回路図である。
【図７】センサセルの等価回路図である。
【図８】センサセルの等価回路図である。
【図９】実施形態２におけるセンサセルの回路構成図である。
【図１０】実施形態２におけるセンサセルの各種制御信号のタイミングチャートである。
【図１１】センサセルの等価回路図である。
【図１２】センサセルの等価回路図である。
【図１３】実施形態３におけるセンサセルの回路構成図である。
【図１４】実施形態４におけるセンサセルの回路構成図である。
【図１５】実施形態４におけるセンサセルの各種制御信号のタイミングチャートである。
【図１６】他の実施形態におけるセンサセルの回路構成図である。
【発明を実施するための形態】
【００４５】
以下、各図を参照して本実施の形態について説明する。
＜発明の実施の形態１＞
図１は本実施形態に係わるバイオセンサのブロック図である。同センサは、基板１１上に半導体製造プロセスを利用して形成された複数のセンサセル１０と、センサセル１０における生化学反応を電流レベルの変化量として検出するＸドライバ２０と、センサセル１０を構成するＦＥＴのスイッチング制御を行うＹドライバ３０とを備えて構成されている。センサセル１０は生化学反応に起因して容量が変化するキャパシタを含む容量型センサであり、基板１１上にてＮ行Ｍ列のマトリクス状に配置されることにより、マルチセンサアレイを構成している。Ｘドライバ２０からは各々のセル１０に接続するＭ本のデータ線Ｘ1，Ｘ2，…，ＸMが基板１１上に形成される一方、Ｙドライバ３０からは各々のセル１０に接続するＮ本の走査線Ｙ1，Ｙ2，…，ＹNが基板１１上に形成されている。各々のデータ線Ｘm（１≦ｍ≦Ｍ）は単位ドライバ２１によって制御されている。
【００４６】
図３は基板１１上において、ｎ行ｍ列（１≦ｎ≦Ｎ，１≦ｍ≦Ｍ）の位置に配置されているセンサセル１０と、当該センサセル１０に接続する単位ドライバ２１の回路構成図である。センサセル１０は生化学反応によって容量が変化するキャパシタＣｓと、スイッチングトランジスタＴｒ１〜Ｔｒ３と、キャパシタＣｓの容量変化を検出するセンシング用のトランジスタＴｒ４と、一定の容量値を保持する参照キャパシタＣｒとを含んで構成されている。走査線ＹNはサブ走査線Ｓ１〜Ｓ３から構成されている。単位ドライバ２１はデータ線Ｘmを介してセンサセル１０から出力される出力電流Ｉoutの値を検出する電流検出回路２２と、を備えて構成されている。
【００４７】
上記の構成において、サブ走査線Ｓ１〜Ｓ３の各々はスイッチングトランジスタＴｒ１〜Ｔｒ３のゲート端子に接続しており、Ｙドライバ３０から出力される信号のＨレベル／Ｌレベルに対応してスイッチングトランジスタＴｒ１〜Ｔｒ３のオン／オフ制御を行う。スイッチングトランジスタＴｒ１〜Ｔｒ３はｎチャンネル型ＦＥＴから構成されており、Ｈレベルの信号によりオン状態となる。スイッチングトランジスタＴｒ１はサブ走査線Ｓ１からの信号に対応して、可変電圧源Ｖatからの電圧をキャパシタＣｓに供給するためのスイッチング素子であり、その一端は可変電圧源Ｖatに接続される一方、他端はキャパシタＣｓに接続している。スイッチングトランジスタＴｒ２、Ｔｒ３はサブ走査線Ｓ２、Ｓ３からのＨレベルの信号によりオン状態となるスイッチング素子である。スイッチングトランジスタＴｒ２の一端はキャパシタＣｓ、参照電極Ｃｒ、及びトランジスタＴｒ４のゲート端子に接続される一方、その他端はスイッチングトランジスタＴｒ３のドレイン端子に接続されている。
【００４８】
スイッチングトランジスタＴｒ３はサブ走査線Ｓ３からのＨレベルの信号によりオン状態となり、トランジスタＴｒ４のチャネルを流れるドレイン電流を出力電流Ｉoutとしてデータ線Ｘm上に出力するためのスイッチング素子であり、その一端はトランジスタＴｒ４のドレイン端子に接続される一方、他端はデータ線Ｘm上を介して電流検出回路２２に接続している。トランジスタＴｒ４はｐチャンネル型ＦＥＴから構成され、そのソース端子は定電圧電源Ｖddに接続されている。また、トランジスタＴｒ４のゲート端子は参照キャパシタに接続されており、参照キャパシタＣｒのトランジスタＴｒ４のゲート端子に接続された電極と対向する電極には定電圧電源Ｖddに接続されている。定電圧電源Ｖddの出力電圧値はトランジスタＴｒ４をピンチオフ領域で動作させるために必要かつ十分なバイアス電圧に設定されている。トランジスタＴｒ４のゲート電圧は可変電圧源Ｖatから供給される電圧をキャパシタＣｓと参照キャパシタＣｒとで容量分割した値で定まるため、生化学反応に起因するキャパシタＣｓの容量変化はトランジスタＴｒ５の相互コンダクタンスの変化、つまり、ドレイン電流の変化として検出することができる。
【００４９】
図２はキャパシタＣｓの説明図である。同図に示すように、同キャパシタは反応ウェル４０内に形成された一対の電極４１，４２間の静電容量として構成されている。反応ウェル４０は基板１１を凹状にエッチング加工等することによりセンサセル１０毎に形成されたマイクロウェルであり、遺伝子解析に必要なＤＮＡ断片を含むサンプル溶液を所定量だけ充填できる容積が確保されている。サンプルとなるＤＮＡ断片としては、生物材料から抽出したＤＮＡ鎖を遺伝子分解酵素若しくは超音波処理で分解したもの、又は特定のＤＮＡ鎖からＰＣＲ（ポリメラーゼ連鎖反応）によって増幅させた一本鎖ＤＮＡ等を用いることができる。電極４２は金電極から構成されており、プローブ４３のＤＮＡ末端に導入されたチオール基との金−硫黄配位結合を介して結合している。オリゴヌクレオチドにチオール基を導入する手法は、Chemistry Letters 1805-1808 (1994)又はNucleic Acids Res.,13,4484(1985)にて詳細に開示さている。隣接するセンサセル１０内に固定されるプローブ４３の塩基配列はわずかに異なるように設定すれば、ハイブリダイゼーションを高精度に検出することができる。
【００５０】
プローブ４３となるＤＮＡ鎖としては、生体試料から抽出したＤＮＡ鎖を制限酵素で切断し、電気泳動により精製したＤＮＡ鎖、若しくは生化学的に合成したオリゴヌクレオチドなどを用いることができ、予め塩基配列を決定しておくことが望ましい。プローブ４３と相補的な塩基配列を有するサンプル溶液中のＤＮＡ鎖とプローブ４３とがハイブリダイズすると、一対の電極４１，４２間の誘電率が変化するため、これに伴いキャパシタＣｓの容量も変化する。上述したように、キャパシタＣｓの容量変化はトランジスタＴｒ５のドレイン電流の変化として検出できる。
【００５１】
図４はセンサセルを駆動するための各種信号のタイミングチャートである。同図において、ＴpはトランジスタＴｒ４の閾値電圧のばらつきを補償するための補償ステージ、Ｔsはセンサ出力を検出するためのセンシングステージである。補償ステージＴpは４つのサブステージＴp1〜Ｔp4から構成されている。サブステージＴp1においては、サブ走査線Ｓ１，Ｓ２をＬレベルに立ち下げた状態で、サブ走査線Ｓ３をＨレベルに立ち上げる。図５はこのときの等価回路図である。同図において、ゲート／ソース間の電圧Ｖgsは負にバイアスされるため、トランジスタＴｒ４はオン状態となる。
【００５２】
続いて、サブステージＴp2に移行し、サブ走査線Ｓ３をＨレベルに保持しつつ、サブ走査線Ｓ１、Ｓ２をＬレベルからＨレベルに立ち上げる。図６はこのときの等価回路図である。キャパシタＣｒの電圧Ｖr及びキャパシタＣｓの電圧Ｖsを同図に示す向きに定めると、Ｖr＝Ｖgs，Ｖs＝Ｖat−Ｖdd＋Ｖgsとなる。続いて、サブステージＴp3に移行し、サブ走査線Ｓ１，Ｓ２をＨレベルに保持しつつ、サブ走査線Ｓ３をＨレベルからＬレベルに立ち下げる。図７はこのときの回路図である。スイッチングトランジスタＴｒ３がオフになったことにより、トランジスタＴｒ４のチャネルを流れるドレイン電流は全てゲート端子側に回り込み、ゲート端子の電位を上昇させ、Ｖgsが閾値電圧Ｖthと等しくなった時点でトランジスタＴｒ４はオフとなる。このとき、Ｖr＝Ｖth，Ｖs＝Ｖat−Ｖdd＋Ｖthである。
【００５３】
続いて、サブステージＴp4に移行しサブ走査線Ｓ１をＨレベルに保持し、サブ走査線Ｓ３をＬレベルに保持しつつ、サブ走査線Ｓ２をＨレベルからＬレベルに立ち下げる。図８はこのときの等価回路図である。同図において、ＣgはトランジスタＴｒ４のゲート端子とシリコン基板との間に形成されるＭＯＳキャパシタを表している。Ｖbは同トランジスタのソース端子に対する基板バイアス電圧であり、Ｖb＝Ｖddの関係を満たしている。つまり、参照キャパシタＣｒとキャパシタＣgとは並列接続の関係にあり、その合成容量は（Ｃr＋Ｃg）である。また、サブ走査線Ｓ２の信号を立ち下げることによって、図中のＡ点を電気的に浮遊状態とした後、同信号の立ち下がりエッジよりもやや遅れて可変電圧源Ｖatの出力電圧をΔＶatだけ変化させると、容量カップリングによって、キャパシタＣｒの電圧Ｖrは下式のように変化する。
Ｖr＝−ＣsΔＶat／（Ｃs＋Ｃr＋Ｃg）−Ｖth …（１）
続いて、センシングステージＴsに移行し、サブ走査線Ｓ２の信号をＬレベルに保持しつつ、サブ走査線Ｓ１の信号をＨレベルからＬレベルに立ち下げ、サブ走査線Ｓ３の信号をＬレベルからＨレベルに立ち上げる。また、サブ走査線Ｓ３の信号の立ち上がりエッジよりもやや遅れて可変電圧源Ｖatの出力電圧をもとの電圧可Ｖatに戻す。このときの等価回路図は図５と同じであり、トランジスタＴｒ４のドレイン端子から電流検出回路２２に出力される出力電流Ｉoutの値は下式のように記述できることが知られている。
Ｉout＝α（Ｖgs−Ｖth）2 …（２）
ここで、α＝（ＷμＣox）／（２Ｌ）であり、Ｗはチャネル幅、Ｌはチャネル長、μは移動度、Ｃoxは単位面積当たりのゲート酸化膜容量である。Ｖr＝−Ｖgsであるから、（２）式においてＶgsを消去し、β＝Ｃs／（Ｃs＋Ｃr＋Ｃg）とすれば、下式が得られる。
Ｉout＝αβ2（ΔＶat）2 …（３）
（３）式に示すように、出力電流Ｉoutは閾値電圧Ｖthに関係なく、可変電圧源Ｖatの電圧変化量ΔＶatの２乗に比例する。つまり、トランジスタＴｒ４の閾値電圧Ｖthは参照キャパシタＣr及びキャパシタＣｓに記憶された電圧により補償され、同トランジスタのチャネルを流れる出力電流Ｉoutは閾値電圧Ｖthの大きさに関係なく決定されるため、トランジスタＴｒ４の特性のばらつきを補償することができる。さらに、出力電流Ｉoutの値を測定することにより、（３）式よりβの値を求めることができる。ここで、β＝Ｃs／（Ｃs＋Ｃr＋Ｃg）であるから、Ｃr及びＣgを既知とすれば、βの値からＣsの値を求めることができる。
【００５４】
また、上記の構成において、マトリクス状に配列された個々のセンサセル１０にわずかに異なる塩基配列を有するプローブＤＮＡを高密度にスポットし、個々の単位ドライバ２１からの出力信号をコンピュータ装置に取り込み、当該コンピュータ装置において前記出力信号を数値化してデータ解析することにより、遺伝子解析をリアルタイムに行うことができる。通常、ハイブリダイゼーションは塩基配列が完全に一致していなくても生じ得るため、ターゲットＤＮＡは複数のセンサセル１０にある程度の分布をもって相補結合する。ターゲットＤＮＡの塩基配列は、出力電流の変化量が一番大きいセンサセル１０に固定されているプローブＤＮＡとの相同性（遺伝的な類似性）が一番高いと予測できる。本実施形態のバイオセンサを利用した遺伝子解析技術は、遺伝子疾患の検査や、法医学的な鑑定などに応用できる。また、センサセル１０は容量型センサとして機能するため、反応ウェルでのＤＮＡハイブリダイゼーションを敏感に検出することができ、シグナル検出の即時性に優れている。
【００５５】
尚、上記の例ではＤＮＡ鎖のハイブリダイゼーションによるキャパシタＣｓの容量変化を測定する場合を例示したが、本発明はこれに限らず、例えば、抗原を受容体とすることで抗原抗体反応を検出したり、酵素を受容体とすることで酵素基質反応を検出することもできる。つまり、受容体の種類によって、酵素センサ、免疫センサ、微生物センサ、オルガネラセンサ、組織センサ、レセプタセンサなどに分類し、用途別に使い分けることができる。このように、バイオセンサの用途に応じて分子認識作用のある生体分子を受容体として適宜選択することにより、各種の生化学物質のセンシングを行うことができる。このようなバイオセンサは医療現場や個人で用いられるポイントオブケアデバイスや、ヘルスケアデバイスに応用することが可能である。
【００５６】
また、各々のセルアレイ１０について、トランジスタＴｒ４のゲート端子に接続するとともに、基板１１の表面に露出する電極を形成し、当該電極と被験者の指先との間の静電容量をキャパシタＣｓとしてその容量変化を求めれば、指紋センサとしても利用できる。また、トランジスタＴｒ１〜Ｔｒ５の全部又は一部について、ＦＥＴに替えてバイポーラトランジスタや、他のスイッチング素子で代用してもよい。
【００５７】
＜発明の実施の形態２＞
上記の第１の実施形態では、トランジスタの閾値電圧を補償することにより精度良く、電流量を検出する例について述べたが、トランジスタの閾値電圧のばらつきに加えて利得係数等のその他の特性のばらつきを補償するためには、参照電流を利用してトランジスタの特性のばらつきを補償することが好ましい。以下、具体的に述べる。
【００５８】
図９は第２の実施形態に係わるセンサセル１０の回路構成図である。センサセル１０はｎ行ｍ列（１≦ｎ≦Ｎ，１≦ｍ≦Ｍ）の位置に配置されているセルである。センサセル１０は生化学反応によって容量が変化するキャパシタＣｓと、スイッチングトランジスタＴｒ１〜Ｔｒ４と、キャパシタＣｓの容量変化を検出するセンシング用のトランジスタＴｒ５と、参照キャパシタＣｒとを含んで構成されている。データ線Ｘmはサブデータ線Ｄ１，Ｄ２から構成されており、走査線ＹNはサブ走査線Ｓ１〜Ｓ４から構成されている。単位ドライバ２１はサブデータ線Ｄ１に参照電流Ｉrefを供給する定電流電源２３と、サブデータ線Ｄ２を介してセンサセル１０から出力される出力電流Ｉoutの値を検出する電流検出回路２２とを備えて構成されている。
【００５９】
上記の構成において、サブ走査線Ｓ１〜Ｓ４の各々はスイッチングトランジスタＴｒ１〜Ｔｒ４のゲート電極に接続しており、Ｙドライバ３０から出力される信号のＨレベル／Ｌレベルに対応してスイッチングトランジスタＴｒ１〜Ｔｒ４のオン／オフ制御を行う。スイッチングトランジスタＴｒ１〜Ｔｒ４はｎチャンネル型ＦＥＴから構成されており、Ｈレベルの信号によりオン状態となる。スイッチングトランジスタＴｒ１はサブ走査線Ｓ１からの信号に対応して、可変電圧源Ｖatからの電圧をキャパシタＣｓに供給するためのスイッチング素子であり、そのドレイン端子は可変電圧源Ｖatに接続される一方、そのソース端子はキャパシタＣｓに接続している。スイッチングトランジスタＴｒ２、Ｔｒ４はサブ走査線Ｓ２、Ｓ４からのＨレベルの信号によりオン状態となり、サブデータ線Ｄ１を介して定電流電源２３から供給される参照電流Ｉrefの値に対応した電荷を参照キャパシタＣｒに蓄積するためのスイッチング素子である。スイッチングトランジスタＴｒ２のドレイン端子はキャパシタＣｓ、参照電極Ｃｒ、及びトランジスタＴｒ５のゲート端子に接続される一方、そのソース端子はスイッチングトランジスタＴｒ４及びＴｒ３のドレイン端子に接続されている。
【００６０】
スイッチングトランジスタＴｒ３はサブ走査線Ｓ３からのＨレベルの信号によりオン状態となり、トランジスタＴｒ５のチャネルを流れるドレイン電流を出力電流Ｉoutとしてサブデータ線Ｄ２上に出力するためのスイッチング素子であり、そのドレイン端子はトランジスタＴｒ５のドレイン端子に接続される一方、そのソース端子はサブデータ線Ｄ２を介して電流検出回路２２に接続している。トランジスタＴｒ５はｐチャンネル型ＦＥＴから構成され、そのソース端子は定電圧電源Ｖddに接続されている。また、トランジスタＴｒ５のゲート端子は参照キャパシタＣｒに接続されており、参照キャパシタＣｒのトランジスタＴｒ５のゲート端子に接続された電極と対向する電極は定電源Ｖddに接続している。
【００６１】
定電圧電源Ｖddの電圧値はトランジスタＴｒ５をピンチオフ領域で動作させるために必要かつ十分なバイアス電圧に設定されている。トランジスタＴｒ５のゲート電圧は可変電圧源Ｖatから供給される電圧をキャパシタＣｓと参照キャパシタＣｒとで容量分割した値で定まるため、生化学反応に起因するキャパシタＣｓの容量変化はトランジスタＴｒ５の相互コンダクタンスの変化、つまり、ドレイン電流の変化として検出することができる。
【００６２】
図１０はセンサセルを駆動するための各種信号のタイミングチャートである。センサセル１０における生化学反応を検出するための一連の手順は、トランジスタＴｒ５の閾値等の特性のばらつきを補償するための補償ステージＴpと、センシングの前準備段階におけるプレセンシングステージＴs1と、生化学反応によって生じたキャパシタＣｓの容量変化を電流変化として検出するセンシングステージＴs2とを含む。補償ステージＴpにおいては、サブ走査線Ｓ３の信号をＬレベルに設定する一方で、サブ走査線Ｓ１，Ｓ２，Ｓ４の信号をＨレベルに立ち上げる。これにより、スイッチングトランジスタＴｒ３はオフ状態になる一方、スイッチングトランジスタＴｒ１，Ｔｒ２，及びＴｒ４はオン状態となる。また、同ステージにおいて、定電流電源２３からはセンサセル１０に対して参照電流Ｉrefを供給する。このときのセンサセル１０における等価回路は図１１のようになる。同図において、トランジスタＴｒ５はオン状態となり、キャパシタＣｒとキャパシタＣｓには参照電流Ｉrefに応じた電圧が記憶される。この状態において、ゲート／ソース間の電圧Ｖgsと、ドレイン／ソース間の電圧Ｖdsは等しい。参照キャパシタＣｒに記憶される電圧をＶgsとすれば、キャパシタＣｓに記憶される電圧はＶat−Ｖdd＋Ｖgsとなる。
【００６３】
続いて、プレセンシングステージＴs1に移行する。同ステージにおいて、サブ走査線Ｓ１の信号をＨレベルに保持しつつ、サブ走査線Ｓ２，Ｓ４の信号をＨレベルからＬレベルに立ち下げ、サブ走査線Ｓ３の信号をＬレベルからＨレベルに立ち上げる。これにより、スイッチングトランジスタＴｒ３はオフ状態からオン状態に遷移する一方、スイッチングトランジスタＴｒ２，Ｔｒ４はオン状態からオフ状態へ遷移する。また、同ステージにおいて定電流電源２３からセンサセル１０に供給される参照電流Ｉrefは０に停止され、可変電圧源Ｖatの出力電圧は一定のまま保持される。このときのセンサセル１０における等価回路は図１２のようになる。同図において、補償ステージＴpにおいて参照キャパシタＣｒ及びキャパシタＣｓに記憶された電圧がトランジスタＴｒ５のゲート端子に印加され、Ｖgsが負にバイアスされることによって、トランジスタＴｒ５がオン状態となり、同トランジスタからドレイン電流が出力される。このときのドレイン電流の値は参照電流Ｉrefにほぼ等しい。従って、プレセンシング期間Ｔs1において得られる出力電流Ｉoutの値は参照電流Ｉrefに等しくなり、キャパシタＣｓの値に依存しない一定値となる。
【００６４】
続いて、センシングステージＴs2に移行する。可変電圧源Ｖatの電圧をΔＶatだけ変化させる一方で、サブ走査線Ｓ１〜Ｓ４に出力される各々の信号のオン／オフ状態を維持したままにする。可変電圧源Ｖatの電圧をΔＶatだけ変化させると、容量カップリングによりトランジスタＴｒ５のゲート電位が変化する。このときに同トランジスタのドレイン端子から出力される出力電流Ｉoutの値は（３）式と同じになる。従って、参照電流Ｉrefの値と出力電流Ｉoutの値とを比較すれば、ＤＮＡハイブリダイゼーションを検出できる。さらに、（３）式の値からβの値を求めれば、β＝Ｃs／（Ｃs＋Ｃr＋Ｃg）であるから、βの値からＣsの値を求めることができる。ように、キャパシタＣｓの値が極微小であったとしても、ΔＶatの値を適当な値に調整することで、出力電流Ｉoutの利得を適度な範囲に調整することができ、高精度なセンシングを可能にできる。
【００６５】
尚、プレセンシングステージＴs1は必ずしも必須ではなく、補償ステージＴp終了後、直ちにセンシングステージＴs2に移行してもよい。
【００６６】
＜発明の実施の形態３＞
図１３は第３実施形態におけるセンサセル１０の回路構成図である。同図において、トランジスタＴｒ５及びＴｒ６は各々のゲート電極同士及びソース電極同士が接続しており、カレントミラー回路を構成している。カレントミラー回路においては、ミラーをなす一対のトランジスタを流れる電流比は利得係数の比に等しい。このため、トランジスタＴｒ５及びＴｒ６のチャネル長、チャネル幅、ゲート酸化膜容量等のデバイスパラメータを適当に設計することで、両者の電流比をｋ：１とすることができる。図中、スイッチングトランジスタＴｒ１〜Ｔｒ４、キャパシタＣｓ、及び参照キャパシタＣｒの各々の動作は実施形態２と同じであり、詳細な説明は省略する。また、トランジスタＴｒ５及びＴｒ６はｐチャンネル型ＦＥＴである。
【００６７】
上記の構成において、補償ステージＴpにおけるセンサセル１０の等価回路は図１１と同じ構成になり、プレセンシングステージＴs1及びセンシングステージＴs2におけるセンサセル１０の等価回路は図１２と同じ構成になる（但し、本実施形態においては、図１２に記載のトランジスタＴｒ５をトランジスタＴｒ６に置き換えた構成となる。）。ここで、ｋ＞１となるようにトランジスタＴｒ５及びＴｒ６の利得係数を設定すれば、補償期間におけるトランジスタＴｒ５による参照キャパシタＣｒへの電荷の蓄積を高速に行うことができ、補償期間を短縮することができる。つまり、高精度なセンシングを高速に行うことが可能となる。これとは逆にｋ＜１とすれば、トランジスタＴｒ６から出力される出力電流Ｉoutの値を増幅できるため、キャパシタＣｓの高感度検出が可能となる。
【００６８】
＜発明の実施の形態４＞
これまで、トランジスタの特性ばらつきの補償を行う実施形態について述べたが、トランジスタの特性ばらつきが無視できるような測定、あるいは、トランジスタの特性ばらつきが十分小さい場合は、図１４に示したような回路を用いることができる。以下、具体的に述べる。
【００６９】
センサセル１０は、スイッチングトランジスタＴｒ１及びＴｒ２と、センシング用のトランジスタＴｒ３と、ＤＮＡハイブリダイズに起因して容量値が変化するキャパシタＣｓと、一定の容量値を有する参照キャパシタＣｒとを備えて構成されている。一方、単位ドライバ２１は、電流検出回路２２と電圧源２４とを備えて構成されている。トランジスタＴｒ３のソース端子には同トランジスタがピンチオフ領域で動作するために必要かつ十分な電圧が定電圧源Ｖddから供給されている。
【００７０】
参照キャパシタＣｒはトランジスタＴｒ３のゲート端子とソース端子間に介在しているが、トランジスタＴｒ３のＭＯＳキャパシタ容量が十分な大きさである場合には、参照キャパシタＣｒは必ずしも必須ではない。キャパシタＣｓの一方の電極は、複数の出力端子、すなわち、低電圧出力端子Ｌと高電圧出力端子Ｈとの間で切り換え接続可能であり、他方の電極はトランジスタＴｒ３のゲート端子及びトランジスタＴｒ１のドレイン端子に接続している。スイッチングトランジスタＴｒ１は電圧源２４からの電圧信号をキャパシタＣｓと参照キャパシタＣｒとの各々に書き込むためのスイッチング素子であり、スイッチングトランジスタＴｒ２はトランジスタＴｒ３の出力電流を電流検出回路２２に出力するためのスイッチング素子である。
【００７１】
図１５はセンサセル１０を駆動するための各種信号のタイミングチャートである。同図において、ＴDは参照キャパシタＣｒ及びキャパシタＣｓに所定の信号を書き込むための信号書き込みステージ、ＴsはキャパシタＣｓの容量を検出するためのセンシングステージである。信号書き込みステージＴDにおいて、サブ走査線Ｓ１，Ｓ２の信号をＨレベルに立ち上げる一方、キャパシタＣｓを高電圧出力端子Ｈに接続し、電圧源２４からの出力電圧ＶintをキャパシタＣｓ及び参照キャパシタＣｒに印加する。これにより、参照キャパシタＣｒ及びキャパシタＣｓには所定の電圧が書き込まれ、トランジスタＴｒ３のチャネルにはゲート電位に対応したドレイン電流が出力される。
【００７２】
続いて、センシングステージＴsに移行し、サブ走査線Ｓ１の信号のＨレベルからＬレベルに立ち下げ、トランジスタＴｒ１をオンからオフに遷移させる一方、電圧源２４の出力を停止する。さらに、キャパシタＣｓを低電圧出力端子Ｌに接続することによって、トランジスタＴｒ３のゲート電位を下げる。このときのゲート電位の変化量ΔＶgsは、高電圧出力端子Ｈと低電圧出力端子Ｌとの電位差をΔＶdifとし、トランジスタＴｒ３のＭＯＳキャパシタ容量を無視すれば、容量分割により、ΔＶgsは下式のようになる。
ΔＶgs＝ＣsΔＶdif／（Ｃs＋Ｃr） …（４）
トランジスタＴｒ３がピンチオフ領域で動作する場合には、ドレイン電流とゲート電位とは１対１の関係にあるため、トランジスタＴｒ３の出力電流を測定すすることにより、（４）式からキャパシタＣｓの容量値を求めることができる。このように、本実施形態によれば、トランジスタのゲート電位を容量カップリングにより調整することで、センサの検出感度を高めることができるとともに、回路構成を比較的簡単にすることができるため、低コストでバイオチップを作製することができる。
【００７３】
上述の実施形態において、上記の容量素子やキャパシタを圧電素子としてもよい。この場合、例えば、容量素子を構成する２つの電極の間に圧電薄膜を形成すればよい。圧電素子を用いれば、例えば、物体の形状や指紋等の認識装置として利用できる。上述の実施形態において、参照キャパシタＣｒと測定用容量素子Ｃｓとの接続関係を逆にしてもよい。つまり、参照キャパシタＣｒを介して電流の利得を調整してもよい。さらに、図１６に示したように、被検査体５０と容量検出用電極５１との間に測定用容量素子Ｃｓを構成してもよい。例えば、指紋認識などに用いる場合、被検査体５０は指先ということになる。このような場合、参照キャパシタＣｒを介して、電流の利得を調整することが望ましい。
【００７４】
＜発明の効果＞
本発明によれば、可変電圧源の電圧変化量を基に出力電流レベルの利得を調整できるため、微量な生化学反応を高精度に検出することができる。つまり、可変電圧を所望の電圧に調整することで、センサの検出感度を好適な範囲に設定できるため、感度調整が可能となる。また、本発明によれば、ＦＥＴの閾値電圧のばらつきを補償することができるため、センサセル毎にばらつきのない高精度なセンシングを可能にできる。
【符号の説明】
【００７５】
１０…センサセル １１…アレイ基板 ２０…Ｘドライバ ２１…単一ドライバ ２２…電流検出回路 ２３…定電流源 ２４…電圧源 ３０…Ｙドライバ ４０…反応ウェル ４１，４２…電極 ４３…プローブ
【技術分野】
【０００１】
本発明は容量の高感度検出に適した電子回路の及び電子装置に関する。
【背景技術】
【０００２】
指紋照合による個人識別は、犯罪捜査の手段のみならず、犯罪防止や安全性向上のために簡便で信頼性の高い手段として重要な位置を占めている。特開平８−３０５８３２号公報には、指先と電極との間に形成される静電容量値が指紋の凹凸によって変化することを利用して電気的に指紋画像パターンを得るための指紋センサが提案されている。
【０００３】
一方、近年、医学の分野において、バイオインフォマティクス技術を利用したオーダーメード医療が提唱されており、このために、バイオインフォマティクス技術の要素技術として多くの検体を高速で検査することが可能なバイオチップの必要性が高まっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３０５８３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の指紋センサやバイオチップなどの検出装置において、高速かつ大量の処理を行うためには、当該検出装置の検出部にトランジスタを備えたものが必要となる。しかしながら、トランジスタ、特に薄膜トランジスタ（ＴＦＴ）などは特性のばらつきが大きく、精密な検出が困難であった。また、微小な容量を検出することが困難であった。
【０００６】
そこで、本発明は、精密又は高感度に容量を検出する技術を提案することを課題とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明の電子回路の駆動方法は、トランジスタと第１の容量素子とを備えた電子回路の駆動方法であって、前記トランジスタの第１の端子と前記トランジスタの電流制御端子とを電気的に接続する第１のステップと、前記電流制御端子と前記第１の端子との電気的接続を切断する第２のステップと、前記第１の容量素子に電圧信号を供給することにより、前記電流制御端子に印加される電圧を変化させる第３のステップを含むことを特徴とする。
【０００８】
かかる方法により、トランジスタの閾値電圧等の特性のばらつきを補償するとともに、トランジスタの電流制御端子を所望の電圧値に設定することが可能となる。
【０００９】
前記第３のステップにおいて、前記電流制御端子に印加される電圧を変化する方法としては、例えば、容量カップリングを用いることができる。つまり、電圧信号を前記第１の容量素子の前記電流制御端子が接続されている電極の反対側の電極に供給することにより、前記電流制御端子の電圧を変化させることができる。
【００１０】
前記第３のステップにおいて、前記電圧信号は、電圧供給部から出力され、前記電圧信号の電圧値を調整することにより、前記第１の端子と前記トランジスタの第２の端子との間に流れる電流レベル又は電流量の利得を調整するようにすることが好ましい。これにより、センサ感度Ｓ／Ｎ比を適切な範囲に設定できる。
【００１１】
ここで、「電子回路」とは、例えば、センシングを行うための回路をいい、本実施形態において詳述するセンサセルなどがこれに該当する。また、「電圧信号供給手段」とは、電圧を供給するための手段をいい、利得を調整するためには、少なくとも２つの電圧レベルを出力できることが好ましい。もちろん、可変電圧源であってもよい。出力電圧レベルの異なる複数の電源出力を切換出力する手段をも含んでいることが好ましい。
【００１２】
また、「電流制御端子」とは、トランジスタの導通状態を制御するための端子をいい、電界効果トランジスタの場合には、ゲート端子がこれに該当する。また、「第１の端子」及び「第２の端子」とは３端子トランジスタにおける電流入力端子又は電流出力端子をいい、電界効果トランジスタの場合には、ソース端子又はドレイン端子に相当する。第１の端子、第２の端子がソース端子、ドレイン端子の何れに該当するかは、両者の相対的な電位差及びトランジスタの導電型によって決定される。例えば、Ｐ型トランジスタの場合、第１の端子及び第２の端子のうち高電位にある端子がソースとなり、Ｎ型トランジスタの場合、低電位にある端子がソースとなる。
【００１３】
また、ここで「容量素子」とは、２つの電極により構成されているものばかりではなく、物質や物体等と電極とにより容量を形成するものも含んでいる。第１の容量素子の印加電圧を容量カップリングを介して電流制御端子に印加できるため、トランジスタの電流増幅率を任意の範囲に調整でき、センサとしての感度あるいはＳ／Ｎ比を向上することができる。
【００１４】
好ましくは、前記電子回路は、一方の電極が前記電流制御端子に接続され、他方の電極が定電圧源に接続される第２の容量素子を含んでいてもよい。第２の容量素子の容量値を一定とすることで、参照キャパシタとして利用できる。
【００１５】
上記の電子回路を、前記第２の容量素子の一方の電極を前記電流制御端子に接続し、他方の電極を指や被検査体としてもよい。
【００１６】
好ましくは、前記第１のステップにおいて、前記第１の端子と前記第２の端子の間に電流を流すようにしてもよい。
【００１７】
上記の電子回路の駆動方法において、前記第１のステップにおいて、前記トランジスタの第１の端子と第２の端子間に電流を流すことによって、前記電流制御端子の電圧が前記トランジスタの閾値電圧が加味された電圧に設定される。
【００１８】
好ましくは、前記第１のステップにおいて、前記第１の端子と前記電流制御端子との間の電流経路上に設けられたスイッチング素子を開状態にすることで、前記第１の端子と前記電流制御端子とを接続する一方、前記第２のステップにおいて、前記スイッチング素子を開状態にすることで、前記第１の端子と前記電流制御端子とを電気的に分離する。前記第３のステップにおいて、容量カップリングを行う際は、特に前記第２のステップで前記電流制御端子を完全なフローティング状態としておくことが好ましい。
【００１９】
上記の電子回路の駆動方法において、第１の端子と電流制御端子間のスイッチング素子を介在させることで、両者の導通をスイッチング制御することが可能となる。
【００２０】
上記の電子回路の駆動方法において、前記第１の容量素子は、物質を担持することにより容量値が変化することが好ましい。かかる構成により、第１の容量素子の容量値を測定することで、物質の有無を検出できる。
【００２１】
好ましくは、前記第１の容量素子は、前記物質を担持するような受容体を含んで構成される。かかる構成により、物質と特異的に反応する受容体を第１の容量素子に固定することで、物質を高感度に検出できる。これにより、高感度なバイオチップあるいはバイオセンサを構築できる。
【００２２】
なお、ここで、「受容体」は、検出すべき物質に応じて適宜選択することができる。したがって、水素結合やインターカレーション等の相互作用を利用した分子認識作用を有するものや酵素や抗原あるいは抗体等の基質特異性のあるものが好ましく、容量素子の電極表面に固定されるものも好ましい。
【００２３】
上記の電子回路の駆動方法において、前記物質は有機化合物であってもよい。前記物質は、蛋白質或いは核酸であってもよい。
【００２４】
また、上記の電子回路の駆動方法において、前記第１の容量素子又は前記第２の容量素子は、前記第１の容量素子又は前記第２の容量素子の、前記電流制御端子に接続する電極と物体又は物質とを含むように構成してもよい。当該電極と容量を形成するように十分近接していることが好ましい。かかる構成により、例えば、指紋センサ等の物体の形状を検出するセンサとして利用できる。
【００２５】
本発明の第２の電子回路の駆動方法は、被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、前記少なくとも１つ容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタの前記電流制御端子とドレインとを電気的に接続することにより前記トランジスタの特性を補償し、前記電子回路を通過する電流の電流量を計測する際に、前記電流制御端子の電圧値に応じた電流レベルを有する電流を前記トランジスタに通過させることを特徴とする。
【００２６】
上記の電子回路の駆動方法において、前記電流レベルの調整は、前記電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことが好ましい。
【００２７】
或いは、電子回路の駆動方法において、前記電流レベルの調整を前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行ようにしてもよい。
【００２８】
本発明の第３の電子回路の駆動方法は、被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に第１の電流制御端子が接続された第１のトランジスタの前記第１の電流制御端子と前記第１のトランジスタの第１のドレインとを電気的に接続した状態を用いることにより、当該一つの容量検出用電極に第２の電流制御端子が接続された第２のトランジスタの特性を補償し、前記電子回路を通過する電流の電流量を計測する際に、前記第２の電流制御端子の電圧値に応じた電流レベルを有する電流を前記第２のトランジスタに通過させることを特徴とする。
【００２９】
上記の電子回路の駆動方法において、前記電流レベルの調整は、前記第２の電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記第２の電流制御端子の電圧値を設定することにより行うことが好ましい。或いは、電子回路の駆動方法において、前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記第２の電流制御端子の電圧値を設定することにより行うようにしてもよい。
【００３０】
本発明の第４の電子回路の駆動方法は、被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、前記電子回路を通過する電流の電流量を計測する際に、前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタに、前記電流制御端子の電圧値に応じた電流レベルを有する電流を通過させ、前記電流レベルの調整は、前記電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴としている。
【００３１】
本発明の第５の電子回路の駆動方法は、被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、前記電子回路を通過する電流の電流量を計測する際に、前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタに、前記電流制御端子の電圧値に応じた電流レベルを有する電流を通過させ、前記電流レベルの調整は、前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴とする。
【００３２】
本発明の第１の電子装置の駆動方法は、第１のトランジスタと前記第１のトランジスタの電流制御端子に接続された容量素子とを含む電子回路を備えた電子装置の駆動方法であって、前記第１のトランジスタの特性ばらつきを補償する補償ステップと、前記第１のトランジスタの導通状態を前記容量素子に蓄積された電荷に応じた導通状態に設定した状態で、前記第１のトランジスタの第１のソースと第１のドレインとの間に流れる電流量を計測する計測ステップと、 を含むことを特徴とする。
【００３３】
これにより、電流が通過するトランジスタの閾値電圧等の特性ばらつきを補償した上で電流検出を行うため、高精度に電流量を検出することができる。ここで、「電子装置」の例としては、例えば、センシングを行うための検出回路を備えた検出装置をいい、例えば、本実施形態において詳述するバイオセンサや指紋センサ等などがこれに該当する。
【００３４】
上記の電子装置の駆動方法において、前記補償ステップは前記第１のドレインと前記第１のトランジスタの第１の電流制御端子とを電気的に接続した状態で行うことが好ましい。
【００３５】
上記の電子装置の駆動方法において、前記補償ステップは、前記容量素子に第２の電流制御端子が接続された第２のトランジスタの第２のドレインと前記第２の電流制御端子とを電気的に接続した状態で行ってもよい。具体的には、例えば、後述する図１４に示したカレントミラー型回路の例が挙げられる。
【００３６】
上記の電子装置の駆動方法において、前記計測ステップを行う際、あるいは前記計測ステップを行う前に電圧信号を前記容量素子に供給し、容量カップリングにより前記第１の電流制御端子の電圧値を変化させることにより前記第１のソースと前記第１のドレインとの間に流れる電流量を調整することが好ましい。
【００３７】
本発明の第２の電子装置の駆動方法は、一方の電極がトランジスタの電流制御端子に接続し、他方の電極が電圧信号供給手段に接続する第１の容量素子を含む電子装置の駆動方法であって、前記トランジスタを通過する電流量を計測する計測ステップを含み、前記計測ステップを行う際、あるいは前記計測ステップを行う前に前記電圧信号供給手段から出力される出力電圧の電圧値を変化させることにより、前記電流制御端子の電圧値を変化さること、を特徴とする。これにより、トランジスタを通過する電流の利得を調整できるため、高感度な計測が可能となる。
【００３８】
上記の電子装置の駆動方法において、複数の出力電圧により、前記電流制御端子の電圧値を複数設定し、それぞれの条件で、前記電流量と、を計測することが好ましい。これにより、容量値を算出することが可能となる。より多くの出力電圧に対して前記トランジスタを通過する電流量を測定すれば、より精度良く、容量値を算出することが可能となる。
【００３９】
本発明の第１の電子装置は、容量素子を構成する電極のうち少なくとも１つの電極に、電流制御端子が接続されたトランジスタと、前記トランジスタを通過する電流の電流量を計測する電流検出回路と、前記トランジスタの特性ばらつきを補償する補償手段と、を備えたこと、を特徴とする。上記の電子装置は、トランジスタの閾値電圧等、利得係数等の特性のバラツキを補償する手段を備えているので、正確な電流量を検出することができる。
【００４０】
上記の電子装置において、前記容量素子を介して前記電流制御端子の電圧を調整するための電圧信号を出力する電圧信号供給手段を備えていることが好ましい。これにより、出力電流の利得を調整できるため、センサ感度やＳ／Ｎ比の良好な範囲を設定できる。
【００４１】
本発明の第２の電子装置は、容量素子を構成する電極のうち少なくとも１つの電極に、電流制御端子が接続されたトランジスタと、前記トランジスタを通過する電流の電流量を計測する電流検出回路と、前記容量素子を介して前記電流制御端子の電圧を調整するための電圧信号を出力する電圧信号供給手段と、を備えたこと、を特徴とする。これにより、出力電流の利得を調整できるため、センサ感度やＳ／Ｎ比の良好な範囲を設定できる。
【００４２】
上記の電子装置において、前記トランジスタの特性バラツキを補償する補償手段をさらに備えていることが好ましい。
【００４３】
上記の電子装置において、前記補償手段は、前記トランジスタを含む電子回路であってもよい。後述するように前記トランジスタのドレインと電流制御端子とを電気的に接続した状態で行ってもよいし、又は、前記トランジスタとミラーをなすトランジスタ、あるいは、同一の容量を構成する電極に、電流制御端子が接続されたトランジスタのドレインと当該電流制御端子を電気的に接続した状態で行ってもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明のバイオセンサの回路構成図である。
【図２】ＤＮＡハイブリダイゼーションを検出する反応ウェルの説明図である。
【図３】実施形態１におけるセンサセルの回路構成図である。
【図４】実施形態１におけるセンサセルの各種制御信号のタイミングチャートである。
【図５】センサセルの等価回路図である。
【図６】センサセルの等価回路図である。
【図７】センサセルの等価回路図である。
【図８】センサセルの等価回路図である。
【図９】実施形態２におけるセンサセルの回路構成図である。
【図１０】実施形態２におけるセンサセルの各種制御信号のタイミングチャートである。
【図１１】センサセルの等価回路図である。
【図１２】センサセルの等価回路図である。
【図１３】実施形態３におけるセンサセルの回路構成図である。
【図１４】実施形態４におけるセンサセルの回路構成図である。
【図１５】実施形態４におけるセンサセルの各種制御信号のタイミングチャートである。
【図１６】他の実施形態におけるセンサセルの回路構成図である。
【発明を実施するための形態】
【００４５】
以下、各図を参照して本実施の形態について説明する。
＜発明の実施の形態１＞
図１は本実施形態に係わるバイオセンサのブロック図である。同センサは、基板１１上に半導体製造プロセスを利用して形成された複数のセンサセル１０と、センサセル１０における生化学反応を電流レベルの変化量として検出するＸドライバ２０と、センサセル１０を構成するＦＥＴのスイッチング制御を行うＹドライバ３０とを備えて構成されている。センサセル１０は生化学反応に起因して容量が変化するキャパシタを含む容量型センサであり、基板１１上にてＮ行Ｍ列のマトリクス状に配置されることにより、マルチセンサアレイを構成している。Ｘドライバ２０からは各々のセル１０に接続するＭ本のデータ線Ｘ1，Ｘ2，…，ＸMが基板１１上に形成される一方、Ｙドライバ３０からは各々のセル１０に接続するＮ本の走査線Ｙ1，Ｙ2，…，ＹNが基板１１上に形成されている。各々のデータ線Ｘm（１≦ｍ≦Ｍ）は単位ドライバ２１によって制御されている。
【００４６】
図３は基板１１上において、ｎ行ｍ列（１≦ｎ≦Ｎ，１≦ｍ≦Ｍ）の位置に配置されているセンサセル１０と、当該センサセル１０に接続する単位ドライバ２１の回路構成図である。センサセル１０は生化学反応によって容量が変化するキャパシタＣｓと、スイッチングトランジスタＴｒ１〜Ｔｒ３と、キャパシタＣｓの容量変化を検出するセンシング用のトランジスタＴｒ４と、一定の容量値を保持する参照キャパシタＣｒとを含んで構成されている。走査線ＹNはサブ走査線Ｓ１〜Ｓ３から構成されている。単位ドライバ２１はデータ線Ｘmを介してセンサセル１０から出力される出力電流Ｉoutの値を検出する電流検出回路２２と、を備えて構成されている。
【００４７】
上記の構成において、サブ走査線Ｓ１〜Ｓ３の各々はスイッチングトランジスタＴｒ１〜Ｔｒ３のゲート端子に接続しており、Ｙドライバ３０から出力される信号のＨレベル／Ｌレベルに対応してスイッチングトランジスタＴｒ１〜Ｔｒ３のオン／オフ制御を行う。スイッチングトランジスタＴｒ１〜Ｔｒ３はｎチャンネル型ＦＥＴから構成されており、Ｈレベルの信号によりオン状態となる。スイッチングトランジスタＴｒ１はサブ走査線Ｓ１からの信号に対応して、可変電圧源Ｖatからの電圧をキャパシタＣｓに供給するためのスイッチング素子であり、その一端は可変電圧源Ｖatに接続される一方、他端はキャパシタＣｓに接続している。スイッチングトランジスタＴｒ２、Ｔｒ３はサブ走査線Ｓ２、Ｓ３からのＨレベルの信号によりオン状態となるスイッチング素子である。スイッチングトランジスタＴｒ２の一端はキャパシタＣｓ、参照電極Ｃｒ、及びトランジスタＴｒ４のゲート端子に接続される一方、その他端はスイッチングトランジスタＴｒ３のドレイン端子に接続されている。
【００４８】
スイッチングトランジスタＴｒ３はサブ走査線Ｓ３からのＨレベルの信号によりオン状態となり、トランジスタＴｒ４のチャネルを流れるドレイン電流を出力電流Ｉoutとしてデータ線Ｘm上に出力するためのスイッチング素子であり、その一端はトランジスタＴｒ４のドレイン端子に接続される一方、他端はデータ線Ｘm上を介して電流検出回路２２に接続している。トランジスタＴｒ４はｐチャンネル型ＦＥＴから構成され、そのソース端子は定電圧電源Ｖddに接続されている。また、トランジスタＴｒ４のゲート端子は参照キャパシタに接続されており、参照キャパシタＣｒのトランジスタＴｒ４のゲート端子に接続された電極と対向する電極には定電圧電源Ｖddに接続されている。定電圧電源Ｖddの出力電圧値はトランジスタＴｒ４をピンチオフ領域で動作させるために必要かつ十分なバイアス電圧に設定されている。トランジスタＴｒ４のゲート電圧は可変電圧源Ｖatから供給される電圧をキャパシタＣｓと参照キャパシタＣｒとで容量分割した値で定まるため、生化学反応に起因するキャパシタＣｓの容量変化はトランジスタＴｒ５の相互コンダクタンスの変化、つまり、ドレイン電流の変化として検出することができる。
【００４９】
図２はキャパシタＣｓの説明図である。同図に示すように、同キャパシタは反応ウェル４０内に形成された一対の電極４１，４２間の静電容量として構成されている。反応ウェル４０は基板１１を凹状にエッチング加工等することによりセンサセル１０毎に形成されたマイクロウェルであり、遺伝子解析に必要なＤＮＡ断片を含むサンプル溶液を所定量だけ充填できる容積が確保されている。サンプルとなるＤＮＡ断片としては、生物材料から抽出したＤＮＡ鎖を遺伝子分解酵素若しくは超音波処理で分解したもの、又は特定のＤＮＡ鎖からＰＣＲ（ポリメラーゼ連鎖反応）によって増幅させた一本鎖ＤＮＡ等を用いることができる。電極４２は金電極から構成されており、プローブ４３のＤＮＡ末端に導入されたチオール基との金−硫黄配位結合を介して結合している。オリゴヌクレオチドにチオール基を導入する手法は、Chemistry Letters 1805-1808 (1994)又はNucleic Acids Res.,13,4484(1985)にて詳細に開示さている。隣接するセンサセル１０内に固定されるプローブ４３の塩基配列はわずかに異なるように設定すれば、ハイブリダイゼーションを高精度に検出することができる。
【００５０】
プローブ４３となるＤＮＡ鎖としては、生体試料から抽出したＤＮＡ鎖を制限酵素で切断し、電気泳動により精製したＤＮＡ鎖、若しくは生化学的に合成したオリゴヌクレオチドなどを用いることができ、予め塩基配列を決定しておくことが望ましい。プローブ４３と相補的な塩基配列を有するサンプル溶液中のＤＮＡ鎖とプローブ４３とがハイブリダイズすると、一対の電極４１，４２間の誘電率が変化するため、これに伴いキャパシタＣｓの容量も変化する。上述したように、キャパシタＣｓの容量変化はトランジスタＴｒ５のドレイン電流の変化として検出できる。
【００５１】
図４はセンサセルを駆動するための各種信号のタイミングチャートである。同図において、ＴpはトランジスタＴｒ４の閾値電圧のばらつきを補償するための補償ステージ、Ｔsはセンサ出力を検出するためのセンシングステージである。補償ステージＴpは４つのサブステージＴp1〜Ｔp4から構成されている。サブステージＴp1においては、サブ走査線Ｓ１，Ｓ２をＬレベルに立ち下げた状態で、サブ走査線Ｓ３をＨレベルに立ち上げる。図５はこのときの等価回路図である。同図において、ゲート／ソース間の電圧Ｖgsは負にバイアスされるため、トランジスタＴｒ４はオン状態となる。
【００５２】
続いて、サブステージＴp2に移行し、サブ走査線Ｓ３をＨレベルに保持しつつ、サブ走査線Ｓ１、Ｓ２をＬレベルからＨレベルに立ち上げる。図６はこのときの等価回路図である。キャパシタＣｒの電圧Ｖr及びキャパシタＣｓの電圧Ｖsを同図に示す向きに定めると、Ｖr＝Ｖgs，Ｖs＝Ｖat−Ｖdd＋Ｖgsとなる。続いて、サブステージＴp3に移行し、サブ走査線Ｓ１，Ｓ２をＨレベルに保持しつつ、サブ走査線Ｓ３をＨレベルからＬレベルに立ち下げる。図７はこのときの回路図である。スイッチングトランジスタＴｒ３がオフになったことにより、トランジスタＴｒ４のチャネルを流れるドレイン電流は全てゲート端子側に回り込み、ゲート端子の電位を上昇させ、Ｖgsが閾値電圧Ｖthと等しくなった時点でトランジスタＴｒ４はオフとなる。このとき、Ｖr＝Ｖth，Ｖs＝Ｖat−Ｖdd＋Ｖthである。
【００５３】
続いて、サブステージＴp4に移行しサブ走査線Ｓ１をＨレベルに保持し、サブ走査線Ｓ３をＬレベルに保持しつつ、サブ走査線Ｓ２をＨレベルからＬレベルに立ち下げる。図８はこのときの等価回路図である。同図において、ＣgはトランジスタＴｒ４のゲート端子とシリコン基板との間に形成されるＭＯＳキャパシタを表している。Ｖbは同トランジスタのソース端子に対する基板バイアス電圧であり、Ｖb＝Ｖddの関係を満たしている。つまり、参照キャパシタＣｒとキャパシタＣgとは並列接続の関係にあり、その合成容量は（Ｃr＋Ｃg）である。また、サブ走査線Ｓ２の信号を立ち下げることによって、図中のＡ点を電気的に浮遊状態とした後、同信号の立ち下がりエッジよりもやや遅れて可変電圧源Ｖatの出力電圧をΔＶatだけ変化させると、容量カップリングによって、キャパシタＣｒの電圧Ｖrは下式のように変化する。
Ｖr＝−ＣsΔＶat／（Ｃs＋Ｃr＋Ｃg）−Ｖth …（１）
続いて、センシングステージＴsに移行し、サブ走査線Ｓ２の信号をＬレベルに保持しつつ、サブ走査線Ｓ１の信号をＨレベルからＬレベルに立ち下げ、サブ走査線Ｓ３の信号をＬレベルからＨレベルに立ち上げる。また、サブ走査線Ｓ３の信号の立ち上がりエッジよりもやや遅れて可変電圧源Ｖatの出力電圧をもとの電圧可Ｖatに戻す。このときの等価回路図は図５と同じであり、トランジスタＴｒ４のドレイン端子から電流検出回路２２に出力される出力電流Ｉoutの値は下式のように記述できることが知られている。
Ｉout＝α（Ｖgs−Ｖth）2 …（２）
ここで、α＝（ＷμＣox）／（２Ｌ）であり、Ｗはチャネル幅、Ｌはチャネル長、μは移動度、Ｃoxは単位面積当たりのゲート酸化膜容量である。Ｖr＝−Ｖgsであるから、（２）式においてＶgsを消去し、β＝Ｃs／（Ｃs＋Ｃr＋Ｃg）とすれば、下式が得られる。
Ｉout＝αβ2（ΔＶat）2 …（３）
（３）式に示すように、出力電流Ｉoutは閾値電圧Ｖthに関係なく、可変電圧源Ｖatの電圧変化量ΔＶatの２乗に比例する。つまり、トランジスタＴｒ４の閾値電圧Ｖthは参照キャパシタＣr及びキャパシタＣｓに記憶された電圧により補償され、同トランジスタのチャネルを流れる出力電流Ｉoutは閾値電圧Ｖthの大きさに関係なく決定されるため、トランジスタＴｒ４の特性のばらつきを補償することができる。さらに、出力電流Ｉoutの値を測定することにより、（３）式よりβの値を求めることができる。ここで、β＝Ｃs／（Ｃs＋Ｃr＋Ｃg）であるから、Ｃr及びＣgを既知とすれば、βの値からＣsの値を求めることができる。
【００５４】
また、上記の構成において、マトリクス状に配列された個々のセンサセル１０にわずかに異なる塩基配列を有するプローブＤＮＡを高密度にスポットし、個々の単位ドライバ２１からの出力信号をコンピュータ装置に取り込み、当該コンピュータ装置において前記出力信号を数値化してデータ解析することにより、遺伝子解析をリアルタイムに行うことができる。通常、ハイブリダイゼーションは塩基配列が完全に一致していなくても生じ得るため、ターゲットＤＮＡは複数のセンサセル１０にある程度の分布をもって相補結合する。ターゲットＤＮＡの塩基配列は、出力電流の変化量が一番大きいセンサセル１０に固定されているプローブＤＮＡとの相同性（遺伝的な類似性）が一番高いと予測できる。本実施形態のバイオセンサを利用した遺伝子解析技術は、遺伝子疾患の検査や、法医学的な鑑定などに応用できる。また、センサセル１０は容量型センサとして機能するため、反応ウェルでのＤＮＡハイブリダイゼーションを敏感に検出することができ、シグナル検出の即時性に優れている。
【００５５】
尚、上記の例ではＤＮＡ鎖のハイブリダイゼーションによるキャパシタＣｓの容量変化を測定する場合を例示したが、本発明はこれに限らず、例えば、抗原を受容体とすることで抗原抗体反応を検出したり、酵素を受容体とすることで酵素基質反応を検出することもできる。つまり、受容体の種類によって、酵素センサ、免疫センサ、微生物センサ、オルガネラセンサ、組織センサ、レセプタセンサなどに分類し、用途別に使い分けることができる。このように、バイオセンサの用途に応じて分子認識作用のある生体分子を受容体として適宜選択することにより、各種の生化学物質のセンシングを行うことができる。このようなバイオセンサは医療現場や個人で用いられるポイントオブケアデバイスや、ヘルスケアデバイスに応用することが可能である。
【００５６】
また、各々のセルアレイ１０について、トランジスタＴｒ４のゲート端子に接続するとともに、基板１１の表面に露出する電極を形成し、当該電極と被験者の指先との間の静電容量をキャパシタＣｓとしてその容量変化を求めれば、指紋センサとしても利用できる。また、トランジスタＴｒ１〜Ｔｒ５の全部又は一部について、ＦＥＴに替えてバイポーラトランジスタや、他のスイッチング素子で代用してもよい。
【００５７】
＜発明の実施の形態２＞
上記の第１の実施形態では、トランジスタの閾値電圧を補償することにより精度良く、電流量を検出する例について述べたが、トランジスタの閾値電圧のばらつきに加えて利得係数等のその他の特性のばらつきを補償するためには、参照電流を利用してトランジスタの特性のばらつきを補償することが好ましい。以下、具体的に述べる。
【００５８】
図９は第２の実施形態に係わるセンサセル１０の回路構成図である。センサセル１０はｎ行ｍ列（１≦ｎ≦Ｎ，１≦ｍ≦Ｍ）の位置に配置されているセルである。センサセル１０は生化学反応によって容量が変化するキャパシタＣｓと、スイッチングトランジスタＴｒ１〜Ｔｒ４と、キャパシタＣｓの容量変化を検出するセンシング用のトランジスタＴｒ５と、参照キャパシタＣｒとを含んで構成されている。データ線Ｘmはサブデータ線Ｄ１，Ｄ２から構成されており、走査線ＹNはサブ走査線Ｓ１〜Ｓ４から構成されている。単位ドライバ２１はサブデータ線Ｄ１に参照電流Ｉrefを供給する定電流電源２３と、サブデータ線Ｄ２を介してセンサセル１０から出力される出力電流Ｉoutの値を検出する電流検出回路２２とを備えて構成されている。
【００５９】
上記の構成において、サブ走査線Ｓ１〜Ｓ４の各々はスイッチングトランジスタＴｒ１〜Ｔｒ４のゲート電極に接続しており、Ｙドライバ３０から出力される信号のＨレベル／Ｌレベルに対応してスイッチングトランジスタＴｒ１〜Ｔｒ４のオン／オフ制御を行う。スイッチングトランジスタＴｒ１〜Ｔｒ４はｎチャンネル型ＦＥＴから構成されており、Ｈレベルの信号によりオン状態となる。スイッチングトランジスタＴｒ１はサブ走査線Ｓ１からの信号に対応して、可変電圧源Ｖatからの電圧をキャパシタＣｓに供給するためのスイッチング素子であり、そのドレイン端子は可変電圧源Ｖatに接続される一方、そのソース端子はキャパシタＣｓに接続している。スイッチングトランジスタＴｒ２、Ｔｒ４はサブ走査線Ｓ２、Ｓ４からのＨレベルの信号によりオン状態となり、サブデータ線Ｄ１を介して定電流電源２３から供給される参照電流Ｉrefの値に対応した電荷を参照キャパシタＣｒに蓄積するためのスイッチング素子である。スイッチングトランジスタＴｒ２のドレイン端子はキャパシタＣｓ、参照電極Ｃｒ、及びトランジスタＴｒ５のゲート端子に接続される一方、そのソース端子はスイッチングトランジスタＴｒ４及びＴｒ３のドレイン端子に接続されている。
【００６０】
スイッチングトランジスタＴｒ３はサブ走査線Ｓ３からのＨレベルの信号によりオン状態となり、トランジスタＴｒ５のチャネルを流れるドレイン電流を出力電流Ｉoutとしてサブデータ線Ｄ２上に出力するためのスイッチング素子であり、そのドレイン端子はトランジスタＴｒ５のドレイン端子に接続される一方、そのソース端子はサブデータ線Ｄ２を介して電流検出回路２２に接続している。トランジスタＴｒ５はｐチャンネル型ＦＥＴから構成され、そのソース端子は定電圧電源Ｖddに接続されている。また、トランジスタＴｒ５のゲート端子は参照キャパシタＣｒに接続されており、参照キャパシタＣｒのトランジスタＴｒ５のゲート端子に接続された電極と対向する電極は定電源Ｖddに接続している。
【００６１】
定電圧電源Ｖddの電圧値はトランジスタＴｒ５をピンチオフ領域で動作させるために必要かつ十分なバイアス電圧に設定されている。トランジスタＴｒ５のゲート電圧は可変電圧源Ｖatから供給される電圧をキャパシタＣｓと参照キャパシタＣｒとで容量分割した値で定まるため、生化学反応に起因するキャパシタＣｓの容量変化はトランジスタＴｒ５の相互コンダクタンスの変化、つまり、ドレイン電流の変化として検出することができる。
【００６２】
図１０はセンサセルを駆動するための各種信号のタイミングチャートである。センサセル１０における生化学反応を検出するための一連の手順は、トランジスタＴｒ５の閾値等の特性のばらつきを補償するための補償ステージＴpと、センシングの前準備段階におけるプレセンシングステージＴs1と、生化学反応によって生じたキャパシタＣｓの容量変化を電流変化として検出するセンシングステージＴs2とを含む。補償ステージＴpにおいては、サブ走査線Ｓ３の信号をＬレベルに設定する一方で、サブ走査線Ｓ１，Ｓ２，Ｓ４の信号をＨレベルに立ち上げる。これにより、スイッチングトランジスタＴｒ３はオフ状態になる一方、スイッチングトランジスタＴｒ１，Ｔｒ２，及びＴｒ４はオン状態となる。また、同ステージにおいて、定電流電源２３からはセンサセル１０に対して参照電流Ｉrefを供給する。このときのセンサセル１０における等価回路は図１１のようになる。同図において、トランジスタＴｒ５はオン状態となり、キャパシタＣｒとキャパシタＣｓには参照電流Ｉrefに応じた電圧が記憶される。この状態において、ゲート／ソース間の電圧Ｖgsと、ドレイン／ソース間の電圧Ｖdsは等しい。参照キャパシタＣｒに記憶される電圧をＶgsとすれば、キャパシタＣｓに記憶される電圧はＶat−Ｖdd＋Ｖgsとなる。
【００６３】
続いて、プレセンシングステージＴs1に移行する。同ステージにおいて、サブ走査線Ｓ１の信号をＨレベルに保持しつつ、サブ走査線Ｓ２，Ｓ４の信号をＨレベルからＬレベルに立ち下げ、サブ走査線Ｓ３の信号をＬレベルからＨレベルに立ち上げる。これにより、スイッチングトランジスタＴｒ３はオフ状態からオン状態に遷移する一方、スイッチングトランジスタＴｒ２，Ｔｒ４はオン状態からオフ状態へ遷移する。また、同ステージにおいて定電流電源２３からセンサセル１０に供給される参照電流Ｉrefは０に停止され、可変電圧源Ｖatの出力電圧は一定のまま保持される。このときのセンサセル１０における等価回路は図１２のようになる。同図において、補償ステージＴpにおいて参照キャパシタＣｒ及びキャパシタＣｓに記憶された電圧がトランジスタＴｒ５のゲート端子に印加され、Ｖgsが負にバイアスされることによって、トランジスタＴｒ５がオン状態となり、同トランジスタからドレイン電流が出力される。このときのドレイン電流の値は参照電流Ｉrefにほぼ等しい。従って、プレセンシング期間Ｔs1において得られる出力電流Ｉoutの値は参照電流Ｉrefに等しくなり、キャパシタＣｓの値に依存しない一定値となる。
【００６４】
続いて、センシングステージＴs2に移行する。可変電圧源Ｖatの電圧をΔＶatだけ変化させる一方で、サブ走査線Ｓ１〜Ｓ４に出力される各々の信号のオン／オフ状態を維持したままにする。可変電圧源Ｖatの電圧をΔＶatだけ変化させると、容量カップリングによりトランジスタＴｒ５のゲート電位が変化する。このときに同トランジスタのドレイン端子から出力される出力電流Ｉoutの値は（３）式と同じになる。従って、参照電流Ｉrefの値と出力電流Ｉoutの値とを比較すれば、ＤＮＡハイブリダイゼーションを検出できる。さらに、（３）式の値からβの値を求めれば、β＝Ｃs／（Ｃs＋Ｃr＋Ｃg）であるから、βの値からＣsの値を求めることができる。ように、キャパシタＣｓの値が極微小であったとしても、ΔＶatの値を適当な値に調整することで、出力電流Ｉoutの利得を適度な範囲に調整することができ、高精度なセンシングを可能にできる。
【００６５】
尚、プレセンシングステージＴs1は必ずしも必須ではなく、補償ステージＴp終了後、直ちにセンシングステージＴs2に移行してもよい。
【００６６】
＜発明の実施の形態３＞
図１３は第３実施形態におけるセンサセル１０の回路構成図である。同図において、トランジスタＴｒ５及びＴｒ６は各々のゲート電極同士及びソース電極同士が接続しており、カレントミラー回路を構成している。カレントミラー回路においては、ミラーをなす一対のトランジスタを流れる電流比は利得係数の比に等しい。このため、トランジスタＴｒ５及びＴｒ６のチャネル長、チャネル幅、ゲート酸化膜容量等のデバイスパラメータを適当に設計することで、両者の電流比をｋ：１とすることができる。図中、スイッチングトランジスタＴｒ１〜Ｔｒ４、キャパシタＣｓ、及び参照キャパシタＣｒの各々の動作は実施形態２と同じであり、詳細な説明は省略する。また、トランジスタＴｒ５及びＴｒ６はｐチャンネル型ＦＥＴである。
【００６７】
上記の構成において、補償ステージＴpにおけるセンサセル１０の等価回路は図１１と同じ構成になり、プレセンシングステージＴs1及びセンシングステージＴs2におけるセンサセル１０の等価回路は図１２と同じ構成になる（但し、本実施形態においては、図１２に記載のトランジスタＴｒ５をトランジスタＴｒ６に置き換えた構成となる。）。ここで、ｋ＞１となるようにトランジスタＴｒ５及びＴｒ６の利得係数を設定すれば、補償期間におけるトランジスタＴｒ５による参照キャパシタＣｒへの電荷の蓄積を高速に行うことができ、補償期間を短縮することができる。つまり、高精度なセンシングを高速に行うことが可能となる。これとは逆にｋ＜１とすれば、トランジスタＴｒ６から出力される出力電流Ｉoutの値を増幅できるため、キャパシタＣｓの高感度検出が可能となる。
【００６８】
＜発明の実施の形態４＞
これまで、トランジスタの特性ばらつきの補償を行う実施形態について述べたが、トランジスタの特性ばらつきが無視できるような測定、あるいは、トランジスタの特性ばらつきが十分小さい場合は、図１４に示したような回路を用いることができる。以下、具体的に述べる。
【００６９】
センサセル１０は、スイッチングトランジスタＴｒ１及びＴｒ２と、センシング用のトランジスタＴｒ３と、ＤＮＡハイブリダイズに起因して容量値が変化するキャパシタＣｓと、一定の容量値を有する参照キャパシタＣｒとを備えて構成されている。一方、単位ドライバ２１は、電流検出回路２２と電圧源２４とを備えて構成されている。トランジスタＴｒ３のソース端子には同トランジスタがピンチオフ領域で動作するために必要かつ十分な電圧が定電圧源Ｖddから供給されている。
【００７０】
参照キャパシタＣｒはトランジスタＴｒ３のゲート端子とソース端子間に介在しているが、トランジスタＴｒ３のＭＯＳキャパシタ容量が十分な大きさである場合には、参照キャパシタＣｒは必ずしも必須ではない。キャパシタＣｓの一方の電極は、複数の出力端子、すなわち、低電圧出力端子Ｌと高電圧出力端子Ｈとの間で切り換え接続可能であり、他方の電極はトランジスタＴｒ３のゲート端子及びトランジスタＴｒ１のドレイン端子に接続している。スイッチングトランジスタＴｒ１は電圧源２４からの電圧信号をキャパシタＣｓと参照キャパシタＣｒとの各々に書き込むためのスイッチング素子であり、スイッチングトランジスタＴｒ２はトランジスタＴｒ３の出力電流を電流検出回路２２に出力するためのスイッチング素子である。
【００７１】
図１５はセンサセル１０を駆動するための各種信号のタイミングチャートである。同図において、ＴDは参照キャパシタＣｒ及びキャパシタＣｓに所定の信号を書き込むための信号書き込みステージ、ＴsはキャパシタＣｓの容量を検出するためのセンシングステージである。信号書き込みステージＴDにおいて、サブ走査線Ｓ１，Ｓ２の信号をＨレベルに立ち上げる一方、キャパシタＣｓを高電圧出力端子Ｈに接続し、電圧源２４からの出力電圧ＶintをキャパシタＣｓ及び参照キャパシタＣｒに印加する。これにより、参照キャパシタＣｒ及びキャパシタＣｓには所定の電圧が書き込まれ、トランジスタＴｒ３のチャネルにはゲート電位に対応したドレイン電流が出力される。
【００７２】
続いて、センシングステージＴsに移行し、サブ走査線Ｓ１の信号のＨレベルからＬレベルに立ち下げ、トランジスタＴｒ１をオンからオフに遷移させる一方、電圧源２４の出力を停止する。さらに、キャパシタＣｓを低電圧出力端子Ｌに接続することによって、トランジスタＴｒ３のゲート電位を下げる。このときのゲート電位の変化量ΔＶgsは、高電圧出力端子Ｈと低電圧出力端子Ｌとの電位差をΔＶdifとし、トランジスタＴｒ３のＭＯＳキャパシタ容量を無視すれば、容量分割により、ΔＶgsは下式のようになる。
ΔＶgs＝ＣsΔＶdif／（Ｃs＋Ｃr） …（４）
トランジスタＴｒ３がピンチオフ領域で動作する場合には、ドレイン電流とゲート電位とは１対１の関係にあるため、トランジスタＴｒ３の出力電流を測定すすることにより、（４）式からキャパシタＣｓの容量値を求めることができる。このように、本実施形態によれば、トランジスタのゲート電位を容量カップリングにより調整することで、センサの検出感度を高めることができるとともに、回路構成を比較的簡単にすることができるため、低コストでバイオチップを作製することができる。
【００７３】
上述の実施形態において、上記の容量素子やキャパシタを圧電素子としてもよい。この場合、例えば、容量素子を構成する２つの電極の間に圧電薄膜を形成すればよい。圧電素子を用いれば、例えば、物体の形状や指紋等の認識装置として利用できる。上述の実施形態において、参照キャパシタＣｒと測定用容量素子Ｃｓとの接続関係を逆にしてもよい。つまり、参照キャパシタＣｒを介して電流の利得を調整してもよい。さらに、図１６に示したように、被検査体５０と容量検出用電極５１との間に測定用容量素子Ｃｓを構成してもよい。例えば、指紋認識などに用いる場合、被検査体５０は指先ということになる。このような場合、参照キャパシタＣｒを介して、電流の利得を調整することが望ましい。
【００７４】
＜発明の効果＞
本発明によれば、可変電圧源の電圧変化量を基に出力電流レベルの利得を調整できるため、微量な生化学反応を高精度に検出することができる。つまり、可変電圧を所望の電圧に調整することで、センサの検出感度を好適な範囲に設定できるため、感度調整が可能となる。また、本発明によれば、ＦＥＴの閾値電圧のばらつきを補償することができるため、センサセル毎にばらつきのない高精度なセンシングを可能にできる。
【符号の説明】
【００７５】
１０…センサセル １１…アレイ基板 ２０…Ｘドライバ ２１…単一ドライバ ２２…電流検出回路 ２３…定電流源 ２４…電圧源 ３０…Ｙドライバ ４０…反応ウェル ４１，４２…電極 ４３…プローブ
【特許請求の範囲】
【請求項１】
トランジスタと第１の容量素子とを備えた電子回路の駆動方法であって、
前記トランジスタの第１の端子と前記トランジスタの電流制御端子とを電気的に接続する第１のステップと、
前記電流制御端子と前記第１の端子との電気的接続を切断する第２のステップと、
前記第１の容量素子に電圧信号を供給することにより、前記電流制御端子に印加される電圧を変化させる第３のステップを含む、電子回路の駆動方法。
【請求項２】
前記第３のステップにおいて、前記電圧信号の電圧値を調整することにより、前記第１の端子と前記トランジスタの第２の端子との間に流れる電流レベル又は電流量の利得を調整する、請求項１に記載の電子回路の駆動方法。
【請求項３】
前記第１の容量素子は、物質を担持することにより容量値が変化する、請求項１又は請求項２に記載の電子回路の駆動方法。
【請求項４】
前記第１の容量素子は、前記物質を担持する受容体を含んで構成される、請求項３に記載の電子回路の駆動方法。
【請求項５】
前記物質は蛋白質或いは核酸である、請求項３又は請求項４に記載の電子回路の駆動方法。
【請求項６】
前記第１の容量素子又は前記第２の容量素子は、前記第１の容量素子又は前記第２の容量素子の、前記電流制御端子に接続する電極と物体又は物質とから構成される、請求項３に記載の電子回路の駆動方法。
【請求項７】
被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、
前記少なくとも１つ容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタの前記電流制御端子とドレインとを電気的に接続することにより前記トランジスタの特性を補償し、
前記電子回路を通過する電流の電流量を計測する際に、前記電流制御端子の電圧値に応じた電流レベルを有する電流を前記トランジスタに通過させることを特徴とする、電子回路の駆動方法。
【請求項８】
請求項７に記載の電子回路の駆動方法において、
前記電流レベルの調整は、前記電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項９】
請求項７に記載の電子回路の駆動方法において、
前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項１０】
被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、
前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に第１の電流制御端子が接続された第１のトランジスタの前記第１の電流制御端子と前記第１のトランジスタの第１のドレインとを電気的に接続した状態を用いることにより、当該一つの容量検出用電極に第２の電流制御端子が接続された第２のトランジスタの特性を補償し、
前記電子回路を通過する電流の電流量を計測する際に、前記第２の電流制御端子の電圧値に応じた電流レベルを有する電流を前記第２のトランジスタに通過させることを特徴とする、電子回路の駆動方法。
【請求項１１】
請求項１０に記載の電子回路の駆動方法において、
前記電流レベルの調整は、前記第２の電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記第２の電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項１２】
請求項１０に記載の電子回路の駆動方法において、
前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記第２の電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項１３】
被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、
前記電子回路を通過する電流の電流量を計測する際に、前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタに、前記電流制御端子の電圧値に応じた電流レベルを有する電流を通過させ、
前記電流レベルの調整は、前記電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項１４】
被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、
前記電子回路を通過する電流の電流量を計測する際に、前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタに、前記電流制御端子の電圧値に応じた電流レベルを有する電流を通過させ、前記電流レベルの調整は、前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項１５】
第１のトランジスタと前記第１のトランジスタの電流制御端子に接続された容量素子とを含む電子回路を備えた電子装置の駆動方法であって、
前記第１のトランジスタの特性ばらつきを補償する補償ステップと、
前記第１のトランジスタの第１のソースと第１のドレインとの間に流れる電流量を計測する計測ステップを含む、電子装置の駆動方法。
【請求項１６】
請求項１５に記載の電子装置の駆動方法において、
前記補償ステップは前記第１のドレインと前記第１のトランジスタの第１の電流制御端子とを電気的に接続した状態で行うことを特徴とする、電子装置の駆動方法。
【請求項１７】
請求項１５に記載の電子装置の駆動方法において、
前記補償ステップは、前記容量素子に第２の電流制御端子が接続された第２のトランジスタの第２のドレインと前記第２の電流制御端子とを電気的に接続した状態で行うことを特徴とする、電子装置の駆動方法。
【請求項１８】
請求項１５乃至１７のいずれかに記載の電子装置の駆動方法において、
前記計測ステップを行う際に、あるいは前記計測ステップを行う前に電圧信号を前記容量素子に供給し、容量カップリングにより前記第１の電流制御端子の電圧値を変化させることにより前記第１のソースと前記第１のドレインとの間に流れる電流量の調整することを特徴とする、電子装置の駆動方法。
【請求項１９】
一方の電極がトランジスタの電流制御端子に接続し、他方の電極が電圧信号供給手段に接続する第１の容量素子を含む電子装置の駆動方法であって、
前記トランジスタを通過する電流量を計測する計測ステップを含み、
前記計測ステップを行う際、あるいは前記計測ステップを行う前に前記電圧信号供給手段から出力される出力電圧の電圧値を変化させることにより、前記電流制御端子の電圧値を変化させることを特徴とする、電子装置の駆動方法。
【請求項２０】
請求項１９に記載の電子装置の駆動方法において、
異なる電圧値を有する複数の出力電圧を出力して前記複数の出力電圧のそれぞれに対して、前記計測ステップを行うことを特徴とする、電子装置の駆動方法。
【請求項２１】
容量素子を構成する電極のうち少なくとも１つの電極に、電流制御端子が接続されたトランジスタと、
前記トランジスタを通過する電流の電流量を計測する電流検出回路と、
前記トランジスタの特性ばらつきを補償する補償手段を備えたことを特徴とする、電子装置。
【請求項２２】
容量素子を構成する電極のうち少なくとも１つの電極に、電流制御端子が接続されたトランジスタと、
前記トランジスタを通過する電流の電流量を計測する電流検出回路と、
前記容量素子を介して前記電流制御端子の電圧を調整するための電圧信号を出力する電圧信号供給手段を備えたことを特徴とする、電子装置。
【請求項２３】
請求項２１に記載の電子装置において、
前記容量素子を介して前記電流制御端子の電圧を調整するための電圧信号を出力する電圧信号供給手段を備えたことを特徴とする、電子装置。
【請求項２４】
請求項２２に記載の電子装置において、
前記トランジスタの特性ばらつきを補償する補償手段をさらに備えたことを特徴とする、電子装置。
【請求項１】
トランジスタと第１の容量素子とを備えた電子回路の駆動方法であって、
前記トランジスタの第１の端子と前記トランジスタの電流制御端子とを電気的に接続する第１のステップと、
前記電流制御端子と前記第１の端子との電気的接続を切断する第２のステップと、
前記第１の容量素子に電圧信号を供給することにより、前記電流制御端子に印加される電圧を変化させる第３のステップを含む、電子回路の駆動方法。
【請求項２】
前記第３のステップにおいて、前記電圧信号の電圧値を調整することにより、前記第１の端子と前記トランジスタの第２の端子との間に流れる電流レベル又は電流量の利得を調整する、請求項１に記載の電子回路の駆動方法。
【請求項３】
前記第１の容量素子は、物質を担持することにより容量値が変化する、請求項１又は請求項２に記載の電子回路の駆動方法。
【請求項４】
前記第１の容量素子は、前記物質を担持する受容体を含んで構成される、請求項３に記載の電子回路の駆動方法。
【請求項５】
前記物質は蛋白質或いは核酸である、請求項３又は請求項４に記載の電子回路の駆動方法。
【請求項６】
前記第１の容量素子又は前記第２の容量素子は、前記第１の容量素子又は前記第２の容量素子の、前記電流制御端子に接続する電極と物体又は物質とから構成される、請求項３に記載の電子回路の駆動方法。
【請求項７】
被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、
前記少なくとも１つ容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタの前記電流制御端子とドレインとを電気的に接続することにより前記トランジスタの特性を補償し、
前記電子回路を通過する電流の電流量を計測する際に、前記電流制御端子の電圧値に応じた電流レベルを有する電流を前記トランジスタに通過させることを特徴とする、電子回路の駆動方法。
【請求項８】
請求項７に記載の電子回路の駆動方法において、
前記電流レベルの調整は、前記電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項９】
請求項７に記載の電子回路の駆動方法において、
前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項１０】
被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、
前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に第１の電流制御端子が接続された第１のトランジスタの前記第１の電流制御端子と前記第１のトランジスタの第１のドレインとを電気的に接続した状態を用いることにより、当該一つの容量検出用電極に第２の電流制御端子が接続された第２のトランジスタの特性を補償し、
前記電子回路を通過する電流の電流量を計測する際に、前記第２の電流制御端子の電圧値に応じた電流レベルを有する電流を前記第２のトランジスタに通過させることを特徴とする、電子回路の駆動方法。
【請求項１１】
請求項１０に記載の電子回路の駆動方法において、
前記電流レベルの調整は、前記第２の電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記第２の電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項１２】
請求項１０に記載の電子回路の駆動方法において、
前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記第２の電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項１３】
被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、
前記電子回路を通過する電流の電流量を計測する際に、前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタに、前記電流制御端子の電圧値に応じた電流レベルを有する電流を通過させ、
前記電流レベルの調整は、前記電流制御端子に接続された参照用容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項１４】
被検査体と少なくとも１つの容量検出用電極との間に生ずる容量を検出するための電子回路の駆動方法であって、
前記電子回路を通過する電流の電流量を計測する際に、前記少なくとも１つの容量検出用電極のうち一つの容量検出用電極に電流制御端子が接続されたトランジスタに、前記電流制御端子の電圧値に応じた電流レベルを有する電流を通過させ、前記電流レベルの調整は、前記被検査体と前記少なくとも１つの容量検出用電極とにより構成される容量素子を介した容量カップリングにより前記電流制御端子の電圧値を設定することにより行うことを特徴とする、電子回路の駆動方法。
【請求項１５】
第１のトランジスタと前記第１のトランジスタの電流制御端子に接続された容量素子とを含む電子回路を備えた電子装置の駆動方法であって、
前記第１のトランジスタの特性ばらつきを補償する補償ステップと、
前記第１のトランジスタの第１のソースと第１のドレインとの間に流れる電流量を計測する計測ステップを含む、電子装置の駆動方法。
【請求項１６】
請求項１５に記載の電子装置の駆動方法において、
前記補償ステップは前記第１のドレインと前記第１のトランジスタの第１の電流制御端子とを電気的に接続した状態で行うことを特徴とする、電子装置の駆動方法。
【請求項１７】
請求項１５に記載の電子装置の駆動方法において、
前記補償ステップは、前記容量素子に第２の電流制御端子が接続された第２のトランジスタの第２のドレインと前記第２の電流制御端子とを電気的に接続した状態で行うことを特徴とする、電子装置の駆動方法。
【請求項１８】
請求項１５乃至１７のいずれかに記載の電子装置の駆動方法において、
前記計測ステップを行う際に、あるいは前記計測ステップを行う前に電圧信号を前記容量素子に供給し、容量カップリングにより前記第１の電流制御端子の電圧値を変化させることにより前記第１のソースと前記第１のドレインとの間に流れる電流量の調整することを特徴とする、電子装置の駆動方法。
【請求項１９】
一方の電極がトランジスタの電流制御端子に接続し、他方の電極が電圧信号供給手段に接続する第１の容量素子を含む電子装置の駆動方法であって、
前記トランジスタを通過する電流量を計測する計測ステップを含み、
前記計測ステップを行う際、あるいは前記計測ステップを行う前に前記電圧信号供給手段から出力される出力電圧の電圧値を変化させることにより、前記電流制御端子の電圧値を変化させることを特徴とする、電子装置の駆動方法。
【請求項２０】
請求項１９に記載の電子装置の駆動方法において、
異なる電圧値を有する複数の出力電圧を出力して前記複数の出力電圧のそれぞれに対して、前記計測ステップを行うことを特徴とする、電子装置の駆動方法。
【請求項２１】
容量素子を構成する電極のうち少なくとも１つの電極に、電流制御端子が接続されたトランジスタと、
前記トランジスタを通過する電流の電流量を計測する電流検出回路と、
前記トランジスタの特性ばらつきを補償する補償手段を備えたことを特徴とする、電子装置。
【請求項２２】
容量素子を構成する電極のうち少なくとも１つの電極に、電流制御端子が接続されたトランジスタと、
前記トランジスタを通過する電流の電流量を計測する電流検出回路と、
前記容量素子を介して前記電流制御端子の電圧を調整するための電圧信号を出力する電圧信号供給手段を備えたことを特徴とする、電子装置。
【請求項２３】
請求項２１に記載の電子装置において、
前記容量素子を介して前記電流制御端子の電圧を調整するための電圧信号を出力する電圧信号供給手段を備えたことを特徴とする、電子装置。
【請求項２４】
請求項２２に記載の電子装置において、
前記トランジスタの特性ばらつきを補償する補償手段をさらに備えたことを特徴とする、電子装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００９−１３５９６７（Ｐ２００９−１３５９６７Ａ）
【公開日】平成２１年６月１８日（２００９．６．１８）
【国際特許分類】
【出願番号】特願２００９−５４８３０（Ｐ２００９−５４８３０）
【出願日】平成２１年３月９日（２００９．３．９）
【分割の表示】特願２００３−１０７９３６（Ｐ２００３−１０７９３６）の分割
【原出願日】平成１５年４月１１日（２００３．４．１１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年６月１８日（２００９．６．１８）
【国際特許分類】
【出願日】平成２１年３月９日（２００９．３．９）
【分割の表示】特願２００３−１０７９３６（Ｐ２００３−１０７９３６）の分割
【原出願日】平成１５年４月１１日（２００３．４．１１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]