電子部品
【課題】所望のフィルタ性能を確保しつつ、小型化且つ低背化され、低コストで製造可能な電子部品を提供する。
【解決手段】電子部品１００は、磁性セラミック材料からなる基板１１と、基板１１の一方の主面に形成されたコイル導体を含む薄膜素子層１２と、薄膜素子層１２の主面にめっきにより形成された肉厚なバンプ電極１３ａ〜１３ｄと、バンプ電極１３ａ〜１３ｄの形成位置を除いた薄膜素子層１２の主面に形成された絶縁体層１４とを備えている。各バンプ電極１３ａ〜１３ｄはいずれも、絶縁体層１４の主面に露出する第１の露出面と、絶縁体層１４の端面に露出する第２の露出面を有しており、第１及び第３のバンプ電極１３ａ，１３ｃの第１の露出面の面積は、第２及び第４のバンプ電極１３ｂ，１３ｄの第１の露出面の面積よりも大きい。
【解決手段】電子部品１００は、磁性セラミック材料からなる基板１１と、基板１１の一方の主面に形成されたコイル導体を含む薄膜素子層１２と、薄膜素子層１２の主面にめっきにより形成された肉厚なバンプ電極１３ａ〜１３ｄと、バンプ電極１３ａ〜１３ｄの形成位置を除いた薄膜素子層１２の主面に形成された絶縁体層１４とを備えている。各バンプ電極１３ａ〜１３ｄはいずれも、絶縁体層１４の主面に露出する第１の露出面と、絶縁体層１４の端面に露出する第２の露出面を有しており、第１及び第３のバンプ電極１３ａ，１３ｃの第１の露出面の面積は、第２及び第４のバンプ電極１３ｂ，１３ｄの第１の露出面の面積よりも大きい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品に関し、特に、コイル導体を内蔵する薄膜コモンモードフィルタの構造に関するものである。
【背景技術】
【０００２】
近年、高速な信号伝送インターフェースとしてＵＳＢ２．０規格やＩＥＥＥ１３９４規格が広く普及し、パーソナルコンピュータやデジタルカメラなど数多くのデジタル機器に用いられている。これらのインターフェースでは一対の信号線を用いて差動信号（ディファレンシャル信号）を伝送する差動伝送方式が採用されており、従来のシングルエンド伝送方式よりも高速な信号伝送が実現されている。
【０００３】
高速差動伝送路上のノイズを除去するためのフィルタにはコモンモードフィルタが広く使用されている。コモンモードフィルタは、一対の信号線を伝わる信号の差動成分に対するインピーダンスが低く、同相成分（コモンモードノイズ）に対するインピーダンスが高いという特性を有している。そのため、一対の信号線上にコモンモードフィルタを挿入することにより、ディファレンシャルモード信号を実質的に減衰させることなくコモンモードノイズを遮断することができる。
【０００４】
図１６は、従来の表面実装型コモンモードフィルタの構造の一例を示す略分解斜視図である。
【０００５】
図１６に示すように、従来のコモンモードフィルタ１は、互いに磁気結合された一対のスパイラル導体５，６を含む薄膜コイル層２と、薄膜コイル層２の上下に設けられたフェライトからなる磁性基板３ａ，３ｂとを備えている。薄膜コイル層２は、順に積層された第１〜第４の絶縁層２ａ〜２ｄと、第１の絶縁層２ａの表面に形成された第１のスパイラル導体５と、第２の絶縁層２ｂの表面に形成された第２のスパイラル導体６と、第３の絶縁層２ｃの表面に形成された第１及び第２の引き出し導体８ａ，８ｂとを備えている。
【０００６】
第１のスパイラル導体５の内周端５ａは第２及び第３の絶縁層２ｂ，２ｃを貫通するコンタクトホール導体９ａ及び第１の引き出し導体８ａを介して第１の外部端子電極７ａに接続されており、第２のスパイラル導体６の内周端６ａは第３の絶縁層２ｃを貫通するコンタクトホール導体９ｂ及び第２の引き出し導体８ｂを介して第３の外部端子電極７ｃに接続されている。また、第１及び第２のスパイラル導体５，６の外周端５ｂ，６ｂはそれぞれ外部端子電極７ｂ，７ｄにそれぞれ接続されている。外部端子電極７ａ〜７ｄは磁性基板３ａ，３ｂの側面及び上下面に形成されている。通常、外部端子電極７ａ〜７ｄは磁性基板３ａ，３ｂの表面へのスパッタリング法やめっき法により形成される。
【０００７】
第１〜第４の絶縁層２ａ〜２ｄの中央領域であって第１及び第２のスパイラル導体５，６の内側には、第１〜第４の絶縁層２ａ〜２ｄを貫通する開口２ｈが設けられており、開口２ｈの内部には、磁路を形成するための磁性コア４が形成されている。
【０００８】
特許文献１には、コモンモードフィルタの端子電極構造が開示されている。このコモンモードフィルタの端子電極は、部品の表面にＡｇを含む導電性ペーストを塗布し、或いはスパッタリング法や蒸着法等でＡｇ膜を形成した後、このＡｇ膜上に湿式電解めっき処理を行って、Ｎｉの金属膜をさらに形成している。
【０００９】
また、特許文献２には、シリコン基板上に絶縁層、コイル導体を含むコイル層、コイル導体に電気的に接続された外部電極を薄膜形成技術で順次形成し、全体として直方体状の外形を有するコモンモードチョークコイルが開示されている。このコモンモードチョークコイルにおいて、外部電極は絶縁層の上面（実装面）に広がって形成されている。また、内部電極端子は、複数の導電層が積層された多層構造の電極として構成されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特表ＷＯ２００６／０７３０２９号公報
【特許文献２】特開２００７−５３２５４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図１６に示した従来のコモンモードフィルタ１は、薄膜コイル層２を２つの磁性基板３ａ，３ｂで挟み込んだ構造であるため、コモンモードフィルタの磁気特性が高く、高周波特性に優れるだけでなく、機械的強度も高いという特長を有している。しかしながら、この従来のコモンモードフィルタの構造は、上下にフェライトからなる磁性基板３ａ，３ｂを使用しており、フェライト基板はあまり薄くすると割れやすいことから薄型化が困難であり、さらに２つの磁性基板３ａ，３ｂを重ねることで肉厚となり、低背化されたチップ部品として提供することが難しかった。また、高価な磁性材料を多量に使用するため製造コストが高く、使用用途によってはフィルタ性能が過剰スペックであるという問題もある。
【００１２】
また、従来のコモンモードフィルタ１は、個々のチップ部品の表面に４つの微小な外部端子電極７ａ〜７ｄをスパッタリング法等で形成するものであるため、外部端子電極７ａ〜７ｄを高精度に形成することが非常に難しいという問題がある。また、４つの外部端子電極が同一の形状及び大きさを有しているため、どの外部端子電極がスパイラル導体の内周端側或いは外周端側に接続されているのかを判別することができない。さらに、特許文献２に記載のコモンモードチョークコイルでは、何層にも重ねた導体層によって内部電極端子を形成しているため、不良電極が形成される確率が高く、また電極形成のための工数の増加により製造コストが増加するという問題がある。
【００１３】
したがって、本発明の目的は、所望のフィルタ性能を確保しつつ小型化且つ低背化され、低コストで製造可能な電子部品を提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明による電子部品は、基板と、前記基板上に設けられた薄膜素子層と、前記薄膜素子層の表面に設けられた第１及び第２のバンプ電極と、前記第１のバンプ電極と前記第２のバンプ電極との間に設けられた絶縁体層とを備え、前記薄膜素子層は、平面コイルパターンである第１のスパイラル導体を含み、前記第１のバンプ電極は、前記第１のスパイラル導体の内周端に接続されており、前記第２のバンプ電極は、前記第１のスパイラル導体の外周端に接続されており、前記第１及び第２のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面と、前記絶縁体層の端面に露出する第２の露出面とを有し、前記第１のバンプ電極の前記第１の露出面と前記第２のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることを特徴とする。
【００１５】
本発明によれば、一方の基板が省略された薄型な電子部品を低コストで提供することができる。また、外部端子電極として二次元の高精度な寸法管理が可能なバンプ電極を用いているので従来よりも高精度に電極を形成できる。また、バンプ電極の周囲に絶縁体層が設けられているので、バンプ電極を補強することができ、バンプ電極の剥離等を防止することができる。また、バンプ電極の一部がスパイラル導体と平面視にて重なることから、電子部品の小型化を図ることができる。さらに、本発明によれば、どのバンプ電極がスパイラル導体の内周端側或いは外周端側に接続されているのかを判別することができ、バンプ電極パターンから電子部品の実装の方向性を容易に把握することができる。ここで絶縁体層の主面とは、基板、薄膜素子層、絶縁体層を含む電子部品の積層方向に垂直な面であり、将来の実装面に当たる。また、絶縁体層の端面とは、積層方向に平行な４つ面であり、絶縁体層の厚さに対応する。
【００１６】
本発明において、前記第１のバンプ電極の前記第１の露出面の面積は、前記第２のバンプ電極の前記第１の露出面の面積よりも大きいことが好ましい。この構成によれば、この構成によれば、第１のバンプ電極から第１のスパイラル導体の内周端までの距離を短くすることができ、両者の電気的な接続をとるための引き出し導体の長さを短くし、或いは引き出し導体自体を省略することも可能となる。
【００１７】
本発明において、前記薄膜素子層は、前記第１のスパイラル導体を覆う絶縁層と、前記絶縁層を貫通して前記第１のスパイラル導体の前記内周端と前記第１のバンプ電極とを電気的に接続する第１のコンタクトホール導体をさらに含み、前記第１のバンプ電極は、前記絶縁層上において前記第１のコンタクトホール導体を覆うように設けられていることが好ましい。この構成によれば、両者を接続する引き出し導体を省略することができる。
【００１８】
本発明による電子部品は、前記第１及び第２のバンプ電極と共に前記薄膜素子層の表面に設けられ、前記第１のバンプ電極と一体的に形成された第１の引き出し導体をさらに備え、前記薄膜素子層は、前記第１のスパイラル導体を覆う絶縁層と、前記絶縁層を貫通して前記第１のスパイラル導体の前記内周端と前記第１の引き出し導体の一端とを電気的に接続する第１のコンタクトホール導体をさらに含み、前記第１のバンプ電極は、前記第１の引き出し導体を介して前記第１のコンタクトホール導体に接続されていることが好ましい。
【００１９】
この構成によれば、薄膜素子層内に第１の引き出し導体を形成する必要がないため、従来薄膜素子層内に第１の引き出し導体を形成する場合に必要とされていた専用の絶縁層を省略することができ、より薄型な電子部品を提供することができる。また、コモンモードフィルタとしては、絶縁層が一層省略されることで、例えば複合フェライトからなる絶縁体層と薄膜素子層との距離が近づくので、コモンモードインピーダンスを大きくすることができる。さらに、絶縁層及び独立した引き出し導体が省略されることにより材料費及び工数が削減されるので、低コストで製造可能なコイル部品を提供することが可能となる。さらに、薄膜素子層に従来形成されていた一部の引き出し導体用の端子電極パターンも不要となり、この端子電極パターンを削除することができるので、コイル配置領域を大きくすることができる。したがって、スパイラル導体の線幅を広げることにより直流抵抗Ｒｄｃを低下させることができる。また、スパイラル導体のターン数を増やすことでコモンモードインピーダンスＺｃを大きくすることができる。
【００２０】
本発明による電子部品は、前記第１のスパイラル導体の前記内周端及び前記外周端のいずれか一方に電気的に接続された回路素子パターンをさらに備えることが好ましい。この構成によれば、回路素子の付加に伴い回路が非対称となって電子部品の実装の方向性が生じるが、第１のバンプ電極の形状及び大きさが第２のバンプ電極と異なるので、実装の方向性を容易に把握することができる。また、その方向性の視認は電子部品の実装面一面にて可能なことから、実装の自動化への対応が容易である。
【００２１】
本発明による電子部品は、前記薄膜素子層の表面に設けられた第３及び第４のバンプ電極と、前記薄膜素子層は、前記第１のスパイラル導体と磁気結合する平面コイルパターンからなる第２のスパイラル導体をさらに含み、前記絶縁体層は、前記第１乃至第４のバンプ電極間に設けられ、前記第３のバンプ電極は、前記第２のスパイラル導体の内周端に接続されており、前記第４のバンプ電極は、前記第２のスパイラル導体の外周端に接続されており、前記第３及び第４のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面と、前記絶縁体層の端面に露出する第２の露出面とを有し、前記第３のバンプ電極の前記第１の露出面と前記第４のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることが好ましい。この場合において、前記第１のバンプ電極の前記第１の露出面と前記第３のバンプ電極の前記第１の露出面の形状及び大きさが同じであり、前記第２のバンプ電極の前記第１の露出面と前記第４のバンプ電極の前記第１の露出面の形状及び大きさが同じであることが好ましい。
【００２２】
この構成によれば、上記のような作用効果を奏するコモンモードフィルタを提供することができる。コモンモードフィルタに対しては小型化の要求が強い反面、４端子構造であるため、個々の外部端子電極の面積は非常に小さくならざるを得ない。しかし、外部端子電極をバンプ電極として形成した場合には、高い寸法精度で形成できるので、隣り合う端子電極間の絶縁を確実に取ることができる。さらに本発明によれば、コモンモードフィルタにおいて実装の方向性を容易に把握することができる。
【００２３】
また、本発明による電子部品は、基板と、前記基板上に設けられた薄膜素子層と、前記薄膜素子層の表面に設けられた第１及び第２のバンプ電極と、前記第１のバンプ電極と前記第２のバンプ電極との間に設けられた絶縁体層とを備え、前記薄膜素子層は、互いに接続された第１及び第２の素子を含み、前記第１のバンプ電極は、前記第１の素子に接続されており、前記第２のバンプ電極は、前記第２の素子に接続されており、前記第１及び第２のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面を有し、前記第１のバンプ電極の前記第１の露出面と前記第２のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることを特徴とする。
【００２４】
本発明によれば、一方の基板が省略された薄型な電子部品を低コストで提供することができる。また、外部端子電極として二次元の高精度な寸法管理が可能なバンプ電極を用いているので従来よりも高精度に電極を形成できる。また、バンプ電極の周囲に絶縁体層が設けられているので、バンプ電極を補強することができ、バンプ電極の剥離等を防止することができる。さらに、本発明によれば、電気的特性が異なる第１及び第２の素子によって薄膜素子層内の回路が非対称性を有している場合でも、バンプ電極が第１の素子及び第２の素子のどちら側に接続されているのかを容易に判別することができ、バンプ電極パターンから電子部品の実装の方向性を容易に把握することができる。
【００２５】
本発明において、前記第１及び第２のバンプ電極は共に、前記絶縁体層の端面に露出する第２の露出面をさらに有することが好ましい。この構成によれば、第２の露出面を半田フィレットの形成面として使用することができる。
【００２６】
本発明において、前記第１の素子は、平面コイルパターンからなる第１のスパイラル導体であり、前記第１のバンプ電極は、前記第１のスパイラル導体の内周端側に接続されており、前記第２のバンプ電極は、前記第２のスパイラル導体の外周端側に接続されていることが好ましい。この構成によれば、電子部品をコイル部品として提供することができる。
【発明の効果】
【００２７】
本発明によれば、所望のフィルタ性能を確保しつつ小型化且つ低背化され、低コストで製造可能な電子部品を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の第１の実施の形態による電子部品１００の概観構造を示す略斜視図であり、実装面が上向きの状態を示している。
【図２】図２は、電子部品１００の層構造を詳細に示す略分解斜視図である。
【図３】図３は、薄膜素子層１２内のスパイラル導体パターンとバンプ電極１３ａ〜１３ｄとの位置関係を示す略平面図である。
【図４】図４は、スパイラル導体パターンの変形例を示す略平面図である。
【図５】図５は、電子部品１００の製造方法を示すフローチャートである。
【図６】図６は、多数の電子部品１００が形成された磁性ウェハーの構成を示す略平面図である。
【図７】図７は、電子部品１００のバンプ電極及び引き出し導体の形成工程を説明するための略断面図である。
【図８】図８は、本発明の第２の実施の形態による電子部品２００の層構造を示す略分解斜視図である。
【図９】図９は、電子部品２００のバンプ電極及び引き出し導体の構造を示す略断面図である。
【図１０】図１０は、電子部品２００のバンプ電極及び引き出し導体の形成工程を説明するための略断面図である。
【図１１】図１１は、本発明の第３の実施の形態による電子部品３００の層構造を示す略分解斜視図である。
【図１２】図１２は、薄膜素子層１２内のスパイラル導体パターンとバンプ電極１３ａ〜１３ｄとの位置関係を示す略平面図である。
【図１３】図１３は、本発明の第４の実施の形態による電子部品４００の層構造を示す略分解斜視図である。
【図１４】図１４は、本発明の第５の実施の形態による電子部品４００の層構造を示す略分解斜視図である。
【図１５】図１５は、電子部品５００の等価回路図及びその変形例である。
【図１６】図１６は、従来の表面実装型コモンモードフィルタの構造の一例を示す略分解斜視図である。
【発明を実施するための形態】
【００２９】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００３０】
図１は、本発明の第１の実施の形態による電子部品１００の概観構造を示す略斜視図であり、実装面が上向きの状態を示している。
【００３１】
図１に示すように、本実施形態による電子部品１００はコモンモードフィルタであって、基板１１と、基板１１の一方の主面（上面）に設けられたコモンモードフィルタ素子を含む薄膜素子層１２と、薄膜素子層１２の主面（上面）に設けられた第１〜第４のバンプ電極１３ａ〜１３ｄと、バンプ電極１３ａ〜１３ｄの形成位置を除いた薄膜素子層１２の主面に設けられた絶縁体層１４とを備えている。
【００３２】
電子部品１００は略直方体状の表面実装型チップ部品であり、第１〜第４のバンプ電極１３ａ〜１３ｄは、基板１１、薄膜素子層１２及び絶縁体層１４からなる積層体の外周面にも露出するように形成されている。このうち、第１及び第３のバンプ電極１３ａ，１３ｃは積層体の長手方向と平行な第１の側面１０ａから露出しており、第２及び第４のバンプ電極１３ｂ，１３ｄは第１の側面１０ａと対向する第２の側面１０ｂから露出している。なお、実装時には上下反転し、バンプ電極１３ａ〜１３ｄ側を下向きにして使用されるものである。ここで、絶縁体層１４の主面から露出する第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは、第２及び第４のバンプ電極１３ｂ，１３ｄと異なっており、特に、第２及び第４のバンプ電極１３ｂ，１３ｄよりも第１及び第３のバンプ電極１３ａ，１３ｃのほうが大きい。第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは同じであり、第２及び第４のバンプ電極１３ｂ，１３ｄの平面形状及び大きさは同じである。バンプ電極１３ａ〜１３ｄは後述するように、めっき処理により形成された厚膜めっき電極であり、Ｃｕ，Ａｇ，Ａｕ等が使用可能であるが、Ｃｕが好ましく用いられる。
【００３３】
基板１１は、電子部品１００の機械的強度を確保すると共に、コモンモードフィルタの閉磁路としての役割を果たすものである。基板１１の材料としては例えば焼結フェライト等の磁性セラミック材料を用いることができる。特に限定されるものではないが、チップサイズが１．０×１．２５×０．６（ｍｍ）であるとき、基板１１の厚さは０．３５〜０．４ｍｍ程度とすることができる。
【００３４】
薄膜素子層１２は、基板１１と絶縁体層１４との間に設けられたコモンモードフィルタ素子を含む層である。詳細は後述するが、薄膜素子層１２は絶縁層と導体パターンとを交互に積層して形成された多層構造を有している。このように、本実施形態による電子部品１００はいわゆる薄膜タイプのコイル部品であって、磁性コアに導線を巻回した構造を有する巻線タイプのコイル部品とは区別されるものである。
【００３５】
絶縁体層１４は、電子部品１００の実装面（底面）を構成する層であり、基板１１と共に薄膜素子層１２を保護すると共に、電子部品１００の閉磁路としての役割を果たすものである。ただし、絶縁体層１４の機械的強度は基板１１よりも小さいため、強度面では補助的な役割を果たす程度である。絶縁体層１４としては、フェライト粉を含有するエポキシ樹脂（複合フェライト）を用いることができる。特に限定されるものではないが、チップサイズが１．０×１．２５×０．６（ｍｍ）であるとき、絶縁体層１４の厚さは０．０８〜０．１ｍｍ程度とすることができる。
【００３６】
図２は、電子部品１００の層構造を詳細に示す略分解斜視図である。
【００３７】
図２に示すように、薄膜素子層１２は、基板１１側から絶縁体層１４側に向かって順に積層された第１〜第３の絶縁層１５ａ〜１５ｃと、第１の絶縁層１５ａ上に形成された第１のスパイラル導体１６及び端子電極２４ａ，２４ｂと、第２の絶縁層１５ｂ上に形成された第２のスパイラル導体１７及び端子電極２４ａ，２４ｂと、第３の絶縁層１５ｃとを備えている。絶縁層の数は、従来技術である図１６に比べて一層少ない。
【００３８】
第１〜第３の絶縁層１５ａ〜１５ｃは、異なる層に設けられたスパイラル導体パターン間を絶縁すると共に、スパイラル導体パターンが形成される平面の平坦性を確保する役割を果たす。特に、第１の絶縁層１５ａは、基板１１の表面の凹凸を吸収し、スパイラル導体パターンの加工精度を高める役割を果たす。絶縁層１５ａ〜１５ｃの材料としては、電気的及び磁気的な絶縁性に優れ、加工の容易な樹脂を用いることが好ましく、特に限定されるものではないが、ポリイミド樹脂やエポキシ樹脂を用いることができる。
【００３９】
第１のスパイラル導体１６の内周端１６ａは、第２及び第３の絶縁層１５ｂ，１５ｃを貫通する第１のコンタクトホール導体１８を介して、第１の引き出し導体２０及び第１のバンプ電極１３ａに接続されている。また、第１のスパイラル導体１６の外周端１６ｂは第１の端子電極２４ａに接続されている。
【００４０】
第２のスパイラル導体１７の内周端１７ａは、第３の絶縁層１５ｃを貫通する第２のコンタクトホール導体１９を介して、第２の引き出し導体２１及び第３のバンプ電極１３ｃに接続されている。また、第２のスパイラル導体１７の外周端１７ｂは第２の端子電極２４ｂに接続されている。
【００４１】
本実施形態において、第１及び第２のスパイラル導体１６，１７の内周端１６ａ，１７ａと接続される端子電極は第１〜第３の絶縁層１５ａ〜１５ｃ上に設けられていない。これは上記のように、第１及び第２のスパイラル導体１６，１７の内周端１６ａ，１７ａが第１〜第３の絶縁層１５ａ〜１５ｃの端面を経由することなく、第１及び第２のコンタクトホール導体１８，１９を経由して第１及び第３のバンプ電極１３ａ，１３ｃにそれぞれ接続されることによるものである。端子電極を第１〜第３の絶縁層１５ａ〜１５ｃの片側（図１の側面１０ｂ側）にのみ形成した場合、反対側（図１の側面１０ａ側）には端子電極パターンのない余白スペースができるので、コイル配置領域を大きくすることができる。したがって、スパイラル導体１６，１７の線幅を広げることにより直流抵抗Ｒｄｃを低下させることができる。また、スパイラル導体１６，１７のターン数を増やすことでコモンモードインピーダンスＺｃを大きくすることができる。
【００４２】
第１及び第２のスパイラル導体１６，１７は共に同一の平面形状を有しており、しかも平面視で同じ位置に設けられている。第１及び第２のスパイラル導体１６，１７は完全に重なり合っていることから、両者の間には強い磁気結合が生じている。以上の構成により、薄膜素子層１２内の導体パターンはコモンモードフィルタを構成している。
【００４３】
第１及び第２のスパイラル導体１６，１７の外形は共に円形スパイラルである。円形スパイラル導体は高周波での減衰が少ないため、高周波用インダクタンスとして好ましく用いることができる。なお、本実施形態によるスパイラル導体１６，１７は長円であるが、真円であってもよく、楕円であってもよい。また、略矩形とすることもできる。以上の導体パターンはスパッタリング法やめっき法を用いて、パターニングされて形成されるものであり、Ｃｕ，Ａｇ，Ａｕ等が使用可能であるが、Ｃｕが好ましく用いられる。
【００４４】
第１〜第３の絶縁層１５ａ〜１５ｃの中央領域であって第１及び第２のスパイラル導体１６，１７の内側には、第１〜第３の絶縁層１５ａ〜１５ｃを貫通する開口２５が設けられており、開口２５の内部には、磁路を形成するための磁性コア２６が形成されている。磁性コア２６の材料としては、絶縁体層１４と同一の材料である磁性粉含有樹脂（複合フェライト）を用いることが好ましい。
【００４５】
薄膜素子層１２の表層を構成する絶縁層１５ｃ上には第１〜第４のバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１がそれぞれ設けられている。第２のバンプ電極１３ｂは端子電極２４ａに接続され、第４のバンプ電極１３ｄは端子電極２４ｂに接続されている。なお、本明細書において「バンプ電極」とは、フリップチップボンダーを用いてＣｕ，Ａｕ等の金属ボールを熱圧着することにより形成されるものとは異なり、めっき処理により形成された厚膜めっき電極を意味する。バンプ電極の厚さは、絶縁体層１４の厚さと同等かそれ以上であり、０．０８〜０．１ｍｍ程度とすることができる。すなわち、バンプ電極１３ａ〜１３ｄの厚さは薄膜素子層１２内の導体パターンよりも厚く、特に、薄膜素子層１２内のスパイラル導体パターンの５倍以上の厚さを有している。
【００４６】
本実施形態において、第１及び第２の引き出し導体２０，２１は、第１〜第４のバンプ電極１３ａ〜１３ｄと共に薄膜素子層１２の第３の絶縁層１５ｃの表面に形成されている。第１の引き出し導体２０は第１のバンプ電極１３ａと同一層において一体的に設けられており、第２の引き出し導体２１は第３のバンプ電極１３ｃと同一層において一体的に設けられている。したがって、図１６に示した従来のコイル部品において設けられていた第１及び第２の引き出し導体８ａ，８ｂを形成するための専用の絶縁層２ｄを一層省略することができ、より薄型なコイル部品を低コストで提供することができる。
【００４７】
第１〜第４のバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１が形成された第３の絶縁層１５ｃ上には絶縁体層１４が形成されている。絶縁体層１４はバンプ電極１３ａ〜１３ｄの周囲を埋めるように設けられている。第１及び第２の引き出し導体２０，２１の高さはバンプ電極１３ａ，１３ｃよりも低いので、絶縁体層１４の下に埋まってしまい表面に露出しない。したがって、見栄えの良い端子電極パターンを提供することができる。なお、引き出し導体２０，２１の高さをバンプ電極１３ａ〜１３ｄと同じにしてもよく、その場合には引き出し導体２０，２１もバンプ電極１３ａ〜１３ｄと共に露出するが、このような構成であってもバンプ電極間がショートすることはなく、実用上の問題はない。
【００４８】
各バンプ電極１３ａ〜１３ｄは、絶縁体層１４の主面側に露出する第１の露出面（主面・上面）と、絶縁体層１４の端面（外周面）側に露出する第２の露出面（端面・側面）を有している。特に、各バンプ電極１３ａ〜１３ｄの第２の露出面は実装時において半田フィレットの形成面として機能する。絶縁体層１４の主面から露出する第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは、第２及び第４のバンプ電極１３ｂ，１３ｄと異なっており、特に、第２及び第４のバンプ電極１３ｂ，１３ｄよりも第１及び第３のバンプ電極１３ａ，１３ｃのほうが大きい。第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは同じであり、第２及び第４のバンプ電極１３ｂ，１３ｄの平面形状及び大きさは同じである。そのため、実装の方向性を視認可能な端子電極パターンを提供することができる。
【００４９】
図３は、薄膜素子層１２内のスパイラル導体１６，１７のパターンとバンプ電極１３ａ〜１３ｄとの位置関係を示す略平面図である。
【００５０】
図３に示すように、第１及び第２のスパイラル導体１６，１７は共に内周端から外周端に向かって反時計回りの平面スパイラルであり、平面視にて完全に重なり合っているので、両者の間には強い磁気結合が生じている。また、本実施形態においては、第１〜第４のバンプ電極１３ａ〜１３ｄの一部がスパイラル導体１６，１７と重なっている。プリント基板への半田実装を確実にするためには、バンプ電極１３ａ〜１３ｄの実装面側の面積をある程度確保しなければならないが、バンプ電極１３ａ〜１３ｄがスパイラル導体１６，１７と重なるように配置した場合には、チップ面積を大きくすることなく電極面積を確保することができる。もちろん、バンプ電極１３ａ〜１３ｄがスパイラル導体１６，１７と重ならないように構成することも可能であるが、その場合にはチップ部品が大型化することになる。
【００５１】
また図示のように、絶縁体層１４と接するバンプ電極１３ａ〜１３ｄの側面１３ｅは、エッジのない曲面形状であることが好ましい。詳細は後述するが、絶縁体層１４は、バンプ電極１３を形成した後、複合フェライトのペーストを流し込むことにより形成されるが、このときバンプ電極１３ａ〜１３ｄの側面１３ｅにエッジの効いたコーナー部があるとバンプ電極の周囲にペーストが完全に充填されず、気泡を含む状態となりやすい。しかし、バンプ電極１３ａ〜１３ｄの側面が曲面である場合には、流動性のある樹脂が隅々まで行き渡るので、気泡を含まない緻密な絶縁体層１４を形成することができる。しかも、絶縁体層１４とバンプ電極１３ａ〜１３ｄとの密着性が高まるので、バンプ電極１３ａ〜１３ｄに対する補強性を高めることができる。
【００５２】
本実施形態において、第１及び第３のバンプ電極１３ａ，１３ｃのY方向の長さは、第２及び第４のバンプ電極１３ｂ，１３ｄよりも長い。第１及び第３のバンプ電極１３ａ，１３ｃは、引き出し導体２０，２１を介してコンタクトホール導体１８，１９にそれぞれ接続されているが、コンタクトホール導体１８，１９からバンプ電極１３ａ，１３ｃまでの距離が短いので、引き出し導体２０，２１の長さは非常に短い。なお、コンタクトホール導体１８，１９の上方に突出する導体部分は引き出し導体２０，２１に含まれる。このように、スパイラル導体１６，１７の内周端１６ａ，１７ａ側に接続される第１及び第３のバンプ電極１３ａ，１３ｃとスパイラル導体１６，１７の外周端１６ｂ，１７ｂ側に接続される第２及び第４のバンプ電極１３ｂ，１３ｄとが互いに異なる形状及び大きさを有するので、電子部品１００の向きを容易に把握することができる。
【００５３】
図４は、スパイラル導体パターンの変形例を示す略平面図である。
【００５４】
図４に示すように、このスパイラル導体１６，１７は幅Ｗの分だけＹ方向のループサイズが拡がっていることを特徴としている。またこれに伴い、磁性コア２６の面積も大きくなっている。一方、バンプ電極１３ａ，１３ｃの側面１３ｅの曲率を大きくすることで磁性コア２６との接触を回避している。上記のように、第１及び第２のスパイラル導体１６，１７の内周端１６ａ，１７ａと接続される端子電極を省略した場合には、端子電極２４ａ，２４ｂと反対側の領域に余白スペースができるので、本実施形態のようにスパイラル導体のループサイズを大きくすることができ、磁性コア２６の断面積も大きくすることができる。したがって、コモンモードインピーダンスＺｃを大きくすることができる。
【００５５】
以上説明したように、本実施形態による電子部品１００は、薄膜素子層１２の片側にのみ基板１１が設けられ、反対側の基板が省略され、その代わりに絶縁体層１４が設けられているので、薄型なチップ部品を低コストで提供することができる。また、絶縁体層１４と同等な肉厚を有するバンプ電極１３ａ〜１３ｄを設けたことにより、チップ部品の側面や上下面に外部電極面を形成する工程を省略することができ、外部電極を容易且つ高精度に形成することができる。
【００５６】
また、本実施形態による電子部品１００は、絶縁体層１４の表面に露出する第１及び第３のバンプ電極１３ａ，１３ｃが第２及び第４のバンプ電極１３ｂ，１３ｄよりも大きいので、実装の方向性を視認可能な端子電極パターンを提供することができる。
【００５７】
さらに、本実施形態による電子部品１００は、引き出し導体２０，２１がバンプ電極１３ａ〜１３ｄと共に薄膜素子層１２の表面に形成されており、第１の引き出し導体２０が第１のバンプ電極１３ａと同一層において一体的に設けられており、第２の引き出し導体２１が第３のバンプ電極１３ｃと同一層において一体的に設けられているので、引き出し導体２０，２１を形成するための専用の絶縁層を省略することができ、より薄型なコイル部品を提供することができる。また、薄膜素子層１２内において第１及び第２の引き出し導体２０，２１を形成する場合に必要となる絶縁層が省略されることで絶縁体層１４と薄膜素子層１２との距離が近づくので、コモンモードインピーダンスを大きくすることができる。さらに、専用の絶縁層及び独立した引き出し導体が省略されることにより材料費及び工数が削減されるので、低コストで製造可能な電子部品を提供することが可能となる。
【００５８】
次に、電子部品１００の製造方法について詳細に説明する。
【００５９】
図５は、電子部品１００の製造方法を示すフローチャートである。また、図６は、多数の電子部品１００が形成された磁性ウェハーの構成を示す略平面図である。さらに図７は、バンプ電極１３ａ、１３ｃ及び引き出し導体２０，２１の形成工程を説明するための略断面図である。
【００６０】
図５及び図６に示すように、電子部品１００の製造では、一枚の大きな磁性基板（磁性ウェハー）上に多数のコモンモードフィルタ素子（コイル導体パターン）を形成した後、各素子を個別に切断することにより多数のチップ部品を製造する量産プロセスが実施される。そのため、まず磁性ウェハーを用意し、（ステップＳ１１）、磁性ウェハーの表面に多数のコモンモードフィルタ素子がレイアウトされた薄膜素子層１２を形成する（ステップＳ１２）。
【００６１】
薄膜素子層１２はいわゆる薄膜工法によって形成される。ここで、薄膜工法とは、感光性樹脂を塗布し、これを露光及び現像して絶縁層を形成した後、絶縁層の表面に導体パターンを形成する工程を繰り返すことにより、絶縁層及び導体層が交互に形成された多層膜を形成する方法である。以下、薄膜素子層１２の形成工程について詳細に説明する。
【００６２】
薄膜素子層１２の形成では、まず絶縁層１５ａを形成した後、絶縁層１５ａ上に第１のスパイラル導体１６及び端子電極２４ａ，２４ｂを形成する。次に、絶縁層１５ａ上に絶縁層１５ｂを形成した後、絶縁層１５ｂ上に第２のスパイラル導体１７及び端子電極２４ａ，２４ｂを形成し、さらに絶縁層１５ｂ上に絶縁層１５ｃを形成する（図２参照）。
【００６３】
ここで、各絶縁層１５ａ〜１５ｃは、下地面に感光性樹脂をスピンコートし、これを露光及び現像することにより形成することができる。特に、第２の絶縁層１５ｂには開口２５、コンタクトホール導体１８を形成するための貫通孔、及び端子電極２４ａ，２４ｂに対応する開口が形成され、第３の絶縁層１５ｃには開口２５、コンタクトホール導体１８，１９を形成するための貫通孔、及び端子電極２４ａ，２４ｂに対応する開口が形成される。導体パターンの材料としてはＣｕ等を用いることができ、蒸着法又はスパッタリング法により導体層を形成した後、その上にパターニングされたレジスト層を形成し、そこに電解めっきを施し、レジスト層等を除去することにより形成することができる。
【００６４】
次に、薄膜素子層１２の表層である絶縁層１５ｃ上にバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１を形成する（ステップＳ１３）。バンプ電極１３ａ〜１３ｄの形成方法は、まず図７（ａ）に示すように、絶縁層１５ｃの全面に下地導電膜３１をスパッタリング法により形成する。下地導電膜３１の材料としてはＣｕ等を用いることができる。その後、図７（ｂ）に示すように、ドライフィルムを貼り付け、露光及び現像することにより、バンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１を形成すべき位置にあるドライフィルムを選択的に除去してドライフィルム層３２を形成し、下地導電膜３１を露出させる。
【００６５】
次に図７（ｃ）に示すように、電解めっきを行い、下地導電膜３１の露出部分を成長させることにより、肉厚なバンプ電極１３ａ〜１３ｄを形成する。このとき、コンタクトホール導体１８，１９を形成するための貫通孔の内部がめっき材料で埋められ、これによりコンタクトホール導体１８，１９が形成される。また、端子電極２４ａ，２４ｂを形成するための開口の内部もめっき材料で埋められ、これにより端子電極２４ａ，２４ｂが形成される。さらに、第１及び第２の引き出し導体２０，２１もめっき成長するが、バンプ電極１３ａ〜１３ｄに比べてめっき成長面の線幅が狭いため、めっき成長が不完全となり、その高さはバンプ電極１３ａ〜１３ｄよりも低くなる。第１及び第２の引き出し導体２０，２１の高さはその位置により多少異なり、バンプ電極に近づくほど高くなるが、平均的にはバンプ電極の３〜５割程度である。なお、めっき条件を調整することで引き出し導体２０，２１の高さをバンプ電極１３ａ〜１３ｄに意図的に近づけることは可能であるが、本実施形態においてそのような制御は不要である。
【００６６】
その後、図７（ｄ）に示すように、ドライフィルム層３２を除去し、全面をエッチングして不要な下地導電膜３１を除去することにより、略柱状のバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１が完成する。このとき、図６に示すように、略柱状のバンプ電極１３は、図示のＹ方向に隣接する２つのチップ部品に共通の電極として形成される。バンプ電極１３は後述のダイシングによって２分割され、これにより各素子に対応する個別のバンプ電極１３ａ〜１３ｄが形成される。
【００６７】
次に、図７（ｅ）に示すように、バンプ電極１３が形成された磁性ウェハー上に複合フェライトのペーストを充填し、硬化させて、絶縁体層１４を形成する（ステップＳ１４）。このとき、絶縁体層１４を確実に形成するため多量のペーストが充填され、これによりバンプ電極１３ａ〜１３ｄ及び引き出し導体２０，２１は絶縁体層１４内に埋没した状態となる。そのため、バンプ電極１３ａ〜１３ｄの上面が露出するまで絶縁体層１４を研磨して所定の厚さにすると共に表面を平滑化する（ステップＳ１５）。さらに、磁性ウェハーについても所定の厚さとなるように研磨する（ステップＳ１６）。
【００６８】
絶縁体層１４の研磨によってバンプ電極１３ａ〜１３ｄは露出するが、上記のように第１及び第２の引き出し導体２０，２１の高さはバンプ電極１３ａ〜１３ｄよりも低いので、図７（ｅ）に示すように、絶縁体層１４の表面に露出せずその内部に埋設したままである。このように、本実施形態においてはバンプ電極１３ａ〜１３ｄのみが絶縁体層１４の表面に露出するので、従来と同様の見栄えの良い端子電極パターンを提供することができる。
【００６９】
その後、磁性ウェハーのダイシングによって各コモンモードフィルタ素子を個片化（チップ化）し、図２に示すチップ部品を作製する（ステップＳ１７）。このとき、図６に示すように、Ｘ方向に延びる切断ラインＣ１及びＹ方向に延びる切断ラインＣ２のうち、切断ラインＣ１はバンプ電極１３の中央を通過し、得られたバンプ電極１３ａ〜１３ｄの切断面は、電子部品１００の側面に露出することになる。バンプ電極１３ａ〜１３ｄの側面は実装時において半田フィレットの形成面となるので、半田実装時の固着強度を高めることができる。
【００７０】
次に、チップ部品のバレル研磨を行ってエッジを除去した後（ステップＳ１８）、電気めっきを行い（ステップＳ１９）、薄膜素子層１２の側面１０ｂ側に露出する端子電極２４ａ，２４ｂとバンプ電極１３ｂ、１３ｄとが完全に一体化された平滑な電極面を形成し、これにより図１に示すバンプ電極１３ａ〜１３ｄが完成する。このように、チップ部品の外表面をバレル研磨することによりチップ欠け等の破損が生じにくい電子部品を製造することができる。また、チップ部品の外周面に露出するバンプ電極１３ａ〜１３ｄの表面をめっき処理するため、バンプ電極１３ａ〜１３ｄの表面を平滑面とすることができる。
【００７１】
以上説明したように、本実施形態による電子部品１００の製造方法は、従来において使用していた上下の基板の一方を省略し、その代わりに絶縁体層１４を形成することから、電子部品を簡易且つ低コストで製造することができる。また、バンプ電極１３ａ〜１３ｄの周囲に絶縁体層１４を形成しているので、バンプ電極１３ａ〜１３ｄを補強することができ、バンプ電極１３ａ〜１３ｄの剥離等を防止することができる。また、本実施形態による電子部品１００の製造方法は、バンプ電極１３ａ〜１３ｄをめっきにより形成しているので、例えばスパッタリング法で形成する場合よりも加工精度の高く安定した外部端子電極を提供することができる。さらに、本実施形態による電子部品１００の製造方法は、引き出し導体２０，２１とバンプ電極１３ａ〜１３ｄの両方を同一平面上に１回の電解めっき処理で形成するので、工数の低減及び低コスト化を図ることができる。そして、絶縁体層１４の主面から露出する第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは、第２及び第４のバンプ電極１３ｂ，１３ｄと異なっており、特に、第２及び第４のバンプ電極１３ｂ，１３ｄよりも第１及び第３のバンプ電極１３ａ，１３ｃのほうが大きい。第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは同じであり、第２及び第４のバンプ電極１３ｂ，１３ｄの平面形状及び大きさは同じである。そのため、実装の方向性を視認可能な端子電極パターンを提供することができる。
【００７２】
図８は、本発明の第２の実施の形態による電子部品２００の層構造を示す略分解斜視図である。また、図９は、バンプ電極及び引き出し導体の構造を示す略断面図である。
【００７３】
図８及び図９に示すように、この電子部品２００の特徴は、第１及び第２の引き出し導体２０，２１の高さ（厚さ）がバンプ電極１３ａ〜１３ｄとの境界で急に低くなっている点にある。その他の構成は第１の実施形態による電子部品１００と実質的に同一であることから、同一の構成要素に同一の符号を付して詳細な説明を省略する。
【００７４】
本実施形態による電子部品２００によれば、電子部品１００による発明の効果に加えて、バンプ電極１３ａ〜１３ｄのみをチップ部品の底面から確実に露出させることができ、第１及び第２の引き出し導体２０，２１を絶縁体層１４内に確実に埋設することができる。
【００７５】
図１０は、バンプ電極及び引き出し導体の形成工程を説明するための略断面図である。以下、図１０と共に図５のフローチャートを参照しながら、電子部品２００製造方法について詳細に説明する。
【００７６】
電子部品２００の製造では、まず磁性ウェハーを用意し、（ステップＳ１１）、磁性ウェハーの表面に多数のコモンモードフィルタ素子がレイアウトされた薄膜素子層１２を形成する。この点は第１の実施形態による電子部品１００と実質的に同一であるため詳細な説明を省略する。
【００７７】
次に、絶縁層１５ｃ上にバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１を形成する（ステップＳ１３）。バンプ電極１３ａ〜１３ｄの形成方法は、まず図１０（ａ）に示すように、絶縁層１５ｃの全面に下地導電膜３１をスパッタリング法により形成する。その後、図１０（ｂ）に示すように、フォトレジストを塗布し、露光及び現像することにより、バンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１を形成すべき位置にあるフォトレジストを選択的に除去してフォトレジスト層３３を形成し、下地導電膜３１を露出させる。
【００７８】
次に図１０（ｃ）に示すように、１回目の電解めっきを行い、下地導電膜３１の露出部分を第１及び第２の引き出し導体２０，２１に適した厚さまでめっき成長させる。このとき、コンタクトホール導体１８，１９を形成するための貫通孔の内部が導電膜で埋められ、これによりコンタクトホール導体１８，１９が形成される。また、端子電極２４ａ，２４ｂを形成するための開口の内部もめっき材料で埋められ、これにより端子電極２４ａ，２４ｂが形成される。さらに、バンプ電極１３ａ〜１３ｄの形成位置にはバンプ電極の下部１３ｆも形成される。
【００７９】
次に、図１０（ｄ）に示すように、ドライフィルムを貼り付け、露光及び現像することにより、バンプ電極１３ａ〜１３ｄを形成すべき位置にあるドライフィルムを選択的に除去してドライフィルム層３４を形成し、引き出し導体２０，２１に適した厚さまでめっき成長させたバンプ電極１３ａ〜１３ｄの下部１３ｆを露出させる。
【００８０】
次に図１０（ｅ）に示すように、２回目の電解めっきを行い、バンプ電極１３ａ〜１３ｄの下部１３ｆをさらにめっき成長させ、肉厚なバンプ電極１３ａ〜１３ｄを形成する。このとき、引き出し導体２０，２１はドライフィルム層３４で覆われているため、めっき成長することはない。
【００８１】
その後、図１０（ｆ）に示すように、ドライフィルム層３４及びフォトレジスト層３３を除去し、全面をエッチングして不要な下地導電膜３１を除去することにより、略柱状のバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１が完成する。
【００８２】
次に、図１０（ｇ）に示すように、バンプ電極１３ａ〜１３ｄ及び引き出し導体２０，２１が形成された磁性ウェハー上に複合フェライトのペーストを充填し、硬化させて、絶縁体層１４を形成する（ステップＳ１４）。このとき、絶縁体層１４を確実に形成するため多量のペーストが充填され、これによりバンプ電極１３ａ〜１３ｄ及び引き出し導体２０，２１は絶縁体層１４内に埋没した状態となる。そのため、バンプ電極１３ａ〜１３ｄの上面が露出するまで絶縁体層１４を研磨して所定の厚さにすると共に表面を平滑化する（ステップＳ１５）。さらに、磁性ウェハーについても所定の厚さとなるように研磨する（ステップＳ１６）。
【００８３】
絶縁体層１４の研磨によってバンプ電極１３ａ〜１３ｄは露出するが、上記のように第１及び第２の引き出し導体２０，２１の高さはバンプ電極よりも確実に低いので、絶縁体層１４の表面に露出せずその内部に埋設したままである。このように、本実施形態においてはバンプ電極１３ａ〜１３ｄのみが絶縁体層１４の表面に露出するので、従来と同様の見栄えの良い端子電極パターンを提供することができる。
【００８４】
その後、磁性ウェハーのダイシングによって各コモンモードフィルタ素子を個片化（チップ化）し、図８に示すチップ部品を作製する（ステップＳ１７）。さらに、チップ部品のバレル研磨を行ってエッジを除去した後（ステップＳ１８）、電気めっきを行い（ステップＳ１９）、薄膜素子層１２の側面１０ｂに露出する端子電極２４ａ，２４ｂとバンプ電極１３ｂ、１３ｄとが完全に一体化された平滑な電極面を形成し、これにより図８に示すバンプ電極１３ａ〜１３ｄが完成する。
【００８５】
以上説明したように、本実施形態による電子部品２００の製造方法は、電解めっき工程を２回に分け、引き出し導体２０，２１の高さをバンプ電極１３ａ〜１３ｄと明確に異ならせているので、バンプ電極１３ａ〜１３ｄを露出させつつ引き出し導体２０，２１のみを絶縁体層１４中に確実に埋め込むことができ、見栄えの良い端子電極パターンを有する電子部品を確実に製造することができる。そして、絶縁体層１４の主面から露出する第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは、第２及び第４のバンプ電極１３ｂ，１３ｄと異なっており、特に、第２及び第４のバンプ電極１３ｂ，１３ｄよりも第１及び第３のバンプ電極１３ａ，１３ｃのほうが大きい。第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは同じであり、第２及び第４のバンプ電極１３ｂ，１３ｄの平面形状及び大きさは同じである。そのため、実装の方向性を視認可能な端子電極パターンを提供することができる。
【００８６】
図１１は、本発明の第３の実施の形態による電子部品３００の層構造を示す略分解斜視図である。また、図１２は、薄膜素子層１２内のスパイラル導体１６，１７のパターンとバンプ電極１３ａ〜１３ｄとの位置関係を示す略平面図である。
【００８７】
図１１及び図１２に示すように、本実施形態による電子部品３００の特徴は、第１及び第３のバンプ電極１３ａ，１３ｃがさらに大きい点にある。特に、第１のバンプ電極１３ａは、絶縁層１５ｃを貫通して第１のスパイラル導体１６の内周端１６ａに接続された第１のコンタクトホール導体１８と平面視にて重なる部分を有しており、また第３のバンプ電極１３ｃは、絶縁層１５ｃを貫通して第２のスパイラル導体１７の内周端１７ａに接続された第２のコンタクトホール導体１９と平面視にて重なる部分を有している。その結果、第１及び第３のバンプ電極１３ａ，１３ｃは、引き出し導体２０，２１を実質的に経由することなく、コンタクトホール導体１８，１９にそれぞれ直接接続されている。その他の構成は第１の実施形態による電子部品１００と実質的に同一であるため、同一の構成要素に同一の符号を付して詳細な説明を省略する。
【００８８】
このように、本実施形態においては、第１のバンプ電極１３ａがコンタクトホール導体１８と平面視にて重なる部分を有しており、第３のバンプ電極１３ｃがコンタクトホール導体１９と平面視にて重なる部分を有しているので、第１及び第３のバンプ電極１３ａ，１３ｃとコンタクトホール導体１８，１９とを直接接続することができ、引き出し導体２０，２１を実質的に省略することができる。しかも片側のバンプ電極１３ａ，１３ｃと反対側のバンプ電極１３ｂ，１３ｄの大きさが互いに異なるので、実装の方向性を視認可能な端子電極パターンを有する電子部品を提供することができる。
【００８９】
図１３は、本発明の第４の実施の形態による電子部品４００の層構造を示す略分解斜視図である。
【００９０】
図１３に示すように、本実施形態による電子部品４００の特徴は、図１６に示した従来の薄膜素子層（薄膜コイル層）２の表面に第１及び第４のバンプ電極１３ａ〜１３ｄを形成したものである。そのため、薄膜素子層２は４層の絶縁層２ａ〜２ｄを有しており、第１及び第２の引き出し導体８ａ，８ｂは、薄膜素子層２内の絶縁層２ｄの表面に形成されている。そして、第１及び第２のスパイラル導体５，６の内周端５ａ，６ａは、第１及び第２の引き出し導体８ａ，８ｂを介して第１及び第３のバンプ電極１３ａ，１３ｃにそれぞれ接続されている。その他の構成は第１の実施形態による電子部品１００と実質的に同一であるため、同一の構成要素に同一の符号を付して詳細な説明を省略する。
【００９１】
このように、本実施形態においても、絶縁体層１４の表面に露出する第１及び第３のバンプ電極１３ａ，１３ｃが第２及び第４のバンプ電極１３ｂ，１３ｄよりも大きいので、実装の方向性を視認可能な端子電極パターンを提供することができる。
【００９２】
図１４は、本発明の第５の実施の形態による電子部品５００の層構造を示す略分解斜視図である。
【００９３】
図１４に示すように、本実施形態による電子部品５００の特徴は、薄膜素子層１２がスパイラル導体１６、１７からなるコモンモードフィルタ（第１の素子）に加えて、一対のキャパシタからなる回路素子パターン（第２の素子）をさらに備えている点にある。詳細には、薄膜素子層１２は、順に積層された絶縁層１５ｄ，１５ｅと、絶縁層１５ｄの表面に形成された平板電極４１ａ，４１ｂ及び端子電極２４ａ，２４ｂと、絶縁層１５ｅの表面に形成された平板電極４２ａ，４２ｂ及び端子電極２４ａ，２４ｂとを備えている。追加の絶縁層１５ｄ，１５ｅは、基板１１と絶縁層１５ａとの間に設けられている。
【００９４】
平板電極４１ａ，４２ａは絶縁層１５ｅを挟んで互いに対向しており、第１のキャパシタＣ１を構成している。平板電極４１ｂ，４２ｂもまた、絶縁層１５ｅを挟んで互いに対向しており、第２のキャパシタＣ２を構成している。キャパシタの静電容量を高めるため、絶縁層１５ｅには誘電率の高いアルミナ（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、チタン酸バリウム（ＢａＴｉＯ３）等の材料を用いることが好ましい。第１のキャパシタＣ１の一方の平板電極４１ａは端子電極２４ａに接続されており、他方の平板電極４２ａは引き出し導体４３ａ及びコンタクトホール導体４４ａを介して第１のスパイラル導体１６の外周端１６ｂに接続されている。第２のキャパシタＣ２の一方の平板電極４１ｂは端子電極２４ｂに接続されており、他方の平板電極４２ｂは引き出し導体４３ｂ及びコンタクトホール導体４４ｂを介して第１のスパイラル導体１７の外周端１７ｂに接続されている。
【００９５】
本実施形態による電子部品５００をプリント基板上の一対の信号ライン上に実装する際、当該信号ラインの一対の入力端子に対して第１及び第３のバンプ電極１３ａ，１３ｃを接続する場合には、当該一対の入力端子にコモンモードフィルタが直接接続された構成となる。また、一対の入力端子に対して第２及び第４のバンプ電極１３ｂ，１３ｄを接続する場合には、当該一対の入力端子にコモンモードフィルタがキャパシタを介して接続されることになる。なお、キャパシタをフィルタ素子の一部として機能させたい場合、第２及び第４のバンプ電極１３ｂ，１３ｄを一対の信号ラインの入力側に接続することが好ましい。このように、電子部品５００は実装の方向性を有するが、第１及び第３のバンプ電極１３ａ，１３ｃの形状及び大きさが第２及び第４のバンプ電極１３ｂ，１３ｄと異なるので、実装の方向性を容易に確認することができる。
【００９６】
図１４においては、基板１１上にキャパシタC１、C２を形成した後、その上にコモンモードフィルタであるスパイラル導体１６、１７を形成しているが、必要に応じ、コモンモードフィルタ形成後にキャパシタを形成しても構わない。また、そのような場合に、キャパシタ側により大きなバンプ電極が接続されても構わない。
【００９７】
図１５は、電子部品５００の等価回路図である。
【００９８】
図１５（ａ）に示す電子部品は、コモンモードフィルタＣＦを構成する一対のコイルと一対のキャパシタＣ１，Ｃ２とをそれぞれ直列接続したものであり、図１４の電子部品５００の等価回路図である。図１５（ｂ）は一対のキャパシタＣ１，Ｃ２の代わりに一対のインダクタＬ３，Ｌ４を有するものであり、さらに図１５（ｃ）は一対の抵抗Ｒ１，Ｒ２を有するものである。図１５（ｄ）は、コモンモードフィルタＣＦに並列接続されたバリスタＶＡ１、ＶＡ２を有するものである。
【００９９】
さらに、図１５（ｅ）は、コモンモードフィルタＣＦを構成する一対のコイルにキャパシタとインダクタの並列回路をそれぞれ直列接続したものであり、図１５（ｆ）は、キャパシタと抵抗の並列回路をそれぞれ直列接続したものである。このように、追加の回路素子パターンとしては種々の回路を採用することができる。
【０１００】
上記の第１乃至第４の実施の形態による電子部品１００、２００、３００、４００においても、例えばスパイラル導体１６，１７の最外周から外周端１６ｂ、１７ｂに至るL字状の導体部分をインダクタ成分と見れば、これらの回路は非対称ともいうことができ、処理する信号の周波数や必要なノイズカットレベルによっては、実装の方向性の把握が重要となってくる。
【０１０１】
以上、本発明の好ましい実施の形態について説明したが、本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、それらも本発明に包含されるものであることは言うまでもない。
【０１０２】
例えば、上記実施形態においては、磁性ウェハー上に薄膜素子層１２及び絶縁体層１４を形成し、ダイシングによって個片化し、さらにバレル研磨した後に電気めっきしているが、本発明はこの方法に限らず、ダイシング前のウェハーに無電解めっき処理等を施した後、ダイシングを行ってもよい。
【０１０３】
また、上記実施形態においては、薄膜素子層１２の主面に複合フェライトからなる絶縁体層１４を形成しているが、磁性を有しない材料で絶縁体層１４を形成してもよい。また、本発明は、スパイラル導体の内周端と外部端子電極との間を引き出し導体で接続する構成のコイル部品に適用可能であり、４端子構造のみならず２端子構造のコイル部品に適用してもよい。
【０１０４】
また、上記実施形態においては、磁性コア２６を設けているが、本発明において磁性コア２６は必須でない。ただし、磁性コア２６は絶縁体層１４と同一材料で形成することができるので、開口２５を形成しさえすれば、特別な工程を経由することなく、磁性コア２６と絶縁体層１４とを同時に形成することができる。
【０１０５】
さらに、上記実施形態においては、薄膜素子層が第１及び第２のスパイラル導体からなるコモンモードフィルタ素子を含む場合を例に挙げたが、本発明はコモンモードフィルタ素子を必ずしも含む必要はなく、電気的特性が互いに異なる第１及び第２の素子が互いに接続された構成を含むことにより、入出力の非対称性を有するものであってもよい。例えば、薄膜素子層１２が第１の素子としてのインダクタと第２の素子としてのキャパシタとの直列接続回路を含む構成であっても構わない。
【０１０６】
ただし、薄膜コモンモードフィルタにおいては、回路自身の非対称性、さらには回路素子の付加に伴い回路が非対称となってコイル部品の実装の方向性が生じることから、第１及び第２のバンプ電極の形状及び大きさが互いに異なることによるメリットは非常に大きい。また、本発明における薄膜コモンモードフィルタは、二枚の磁性基板の一方を省略し、その代わりに磁性樹脂層及びバンプ電極を有しており、このバンプ電極の形状及び大きさを変えることにより、バンプ電極とスパイラル導体の内周端とを接続するための引き出し導体を省略することができ、さらに有利である。
【符号の説明】
【０１０７】
１ コモンモードフィルタ
２ 薄膜素子層（薄膜コイル層）
２ａ〜２ｄ 絶縁層
３ａ，３ｂ 磁性基板
５，６ スパイラル導体
５ａ，６ａ スパイラル導体の内周端
５ｂ，６ｂ スパイラル導体の外周端
７ａ〜７ｄ 外部端子電極
８ａ，８ｂ 引き出し導体
９ａ，９ｂ コンタクトホール導体
１０ａ，１０ｂ 側面
１１ 基板
１２ 薄膜素子層
１３ バンプ電極
１３ａ〜１３ｄ バンプ電極
１３ｅ バンプ電極の側面
１４ 絶縁体層
１５ａ〜１５ｃ 絶縁層
１６，１７ スパイラル導体
１６ａ，１７ａ スパイラル導体の内周端
１６ｂ，１７ｂ スパイラル導体の外周端
１８，１９ コンタクトホール導体
２０，２１ 引き出し導体
２４ａ，２４ｂ 端子電極
２５ 開口
２６ 磁性コア
３１ 下地導電膜
３２ ドライフィルム層
３３ フォトレジスト層
３４ ドライフィルム層
１００，２００，３００，４００，５００ 電子部品
【技術分野】
【０００１】
本発明は、電子部品に関し、特に、コイル導体を内蔵する薄膜コモンモードフィルタの構造に関するものである。
【背景技術】
【０００２】
近年、高速な信号伝送インターフェースとしてＵＳＢ２．０規格やＩＥＥＥ１３９４規格が広く普及し、パーソナルコンピュータやデジタルカメラなど数多くのデジタル機器に用いられている。これらのインターフェースでは一対の信号線を用いて差動信号（ディファレンシャル信号）を伝送する差動伝送方式が採用されており、従来のシングルエンド伝送方式よりも高速な信号伝送が実現されている。
【０００３】
高速差動伝送路上のノイズを除去するためのフィルタにはコモンモードフィルタが広く使用されている。コモンモードフィルタは、一対の信号線を伝わる信号の差動成分に対するインピーダンスが低く、同相成分（コモンモードノイズ）に対するインピーダンスが高いという特性を有している。そのため、一対の信号線上にコモンモードフィルタを挿入することにより、ディファレンシャルモード信号を実質的に減衰させることなくコモンモードノイズを遮断することができる。
【０００４】
図１６は、従来の表面実装型コモンモードフィルタの構造の一例を示す略分解斜視図である。
【０００５】
図１６に示すように、従来のコモンモードフィルタ１は、互いに磁気結合された一対のスパイラル導体５，６を含む薄膜コイル層２と、薄膜コイル層２の上下に設けられたフェライトからなる磁性基板３ａ，３ｂとを備えている。薄膜コイル層２は、順に積層された第１〜第４の絶縁層２ａ〜２ｄと、第１の絶縁層２ａの表面に形成された第１のスパイラル導体５と、第２の絶縁層２ｂの表面に形成された第２のスパイラル導体６と、第３の絶縁層２ｃの表面に形成された第１及び第２の引き出し導体８ａ，８ｂとを備えている。
【０００６】
第１のスパイラル導体５の内周端５ａは第２及び第３の絶縁層２ｂ，２ｃを貫通するコンタクトホール導体９ａ及び第１の引き出し導体８ａを介して第１の外部端子電極７ａに接続されており、第２のスパイラル導体６の内周端６ａは第３の絶縁層２ｃを貫通するコンタクトホール導体９ｂ及び第２の引き出し導体８ｂを介して第３の外部端子電極７ｃに接続されている。また、第１及び第２のスパイラル導体５，６の外周端５ｂ，６ｂはそれぞれ外部端子電極７ｂ，７ｄにそれぞれ接続されている。外部端子電極７ａ〜７ｄは磁性基板３ａ，３ｂの側面及び上下面に形成されている。通常、外部端子電極７ａ〜７ｄは磁性基板３ａ，３ｂの表面へのスパッタリング法やめっき法により形成される。
【０００７】
第１〜第４の絶縁層２ａ〜２ｄの中央領域であって第１及び第２のスパイラル導体５，６の内側には、第１〜第４の絶縁層２ａ〜２ｄを貫通する開口２ｈが設けられており、開口２ｈの内部には、磁路を形成するための磁性コア４が形成されている。
【０００８】
特許文献１には、コモンモードフィルタの端子電極構造が開示されている。このコモンモードフィルタの端子電極は、部品の表面にＡｇを含む導電性ペーストを塗布し、或いはスパッタリング法や蒸着法等でＡｇ膜を形成した後、このＡｇ膜上に湿式電解めっき処理を行って、Ｎｉの金属膜をさらに形成している。
【０００９】
また、特許文献２には、シリコン基板上に絶縁層、コイル導体を含むコイル層、コイル導体に電気的に接続された外部電極を薄膜形成技術で順次形成し、全体として直方体状の外形を有するコモンモードチョークコイルが開示されている。このコモンモードチョークコイルにおいて、外部電極は絶縁層の上面（実装面）に広がって形成されている。また、内部電極端子は、複数の導電層が積層された多層構造の電極として構成されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特表ＷＯ２００６／０７３０２９号公報
【特許文献２】特開２００７−５３２５４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図１６に示した従来のコモンモードフィルタ１は、薄膜コイル層２を２つの磁性基板３ａ，３ｂで挟み込んだ構造であるため、コモンモードフィルタの磁気特性が高く、高周波特性に優れるだけでなく、機械的強度も高いという特長を有している。しかしながら、この従来のコモンモードフィルタの構造は、上下にフェライトからなる磁性基板３ａ，３ｂを使用しており、フェライト基板はあまり薄くすると割れやすいことから薄型化が困難であり、さらに２つの磁性基板３ａ，３ｂを重ねることで肉厚となり、低背化されたチップ部品として提供することが難しかった。また、高価な磁性材料を多量に使用するため製造コストが高く、使用用途によってはフィルタ性能が過剰スペックであるという問題もある。
【００１２】
また、従来のコモンモードフィルタ１は、個々のチップ部品の表面に４つの微小な外部端子電極７ａ〜７ｄをスパッタリング法等で形成するものであるため、外部端子電極７ａ〜７ｄを高精度に形成することが非常に難しいという問題がある。また、４つの外部端子電極が同一の形状及び大きさを有しているため、どの外部端子電極がスパイラル導体の内周端側或いは外周端側に接続されているのかを判別することができない。さらに、特許文献２に記載のコモンモードチョークコイルでは、何層にも重ねた導体層によって内部電極端子を形成しているため、不良電極が形成される確率が高く、また電極形成のための工数の増加により製造コストが増加するという問題がある。
【００１３】
したがって、本発明の目的は、所望のフィルタ性能を確保しつつ小型化且つ低背化され、低コストで製造可能な電子部品を提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明による電子部品は、基板と、前記基板上に設けられた薄膜素子層と、前記薄膜素子層の表面に設けられた第１及び第２のバンプ電極と、前記第１のバンプ電極と前記第２のバンプ電極との間に設けられた絶縁体層とを備え、前記薄膜素子層は、平面コイルパターンである第１のスパイラル導体を含み、前記第１のバンプ電極は、前記第１のスパイラル導体の内周端に接続されており、前記第２のバンプ電極は、前記第１のスパイラル導体の外周端に接続されており、前記第１及び第２のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面と、前記絶縁体層の端面に露出する第２の露出面とを有し、前記第１のバンプ電極の前記第１の露出面と前記第２のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることを特徴とする。
【００１５】
本発明によれば、一方の基板が省略された薄型な電子部品を低コストで提供することができる。また、外部端子電極として二次元の高精度な寸法管理が可能なバンプ電極を用いているので従来よりも高精度に電極を形成できる。また、バンプ電極の周囲に絶縁体層が設けられているので、バンプ電極を補強することができ、バンプ電極の剥離等を防止することができる。また、バンプ電極の一部がスパイラル導体と平面視にて重なることから、電子部品の小型化を図ることができる。さらに、本発明によれば、どのバンプ電極がスパイラル導体の内周端側或いは外周端側に接続されているのかを判別することができ、バンプ電極パターンから電子部品の実装の方向性を容易に把握することができる。ここで絶縁体層の主面とは、基板、薄膜素子層、絶縁体層を含む電子部品の積層方向に垂直な面であり、将来の実装面に当たる。また、絶縁体層の端面とは、積層方向に平行な４つ面であり、絶縁体層の厚さに対応する。
【００１６】
本発明において、前記第１のバンプ電極の前記第１の露出面の面積は、前記第２のバンプ電極の前記第１の露出面の面積よりも大きいことが好ましい。この構成によれば、この構成によれば、第１のバンプ電極から第１のスパイラル導体の内周端までの距離を短くすることができ、両者の電気的な接続をとるための引き出し導体の長さを短くし、或いは引き出し導体自体を省略することも可能となる。
【００１７】
本発明において、前記薄膜素子層は、前記第１のスパイラル導体を覆う絶縁層と、前記絶縁層を貫通して前記第１のスパイラル導体の前記内周端と前記第１のバンプ電極とを電気的に接続する第１のコンタクトホール導体をさらに含み、前記第１のバンプ電極は、前記絶縁層上において前記第１のコンタクトホール導体を覆うように設けられていることが好ましい。この構成によれば、両者を接続する引き出し導体を省略することができる。
【００１８】
本発明による電子部品は、前記第１及び第２のバンプ電極と共に前記薄膜素子層の表面に設けられ、前記第１のバンプ電極と一体的に形成された第１の引き出し導体をさらに備え、前記薄膜素子層は、前記第１のスパイラル導体を覆う絶縁層と、前記絶縁層を貫通して前記第１のスパイラル導体の前記内周端と前記第１の引き出し導体の一端とを電気的に接続する第１のコンタクトホール導体をさらに含み、前記第１のバンプ電極は、前記第１の引き出し導体を介して前記第１のコンタクトホール導体に接続されていることが好ましい。
【００１９】
この構成によれば、薄膜素子層内に第１の引き出し導体を形成する必要がないため、従来薄膜素子層内に第１の引き出し導体を形成する場合に必要とされていた専用の絶縁層を省略することができ、より薄型な電子部品を提供することができる。また、コモンモードフィルタとしては、絶縁層が一層省略されることで、例えば複合フェライトからなる絶縁体層と薄膜素子層との距離が近づくので、コモンモードインピーダンスを大きくすることができる。さらに、絶縁層及び独立した引き出し導体が省略されることにより材料費及び工数が削減されるので、低コストで製造可能なコイル部品を提供することが可能となる。さらに、薄膜素子層に従来形成されていた一部の引き出し導体用の端子電極パターンも不要となり、この端子電極パターンを削除することができるので、コイル配置領域を大きくすることができる。したがって、スパイラル導体の線幅を広げることにより直流抵抗Ｒｄｃを低下させることができる。また、スパイラル導体のターン数を増やすことでコモンモードインピーダンスＺｃを大きくすることができる。
【００２０】
本発明による電子部品は、前記第１のスパイラル導体の前記内周端及び前記外周端のいずれか一方に電気的に接続された回路素子パターンをさらに備えることが好ましい。この構成によれば、回路素子の付加に伴い回路が非対称となって電子部品の実装の方向性が生じるが、第１のバンプ電極の形状及び大きさが第２のバンプ電極と異なるので、実装の方向性を容易に把握することができる。また、その方向性の視認は電子部品の実装面一面にて可能なことから、実装の自動化への対応が容易である。
【００２１】
本発明による電子部品は、前記薄膜素子層の表面に設けられた第３及び第４のバンプ電極と、前記薄膜素子層は、前記第１のスパイラル導体と磁気結合する平面コイルパターンからなる第２のスパイラル導体をさらに含み、前記絶縁体層は、前記第１乃至第４のバンプ電極間に設けられ、前記第３のバンプ電極は、前記第２のスパイラル導体の内周端に接続されており、前記第４のバンプ電極は、前記第２のスパイラル導体の外周端に接続されており、前記第３及び第４のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面と、前記絶縁体層の端面に露出する第２の露出面とを有し、前記第３のバンプ電極の前記第１の露出面と前記第４のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることが好ましい。この場合において、前記第１のバンプ電極の前記第１の露出面と前記第３のバンプ電極の前記第１の露出面の形状及び大きさが同じであり、前記第２のバンプ電極の前記第１の露出面と前記第４のバンプ電極の前記第１の露出面の形状及び大きさが同じであることが好ましい。
【００２２】
この構成によれば、上記のような作用効果を奏するコモンモードフィルタを提供することができる。コモンモードフィルタに対しては小型化の要求が強い反面、４端子構造であるため、個々の外部端子電極の面積は非常に小さくならざるを得ない。しかし、外部端子電極をバンプ電極として形成した場合には、高い寸法精度で形成できるので、隣り合う端子電極間の絶縁を確実に取ることができる。さらに本発明によれば、コモンモードフィルタにおいて実装の方向性を容易に把握することができる。
【００２３】
また、本発明による電子部品は、基板と、前記基板上に設けられた薄膜素子層と、前記薄膜素子層の表面に設けられた第１及び第２のバンプ電極と、前記第１のバンプ電極と前記第２のバンプ電極との間に設けられた絶縁体層とを備え、前記薄膜素子層は、互いに接続された第１及び第２の素子を含み、前記第１のバンプ電極は、前記第１の素子に接続されており、前記第２のバンプ電極は、前記第２の素子に接続されており、前記第１及び第２のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面を有し、前記第１のバンプ電極の前記第１の露出面と前記第２のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることを特徴とする。
【００２４】
本発明によれば、一方の基板が省略された薄型な電子部品を低コストで提供することができる。また、外部端子電極として二次元の高精度な寸法管理が可能なバンプ電極を用いているので従来よりも高精度に電極を形成できる。また、バンプ電極の周囲に絶縁体層が設けられているので、バンプ電極を補強することができ、バンプ電極の剥離等を防止することができる。さらに、本発明によれば、電気的特性が異なる第１及び第２の素子によって薄膜素子層内の回路が非対称性を有している場合でも、バンプ電極が第１の素子及び第２の素子のどちら側に接続されているのかを容易に判別することができ、バンプ電極パターンから電子部品の実装の方向性を容易に把握することができる。
【００２５】
本発明において、前記第１及び第２のバンプ電極は共に、前記絶縁体層の端面に露出する第２の露出面をさらに有することが好ましい。この構成によれば、第２の露出面を半田フィレットの形成面として使用することができる。
【００２６】
本発明において、前記第１の素子は、平面コイルパターンからなる第１のスパイラル導体であり、前記第１のバンプ電極は、前記第１のスパイラル導体の内周端側に接続されており、前記第２のバンプ電極は、前記第２のスパイラル導体の外周端側に接続されていることが好ましい。この構成によれば、電子部品をコイル部品として提供することができる。
【発明の効果】
【００２７】
本発明によれば、所望のフィルタ性能を確保しつつ小型化且つ低背化され、低コストで製造可能な電子部品を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の第１の実施の形態による電子部品１００の概観構造を示す略斜視図であり、実装面が上向きの状態を示している。
【図２】図２は、電子部品１００の層構造を詳細に示す略分解斜視図である。
【図３】図３は、薄膜素子層１２内のスパイラル導体パターンとバンプ電極１３ａ〜１３ｄとの位置関係を示す略平面図である。
【図４】図４は、スパイラル導体パターンの変形例を示す略平面図である。
【図５】図５は、電子部品１００の製造方法を示すフローチャートである。
【図６】図６は、多数の電子部品１００が形成された磁性ウェハーの構成を示す略平面図である。
【図７】図７は、電子部品１００のバンプ電極及び引き出し導体の形成工程を説明するための略断面図である。
【図８】図８は、本発明の第２の実施の形態による電子部品２００の層構造を示す略分解斜視図である。
【図９】図９は、電子部品２００のバンプ電極及び引き出し導体の構造を示す略断面図である。
【図１０】図１０は、電子部品２００のバンプ電極及び引き出し導体の形成工程を説明するための略断面図である。
【図１１】図１１は、本発明の第３の実施の形態による電子部品３００の層構造を示す略分解斜視図である。
【図１２】図１２は、薄膜素子層１２内のスパイラル導体パターンとバンプ電極１３ａ〜１３ｄとの位置関係を示す略平面図である。
【図１３】図１３は、本発明の第４の実施の形態による電子部品４００の層構造を示す略分解斜視図である。
【図１４】図１４は、本発明の第５の実施の形態による電子部品４００の層構造を示す略分解斜視図である。
【図１５】図１５は、電子部品５００の等価回路図及びその変形例である。
【図１６】図１６は、従来の表面実装型コモンモードフィルタの構造の一例を示す略分解斜視図である。
【発明を実施するための形態】
【００２９】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００３０】
図１は、本発明の第１の実施の形態による電子部品１００の概観構造を示す略斜視図であり、実装面が上向きの状態を示している。
【００３１】
図１に示すように、本実施形態による電子部品１００はコモンモードフィルタであって、基板１１と、基板１１の一方の主面（上面）に設けられたコモンモードフィルタ素子を含む薄膜素子層１２と、薄膜素子層１２の主面（上面）に設けられた第１〜第４のバンプ電極１３ａ〜１３ｄと、バンプ電極１３ａ〜１３ｄの形成位置を除いた薄膜素子層１２の主面に設けられた絶縁体層１４とを備えている。
【００３２】
電子部品１００は略直方体状の表面実装型チップ部品であり、第１〜第４のバンプ電極１３ａ〜１３ｄは、基板１１、薄膜素子層１２及び絶縁体層１４からなる積層体の外周面にも露出するように形成されている。このうち、第１及び第３のバンプ電極１３ａ，１３ｃは積層体の長手方向と平行な第１の側面１０ａから露出しており、第２及び第４のバンプ電極１３ｂ，１３ｄは第１の側面１０ａと対向する第２の側面１０ｂから露出している。なお、実装時には上下反転し、バンプ電極１３ａ〜１３ｄ側を下向きにして使用されるものである。ここで、絶縁体層１４の主面から露出する第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは、第２及び第４のバンプ電極１３ｂ，１３ｄと異なっており、特に、第２及び第４のバンプ電極１３ｂ，１３ｄよりも第１及び第３のバンプ電極１３ａ，１３ｃのほうが大きい。第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは同じであり、第２及び第４のバンプ電極１３ｂ，１３ｄの平面形状及び大きさは同じである。バンプ電極１３ａ〜１３ｄは後述するように、めっき処理により形成された厚膜めっき電極であり、Ｃｕ，Ａｇ，Ａｕ等が使用可能であるが、Ｃｕが好ましく用いられる。
【００３３】
基板１１は、電子部品１００の機械的強度を確保すると共に、コモンモードフィルタの閉磁路としての役割を果たすものである。基板１１の材料としては例えば焼結フェライト等の磁性セラミック材料を用いることができる。特に限定されるものではないが、チップサイズが１．０×１．２５×０．６（ｍｍ）であるとき、基板１１の厚さは０．３５〜０．４ｍｍ程度とすることができる。
【００３４】
薄膜素子層１２は、基板１１と絶縁体層１４との間に設けられたコモンモードフィルタ素子を含む層である。詳細は後述するが、薄膜素子層１２は絶縁層と導体パターンとを交互に積層して形成された多層構造を有している。このように、本実施形態による電子部品１００はいわゆる薄膜タイプのコイル部品であって、磁性コアに導線を巻回した構造を有する巻線タイプのコイル部品とは区別されるものである。
【００３５】
絶縁体層１４は、電子部品１００の実装面（底面）を構成する層であり、基板１１と共に薄膜素子層１２を保護すると共に、電子部品１００の閉磁路としての役割を果たすものである。ただし、絶縁体層１４の機械的強度は基板１１よりも小さいため、強度面では補助的な役割を果たす程度である。絶縁体層１４としては、フェライト粉を含有するエポキシ樹脂（複合フェライト）を用いることができる。特に限定されるものではないが、チップサイズが１．０×１．２５×０．６（ｍｍ）であるとき、絶縁体層１４の厚さは０．０８〜０．１ｍｍ程度とすることができる。
【００３６】
図２は、電子部品１００の層構造を詳細に示す略分解斜視図である。
【００３７】
図２に示すように、薄膜素子層１２は、基板１１側から絶縁体層１４側に向かって順に積層された第１〜第３の絶縁層１５ａ〜１５ｃと、第１の絶縁層１５ａ上に形成された第１のスパイラル導体１６及び端子電極２４ａ，２４ｂと、第２の絶縁層１５ｂ上に形成された第２のスパイラル導体１７及び端子電極２４ａ，２４ｂと、第３の絶縁層１５ｃとを備えている。絶縁層の数は、従来技術である図１６に比べて一層少ない。
【００３８】
第１〜第３の絶縁層１５ａ〜１５ｃは、異なる層に設けられたスパイラル導体パターン間を絶縁すると共に、スパイラル導体パターンが形成される平面の平坦性を確保する役割を果たす。特に、第１の絶縁層１５ａは、基板１１の表面の凹凸を吸収し、スパイラル導体パターンの加工精度を高める役割を果たす。絶縁層１５ａ〜１５ｃの材料としては、電気的及び磁気的な絶縁性に優れ、加工の容易な樹脂を用いることが好ましく、特に限定されるものではないが、ポリイミド樹脂やエポキシ樹脂を用いることができる。
【００３９】
第１のスパイラル導体１６の内周端１６ａは、第２及び第３の絶縁層１５ｂ，１５ｃを貫通する第１のコンタクトホール導体１８を介して、第１の引き出し導体２０及び第１のバンプ電極１３ａに接続されている。また、第１のスパイラル導体１６の外周端１６ｂは第１の端子電極２４ａに接続されている。
【００４０】
第２のスパイラル導体１７の内周端１７ａは、第３の絶縁層１５ｃを貫通する第２のコンタクトホール導体１９を介して、第２の引き出し導体２１及び第３のバンプ電極１３ｃに接続されている。また、第２のスパイラル導体１７の外周端１７ｂは第２の端子電極２４ｂに接続されている。
【００４１】
本実施形態において、第１及び第２のスパイラル導体１６，１７の内周端１６ａ，１７ａと接続される端子電極は第１〜第３の絶縁層１５ａ〜１５ｃ上に設けられていない。これは上記のように、第１及び第２のスパイラル導体１６，１７の内周端１６ａ，１７ａが第１〜第３の絶縁層１５ａ〜１５ｃの端面を経由することなく、第１及び第２のコンタクトホール導体１８，１９を経由して第１及び第３のバンプ電極１３ａ，１３ｃにそれぞれ接続されることによるものである。端子電極を第１〜第３の絶縁層１５ａ〜１５ｃの片側（図１の側面１０ｂ側）にのみ形成した場合、反対側（図１の側面１０ａ側）には端子電極パターンのない余白スペースができるので、コイル配置領域を大きくすることができる。したがって、スパイラル導体１６，１７の線幅を広げることにより直流抵抗Ｒｄｃを低下させることができる。また、スパイラル導体１６，１７のターン数を増やすことでコモンモードインピーダンスＺｃを大きくすることができる。
【００４２】
第１及び第２のスパイラル導体１６，１７は共に同一の平面形状を有しており、しかも平面視で同じ位置に設けられている。第１及び第２のスパイラル導体１６，１７は完全に重なり合っていることから、両者の間には強い磁気結合が生じている。以上の構成により、薄膜素子層１２内の導体パターンはコモンモードフィルタを構成している。
【００４３】
第１及び第２のスパイラル導体１６，１７の外形は共に円形スパイラルである。円形スパイラル導体は高周波での減衰が少ないため、高周波用インダクタンスとして好ましく用いることができる。なお、本実施形態によるスパイラル導体１６，１７は長円であるが、真円であってもよく、楕円であってもよい。また、略矩形とすることもできる。以上の導体パターンはスパッタリング法やめっき法を用いて、パターニングされて形成されるものであり、Ｃｕ，Ａｇ，Ａｕ等が使用可能であるが、Ｃｕが好ましく用いられる。
【００４４】
第１〜第３の絶縁層１５ａ〜１５ｃの中央領域であって第１及び第２のスパイラル導体１６，１７の内側には、第１〜第３の絶縁層１５ａ〜１５ｃを貫通する開口２５が設けられており、開口２５の内部には、磁路を形成するための磁性コア２６が形成されている。磁性コア２６の材料としては、絶縁体層１４と同一の材料である磁性粉含有樹脂（複合フェライト）を用いることが好ましい。
【００４５】
薄膜素子層１２の表層を構成する絶縁層１５ｃ上には第１〜第４のバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１がそれぞれ設けられている。第２のバンプ電極１３ｂは端子電極２４ａに接続され、第４のバンプ電極１３ｄは端子電極２４ｂに接続されている。なお、本明細書において「バンプ電極」とは、フリップチップボンダーを用いてＣｕ，Ａｕ等の金属ボールを熱圧着することにより形成されるものとは異なり、めっき処理により形成された厚膜めっき電極を意味する。バンプ電極の厚さは、絶縁体層１４の厚さと同等かそれ以上であり、０．０８〜０．１ｍｍ程度とすることができる。すなわち、バンプ電極１３ａ〜１３ｄの厚さは薄膜素子層１２内の導体パターンよりも厚く、特に、薄膜素子層１２内のスパイラル導体パターンの５倍以上の厚さを有している。
【００４６】
本実施形態において、第１及び第２の引き出し導体２０，２１は、第１〜第４のバンプ電極１３ａ〜１３ｄと共に薄膜素子層１２の第３の絶縁層１５ｃの表面に形成されている。第１の引き出し導体２０は第１のバンプ電極１３ａと同一層において一体的に設けられており、第２の引き出し導体２１は第３のバンプ電極１３ｃと同一層において一体的に設けられている。したがって、図１６に示した従来のコイル部品において設けられていた第１及び第２の引き出し導体８ａ，８ｂを形成するための専用の絶縁層２ｄを一層省略することができ、より薄型なコイル部品を低コストで提供することができる。
【００４７】
第１〜第４のバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１が形成された第３の絶縁層１５ｃ上には絶縁体層１４が形成されている。絶縁体層１４はバンプ電極１３ａ〜１３ｄの周囲を埋めるように設けられている。第１及び第２の引き出し導体２０，２１の高さはバンプ電極１３ａ，１３ｃよりも低いので、絶縁体層１４の下に埋まってしまい表面に露出しない。したがって、見栄えの良い端子電極パターンを提供することができる。なお、引き出し導体２０，２１の高さをバンプ電極１３ａ〜１３ｄと同じにしてもよく、その場合には引き出し導体２０，２１もバンプ電極１３ａ〜１３ｄと共に露出するが、このような構成であってもバンプ電極間がショートすることはなく、実用上の問題はない。
【００４８】
各バンプ電極１３ａ〜１３ｄは、絶縁体層１４の主面側に露出する第１の露出面（主面・上面）と、絶縁体層１４の端面（外周面）側に露出する第２の露出面（端面・側面）を有している。特に、各バンプ電極１３ａ〜１３ｄの第２の露出面は実装時において半田フィレットの形成面として機能する。絶縁体層１４の主面から露出する第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは、第２及び第４のバンプ電極１３ｂ，１３ｄと異なっており、特に、第２及び第４のバンプ電極１３ｂ，１３ｄよりも第１及び第３のバンプ電極１３ａ，１３ｃのほうが大きい。第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは同じであり、第２及び第４のバンプ電極１３ｂ，１３ｄの平面形状及び大きさは同じである。そのため、実装の方向性を視認可能な端子電極パターンを提供することができる。
【００４９】
図３は、薄膜素子層１２内のスパイラル導体１６，１７のパターンとバンプ電極１３ａ〜１３ｄとの位置関係を示す略平面図である。
【００５０】
図３に示すように、第１及び第２のスパイラル導体１６，１７は共に内周端から外周端に向かって反時計回りの平面スパイラルであり、平面視にて完全に重なり合っているので、両者の間には強い磁気結合が生じている。また、本実施形態においては、第１〜第４のバンプ電極１３ａ〜１３ｄの一部がスパイラル導体１６，１７と重なっている。プリント基板への半田実装を確実にするためには、バンプ電極１３ａ〜１３ｄの実装面側の面積をある程度確保しなければならないが、バンプ電極１３ａ〜１３ｄがスパイラル導体１６，１７と重なるように配置した場合には、チップ面積を大きくすることなく電極面積を確保することができる。もちろん、バンプ電極１３ａ〜１３ｄがスパイラル導体１６，１７と重ならないように構成することも可能であるが、その場合にはチップ部品が大型化することになる。
【００５１】
また図示のように、絶縁体層１４と接するバンプ電極１３ａ〜１３ｄの側面１３ｅは、エッジのない曲面形状であることが好ましい。詳細は後述するが、絶縁体層１４は、バンプ電極１３を形成した後、複合フェライトのペーストを流し込むことにより形成されるが、このときバンプ電極１３ａ〜１３ｄの側面１３ｅにエッジの効いたコーナー部があるとバンプ電極の周囲にペーストが完全に充填されず、気泡を含む状態となりやすい。しかし、バンプ電極１３ａ〜１３ｄの側面が曲面である場合には、流動性のある樹脂が隅々まで行き渡るので、気泡を含まない緻密な絶縁体層１４を形成することができる。しかも、絶縁体層１４とバンプ電極１３ａ〜１３ｄとの密着性が高まるので、バンプ電極１３ａ〜１３ｄに対する補強性を高めることができる。
【００５２】
本実施形態において、第１及び第３のバンプ電極１３ａ，１３ｃのY方向の長さは、第２及び第４のバンプ電極１３ｂ，１３ｄよりも長い。第１及び第３のバンプ電極１３ａ，１３ｃは、引き出し導体２０，２１を介してコンタクトホール導体１８，１９にそれぞれ接続されているが、コンタクトホール導体１８，１９からバンプ電極１３ａ，１３ｃまでの距離が短いので、引き出し導体２０，２１の長さは非常に短い。なお、コンタクトホール導体１８，１９の上方に突出する導体部分は引き出し導体２０，２１に含まれる。このように、スパイラル導体１６，１７の内周端１６ａ，１７ａ側に接続される第１及び第３のバンプ電極１３ａ，１３ｃとスパイラル導体１６，１７の外周端１６ｂ，１７ｂ側に接続される第２及び第４のバンプ電極１３ｂ，１３ｄとが互いに異なる形状及び大きさを有するので、電子部品１００の向きを容易に把握することができる。
【００５３】
図４は、スパイラル導体パターンの変形例を示す略平面図である。
【００５４】
図４に示すように、このスパイラル導体１６，１７は幅Ｗの分だけＹ方向のループサイズが拡がっていることを特徴としている。またこれに伴い、磁性コア２６の面積も大きくなっている。一方、バンプ電極１３ａ，１３ｃの側面１３ｅの曲率を大きくすることで磁性コア２６との接触を回避している。上記のように、第１及び第２のスパイラル導体１６，１７の内周端１６ａ，１７ａと接続される端子電極を省略した場合には、端子電極２４ａ，２４ｂと反対側の領域に余白スペースができるので、本実施形態のようにスパイラル導体のループサイズを大きくすることができ、磁性コア２６の断面積も大きくすることができる。したがって、コモンモードインピーダンスＺｃを大きくすることができる。
【００５５】
以上説明したように、本実施形態による電子部品１００は、薄膜素子層１２の片側にのみ基板１１が設けられ、反対側の基板が省略され、その代わりに絶縁体層１４が設けられているので、薄型なチップ部品を低コストで提供することができる。また、絶縁体層１４と同等な肉厚を有するバンプ電極１３ａ〜１３ｄを設けたことにより、チップ部品の側面や上下面に外部電極面を形成する工程を省略することができ、外部電極を容易且つ高精度に形成することができる。
【００５６】
また、本実施形態による電子部品１００は、絶縁体層１４の表面に露出する第１及び第３のバンプ電極１３ａ，１３ｃが第２及び第４のバンプ電極１３ｂ，１３ｄよりも大きいので、実装の方向性を視認可能な端子電極パターンを提供することができる。
【００５７】
さらに、本実施形態による電子部品１００は、引き出し導体２０，２１がバンプ電極１３ａ〜１３ｄと共に薄膜素子層１２の表面に形成されており、第１の引き出し導体２０が第１のバンプ電極１３ａと同一層において一体的に設けられており、第２の引き出し導体２１が第３のバンプ電極１３ｃと同一層において一体的に設けられているので、引き出し導体２０，２１を形成するための専用の絶縁層を省略することができ、より薄型なコイル部品を提供することができる。また、薄膜素子層１２内において第１及び第２の引き出し導体２０，２１を形成する場合に必要となる絶縁層が省略されることで絶縁体層１４と薄膜素子層１２との距離が近づくので、コモンモードインピーダンスを大きくすることができる。さらに、専用の絶縁層及び独立した引き出し導体が省略されることにより材料費及び工数が削減されるので、低コストで製造可能な電子部品を提供することが可能となる。
【００５８】
次に、電子部品１００の製造方法について詳細に説明する。
【００５９】
図５は、電子部品１００の製造方法を示すフローチャートである。また、図６は、多数の電子部品１００が形成された磁性ウェハーの構成を示す略平面図である。さらに図７は、バンプ電極１３ａ、１３ｃ及び引き出し導体２０，２１の形成工程を説明するための略断面図である。
【００６０】
図５及び図６に示すように、電子部品１００の製造では、一枚の大きな磁性基板（磁性ウェハー）上に多数のコモンモードフィルタ素子（コイル導体パターン）を形成した後、各素子を個別に切断することにより多数のチップ部品を製造する量産プロセスが実施される。そのため、まず磁性ウェハーを用意し、（ステップＳ１１）、磁性ウェハーの表面に多数のコモンモードフィルタ素子がレイアウトされた薄膜素子層１２を形成する（ステップＳ１２）。
【００６１】
薄膜素子層１２はいわゆる薄膜工法によって形成される。ここで、薄膜工法とは、感光性樹脂を塗布し、これを露光及び現像して絶縁層を形成した後、絶縁層の表面に導体パターンを形成する工程を繰り返すことにより、絶縁層及び導体層が交互に形成された多層膜を形成する方法である。以下、薄膜素子層１２の形成工程について詳細に説明する。
【００６２】
薄膜素子層１２の形成では、まず絶縁層１５ａを形成した後、絶縁層１５ａ上に第１のスパイラル導体１６及び端子電極２４ａ，２４ｂを形成する。次に、絶縁層１５ａ上に絶縁層１５ｂを形成した後、絶縁層１５ｂ上に第２のスパイラル導体１７及び端子電極２４ａ，２４ｂを形成し、さらに絶縁層１５ｂ上に絶縁層１５ｃを形成する（図２参照）。
【００６３】
ここで、各絶縁層１５ａ〜１５ｃは、下地面に感光性樹脂をスピンコートし、これを露光及び現像することにより形成することができる。特に、第２の絶縁層１５ｂには開口２５、コンタクトホール導体１８を形成するための貫通孔、及び端子電極２４ａ，２４ｂに対応する開口が形成され、第３の絶縁層１５ｃには開口２５、コンタクトホール導体１８，１９を形成するための貫通孔、及び端子電極２４ａ，２４ｂに対応する開口が形成される。導体パターンの材料としてはＣｕ等を用いることができ、蒸着法又はスパッタリング法により導体層を形成した後、その上にパターニングされたレジスト層を形成し、そこに電解めっきを施し、レジスト層等を除去することにより形成することができる。
【００６４】
次に、薄膜素子層１２の表層である絶縁層１５ｃ上にバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１を形成する（ステップＳ１３）。バンプ電極１３ａ〜１３ｄの形成方法は、まず図７（ａ）に示すように、絶縁層１５ｃの全面に下地導電膜３１をスパッタリング法により形成する。下地導電膜３１の材料としてはＣｕ等を用いることができる。その後、図７（ｂ）に示すように、ドライフィルムを貼り付け、露光及び現像することにより、バンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１を形成すべき位置にあるドライフィルムを選択的に除去してドライフィルム層３２を形成し、下地導電膜３１を露出させる。
【００６５】
次に図７（ｃ）に示すように、電解めっきを行い、下地導電膜３１の露出部分を成長させることにより、肉厚なバンプ電極１３ａ〜１３ｄを形成する。このとき、コンタクトホール導体１８，１９を形成するための貫通孔の内部がめっき材料で埋められ、これによりコンタクトホール導体１８，１９が形成される。また、端子電極２４ａ，２４ｂを形成するための開口の内部もめっき材料で埋められ、これにより端子電極２４ａ，２４ｂが形成される。さらに、第１及び第２の引き出し導体２０，２１もめっき成長するが、バンプ電極１３ａ〜１３ｄに比べてめっき成長面の線幅が狭いため、めっき成長が不完全となり、その高さはバンプ電極１３ａ〜１３ｄよりも低くなる。第１及び第２の引き出し導体２０，２１の高さはその位置により多少異なり、バンプ電極に近づくほど高くなるが、平均的にはバンプ電極の３〜５割程度である。なお、めっき条件を調整することで引き出し導体２０，２１の高さをバンプ電極１３ａ〜１３ｄに意図的に近づけることは可能であるが、本実施形態においてそのような制御は不要である。
【００６６】
その後、図７（ｄ）に示すように、ドライフィルム層３２を除去し、全面をエッチングして不要な下地導電膜３１を除去することにより、略柱状のバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１が完成する。このとき、図６に示すように、略柱状のバンプ電極１３は、図示のＹ方向に隣接する２つのチップ部品に共通の電極として形成される。バンプ電極１３は後述のダイシングによって２分割され、これにより各素子に対応する個別のバンプ電極１３ａ〜１３ｄが形成される。
【００６７】
次に、図７（ｅ）に示すように、バンプ電極１３が形成された磁性ウェハー上に複合フェライトのペーストを充填し、硬化させて、絶縁体層１４を形成する（ステップＳ１４）。このとき、絶縁体層１４を確実に形成するため多量のペーストが充填され、これによりバンプ電極１３ａ〜１３ｄ及び引き出し導体２０，２１は絶縁体層１４内に埋没した状態となる。そのため、バンプ電極１３ａ〜１３ｄの上面が露出するまで絶縁体層１４を研磨して所定の厚さにすると共に表面を平滑化する（ステップＳ１５）。さらに、磁性ウェハーについても所定の厚さとなるように研磨する（ステップＳ１６）。
【００６８】
絶縁体層１４の研磨によってバンプ電極１３ａ〜１３ｄは露出するが、上記のように第１及び第２の引き出し導体２０，２１の高さはバンプ電極１３ａ〜１３ｄよりも低いので、図７（ｅ）に示すように、絶縁体層１４の表面に露出せずその内部に埋設したままである。このように、本実施形態においてはバンプ電極１３ａ〜１３ｄのみが絶縁体層１４の表面に露出するので、従来と同様の見栄えの良い端子電極パターンを提供することができる。
【００６９】
その後、磁性ウェハーのダイシングによって各コモンモードフィルタ素子を個片化（チップ化）し、図２に示すチップ部品を作製する（ステップＳ１７）。このとき、図６に示すように、Ｘ方向に延びる切断ラインＣ１及びＹ方向に延びる切断ラインＣ２のうち、切断ラインＣ１はバンプ電極１３の中央を通過し、得られたバンプ電極１３ａ〜１３ｄの切断面は、電子部品１００の側面に露出することになる。バンプ電極１３ａ〜１３ｄの側面は実装時において半田フィレットの形成面となるので、半田実装時の固着強度を高めることができる。
【００７０】
次に、チップ部品のバレル研磨を行ってエッジを除去した後（ステップＳ１８）、電気めっきを行い（ステップＳ１９）、薄膜素子層１２の側面１０ｂ側に露出する端子電極２４ａ，２４ｂとバンプ電極１３ｂ、１３ｄとが完全に一体化された平滑な電極面を形成し、これにより図１に示すバンプ電極１３ａ〜１３ｄが完成する。このように、チップ部品の外表面をバレル研磨することによりチップ欠け等の破損が生じにくい電子部品を製造することができる。また、チップ部品の外周面に露出するバンプ電極１３ａ〜１３ｄの表面をめっき処理するため、バンプ電極１３ａ〜１３ｄの表面を平滑面とすることができる。
【００７１】
以上説明したように、本実施形態による電子部品１００の製造方法は、従来において使用していた上下の基板の一方を省略し、その代わりに絶縁体層１４を形成することから、電子部品を簡易且つ低コストで製造することができる。また、バンプ電極１３ａ〜１３ｄの周囲に絶縁体層１４を形成しているので、バンプ電極１３ａ〜１３ｄを補強することができ、バンプ電極１３ａ〜１３ｄの剥離等を防止することができる。また、本実施形態による電子部品１００の製造方法は、バンプ電極１３ａ〜１３ｄをめっきにより形成しているので、例えばスパッタリング法で形成する場合よりも加工精度の高く安定した外部端子電極を提供することができる。さらに、本実施形態による電子部品１００の製造方法は、引き出し導体２０，２１とバンプ電極１３ａ〜１３ｄの両方を同一平面上に１回の電解めっき処理で形成するので、工数の低減及び低コスト化を図ることができる。そして、絶縁体層１４の主面から露出する第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは、第２及び第４のバンプ電極１３ｂ，１３ｄと異なっており、特に、第２及び第４のバンプ電極１３ｂ，１３ｄよりも第１及び第３のバンプ電極１３ａ，１３ｃのほうが大きい。第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは同じであり、第２及び第４のバンプ電極１３ｂ，１３ｄの平面形状及び大きさは同じである。そのため、実装の方向性を視認可能な端子電極パターンを提供することができる。
【００７２】
図８は、本発明の第２の実施の形態による電子部品２００の層構造を示す略分解斜視図である。また、図９は、バンプ電極及び引き出し導体の構造を示す略断面図である。
【００７３】
図８及び図９に示すように、この電子部品２００の特徴は、第１及び第２の引き出し導体２０，２１の高さ（厚さ）がバンプ電極１３ａ〜１３ｄとの境界で急に低くなっている点にある。その他の構成は第１の実施形態による電子部品１００と実質的に同一であることから、同一の構成要素に同一の符号を付して詳細な説明を省略する。
【００７４】
本実施形態による電子部品２００によれば、電子部品１００による発明の効果に加えて、バンプ電極１３ａ〜１３ｄのみをチップ部品の底面から確実に露出させることができ、第１及び第２の引き出し導体２０，２１を絶縁体層１４内に確実に埋設することができる。
【００７５】
図１０は、バンプ電極及び引き出し導体の形成工程を説明するための略断面図である。以下、図１０と共に図５のフローチャートを参照しながら、電子部品２００製造方法について詳細に説明する。
【００７６】
電子部品２００の製造では、まず磁性ウェハーを用意し、（ステップＳ１１）、磁性ウェハーの表面に多数のコモンモードフィルタ素子がレイアウトされた薄膜素子層１２を形成する。この点は第１の実施形態による電子部品１００と実質的に同一であるため詳細な説明を省略する。
【００７７】
次に、絶縁層１５ｃ上にバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１を形成する（ステップＳ１３）。バンプ電極１３ａ〜１３ｄの形成方法は、まず図１０（ａ）に示すように、絶縁層１５ｃの全面に下地導電膜３１をスパッタリング法により形成する。その後、図１０（ｂ）に示すように、フォトレジストを塗布し、露光及び現像することにより、バンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１を形成すべき位置にあるフォトレジストを選択的に除去してフォトレジスト層３３を形成し、下地導電膜３１を露出させる。
【００７８】
次に図１０（ｃ）に示すように、１回目の電解めっきを行い、下地導電膜３１の露出部分を第１及び第２の引き出し導体２０，２１に適した厚さまでめっき成長させる。このとき、コンタクトホール導体１８，１９を形成するための貫通孔の内部が導電膜で埋められ、これによりコンタクトホール導体１８，１９が形成される。また、端子電極２４ａ，２４ｂを形成するための開口の内部もめっき材料で埋められ、これにより端子電極２４ａ，２４ｂが形成される。さらに、バンプ電極１３ａ〜１３ｄの形成位置にはバンプ電極の下部１３ｆも形成される。
【００７９】
次に、図１０（ｄ）に示すように、ドライフィルムを貼り付け、露光及び現像することにより、バンプ電極１３ａ〜１３ｄを形成すべき位置にあるドライフィルムを選択的に除去してドライフィルム層３４を形成し、引き出し導体２０，２１に適した厚さまでめっき成長させたバンプ電極１３ａ〜１３ｄの下部１３ｆを露出させる。
【００８０】
次に図１０（ｅ）に示すように、２回目の電解めっきを行い、バンプ電極１３ａ〜１３ｄの下部１３ｆをさらにめっき成長させ、肉厚なバンプ電極１３ａ〜１３ｄを形成する。このとき、引き出し導体２０，２１はドライフィルム層３４で覆われているため、めっき成長することはない。
【００８１】
その後、図１０（ｆ）に示すように、ドライフィルム層３４及びフォトレジスト層３３を除去し、全面をエッチングして不要な下地導電膜３１を除去することにより、略柱状のバンプ電極１３ａ〜１３ｄ及び第１及び第２の引き出し導体２０，２１が完成する。
【００８２】
次に、図１０（ｇ）に示すように、バンプ電極１３ａ〜１３ｄ及び引き出し導体２０，２１が形成された磁性ウェハー上に複合フェライトのペーストを充填し、硬化させて、絶縁体層１４を形成する（ステップＳ１４）。このとき、絶縁体層１４を確実に形成するため多量のペーストが充填され、これによりバンプ電極１３ａ〜１３ｄ及び引き出し導体２０，２１は絶縁体層１４内に埋没した状態となる。そのため、バンプ電極１３ａ〜１３ｄの上面が露出するまで絶縁体層１４を研磨して所定の厚さにすると共に表面を平滑化する（ステップＳ１５）。さらに、磁性ウェハーについても所定の厚さとなるように研磨する（ステップＳ１６）。
【００８３】
絶縁体層１４の研磨によってバンプ電極１３ａ〜１３ｄは露出するが、上記のように第１及び第２の引き出し導体２０，２１の高さはバンプ電極よりも確実に低いので、絶縁体層１４の表面に露出せずその内部に埋設したままである。このように、本実施形態においてはバンプ電極１３ａ〜１３ｄのみが絶縁体層１４の表面に露出するので、従来と同様の見栄えの良い端子電極パターンを提供することができる。
【００８４】
その後、磁性ウェハーのダイシングによって各コモンモードフィルタ素子を個片化（チップ化）し、図８に示すチップ部品を作製する（ステップＳ１７）。さらに、チップ部品のバレル研磨を行ってエッジを除去した後（ステップＳ１８）、電気めっきを行い（ステップＳ１９）、薄膜素子層１２の側面１０ｂに露出する端子電極２４ａ，２４ｂとバンプ電極１３ｂ、１３ｄとが完全に一体化された平滑な電極面を形成し、これにより図８に示すバンプ電極１３ａ〜１３ｄが完成する。
【００８５】
以上説明したように、本実施形態による電子部品２００の製造方法は、電解めっき工程を２回に分け、引き出し導体２０，２１の高さをバンプ電極１３ａ〜１３ｄと明確に異ならせているので、バンプ電極１３ａ〜１３ｄを露出させつつ引き出し導体２０，２１のみを絶縁体層１４中に確実に埋め込むことができ、見栄えの良い端子電極パターンを有する電子部品を確実に製造することができる。そして、絶縁体層１４の主面から露出する第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは、第２及び第４のバンプ電極１３ｂ，１３ｄと異なっており、特に、第２及び第４のバンプ電極１３ｂ，１３ｄよりも第１及び第３のバンプ電極１３ａ，１３ｃのほうが大きい。第１及び第３のバンプ電極１３ａ，１３ｃの平面形状及び大きさは同じであり、第２及び第４のバンプ電極１３ｂ，１３ｄの平面形状及び大きさは同じである。そのため、実装の方向性を視認可能な端子電極パターンを提供することができる。
【００８６】
図１１は、本発明の第３の実施の形態による電子部品３００の層構造を示す略分解斜視図である。また、図１２は、薄膜素子層１２内のスパイラル導体１６，１７のパターンとバンプ電極１３ａ〜１３ｄとの位置関係を示す略平面図である。
【００８７】
図１１及び図１２に示すように、本実施形態による電子部品３００の特徴は、第１及び第３のバンプ電極１３ａ，１３ｃがさらに大きい点にある。特に、第１のバンプ電極１３ａは、絶縁層１５ｃを貫通して第１のスパイラル導体１６の内周端１６ａに接続された第１のコンタクトホール導体１８と平面視にて重なる部分を有しており、また第３のバンプ電極１３ｃは、絶縁層１５ｃを貫通して第２のスパイラル導体１７の内周端１７ａに接続された第２のコンタクトホール導体１９と平面視にて重なる部分を有している。その結果、第１及び第３のバンプ電極１３ａ，１３ｃは、引き出し導体２０，２１を実質的に経由することなく、コンタクトホール導体１８，１９にそれぞれ直接接続されている。その他の構成は第１の実施形態による電子部品１００と実質的に同一であるため、同一の構成要素に同一の符号を付して詳細な説明を省略する。
【００８８】
このように、本実施形態においては、第１のバンプ電極１３ａがコンタクトホール導体１８と平面視にて重なる部分を有しており、第３のバンプ電極１３ｃがコンタクトホール導体１９と平面視にて重なる部分を有しているので、第１及び第３のバンプ電極１３ａ，１３ｃとコンタクトホール導体１８，１９とを直接接続することができ、引き出し導体２０，２１を実質的に省略することができる。しかも片側のバンプ電極１３ａ，１３ｃと反対側のバンプ電極１３ｂ，１３ｄの大きさが互いに異なるので、実装の方向性を視認可能な端子電極パターンを有する電子部品を提供することができる。
【００８９】
図１３は、本発明の第４の実施の形態による電子部品４００の層構造を示す略分解斜視図である。
【００９０】
図１３に示すように、本実施形態による電子部品４００の特徴は、図１６に示した従来の薄膜素子層（薄膜コイル層）２の表面に第１及び第４のバンプ電極１３ａ〜１３ｄを形成したものである。そのため、薄膜素子層２は４層の絶縁層２ａ〜２ｄを有しており、第１及び第２の引き出し導体８ａ，８ｂは、薄膜素子層２内の絶縁層２ｄの表面に形成されている。そして、第１及び第２のスパイラル導体５，６の内周端５ａ，６ａは、第１及び第２の引き出し導体８ａ，８ｂを介して第１及び第３のバンプ電極１３ａ，１３ｃにそれぞれ接続されている。その他の構成は第１の実施形態による電子部品１００と実質的に同一であるため、同一の構成要素に同一の符号を付して詳細な説明を省略する。
【００９１】
このように、本実施形態においても、絶縁体層１４の表面に露出する第１及び第３のバンプ電極１３ａ，１３ｃが第２及び第４のバンプ電極１３ｂ，１３ｄよりも大きいので、実装の方向性を視認可能な端子電極パターンを提供することができる。
【００９２】
図１４は、本発明の第５の実施の形態による電子部品５００の層構造を示す略分解斜視図である。
【００９３】
図１４に示すように、本実施形態による電子部品５００の特徴は、薄膜素子層１２がスパイラル導体１６、１７からなるコモンモードフィルタ（第１の素子）に加えて、一対のキャパシタからなる回路素子パターン（第２の素子）をさらに備えている点にある。詳細には、薄膜素子層１２は、順に積層された絶縁層１５ｄ，１５ｅと、絶縁層１５ｄの表面に形成された平板電極４１ａ，４１ｂ及び端子電極２４ａ，２４ｂと、絶縁層１５ｅの表面に形成された平板電極４２ａ，４２ｂ及び端子電極２４ａ，２４ｂとを備えている。追加の絶縁層１５ｄ，１５ｅは、基板１１と絶縁層１５ａとの間に設けられている。
【００９４】
平板電極４１ａ，４２ａは絶縁層１５ｅを挟んで互いに対向しており、第１のキャパシタＣ１を構成している。平板電極４１ｂ，４２ｂもまた、絶縁層１５ｅを挟んで互いに対向しており、第２のキャパシタＣ２を構成している。キャパシタの静電容量を高めるため、絶縁層１５ｅには誘電率の高いアルミナ（Ａｌ２Ｏ３）、窒化珪素（Ｓｉ３Ｎ４）、チタン酸バリウム（ＢａＴｉＯ３）等の材料を用いることが好ましい。第１のキャパシタＣ１の一方の平板電極４１ａは端子電極２４ａに接続されており、他方の平板電極４２ａは引き出し導体４３ａ及びコンタクトホール導体４４ａを介して第１のスパイラル導体１６の外周端１６ｂに接続されている。第２のキャパシタＣ２の一方の平板電極４１ｂは端子電極２４ｂに接続されており、他方の平板電極４２ｂは引き出し導体４３ｂ及びコンタクトホール導体４４ｂを介して第１のスパイラル導体１７の外周端１７ｂに接続されている。
【００９５】
本実施形態による電子部品５００をプリント基板上の一対の信号ライン上に実装する際、当該信号ラインの一対の入力端子に対して第１及び第３のバンプ電極１３ａ，１３ｃを接続する場合には、当該一対の入力端子にコモンモードフィルタが直接接続された構成となる。また、一対の入力端子に対して第２及び第４のバンプ電極１３ｂ，１３ｄを接続する場合には、当該一対の入力端子にコモンモードフィルタがキャパシタを介して接続されることになる。なお、キャパシタをフィルタ素子の一部として機能させたい場合、第２及び第４のバンプ電極１３ｂ，１３ｄを一対の信号ラインの入力側に接続することが好ましい。このように、電子部品５００は実装の方向性を有するが、第１及び第３のバンプ電極１３ａ，１３ｃの形状及び大きさが第２及び第４のバンプ電極１３ｂ，１３ｄと異なるので、実装の方向性を容易に確認することができる。
【００９６】
図１４においては、基板１１上にキャパシタC１、C２を形成した後、その上にコモンモードフィルタであるスパイラル導体１６、１７を形成しているが、必要に応じ、コモンモードフィルタ形成後にキャパシタを形成しても構わない。また、そのような場合に、キャパシタ側により大きなバンプ電極が接続されても構わない。
【００９７】
図１５は、電子部品５００の等価回路図である。
【００９８】
図１５（ａ）に示す電子部品は、コモンモードフィルタＣＦを構成する一対のコイルと一対のキャパシタＣ１，Ｃ２とをそれぞれ直列接続したものであり、図１４の電子部品５００の等価回路図である。図１５（ｂ）は一対のキャパシタＣ１，Ｃ２の代わりに一対のインダクタＬ３，Ｌ４を有するものであり、さらに図１５（ｃ）は一対の抵抗Ｒ１，Ｒ２を有するものである。図１５（ｄ）は、コモンモードフィルタＣＦに並列接続されたバリスタＶＡ１、ＶＡ２を有するものである。
【００９９】
さらに、図１５（ｅ）は、コモンモードフィルタＣＦを構成する一対のコイルにキャパシタとインダクタの並列回路をそれぞれ直列接続したものであり、図１５（ｆ）は、キャパシタと抵抗の並列回路をそれぞれ直列接続したものである。このように、追加の回路素子パターンとしては種々の回路を採用することができる。
【０１００】
上記の第１乃至第４の実施の形態による電子部品１００、２００、３００、４００においても、例えばスパイラル導体１６，１７の最外周から外周端１６ｂ、１７ｂに至るL字状の導体部分をインダクタ成分と見れば、これらの回路は非対称ともいうことができ、処理する信号の周波数や必要なノイズカットレベルによっては、実装の方向性の把握が重要となってくる。
【０１０１】
以上、本発明の好ましい実施の形態について説明したが、本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、それらも本発明に包含されるものであることは言うまでもない。
【０１０２】
例えば、上記実施形態においては、磁性ウェハー上に薄膜素子層１２及び絶縁体層１４を形成し、ダイシングによって個片化し、さらにバレル研磨した後に電気めっきしているが、本発明はこの方法に限らず、ダイシング前のウェハーに無電解めっき処理等を施した後、ダイシングを行ってもよい。
【０１０３】
また、上記実施形態においては、薄膜素子層１２の主面に複合フェライトからなる絶縁体層１４を形成しているが、磁性を有しない材料で絶縁体層１４を形成してもよい。また、本発明は、スパイラル導体の内周端と外部端子電極との間を引き出し導体で接続する構成のコイル部品に適用可能であり、４端子構造のみならず２端子構造のコイル部品に適用してもよい。
【０１０４】
また、上記実施形態においては、磁性コア２６を設けているが、本発明において磁性コア２６は必須でない。ただし、磁性コア２６は絶縁体層１４と同一材料で形成することができるので、開口２５を形成しさえすれば、特別な工程を経由することなく、磁性コア２６と絶縁体層１４とを同時に形成することができる。
【０１０５】
さらに、上記実施形態においては、薄膜素子層が第１及び第２のスパイラル導体からなるコモンモードフィルタ素子を含む場合を例に挙げたが、本発明はコモンモードフィルタ素子を必ずしも含む必要はなく、電気的特性が互いに異なる第１及び第２の素子が互いに接続された構成を含むことにより、入出力の非対称性を有するものであってもよい。例えば、薄膜素子層１２が第１の素子としてのインダクタと第２の素子としてのキャパシタとの直列接続回路を含む構成であっても構わない。
【０１０６】
ただし、薄膜コモンモードフィルタにおいては、回路自身の非対称性、さらには回路素子の付加に伴い回路が非対称となってコイル部品の実装の方向性が生じることから、第１及び第２のバンプ電極の形状及び大きさが互いに異なることによるメリットは非常に大きい。また、本発明における薄膜コモンモードフィルタは、二枚の磁性基板の一方を省略し、その代わりに磁性樹脂層及びバンプ電極を有しており、このバンプ電極の形状及び大きさを変えることにより、バンプ電極とスパイラル導体の内周端とを接続するための引き出し導体を省略することができ、さらに有利である。
【符号の説明】
【０１０７】
１ コモンモードフィルタ
２ 薄膜素子層（薄膜コイル層）
２ａ〜２ｄ 絶縁層
３ａ，３ｂ 磁性基板
５，６ スパイラル導体
５ａ，６ａ スパイラル導体の内周端
５ｂ，６ｂ スパイラル導体の外周端
７ａ〜７ｄ 外部端子電極
８ａ，８ｂ 引き出し導体
９ａ，９ｂ コンタクトホール導体
１０ａ，１０ｂ 側面
１１ 基板
１２ 薄膜素子層
１３ バンプ電極
１３ａ〜１３ｄ バンプ電極
１３ｅ バンプ電極の側面
１４ 絶縁体層
１５ａ〜１５ｃ 絶縁層
１６，１７ スパイラル導体
１６ａ，１７ａ スパイラル導体の内周端
１６ｂ，１７ｂ スパイラル導体の外周端
１８，１９ コンタクトホール導体
２０，２１ 引き出し導体
２４ａ，２４ｂ 端子電極
２５ 開口
２６ 磁性コア
３１ 下地導電膜
３２ ドライフィルム層
３３ フォトレジスト層
３４ ドライフィルム層
１００，２００，３００，４００，５００ 電子部品
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた薄膜素子層と、
前記薄膜素子層の表面に設けられた第１及び第２のバンプ電極と、
前記第１のバンプ電極と前記第２のバンプ電極との間に設けられた絶縁体層とを備え、
前記薄膜素子層は、平面コイルパターンである第１のスパイラル導体を含み、
前記第１のバンプ電極は、前記第１のスパイラル導体の内周端に接続されており、
前記第２のバンプ電極は、前記第１のスパイラル導体の外周端に接続されており、
前記第１及び第２のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面と、前記絶縁体層の端面に露出する第２の露出面とを有し、
前記第１のバンプ電極の前記第１の露出面と前記第２のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることを特徴とする電子部品。
【請求項２】
前記第１のバンプ電極の前記第１の露出面の面積は、前記第２のバンプ電極の前記第１の露出面の面積よりも大きいことを特徴とする請求項１に記載の電子部品。
【請求項３】
前記薄膜素子層は、
前記第１のスパイラル導体を覆う絶縁層と、
前記絶縁層を貫通して前記第１のスパイラル導体の前記内周端と前記第１のバンプ電極とを電気的に接続する第１のコンタクトホール導体をさらに含み、
前記第１のバンプ電極は、前記絶縁層上において前記第１のコンタクトホール導体を覆うように設けられていることを特徴とする請求項２に記載の電子部品。
【請求項４】
前記第１及び第２のバンプ電極と共に前記薄膜素子層の表面に設けられ、前記第１のバンプ電極と一体的に形成された第１の引き出し導体をさらに備え、
前記薄膜素子層は、
前記第１のスパイラル導体を覆う絶縁層と、
前記絶縁層を貫通して前記第１のスパイラル導体の前記内周端と前記第１の引き出し導体の一端とを電気的に接続する第１のコンタクトホール導体をさらに含み、
前記第１のバンプ電極は、前記第１の引き出し導体を介して前記第１のコンタクトホール導体に接続されていることを特徴とする請求項２に記載の電子部品。
【請求項５】
前記薄膜素子層は、前記第１のスパイラル導体の前記内周端及び前記外周端のいずれか一方に電気的に接続された回路素子パターンをさらに備えることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品。
【請求項６】
前記薄膜素子層の表面に設けられた第３及び第４のバンプ電極と、
前記薄膜素子層は、前記第１のスパイラル導体と磁気結合する平面コイルパターンからなる第２のスパイラル導体をさらに含み、
前記絶縁体層は、前記第１乃至第４のバンプ電極間に設けられ、
前記第３のバンプ電極は、前記第２のスパイラル導体の内周端に接続されており、
前記第４のバンプ電極は、前記第２のスパイラル導体の外周端に接続されており、
前記第３及び第４のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面と、前記絶縁体層の端面に露出する第２の露出面とを有し、
前記第３のバンプ電極の前記第１の露出面と前記第４のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品。
【請求項７】
前記第１のバンプ電極の前記第１の露出面と前記第３のバンプ電極の前記第１の露出面の形状及び大きさが同じであり、前記第２のバンプ電極の前記第１の露出面と前記第４のバンプ電極の前記第１の露出面の形状及び大きさが同じであることを特徴とする請求項６に記載の電子部品。
【請求項８】
基板と、
前記基板上に設けられた薄膜素子層と、
前記薄膜素子層の表面に設けられた第１及び第２のバンプ電極と、
前記第１のバンプ電極と前記第２のバンプ電極との間に設けられた絶縁体層とを備え、
前記薄膜素子層は、互いに接続された第１及び第２の素子を含み、
前記第１のバンプ電極は、前記第１の素子に接続されており、
前記第２のバンプ電極は、前記第２の素子に接続されており、
前記第１及び第２のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面を有し、
前記第１のバンプ電極の前記第１の露出面と前記第２のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることを特徴とする電子部品。
【請求項９】
前記第１及び第２のバンプ電極は共に、前記絶縁体層の端面に露出する第２の露出面をさらに有することを特徴とする請求項８に記載の電子部品。
【請求項１０】
前記第１の素子は、平面コイルパターンからなる第１のスパイラル導体であり、
前記第１のバンプ電極は、前記第１のスパイラル導体の内周端側に接続されており、
前記第２のバンプ電極は、前記第２のスパイラル導体の外周端側に接続されていることを特徴とする請求項８又は９に記載の電子部品。
【請求項１】
基板と、
前記基板上に設けられた薄膜素子層と、
前記薄膜素子層の表面に設けられた第１及び第２のバンプ電極と、
前記第１のバンプ電極と前記第２のバンプ電極との間に設けられた絶縁体層とを備え、
前記薄膜素子層は、平面コイルパターンである第１のスパイラル導体を含み、
前記第１のバンプ電極は、前記第１のスパイラル導体の内周端に接続されており、
前記第２のバンプ電極は、前記第１のスパイラル導体の外周端に接続されており、
前記第１及び第２のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面と、前記絶縁体層の端面に露出する第２の露出面とを有し、
前記第１のバンプ電極の前記第１の露出面と前記第２のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることを特徴とする電子部品。
【請求項２】
前記第１のバンプ電極の前記第１の露出面の面積は、前記第２のバンプ電極の前記第１の露出面の面積よりも大きいことを特徴とする請求項１に記載の電子部品。
【請求項３】
前記薄膜素子層は、
前記第１のスパイラル導体を覆う絶縁層と、
前記絶縁層を貫通して前記第１のスパイラル導体の前記内周端と前記第１のバンプ電極とを電気的に接続する第１のコンタクトホール導体をさらに含み、
前記第１のバンプ電極は、前記絶縁層上において前記第１のコンタクトホール導体を覆うように設けられていることを特徴とする請求項２に記載の電子部品。
【請求項４】
前記第１及び第２のバンプ電極と共に前記薄膜素子層の表面に設けられ、前記第１のバンプ電極と一体的に形成された第１の引き出し導体をさらに備え、
前記薄膜素子層は、
前記第１のスパイラル導体を覆う絶縁層と、
前記絶縁層を貫通して前記第１のスパイラル導体の前記内周端と前記第１の引き出し導体の一端とを電気的に接続する第１のコンタクトホール導体をさらに含み、
前記第１のバンプ電極は、前記第１の引き出し導体を介して前記第１のコンタクトホール導体に接続されていることを特徴とする請求項２に記載の電子部品。
【請求項５】
前記薄膜素子層は、前記第１のスパイラル導体の前記内周端及び前記外周端のいずれか一方に電気的に接続された回路素子パターンをさらに備えることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品。
【請求項６】
前記薄膜素子層の表面に設けられた第３及び第４のバンプ電極と、
前記薄膜素子層は、前記第１のスパイラル導体と磁気結合する平面コイルパターンからなる第２のスパイラル導体をさらに含み、
前記絶縁体層は、前記第１乃至第４のバンプ電極間に設けられ、
前記第３のバンプ電極は、前記第２のスパイラル導体の内周端に接続されており、
前記第４のバンプ電極は、前記第２のスパイラル導体の外周端に接続されており、
前記第３及び第４のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面と、前記絶縁体層の端面に露出する第２の露出面とを有し、
前記第３のバンプ電極の前記第１の露出面と前記第４のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品。
【請求項７】
前記第１のバンプ電極の前記第１の露出面と前記第３のバンプ電極の前記第１の露出面の形状及び大きさが同じであり、前記第２のバンプ電極の前記第１の露出面と前記第４のバンプ電極の前記第１の露出面の形状及び大きさが同じであることを特徴とする請求項６に記載の電子部品。
【請求項８】
基板と、
前記基板上に設けられた薄膜素子層と、
前記薄膜素子層の表面に設けられた第１及び第２のバンプ電極と、
前記第１のバンプ電極と前記第２のバンプ電極との間に設けられた絶縁体層とを備え、
前記薄膜素子層は、互いに接続された第１及び第２の素子を含み、
前記第１のバンプ電極は、前記第１の素子に接続されており、
前記第２のバンプ電極は、前記第２の素子に接続されており、
前記第１及び第２のバンプ電極は共に、前記絶縁体層の主面に露出する第１の露出面を有し、
前記第１のバンプ電極の前記第１の露出面と前記第２のバンプ電極の前記第１の露出面とはその形状及び大きさが互いに異なることを特徴とする電子部品。
【請求項９】
前記第１及び第２のバンプ電極は共に、前記絶縁体層の端面に露出する第２の露出面をさらに有することを特徴とする請求項８に記載の電子部品。
【請求項１０】
前記第１の素子は、平面コイルパターンからなる第１のスパイラル導体であり、
前記第１のバンプ電極は、前記第１のスパイラル導体の内周端側に接続されており、
前記第２のバンプ電極は、前記第２のスパイラル導体の外周端側に接続されていることを特徴とする請求項８又は９に記載の電子部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−１１４３６３（Ｐ２０１２−１１４３６３Ａ）
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願番号】特願２０１０−２６３９６３（Ｐ２０１０−２６３９６３）
【出願日】平成２２年１１月２６日（２０１０．１１．２６）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願日】平成２２年１１月２６日（２０１０．１１．２６）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]