電気光学表示装置および電子機器
【課題】電気光学表示装置において負荷変動により発生する表示品位の低下を防止する。
【解決手段】表示装置は、1本の走査線135に選択電圧が印加されることに応じて該1本の走査線に対応する画素列に含まれる画素へのデータ線134を介した画素電圧の印加を可能とする複数の画素スイッチング素子136と、複数のデータ線に供給可能なサンプリング用電圧を1本の走査線に選択電圧が印加される期間において単調変化させる電圧生成部300と、順次選択した1本の走査線に選択電圧を印加する走査線駆動回路120およびデータ線へのサンプリング用電圧の供給をオン/オフするデータ線スイッチ133とを有する。同一の画素電圧がサンプリングされた画素の数である同一電圧サンプリング数を検出し、検出された同一電圧サンプリング数が所定数である場合にサンプリングを一時的に停止させ、かつ電圧生成部でのサンプリング用電圧の単調変化を停止させる。
【解決手段】表示装置は、1本の走査線135に選択電圧が印加されることに応じて該1本の走査線に対応する画素列に含まれる画素へのデータ線134を介した画素電圧の印加を可能とする複数の画素スイッチング素子136と、複数のデータ線に供給可能なサンプリング用電圧を1本の走査線に選択電圧が印加される期間において単調変化させる電圧生成部300と、順次選択した1本の走査線に選択電圧を印加する走査線駆動回路120およびデータ線へのサンプリング用電圧の供給をオン/オフするデータ線スイッチ133とを有する。同一の画素電圧がサンプリングされた画素の数である同一電圧サンプリング数を検出し、検出された同一電圧サンプリング数が所定数である場合にサンプリングを一時的に停止させ、かつ電圧生成部でのサンプリング用電圧の単調変化を停止させる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、液晶ディスプレイ等、電気光学的変化によって画像表示を行う電気光学表示装置に関する。
【背景技術】
【0002】
上記のような電気光学表示装置の駆動回路として、特許文献1にて開示されているものがある。この駆動回路は、走査線に選択電圧を印加する期間にてコモン電極を一定電圧に保つ一方、画素電極に電圧が単調変化する信号(画素電圧)をオン状態のスイッチおよびデータ線を介して印加する。そして、階調に応じた時間が経過した時点で該スイッチをオフ状態とし、画素電極とコモン電極との間の差電圧を保持する。
【0003】
ただし、特許文献1にて開示された駆動回路において、画素電圧が何らかの原因によって設定通りに単調変化しない場合には、画素電極とコモン電極との間の差電圧が目標とする階調に応じた値にならない。このため、目標とする階調が得られず、画像表示品位が低下する。
【0004】
このような問題に対して、特許文献2には、画素電圧の印加時の負荷(容量)の変動により、単調変化すべき画素電圧に発生するノイズを吸収するようにした駆動回路が開示されている。この駆動回路では、該負荷変動に応じて、画素電圧の印加時の負荷とは異なる負荷を接続することで、負荷変動、つまりは電圧変動を抑えて画像表示品位の低下を防止する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第3367808号公報
【特許文献2】特開2008−170843号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献2にて開示された駆動回路において、負荷変動(電圧変動)を抑えるために接続される負荷が外部負荷である場合には、電気光学表示装置の内部で発生した負荷変動に対して十分な効果が得られないおそれがある。
【0007】
また、負荷変動を抑えるために接続される負荷を内部負荷にする場合には、負荷変動が大きいと、電気光学表示装置内で該負荷変動を軽減するため内部負荷を構成することが困難となる。
【0008】
本発明は、負荷変動により発生する表示品位の低下を、従来よりも簡単な構成で、かつより効果的に防止することができるようにした電気光学表示装置を提供する。
【課題を解決するための手段】
【0009】
本発明の一側面としての電気光学表示装置は、複数本の走査線および複数本のデータ線のうち互いに異なる1本の走査線および互いに異なる1本のデータ線に接続され、1本の走査線に選択電圧が印加されることに応じて当該1本の走査線に対応する画素列に含まれる画素への1本のデータ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、複数のデータ線に供給可能なサンプリング用電圧を、1本の走査線に選択電圧が印加される期間において単調変化させるように生成する電圧生成部と、複数の走査線のうち順次選択した1本の走査線に選択電圧を印加する走査線駆動回路および複数のデータ線へのサンプリング用電圧の供給をオン/オフする複数のデータ線スイッチとにより構成され、サンプリング用電圧から画素電圧をサンプリングする電圧サンプリング部と、該電圧サンプリング部により同一の画素電圧がサンプリングされた画素の数である同一電圧サンプリング数を検出するサンプリング数検出部と、該サンプリング数検出部により検出された同一電圧サンプリング数が所定数である場合にサンプリングを一時的に停止させるとともに、電圧生成部でのサンプリング用電圧の単調変化を停止させるコントローラとを有することを特徴とする。
【0010】
なお、上記電気光学表示装置を備えた電子機器も、本発明の他の一側面を構成する。
【発明の効果】
【0011】
本発明によれば、負荷変動により発生する表示品位の低下を、従来よりも簡単な構成で、かつより効果的に防止することが可能な電気光学表示装置を実現することができる
【図面の簡単な説明】
【0012】
【図1】本発明の実施例1である電気光学表示装置の構成を示すブロック図。
【図2】実施例1の電気光学表示装置における画素の構成を示す図。
【図3】実施例1の電気光学表示装置における制御回路の構成を示すブロック図。
【図4】実施例1の電気光学表示装置におけるデータ線の状況に応じたランプ信号の電圧変動を示す図
【図5】実施例1の電気光学表示装置における同一データサンプリング数検出回路の検出結果の例を示す図。
【図6】本発明の実施例2である電気光学表示装置の構成を示すブロック図。
【図7】実施例2の電気光学表示装置におけるランプ電圧生成回路の構成を示す図。
【図8】水平走査時のタイミングを示すタイミングチャート。
【図9】D/Aコンバータで構成されるランプ電圧生成回路の動作を示すタイミングチャート。
【図10】電気光学装置の表示部での表示例を示す図。
【図11】実施例1の電気光学表示装置の動作を示すフローチャート。
【発明を実施するための形態】
【0013】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例1】
【0014】
図1には、本発明の実施例1である電気光学表示装置の構成を示している。電気光学表示装置は、表示部としての液晶表示パネル100と、制御回路200と、電圧生成部としてのランプ電圧生成回路300とにより構成されている。液晶表示パネル100は、複数の画素(ここでは、例としてXGA解像度対応する水平1024画素×垂直768画素とする)を含む表示領域130にて画像を表示する。
【0015】
本実施例の電気光学表示装置は、液晶プロジェクタ、液晶テレビ、携帯電話、ノートパソコン、デジタルスチルカメラ、カーナビゲーション装置等の各種電子機器に搭載することができる。
【0016】
制御回路200内のパネル制御回路210は、不図示のスケーラ等からデジタル化された映像入力を受けて液晶表示パネル100への駆動制御信号を生成する。サンプリング数検出部としての同一データサンプリング数検出回路230は、パネル制御回路210でガンマ補正、色むら補正等の各種補正を受けた映像データから同一の階調データ(以下、同一データという)が設定された画素数を検出する。同一データが設定された画素数を、以下の説明では同一データサンプリング数という。
【0017】
コントローラとしてのサンプリング制御回路220は、同一データサンプリング数検出回路230にて検出された同一データサンプリング数(検出結果)に応じて、ランプ電圧生成回路300での電圧生成制御と液晶表示パネル100の駆動制御とを行う。
【0018】
液晶表示パネル100内には、表示領域130と、H駆動回路110と、走査線駆動回路としてのVシフトレジスタ120とが設けられている。H駆動回路110は、パネル制御回路210からの駆動制御信号および映像データと、サンプリング制御回路220からの駆動制御信号とを受けて、表示領域130に含まれる各水平画素列(以下、ラインという)の画素を駆動する。
【0019】
図2に示すように、H駆動回路110内のインプットデータレジスタ111は、パネル制御回路210でガンマ補正、色むら補正等の各種補正を受けた映像データを順次受けて、N+1ライン分の映像データを記憶する。
【0020】
また、H駆動回路110内のデータメモリ112は、インプットデータレジスタ111にて受けたNライン目の映像データを記憶する。データコンパレータ113はデータメモリ112に記憶している映像データと、データコンパレータ113に入力されるカウンタークロック(サンプリングクロック)であるCCLKのカウント値とを比較する。
【0021】
SWコントローラ114は、データコンパレータ113からの出力をもとに、データ線スイッチとしてのアナログSW133のスイッチングを行うSW信号132を、アナログSW133をON/OFF可能な電圧に変換して出力する。
【0022】
ランプ電圧生成回路300は、複数本のビデオ線134に供給可能なサンプリング用電圧としてのランプ電圧(RV)131を生成する。そして、アナログSW133は、表示領域130に垂直方向に延びるように配線された複数本のデータ線としてのビデオ線134に対するランプ電圧(RV)131の供給をオン/オフする。なお、XGAでは、1024本のビデオ線134が表示領域130に含まれ、ビデオ線134ごとにアナログSW133が設けられている。
【0023】
Vシフトレジスタ120は、パネル制御回路210からのVS信号とVCLK信号を受けて、表示領域130に水平方向に延びるように配線された複数本の水平走査線135へのV走査信号(選択電圧)の出力を制御する。なお、XGAでは、768本の水平走査線135が表示領域130に含まれる。詳しくは後述するが、ランプ電圧(RV)131は、1本の水平走査線135にV走査信号が印加される期間において、単調変化(単調増加)するように生成される。Vシフトレジスタ120およびアナログSW133によって電圧サンプリング部が構成される。
【0024】
各水平走査線(1本の走査線)135と各ビデオ線(1本のデータ線)134とが交差する箇所には、画素スイッチング素子としての画素トランジスタ136、画素コンデンサ137および液晶(LC)138が設けられている。これら画素トランジスタ136、画素コンデンサ137および液晶(LC)138により1つの画素が構成される。
【0025】
アナログSW133を介してビデオ線134に供給されるランプ電圧(RV)131は、画素トランジスタ136のドレインに接続される。これにより、画素トランジスタ136のゲートが水平走査線135に接続され、水平走査線135からのV走査信号によって画素トランジスタ136のオン/オフ制御が行われる。
【0026】
画素コンデンサ137は、画素トランジスタ136のソースに接続され、ビデオ線134に印加されたランプ電圧を受けて、該ランプ電圧を液晶駆動電圧(画素電圧)としてチャージする。ビデオ線134は、画素トランジスタ136のソースに接続されるとともに、配線としてのビデオ線134自体がコンデンサ容量として機能し、画素コンデンサ137の容量より大きい容量(数百から数万倍)を構成する。また、画素コンデンサ137の他端は、所定電圧であるVcomCに接続されている。
【0027】
液晶(LC)138は、画素コンデンサ137にチャージされて不図示の画素電極に印加される液晶駆動電圧(画素電圧)と、不図示の透明電極に印加される所定電圧であるVcomLとの差である電位差に応じて駆動される。なお、前述した同一階調データを意味する「同一データ」は、同一の液晶駆動電圧とも言い換えることができる。
【0028】
また、本実施例では、液晶駆動電圧がゼロに近い場合に液晶138の光透過率が最小となって黒色が表示され、液晶駆動電圧が大きくなるにつれて光透過率が増加する、いわゆるノーマリーブラックモードの液晶駆動方式が採用されている場合について説明する。
【0029】
引き続き、図1および図2を用いて、液晶表示パネル100およびランプ電圧生成回路300の動作について詳しく説明する。
【0030】
前述したように、制御回路200内のパネル制御回路210は、映像入力を受けてガンマ補正、色むら補正等の各種補正が行われた映像データを生成する。生成された映像データは、DATAラインを介して液晶表示パネル100のH駆動回路110に入力されるとともに、制御回路200内の同一データサンプリング数検出回路230に入力される。
【0031】
H駆動回路110に入力された映像データは、H駆動回路110内のインプットデータレジスタ111に格納される。このときの様子を図8に示す。インプットデータレジスタ111は、映像データを、パネル制御回路210からの水平スタート信号であるHS信号を起点として、HCLKに同期してデータD1〜D1024として格納していく。XGA解像度では、水平方向の映像データとして1024個のデータを記憶する。
【0032】
データメモリ112は、インプットデータレジスタ111にて受けたNライン目の映像データを記憶する。このとき、インプットデータレジスタ111には、次のラインであるN+1ライン目の映像データが入力される。
【0033】
データコンパレータ113は、図9に示すように、サンプリング制御回路220から出力されるCRST信号を起点としてCCLKのカウントを行うカウンタを含む。そして、データコンパレータ113は、データメモリ112に記憶されている映像データと、上記カウンタによるカウント値とを比較する。
【0034】
例えば、映像データが10ビットの階調であり、D1のデータが100であるとすると、データコンパレータ113は、CK100にてSWコントローラ114にコンパレータ出力を行う。また、例えば、D2のデータが4であるとすると、データコンパレータ113は、CK4にてSWコントローラ114にコンパレータ出力を行う。このようにして、データコンパレータ113は、水平方向に1024のコンパレータ出力を行うことが可能である。
【0035】
SWコントローラ114は、データコンパレータ113からの1024のコンパレータ出力を電圧変換し、1024個のアナログSW133に対して制御信号を出力する。このアナログSW133をオン/オフすることにより、ランプ電圧生成回路300から出力されるランプ電圧(RV)131をビデオ線134に印加したり遮断したりする制御を行う。
【0036】
1024個のアナログSW133は、CRST信号により全てがオン状態となってランプ電圧(RV)131がビデオ線134に印加された状態としている。アナログSW133はコンパレータ出力を受けるとオフ状態となり、ランプ電圧(RV)131がビデオ線134に印加されない状態(遮断状態)とする。
【0037】
次に、ランプ電圧生成回路300におけるランプ電圧の生成について説明するが、本実施例ではランプ電圧生成回路300が、デジタルデータをアナログ変換するD/Aコンバータである場合について説明する。サンプリング制御回路220は、ランプ電圧生成回路300であるD/Aコンバータに、該D/Aコンバータのデータ更新を行わせるクロックであるD/ACLKとランプ電圧のインクリメントを指示するデータであるD/ADATAとを入力する。D/ACLKとD/ADATAは、前述したCRST信号を起点として、CCLKと同期してサンプリング制御回路220から出力される。
【0038】
また、D/ADATAは、D/ACLKのクロック数に応じてインクリメントしていくデータとして出力される。例えば、ランプ電圧生成回路300の階調を10bitとした場合、ランプ電圧生成回路300は1024の分解能にてランプ波形を生成する。この結果、D/Aコンバータは、図4(a)に示すように、単調増加(単調変化)するランプ電圧を生成する。
【0039】
すなわち、ランプ電圧生成回路300から出力されるランプ電圧(RV)131は、CRST信号の入力時点で所定の開始電圧となり、例えばD1においては図4(a)中に「D1:100」で示す電圧としてビデオ線134に印加される。前述したようにランプ電圧生成回路300の階調を10bitの1024分解能とした場合に、ランプ電圧の最大電圧(Δ電圧)が4Vであるとするとき、「D1:100」で示す電圧は、
{(100−1)/1024}×4V=0.3867V
となり、ランプ電圧の開始電圧に対して+0.3867Vがビデオ線134に印加されることになる。また、ランプ電圧(RV)131は、例えばD2においては図4(a)中に「D2:4」で示す電圧としてビデオ線134に印加される。「D2:4」で示す電圧は、
{(4−1)/1024}×4=0.0117V
となり、ランプ電圧の開始電圧に対して+0.0117Vがビデオ線134に印加されることになる。
【0040】
このようなランプ電圧からのサンプリングを行い、1024本のビデオ線134に対してサンプリングされた電圧(液晶駆動電圧)を印加する。ビデオ線134に印加された電圧は、Vシフトレジスタ120から出力されるV走査信号によって、1ラインにおける1024個(H1〜H1024)の画素トランジスタ136のゲートに接続される。これにより、1024個の画素トランジスタ136がオンになる。
【0041】
この画素トランジスタ136のオンにより、ビデオ線134と画素コンデンサ137は画素トランジスタ136を介して接続され、画素トランジスタ136にランプ電圧からサンプリングした液晶駆動電圧をチャージする。こうして、H1〜H1024の画素コンデンサ137にそれぞれチャージされた液晶駆動電圧により、液晶138を駆動する。
【0042】
パネル制御回路210から垂直走査スタート信号VSと垂直走査クロック信号VCLKを受けたVシフトレジスタ120は、水平走査線135に出力されるV走査信号を、クロックVCLKごとに垂直方向にV1からV768まで順次走査(順次選択)する。この走査により、液晶表示パネル100の表示領域130の全画素に対して、液晶駆動電圧の書き込み(チャージ)制御を行うことができる。そして、透明電極に印加されるVcomLと画素電極に印加される液晶駆動電圧との差に応じて液晶138が駆動され、表示領域130に画像が表示される。
【0043】
次に、上述したランプ電圧からの液晶駆動電圧のサンプリング(以下、電圧サンプリングともいう)の際に発生するノイズの影響について説明する。
【0044】
図10には、表示領域130に表示される画像(パターン)の例を示している。図10(A)は、階調が徐々に変化するグラデーションパターンを示す。本実施例では、前述したようにノーマリーブラックモードで液晶駆動を行うので、このようなグラデーションパターンを表示する場合には、まずCRST信号によって1024個のアナログSW133が全てオン状態とされる。これにより、ランプ電圧(RV)131が1024本のビデオ線134の全てに供給される。そして、例えば、H1の画素に対するデータが最も低い1であるとすると、CCLKの1クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH1のアナログSW133をオフにする。これにより、H1の画素に対応するビデオ線134には、
{(1−1)/1024}×4V=0V
より、ランプ電圧の開始電圧に対して、+0Vがチャージされる。したがって、H1の画素にも、ランプ電圧の開始電圧に対して+0Vがチャージされる。
【0045】
次に、例えば、H2の画素に対するデータが1より高い2であるとすると、CCLKの2クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH2のアナログSW133をオフにする。これにより、H2の画素に対応するビデオ線134には、
{(2−1)/1024}×4V=0.0039V
より、ランプ電圧の開始電圧に対して+0.0039Vがチャージされる。したがって、H2の画素にも、ランプ電圧の開始電圧に対して+0.0039Vがチャージされる。このようにして、グラデーションパターンの階調が徐々に変化する。このとき、1024個のアナログSW133が順次オフされていくため、ビデオ線134の負荷変動が小さい状態が続き、安定的にランプ電圧からサンプリングした液晶駆動電圧を得ることができる。
【0046】
これに対し、図10(B)には、矩形ボックス内の階調が499で、その周囲の階調が500であるボックスパターンを示している。前述した通り、まずCRST信号によって1024個のアナログSW133が全てオン状態とされ、ランプ電圧(RV)131が1024本のビデオ線134の全てに供給される。そして、例えばH151〜H850の画素に対するデータが499である場合、CCLKの499クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH151〜H850のアナログSW133をオフにする。これにより、H151〜H850の画素に対応するビデオ線134には、
{(499−1)/1024}×4V=1.945V
より、ランプ電圧の開始電圧に対して+1.945Vがチャージされる。したがって、H151〜H850の画素にも、ランプ電圧の開始電圧に対して+1.945Vがチャージされる。ただし、このときランプ電圧(RV)に対しては、1024本のビデオ線134のうち半分以上の700本がオフになる、つまりはランプ電圧(RV)131に繋がっていた負荷(ビデオ線134の容量)のうち700/1024が解放されることになる。このため、概ね700/1024の容量変動が発生する。
【0047】
一方、例えばH1〜H150の画素とH801〜H1024の画素に対するデータが500であるとする。このとき、CCLKの500クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH1〜H150とH801〜H1024のアナログSW133をオフにする。これにより、H1〜H150の画素とH801〜H1024の画素に対応するビデオ線134には、
{(500−1)/1024}×4V=1.949V
より、ランプ電圧の開始電圧に対して+1.949Vがチャージされることが望ましい。
【0048】
しかし、前述した負荷変動により、図4(b)に示すように、CCLKの499クロック目より後にランプ電圧の変動が発生する。すなわち、ランプ電圧生成回路300のインダクタンスやリアクタンス等による負荷変動や液晶表示パネル100内に設けられたランプ電圧用アンプ(不図示)の負荷変動に伴うリンギングやパネル内の配線抵抗により発生する電位差により、図4(b)中の点線内に示すようなランプ電圧の波形が変動する。そして、このようなランプ電圧の変動が生じている間に、H1〜H150とH801〜H1024の画素(ビデオ線134)は液晶駆動電圧をサンプリングすることになる。
【0049】
図4(b)には、CCLKの499クロック目に負荷が一旦軽くなったために、500クロック目のランプ電圧が本来の電圧よりも上昇した様子を示している。そのタイミングで、ビデオ線134への電圧サンプリングを行うと、前述したようにビデオ線134には本来はランプ電圧の開始電圧に対して+1.949Vがチャージされるはずが、+1.949V+α(ノイズ成分電圧)がチャージされる。したがって、画素コンデンサ137にも、ランプ電圧の開始電圧に対して+1.949V+αがチャージされる。この場合、図10(C)に示すように、H1〜H150の画素とH851〜H1024の画素に、図10(B)に示した同画素の液晶駆動電圧より高い液晶駆動電圧がチャージされ、図10(B)の本来の階調より明るい階調が表示されてしまう。
【0050】
さらに、例えばH1〜H150の画素とH801〜H1024の画素に対する本来のデータが501であるとすると、これらの画素に対応するビデオ線134には、
{(501−1)/1024}×4V=1.953V
より、ランプ電圧の開始電圧に対して+1.953Vがチャージされることが望ましい。しかし、図4(b)に示すように一度上昇したランプ電圧が501クロック目のタイミングでは、本来のランプ電圧より低い電圧に変動する。このため、ビデオ線134にランプ電圧の開始電圧に対して+1.953Vがチャージされるはずが、+1.953V−α(ノイズ成分電圧)がチャージされることになる。この場合、図10(D)に示すように、H1〜H150の画素とH851〜H1024の画素に、図10(B)に示した同画素の液晶駆動電圧より低い液晶駆動電圧がチャージされ、図10(B)の本来の階調より暗い階調が表示されてしまう。
【0051】
このような問題に対して、本実施例では、装置が図11のフローチャートに示す動作(処理)を行うことでこれを解決する。
【0052】
パネル制御回路210が、ステップS101において垂直走査スタート信号VS、水平スタート信号HSおよび各種補正後の映像データを生成することで、処理が開始される。
【0053】
ステップS103では、パネル制御回路210は、水平スタート信号HSを起点としてN+1ライン(例えば、Nラインが2ライン目であれば、N+1ラインは3ライン目となる)の映像データを、同一データサンプリング数検出回路230に入力する。液晶表示パネル100へのN+1ラインの映像データの入力は、同一データサンプリング数検出回路230へのデータ入力(ステップS103)と並行して行う。また、これと並行して、ステップS113では、インプットデータレジスタ111内の映像データをデータメモリ112に転送する。
【0054】
ここで、同一データサンプリング数検出回路230の動作を説明する。図3には、同一データサンプリング数検出回路230と、サンプリング制御回路220内の構成とを示している。ステップS104において、同一データサンプリング数検出回路230は、入力された映像データのうち同一データが設定された画素が、1ラインの1024画素の中に幾つ有るかを示す同一データサンプリング数(同一電圧サンプリング数)を検出する。ステップS105において1ライン中の同一データサンプリング数の検出が終了すると、同一データサンプリング数検出回路230はステップS107に進む。
【0055】
ステップS107では、同一データサンプリング数検出回路230は、図5に示すような同一データサンプリング数を示すヒストグラムを生成する。図5において、横軸はデータの階調を示し、縦軸には同一データサンプリング数の検出値を示している。例えば、図10(A)に示すようなグラデーションパターンでは、図5(a)に示すようなヒストグラムが得られる。また、図10(B)に示すようなボックスパターンでは図5(b)に示すようなヒストグラムが得られる。
【0056】
次に、ステップS109では、同一データサンプリング数検出回路230は、同一データサンプリング数が1ライン中で所定数であるか否かを判定する。本実施例では、「所定数」は、1ライン中の1024個の画素数(サンプリング数)のうち50%以上とし、50%に相当するサンプリング数を図5中に点線で示す。
【0057】
グラデーションパターンに対応する図5(a)に示す場合は、同一データは殆どないので、同一データサンプリング数は最大で1または2となる。つまり、図5(a)に示す場合は点線で示す50%以上となる同一データサンプリング数はない。この場合、同一データサンプリング数検出回路230は、検出結果として所定数となった同一データサンプリング数がないことを記憶する。
【0058】
一方、ボックスパターンに対応する図5(b)に示す場合は、同一データサンプリング数が700(階調499)と324(階調500)であり、点線で示す50%以上となる同一データサンプリング数(700/1024)が存在する。この場合、同一データサンプリング数検出回路230は、ステップS111にて、検出結果として所定数となった同一データサンプリング数があること、その同一データサンプリング数およびその階調を記憶する。こうして、1ラインでの同一データサンプリング数の検出は終了する。
【0059】
そして、後述するCCLK制御、パネルデータインプット制御、同一データサンプリング数検出結果の記憶が終了するのを待って(ステップS137)、サンプリング制御回路220は、ステップS139にて、768ラインのV走査が完了したか否かを判定する。V走査が完了すると1フレーム走査完了として(ステップS141)、本処理を終了する。一方、V走査が完了していなければ、ステップS101に戻って、次のラインに対する処理を行う。
【0060】
次に、液晶表示パネル100への映像データの入力について説明する。ステップS101にて水平スタート信号HSを受けた液晶表示パネル100内のH駆動回路110は、インプットデータレジスタ111内のNラインの映像データをデータメモリ112に転送する。そして、ステップS115では、H駆動回路110は、インプットデータレジスタ111に対してN+1ラインの映像データを入力する。このとき、データメモリ112には、ステップS113でインプットデータレジスタ111から転送されてきたNラインの映像データが記憶されている。データメモリ112に記憶された映像データをもとに、後述するパネル駆動制御が行われる。
【0061】
次に、ステップS117では、H駆動回路110は、インプットデータレジスタ111に対してN+1ラインの映像データ(1024画素分のデータ)の入力が完了したか否かを判定する。完了していない場合は、ステップS115に戻って、完了するまで該ステップS115の処理を繰り返す。完了した場合は、前述したステップS137に進む。
【0062】
次に、サンプリング制御回路220およびパネル駆動制御について説明する。前述したように、ステップS103にて水平スタート信号HS(ステップS101)を起点としてパネル制御回路210はN+1ラインの映像データを同一データサンプリング数検出回路230に入力する。
【0063】
これと並行して、同一データサンプリング数検出回路230は、ステップS119にて、サンプリング制御回路220内のクロック停止タイミング設定回路221に、入力中の映像データの前ライン(Nライン)での同一データサンプリング数の検出結果を送る。この検出結果は、ステップS111で同一データサンプリング数検出回路230が記憶したものである。
【0064】
そして、ステップS121では、クロック停止タイミング設定回路221は、同一データサンプリング数検出回路230から送られてきた検出結果が、同一データサンプリング数が後述する所定数(50%以上)であることを示すものであるか否かを判定する。同一データサンプリング数が所定数であることを示す検出結果ではない場合は、ステップS135に進む。
【0065】
ステップS135では、サンプリング制御回路220は、図4(a)に示したランプ電圧が出力されるように、RampDAC制御回路222から、D/ACLKのクロック数に応じて単調にインクリメントしていくデータD/ADATAを出力させる。また、このとき、CCLKコントロール回路223は、H駆動回路110内データコンパレータ113へのクロックCCLKの出力(カウント)を開始する。そして、前述したランプ電圧の生成と、液晶表示パネル100の1ライン(1024画素)の画素コンデンサ137への液晶駆動電圧のチャージとを行う。
【0066】
液晶駆動電圧のチャージ(電圧サンプリング)制御は、ランプ電圧生成回路300で10bit分解能(1024階調)でのランプ電圧の生成と、データメモリ112、データコンパレータ113、SWコントローラ114、アナログSW133の制御により行う。そして、ステップS133にて、CCLKカウント値が所定値(階調数に対応する1024以上)に達すると、サンプリング制御回路220は、画素コンデンサ137への電圧サンプリングの完了を検出する。そして、サンプリング制御回路220は、ステップS134にて、ランプ電圧生成とCCLKカウントを停止する。その後、ステップS137に進む。
【0067】
一方、ステップS121において、同一データサンプリング数の検出結果が、同一データサンプリング数が所定数であることを示す場合は、ステップS123に進む。この場合は、前述したように、ランプ電圧が図4(b)に示したようにノイズを含むおそれがある。このため、ステップS123では、クロック停止タイミング設定回路221は、同一データサンプリング数の検出結果から、RampDAC制御回路222とCCLKコントロール回路223の停止タイミング(停止ポイント)を設定する。
【0068】
図10(B)に示すボックスパターン(ボックス内の階調が499で、その周囲の階調が500)では、前述したように、階調500に対してノイズが発生しているランプ電圧を画素コンデンサ137にチャージすることになる。このため、階調499に対応するサンプリングが終了した時点から、一時的なサンプリングの停止制御を行う。つまり、階調499をサンプリングの一時的な停止ポイントとして設定する。
【0069】
次に、ステップS125では、サンプリング制御回路220は、図4(c)に示したランプ電圧が出力されるように、RampDAC制御回路222から、D/ACLKのクロック数に応じて単調にインクリメントしていくデータD/ADATAを出力させる。また、このとき、CCLKコントロール回路223は、H駆動回路110内データコンパレータ113へのクロックCCLKの出力(カウント)を開始する。そして、前述したランプ電圧の生成と、液晶表示パネル100の1ライン(1024画素)の画素コンデンサ137への液晶駆動電圧のチャージとを行う。
【0070】
そして、サンプリング制御回路220は、ステップS127において、クロックCCLKのカウント値がステップS123で設定されたサンプリングの停止ポイントに相当するカウント値(所定クロック)に達したか否かを判定する。停止ポイントに相当するカウント値に達していない場合は、達するまで該判定を繰り返す。停止ポイントに相当するカウント値に達した場合は、ステップS129に進み、サンプリング制御回路220は、RampDAC制御回路222にD/ACLKの出力を停止させるとともに、D/ADATAインクリメントも停止させる。さらに、サンプリング制御回路220は、CCLKコントロール回路223に、液晶表示パネル100へのCCLKの出力を停止させる。
【0071】
その後、サンプリング制御回路220は、ステップS131にて、CCLKコントロール回路223内でカウントしている内部CCLKのカウント値が所定停止クロックに対応するカウント値に達したが否かを判定する。所定停止クロックに対応するカウント値に達していない場合は、達するまで該判定を繰り返す。所定停止クロックに対応するカウント値に達した場合は、ステップS132にて、それまで停止していたD/ACLKの出力と、D/ADATAのインクリメントと、CCLKの出力とを再開させる。
【0072】
このように、図4(c)に示した停止位置から再開位置までランプ電圧生成回路300からのランプ電圧の単調増加を停止させる。さらに、CCLKの出力停止によって液晶表示パネル100の画素コンデンサ137への液晶駆動電圧のチャージ(つまりは電圧サンプリング)を停止させる。
【0073】
所定停止クロックは、負荷変動によるランプ電圧のリンギングが収束する期間に対応するように設定される。例えば、CCLKのクロック数で10クロック分とする。このようなランプ電圧の単調増加の停止と画素コンデンサ137への電圧サンプリングの停止とにより、負荷変動によるリンギングの影響によって、図10(C)や(D)に示したように、本来の階調と異なる階調が表示されることを防止することができる。
【0074】
ステップS132でCCLKの出力が再開された後、サンプリング制御回路220は、前述したステップS133およびステップS134を経て、ステップS137に進む。
【0075】
このように本実施例では、ビデオ線134に供給されるランプ電圧に、負荷変動に伴うリンギング等のノイズが発生したおそれがある場合は、そのノイズが収束するとみなせる期間の間、ランプ電圧の単調増加と画素への電圧サンプリングとを一時的に停止させる。これにより、ノイズがほとんどないランプ電圧からの画素への電圧サンプリングを行うことができ、表示品質の低下を防止することができる。
【0076】
なお、本実施例では、同一データサンプリング数が所定数であるか否かの判定における「所定数」を50%以上とした場合について説明した。しかし、これは例に過ぎず、電圧サンプリングに影響するリンギング等のノイズのレベルに合わせて、他の所定数(例えば、30%や70%)を設定してもよい。また、ランプ電圧の単調変化と画素への電圧サンプリングの停止期間は、ノイズの収束期間に応じて変更してもよい。
【0077】
また、D/ACLKの出力を停止することなく、D/ADATAのインクリメントを停止する(つまりはD/ADATAをランプ電圧を一定にするデータとする)ことで、ランプ電圧の単調増加を停止させてもよい。
【0078】
また、本実施例では、同一データサンプリング数が所定数であるとの検出に対して1回のみランプ電圧の単調変化と画素への電圧サンプリングの停止制御を行う場合について説明した。しかし、同一データサンプリング数の発生状況に応じて複数回、停止制御を行ってもよい。
【0079】
また、ランプ電圧は、その開始電圧から単調減少してもよい。さらに、ランプ電圧は、必ずしもリニアに単調変化する必要はなく、テーブルデータ等の予め決められたデータに従って単調変化してもよい。
【0080】
また、画素への電圧サンプリングの停止をCCLKの出力の停止によらず、例えば液晶表示パネル100にCCLKをイネーブルとする信号を出力してコンパレータクロックを無効化することで電圧サンプリングを停止させるようにしてもよい。
【0081】
さらに、本実施例にて説明した液晶表示パネルの解像度や走査線およびデータ線(ビデオ線)の本数は例に過ぎず、他の解像度や本数を採用してもよい。さらに、映像データの入力形式(パラレル/シリアル/データ相数等)は、どのようなものであってもよい。
【実施例2】
【0082】
次に、図6および図7を用いて、本発明の実施例2である電気光学表示装置について説明する。
【0083】
図6には、実施例2の電気光学表示装置の構成を示している。本実施例における制御回路200内のパネル制御回路210と同一データサンプリング数検出回路230とサンプリング制御回路220、および液晶表示パネル100の構成は実施例1と同様である。ただし、ランプ電圧生成回路300′は、実施例1のD/Aコンバータとは異なり、図7に示すような回路により構成されている。
【0084】
本実施例におけるランプ電圧生成回路300′は、一端が電源に接続され、他端が充電コンデンサ302に接続された定電流源301を有する。定電流源301からの電流によって充電コンデンサ302をチャージし、そのチャージされた電荷を用いてランプ電圧RVを生成する。定電流源301は、サンプリング制御回路220からのCONT信号を受けてオン/オフ制御がなされる。また、充電コンデンサ302の両端には、トランジスタ303のドレインとソースが接続され、サンプリング制御回路220からのREST信号に応じて充電コンデンサ302のディスチャージによるランプ電圧RVの生成が行われる。
【0085】
ランプ電圧生成回路300′の構成は上記のように実施例1と異なるが、装置が行う動作(処理)は、実施例1で説明した図11のフローチャートに示すものと基本的に同じである。ただし、上述したように、サンプリング制御回路220から、CONT信号およびREST信号が出力され、これらの信号に応じた動作が行われる点が実施例1と異なる。以下では、図11を用いつつ、実施例1と異なる点を中心に説明する。
【0086】
ステップS121において、クロック停止タイミング設定回路221は、同一データサンプリング数が所定数(50%以上)であることを示す検出結果がないと判定した場合は、実施例1と同様にステップS135に進む。
【0087】
ステップS135では、サンプリング制御回路220は、図4(a)に示したランプ電圧が出力されるように、RESET信号をHiに設定する。これにより、図7に示すトランジスタ303がオンし、充電コンデンサ302のディスチャージが行われる。その後、サンプリング制御回路220は、RESET信号をLoに設定するとともに、CONT信号により定電流源301をオン状態(動作状態)にする。この定電流源301の動作開始から、ランプ電圧が生成される。
【0088】
また、このとき、図3に示したCCLKコントロール回路223は、実施例1と同様に、H駆動回路110内データコンパレータ113へのクロックCCLKの出力(カウント)を開始する。そして、前述したランプ電圧の生成と、液晶表示パネル100の1ライン(1024画素)の画素コンデンサ137への液晶駆動電圧のチャージとを行う。
【0089】
一方、ステップS121において、クロック停止タイミング設定回路221は、同一データサンプリング数が所定数(50%以上)であることを示す場合は、ステップS123に進む。このとき、図4(b)に示すようにランプ電圧にノイズが含まれるおそれがある。このため、ステップS123では、クロック停止タイミング設定回路221は、同一データサンプリング数の検出結果から、定電流源301の電流のオン/オフコントロールを行うCONT信号を出力する。また、クロック停止タイミング設定回路221は、実施例1と同様に、CCLKコントロール回路223の停止タイミングの制御ポイント(停止ポイント)を設定する。
【0090】
次に、ステップS125では、図4(c)に示したランプ電圧が出力されるように、図6に示すサンプリング制御回路220は、RESET信号をHiに設定して、図7に示すトランジスタ303をONし、充電コンデンサ302のディスチャージを行う。その後、RESET信号をLoに設定するとともに、CONT信号により定電流源301をオン状態(動作状態)にする。この定電流源の動作開始から、ランプ電圧が生成される。また、このとき、CCLKコントロール回路223は、H駆動回路110内データコンパレータ113へのクロックCCLKの出力(カウント)を開始する。そして、前述したランプ電圧の生成と、液晶表示パネル100の1ライン(1024画素)の画素コンデンサ137への液晶駆動電圧のチャージとを行う。
【0091】
サンプリング制御回路220は、ステップS127において、クロックCCLKのカウント値がステップS123で設定されたサンプリングの停止ポイントに相当するカウント値(所定クロック)に達したか否かを判定する。停止ポイントに相当するカウント値に達した場合は、ステップS129に進み、サンプリング制御回路220は、CONT信号を定電流源301に定電流停止信号として出力して、ランプ電圧の単調増加を停止させる。さらに、サンプリング制御回路220は、ステップS129において、CCLKコントロール回路223に、液晶表示パネル100へのCCLKの出力を停止させる。
【0092】
その後、サンプリング制御回路220は、ステップS131にて、CCLKコントロール回路223内でカウントしている内部CCLKのカウント値が所定停止クロックに対応するカウント値に達したが否かを判定する。所定停止クロックに対応するカウント値に達した場合は、ステップS132にて、定電流源301の動作を停止制御していたCONT信号を定電流源301を動作させる状態とし、さらにCCLKの出力を再開させる。
【0093】
このようにして、図4(c)に示した停止位置から再開位置までランプ電圧生成回路300′からのランプ電圧の単調増加を停止させる。さらに、CCLKの出力停止によって液晶表示パネル100内の画素コンデンサ137への液晶駆動電圧のチャージ(つまりは電圧サンプリング)を停止させる。所定停止クロックは、実施例1と同様に設定される。また、この後の動作は、実施例1と同様である。
【0094】
なお、本実施例で説明したランプ電圧生成回路300′の構成は例にすぎず、ランプ電圧の生成が可能であり、かつランプ電圧の増加を一時的に停止させることが可能な回路構成を有すればよい。
【0095】
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
【産業上の利用可能性】
【0096】
各種電子機器に搭載可能な、液晶ディスプレイ等の電気光学的に画像を表示する電気光学表示装置を提供できる。
【符号の説明】
【0097】
100 液晶表示パネル
120 Vシフトレジスタ
220 サンプリング制御回路
230 同一データサンプリング数検出回路
300,300′ ランプ電圧生成回路
【技術分野】
【0001】
本発明は、液晶ディスプレイ等、電気光学的変化によって画像表示を行う電気光学表示装置に関する。
【背景技術】
【0002】
上記のような電気光学表示装置の駆動回路として、特許文献1にて開示されているものがある。この駆動回路は、走査線に選択電圧を印加する期間にてコモン電極を一定電圧に保つ一方、画素電極に電圧が単調変化する信号(画素電圧)をオン状態のスイッチおよびデータ線を介して印加する。そして、階調に応じた時間が経過した時点で該スイッチをオフ状態とし、画素電極とコモン電極との間の差電圧を保持する。
【0003】
ただし、特許文献1にて開示された駆動回路において、画素電圧が何らかの原因によって設定通りに単調変化しない場合には、画素電極とコモン電極との間の差電圧が目標とする階調に応じた値にならない。このため、目標とする階調が得られず、画像表示品位が低下する。
【0004】
このような問題に対して、特許文献2には、画素電圧の印加時の負荷(容量)の変動により、単調変化すべき画素電圧に発生するノイズを吸収するようにした駆動回路が開示されている。この駆動回路では、該負荷変動に応じて、画素電圧の印加時の負荷とは異なる負荷を接続することで、負荷変動、つまりは電圧変動を抑えて画像表示品位の低下を防止する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第3367808号公報
【特許文献2】特開2008−170843号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献2にて開示された駆動回路において、負荷変動(電圧変動)を抑えるために接続される負荷が外部負荷である場合には、電気光学表示装置の内部で発生した負荷変動に対して十分な効果が得られないおそれがある。
【0007】
また、負荷変動を抑えるために接続される負荷を内部負荷にする場合には、負荷変動が大きいと、電気光学表示装置内で該負荷変動を軽減するため内部負荷を構成することが困難となる。
【0008】
本発明は、負荷変動により発生する表示品位の低下を、従来よりも簡単な構成で、かつより効果的に防止することができるようにした電気光学表示装置を提供する。
【課題を解決するための手段】
【0009】
本発明の一側面としての電気光学表示装置は、複数本の走査線および複数本のデータ線のうち互いに異なる1本の走査線および互いに異なる1本のデータ線に接続され、1本の走査線に選択電圧が印加されることに応じて当該1本の走査線に対応する画素列に含まれる画素への1本のデータ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、複数のデータ線に供給可能なサンプリング用電圧を、1本の走査線に選択電圧が印加される期間において単調変化させるように生成する電圧生成部と、複数の走査線のうち順次選択した1本の走査線に選択電圧を印加する走査線駆動回路および複数のデータ線へのサンプリング用電圧の供給をオン/オフする複数のデータ線スイッチとにより構成され、サンプリング用電圧から画素電圧をサンプリングする電圧サンプリング部と、該電圧サンプリング部により同一の画素電圧がサンプリングされた画素の数である同一電圧サンプリング数を検出するサンプリング数検出部と、該サンプリング数検出部により検出された同一電圧サンプリング数が所定数である場合にサンプリングを一時的に停止させるとともに、電圧生成部でのサンプリング用電圧の単調変化を停止させるコントローラとを有することを特徴とする。
【0010】
なお、上記電気光学表示装置を備えた電子機器も、本発明の他の一側面を構成する。
【発明の効果】
【0011】
本発明によれば、負荷変動により発生する表示品位の低下を、従来よりも簡単な構成で、かつより効果的に防止することが可能な電気光学表示装置を実現することができる
【図面の簡単な説明】
【0012】
【図1】本発明の実施例1である電気光学表示装置の構成を示すブロック図。
【図2】実施例1の電気光学表示装置における画素の構成を示す図。
【図3】実施例1の電気光学表示装置における制御回路の構成を示すブロック図。
【図4】実施例1の電気光学表示装置におけるデータ線の状況に応じたランプ信号の電圧変動を示す図
【図5】実施例1の電気光学表示装置における同一データサンプリング数検出回路の検出結果の例を示す図。
【図6】本発明の実施例2である電気光学表示装置の構成を示すブロック図。
【図7】実施例2の電気光学表示装置におけるランプ電圧生成回路の構成を示す図。
【図8】水平走査時のタイミングを示すタイミングチャート。
【図9】D/Aコンバータで構成されるランプ電圧生成回路の動作を示すタイミングチャート。
【図10】電気光学装置の表示部での表示例を示す図。
【図11】実施例1の電気光学表示装置の動作を示すフローチャート。
【発明を実施するための形態】
【0013】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例1】
【0014】
図1には、本発明の実施例1である電気光学表示装置の構成を示している。電気光学表示装置は、表示部としての液晶表示パネル100と、制御回路200と、電圧生成部としてのランプ電圧生成回路300とにより構成されている。液晶表示パネル100は、複数の画素(ここでは、例としてXGA解像度対応する水平1024画素×垂直768画素とする)を含む表示領域130にて画像を表示する。
【0015】
本実施例の電気光学表示装置は、液晶プロジェクタ、液晶テレビ、携帯電話、ノートパソコン、デジタルスチルカメラ、カーナビゲーション装置等の各種電子機器に搭載することができる。
【0016】
制御回路200内のパネル制御回路210は、不図示のスケーラ等からデジタル化された映像入力を受けて液晶表示パネル100への駆動制御信号を生成する。サンプリング数検出部としての同一データサンプリング数検出回路230は、パネル制御回路210でガンマ補正、色むら補正等の各種補正を受けた映像データから同一の階調データ(以下、同一データという)が設定された画素数を検出する。同一データが設定された画素数を、以下の説明では同一データサンプリング数という。
【0017】
コントローラとしてのサンプリング制御回路220は、同一データサンプリング数検出回路230にて検出された同一データサンプリング数(検出結果)に応じて、ランプ電圧生成回路300での電圧生成制御と液晶表示パネル100の駆動制御とを行う。
【0018】
液晶表示パネル100内には、表示領域130と、H駆動回路110と、走査線駆動回路としてのVシフトレジスタ120とが設けられている。H駆動回路110は、パネル制御回路210からの駆動制御信号および映像データと、サンプリング制御回路220からの駆動制御信号とを受けて、表示領域130に含まれる各水平画素列(以下、ラインという)の画素を駆動する。
【0019】
図2に示すように、H駆動回路110内のインプットデータレジスタ111は、パネル制御回路210でガンマ補正、色むら補正等の各種補正を受けた映像データを順次受けて、N+1ライン分の映像データを記憶する。
【0020】
また、H駆動回路110内のデータメモリ112は、インプットデータレジスタ111にて受けたNライン目の映像データを記憶する。データコンパレータ113はデータメモリ112に記憶している映像データと、データコンパレータ113に入力されるカウンタークロック(サンプリングクロック)であるCCLKのカウント値とを比較する。
【0021】
SWコントローラ114は、データコンパレータ113からの出力をもとに、データ線スイッチとしてのアナログSW133のスイッチングを行うSW信号132を、アナログSW133をON/OFF可能な電圧に変換して出力する。
【0022】
ランプ電圧生成回路300は、複数本のビデオ線134に供給可能なサンプリング用電圧としてのランプ電圧(RV)131を生成する。そして、アナログSW133は、表示領域130に垂直方向に延びるように配線された複数本のデータ線としてのビデオ線134に対するランプ電圧(RV)131の供給をオン/オフする。なお、XGAでは、1024本のビデオ線134が表示領域130に含まれ、ビデオ線134ごとにアナログSW133が設けられている。
【0023】
Vシフトレジスタ120は、パネル制御回路210からのVS信号とVCLK信号を受けて、表示領域130に水平方向に延びるように配線された複数本の水平走査線135へのV走査信号(選択電圧)の出力を制御する。なお、XGAでは、768本の水平走査線135が表示領域130に含まれる。詳しくは後述するが、ランプ電圧(RV)131は、1本の水平走査線135にV走査信号が印加される期間において、単調変化(単調増加)するように生成される。Vシフトレジスタ120およびアナログSW133によって電圧サンプリング部が構成される。
【0024】
各水平走査線(1本の走査線)135と各ビデオ線(1本のデータ線)134とが交差する箇所には、画素スイッチング素子としての画素トランジスタ136、画素コンデンサ137および液晶(LC)138が設けられている。これら画素トランジスタ136、画素コンデンサ137および液晶(LC)138により1つの画素が構成される。
【0025】
アナログSW133を介してビデオ線134に供給されるランプ電圧(RV)131は、画素トランジスタ136のドレインに接続される。これにより、画素トランジスタ136のゲートが水平走査線135に接続され、水平走査線135からのV走査信号によって画素トランジスタ136のオン/オフ制御が行われる。
【0026】
画素コンデンサ137は、画素トランジスタ136のソースに接続され、ビデオ線134に印加されたランプ電圧を受けて、該ランプ電圧を液晶駆動電圧(画素電圧)としてチャージする。ビデオ線134は、画素トランジスタ136のソースに接続されるとともに、配線としてのビデオ線134自体がコンデンサ容量として機能し、画素コンデンサ137の容量より大きい容量(数百から数万倍)を構成する。また、画素コンデンサ137の他端は、所定電圧であるVcomCに接続されている。
【0027】
液晶(LC)138は、画素コンデンサ137にチャージされて不図示の画素電極に印加される液晶駆動電圧(画素電圧)と、不図示の透明電極に印加される所定電圧であるVcomLとの差である電位差に応じて駆動される。なお、前述した同一階調データを意味する「同一データ」は、同一の液晶駆動電圧とも言い換えることができる。
【0028】
また、本実施例では、液晶駆動電圧がゼロに近い場合に液晶138の光透過率が最小となって黒色が表示され、液晶駆動電圧が大きくなるにつれて光透過率が増加する、いわゆるノーマリーブラックモードの液晶駆動方式が採用されている場合について説明する。
【0029】
引き続き、図1および図2を用いて、液晶表示パネル100およびランプ電圧生成回路300の動作について詳しく説明する。
【0030】
前述したように、制御回路200内のパネル制御回路210は、映像入力を受けてガンマ補正、色むら補正等の各種補正が行われた映像データを生成する。生成された映像データは、DATAラインを介して液晶表示パネル100のH駆動回路110に入力されるとともに、制御回路200内の同一データサンプリング数検出回路230に入力される。
【0031】
H駆動回路110に入力された映像データは、H駆動回路110内のインプットデータレジスタ111に格納される。このときの様子を図8に示す。インプットデータレジスタ111は、映像データを、パネル制御回路210からの水平スタート信号であるHS信号を起点として、HCLKに同期してデータD1〜D1024として格納していく。XGA解像度では、水平方向の映像データとして1024個のデータを記憶する。
【0032】
データメモリ112は、インプットデータレジスタ111にて受けたNライン目の映像データを記憶する。このとき、インプットデータレジスタ111には、次のラインであるN+1ライン目の映像データが入力される。
【0033】
データコンパレータ113は、図9に示すように、サンプリング制御回路220から出力されるCRST信号を起点としてCCLKのカウントを行うカウンタを含む。そして、データコンパレータ113は、データメモリ112に記憶されている映像データと、上記カウンタによるカウント値とを比較する。
【0034】
例えば、映像データが10ビットの階調であり、D1のデータが100であるとすると、データコンパレータ113は、CK100にてSWコントローラ114にコンパレータ出力を行う。また、例えば、D2のデータが4であるとすると、データコンパレータ113は、CK4にてSWコントローラ114にコンパレータ出力を行う。このようにして、データコンパレータ113は、水平方向に1024のコンパレータ出力を行うことが可能である。
【0035】
SWコントローラ114は、データコンパレータ113からの1024のコンパレータ出力を電圧変換し、1024個のアナログSW133に対して制御信号を出力する。このアナログSW133をオン/オフすることにより、ランプ電圧生成回路300から出力されるランプ電圧(RV)131をビデオ線134に印加したり遮断したりする制御を行う。
【0036】
1024個のアナログSW133は、CRST信号により全てがオン状態となってランプ電圧(RV)131がビデオ線134に印加された状態としている。アナログSW133はコンパレータ出力を受けるとオフ状態となり、ランプ電圧(RV)131がビデオ線134に印加されない状態(遮断状態)とする。
【0037】
次に、ランプ電圧生成回路300におけるランプ電圧の生成について説明するが、本実施例ではランプ電圧生成回路300が、デジタルデータをアナログ変換するD/Aコンバータである場合について説明する。サンプリング制御回路220は、ランプ電圧生成回路300であるD/Aコンバータに、該D/Aコンバータのデータ更新を行わせるクロックであるD/ACLKとランプ電圧のインクリメントを指示するデータであるD/ADATAとを入力する。D/ACLKとD/ADATAは、前述したCRST信号を起点として、CCLKと同期してサンプリング制御回路220から出力される。
【0038】
また、D/ADATAは、D/ACLKのクロック数に応じてインクリメントしていくデータとして出力される。例えば、ランプ電圧生成回路300の階調を10bitとした場合、ランプ電圧生成回路300は1024の分解能にてランプ波形を生成する。この結果、D/Aコンバータは、図4(a)に示すように、単調増加(単調変化)するランプ電圧を生成する。
【0039】
すなわち、ランプ電圧生成回路300から出力されるランプ電圧(RV)131は、CRST信号の入力時点で所定の開始電圧となり、例えばD1においては図4(a)中に「D1:100」で示す電圧としてビデオ線134に印加される。前述したようにランプ電圧生成回路300の階調を10bitの1024分解能とした場合に、ランプ電圧の最大電圧(Δ電圧)が4Vであるとするとき、「D1:100」で示す電圧は、
{(100−1)/1024}×4V=0.3867V
となり、ランプ電圧の開始電圧に対して+0.3867Vがビデオ線134に印加されることになる。また、ランプ電圧(RV)131は、例えばD2においては図4(a)中に「D2:4」で示す電圧としてビデオ線134に印加される。「D2:4」で示す電圧は、
{(4−1)/1024}×4=0.0117V
となり、ランプ電圧の開始電圧に対して+0.0117Vがビデオ線134に印加されることになる。
【0040】
このようなランプ電圧からのサンプリングを行い、1024本のビデオ線134に対してサンプリングされた電圧(液晶駆動電圧)を印加する。ビデオ線134に印加された電圧は、Vシフトレジスタ120から出力されるV走査信号によって、1ラインにおける1024個(H1〜H1024)の画素トランジスタ136のゲートに接続される。これにより、1024個の画素トランジスタ136がオンになる。
【0041】
この画素トランジスタ136のオンにより、ビデオ線134と画素コンデンサ137は画素トランジスタ136を介して接続され、画素トランジスタ136にランプ電圧からサンプリングした液晶駆動電圧をチャージする。こうして、H1〜H1024の画素コンデンサ137にそれぞれチャージされた液晶駆動電圧により、液晶138を駆動する。
【0042】
パネル制御回路210から垂直走査スタート信号VSと垂直走査クロック信号VCLKを受けたVシフトレジスタ120は、水平走査線135に出力されるV走査信号を、クロックVCLKごとに垂直方向にV1からV768まで順次走査(順次選択)する。この走査により、液晶表示パネル100の表示領域130の全画素に対して、液晶駆動電圧の書き込み(チャージ)制御を行うことができる。そして、透明電極に印加されるVcomLと画素電極に印加される液晶駆動電圧との差に応じて液晶138が駆動され、表示領域130に画像が表示される。
【0043】
次に、上述したランプ電圧からの液晶駆動電圧のサンプリング(以下、電圧サンプリングともいう)の際に発生するノイズの影響について説明する。
【0044】
図10には、表示領域130に表示される画像(パターン)の例を示している。図10(A)は、階調が徐々に変化するグラデーションパターンを示す。本実施例では、前述したようにノーマリーブラックモードで液晶駆動を行うので、このようなグラデーションパターンを表示する場合には、まずCRST信号によって1024個のアナログSW133が全てオン状態とされる。これにより、ランプ電圧(RV)131が1024本のビデオ線134の全てに供給される。そして、例えば、H1の画素に対するデータが最も低い1であるとすると、CCLKの1クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH1のアナログSW133をオフにする。これにより、H1の画素に対応するビデオ線134には、
{(1−1)/1024}×4V=0V
より、ランプ電圧の開始電圧に対して、+0Vがチャージされる。したがって、H1の画素にも、ランプ電圧の開始電圧に対して+0Vがチャージされる。
【0045】
次に、例えば、H2の画素に対するデータが1より高い2であるとすると、CCLKの2クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH2のアナログSW133をオフにする。これにより、H2の画素に対応するビデオ線134には、
{(2−1)/1024}×4V=0.0039V
より、ランプ電圧の開始電圧に対して+0.0039Vがチャージされる。したがって、H2の画素にも、ランプ電圧の開始電圧に対して+0.0039Vがチャージされる。このようにして、グラデーションパターンの階調が徐々に変化する。このとき、1024個のアナログSW133が順次オフされていくため、ビデオ線134の負荷変動が小さい状態が続き、安定的にランプ電圧からサンプリングした液晶駆動電圧を得ることができる。
【0046】
これに対し、図10(B)には、矩形ボックス内の階調が499で、その周囲の階調が500であるボックスパターンを示している。前述した通り、まずCRST信号によって1024個のアナログSW133が全てオン状態とされ、ランプ電圧(RV)131が1024本のビデオ線134の全てに供給される。そして、例えばH151〜H850の画素に対するデータが499である場合、CCLKの499クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH151〜H850のアナログSW133をオフにする。これにより、H151〜H850の画素に対応するビデオ線134には、
{(499−1)/1024}×4V=1.945V
より、ランプ電圧の開始電圧に対して+1.945Vがチャージされる。したがって、H151〜H850の画素にも、ランプ電圧の開始電圧に対して+1.945Vがチャージされる。ただし、このときランプ電圧(RV)に対しては、1024本のビデオ線134のうち半分以上の700本がオフになる、つまりはランプ電圧(RV)131に繋がっていた負荷(ビデオ線134の容量)のうち700/1024が解放されることになる。このため、概ね700/1024の容量変動が発生する。
【0047】
一方、例えばH1〜H150の画素とH801〜H1024の画素に対するデータが500であるとする。このとき、CCLKの500クロック目でデータコンパレータ113から出されたコンパレータ出力に応じて、SWコントローラ114がH1〜H150とH801〜H1024のアナログSW133をオフにする。これにより、H1〜H150の画素とH801〜H1024の画素に対応するビデオ線134には、
{(500−1)/1024}×4V=1.949V
より、ランプ電圧の開始電圧に対して+1.949Vがチャージされることが望ましい。
【0048】
しかし、前述した負荷変動により、図4(b)に示すように、CCLKの499クロック目より後にランプ電圧の変動が発生する。すなわち、ランプ電圧生成回路300のインダクタンスやリアクタンス等による負荷変動や液晶表示パネル100内に設けられたランプ電圧用アンプ(不図示)の負荷変動に伴うリンギングやパネル内の配線抵抗により発生する電位差により、図4(b)中の点線内に示すようなランプ電圧の波形が変動する。そして、このようなランプ電圧の変動が生じている間に、H1〜H150とH801〜H1024の画素(ビデオ線134)は液晶駆動電圧をサンプリングすることになる。
【0049】
図4(b)には、CCLKの499クロック目に負荷が一旦軽くなったために、500クロック目のランプ電圧が本来の電圧よりも上昇した様子を示している。そのタイミングで、ビデオ線134への電圧サンプリングを行うと、前述したようにビデオ線134には本来はランプ電圧の開始電圧に対して+1.949Vがチャージされるはずが、+1.949V+α(ノイズ成分電圧)がチャージされる。したがって、画素コンデンサ137にも、ランプ電圧の開始電圧に対して+1.949V+αがチャージされる。この場合、図10(C)に示すように、H1〜H150の画素とH851〜H1024の画素に、図10(B)に示した同画素の液晶駆動電圧より高い液晶駆動電圧がチャージされ、図10(B)の本来の階調より明るい階調が表示されてしまう。
【0050】
さらに、例えばH1〜H150の画素とH801〜H1024の画素に対する本来のデータが501であるとすると、これらの画素に対応するビデオ線134には、
{(501−1)/1024}×4V=1.953V
より、ランプ電圧の開始電圧に対して+1.953Vがチャージされることが望ましい。しかし、図4(b)に示すように一度上昇したランプ電圧が501クロック目のタイミングでは、本来のランプ電圧より低い電圧に変動する。このため、ビデオ線134にランプ電圧の開始電圧に対して+1.953Vがチャージされるはずが、+1.953V−α(ノイズ成分電圧)がチャージされることになる。この場合、図10(D)に示すように、H1〜H150の画素とH851〜H1024の画素に、図10(B)に示した同画素の液晶駆動電圧より低い液晶駆動電圧がチャージされ、図10(B)の本来の階調より暗い階調が表示されてしまう。
【0051】
このような問題に対して、本実施例では、装置が図11のフローチャートに示す動作(処理)を行うことでこれを解決する。
【0052】
パネル制御回路210が、ステップS101において垂直走査スタート信号VS、水平スタート信号HSおよび各種補正後の映像データを生成することで、処理が開始される。
【0053】
ステップS103では、パネル制御回路210は、水平スタート信号HSを起点としてN+1ライン(例えば、Nラインが2ライン目であれば、N+1ラインは3ライン目となる)の映像データを、同一データサンプリング数検出回路230に入力する。液晶表示パネル100へのN+1ラインの映像データの入力は、同一データサンプリング数検出回路230へのデータ入力(ステップS103)と並行して行う。また、これと並行して、ステップS113では、インプットデータレジスタ111内の映像データをデータメモリ112に転送する。
【0054】
ここで、同一データサンプリング数検出回路230の動作を説明する。図3には、同一データサンプリング数検出回路230と、サンプリング制御回路220内の構成とを示している。ステップS104において、同一データサンプリング数検出回路230は、入力された映像データのうち同一データが設定された画素が、1ラインの1024画素の中に幾つ有るかを示す同一データサンプリング数(同一電圧サンプリング数)を検出する。ステップS105において1ライン中の同一データサンプリング数の検出が終了すると、同一データサンプリング数検出回路230はステップS107に進む。
【0055】
ステップS107では、同一データサンプリング数検出回路230は、図5に示すような同一データサンプリング数を示すヒストグラムを生成する。図5において、横軸はデータの階調を示し、縦軸には同一データサンプリング数の検出値を示している。例えば、図10(A)に示すようなグラデーションパターンでは、図5(a)に示すようなヒストグラムが得られる。また、図10(B)に示すようなボックスパターンでは図5(b)に示すようなヒストグラムが得られる。
【0056】
次に、ステップS109では、同一データサンプリング数検出回路230は、同一データサンプリング数が1ライン中で所定数であるか否かを判定する。本実施例では、「所定数」は、1ライン中の1024個の画素数(サンプリング数)のうち50%以上とし、50%に相当するサンプリング数を図5中に点線で示す。
【0057】
グラデーションパターンに対応する図5(a)に示す場合は、同一データは殆どないので、同一データサンプリング数は最大で1または2となる。つまり、図5(a)に示す場合は点線で示す50%以上となる同一データサンプリング数はない。この場合、同一データサンプリング数検出回路230は、検出結果として所定数となった同一データサンプリング数がないことを記憶する。
【0058】
一方、ボックスパターンに対応する図5(b)に示す場合は、同一データサンプリング数が700(階調499)と324(階調500)であり、点線で示す50%以上となる同一データサンプリング数(700/1024)が存在する。この場合、同一データサンプリング数検出回路230は、ステップS111にて、検出結果として所定数となった同一データサンプリング数があること、その同一データサンプリング数およびその階調を記憶する。こうして、1ラインでの同一データサンプリング数の検出は終了する。
【0059】
そして、後述するCCLK制御、パネルデータインプット制御、同一データサンプリング数検出結果の記憶が終了するのを待って(ステップS137)、サンプリング制御回路220は、ステップS139にて、768ラインのV走査が完了したか否かを判定する。V走査が完了すると1フレーム走査完了として(ステップS141)、本処理を終了する。一方、V走査が完了していなければ、ステップS101に戻って、次のラインに対する処理を行う。
【0060】
次に、液晶表示パネル100への映像データの入力について説明する。ステップS101にて水平スタート信号HSを受けた液晶表示パネル100内のH駆動回路110は、インプットデータレジスタ111内のNラインの映像データをデータメモリ112に転送する。そして、ステップS115では、H駆動回路110は、インプットデータレジスタ111に対してN+1ラインの映像データを入力する。このとき、データメモリ112には、ステップS113でインプットデータレジスタ111から転送されてきたNラインの映像データが記憶されている。データメモリ112に記憶された映像データをもとに、後述するパネル駆動制御が行われる。
【0061】
次に、ステップS117では、H駆動回路110は、インプットデータレジスタ111に対してN+1ラインの映像データ(1024画素分のデータ)の入力が完了したか否かを判定する。完了していない場合は、ステップS115に戻って、完了するまで該ステップS115の処理を繰り返す。完了した場合は、前述したステップS137に進む。
【0062】
次に、サンプリング制御回路220およびパネル駆動制御について説明する。前述したように、ステップS103にて水平スタート信号HS(ステップS101)を起点としてパネル制御回路210はN+1ラインの映像データを同一データサンプリング数検出回路230に入力する。
【0063】
これと並行して、同一データサンプリング数検出回路230は、ステップS119にて、サンプリング制御回路220内のクロック停止タイミング設定回路221に、入力中の映像データの前ライン(Nライン)での同一データサンプリング数の検出結果を送る。この検出結果は、ステップS111で同一データサンプリング数検出回路230が記憶したものである。
【0064】
そして、ステップS121では、クロック停止タイミング設定回路221は、同一データサンプリング数検出回路230から送られてきた検出結果が、同一データサンプリング数が後述する所定数(50%以上)であることを示すものであるか否かを判定する。同一データサンプリング数が所定数であることを示す検出結果ではない場合は、ステップS135に進む。
【0065】
ステップS135では、サンプリング制御回路220は、図4(a)に示したランプ電圧が出力されるように、RampDAC制御回路222から、D/ACLKのクロック数に応じて単調にインクリメントしていくデータD/ADATAを出力させる。また、このとき、CCLKコントロール回路223は、H駆動回路110内データコンパレータ113へのクロックCCLKの出力(カウント)を開始する。そして、前述したランプ電圧の生成と、液晶表示パネル100の1ライン(1024画素)の画素コンデンサ137への液晶駆動電圧のチャージとを行う。
【0066】
液晶駆動電圧のチャージ(電圧サンプリング)制御は、ランプ電圧生成回路300で10bit分解能(1024階調)でのランプ電圧の生成と、データメモリ112、データコンパレータ113、SWコントローラ114、アナログSW133の制御により行う。そして、ステップS133にて、CCLKカウント値が所定値(階調数に対応する1024以上)に達すると、サンプリング制御回路220は、画素コンデンサ137への電圧サンプリングの完了を検出する。そして、サンプリング制御回路220は、ステップS134にて、ランプ電圧生成とCCLKカウントを停止する。その後、ステップS137に進む。
【0067】
一方、ステップS121において、同一データサンプリング数の検出結果が、同一データサンプリング数が所定数であることを示す場合は、ステップS123に進む。この場合は、前述したように、ランプ電圧が図4(b)に示したようにノイズを含むおそれがある。このため、ステップS123では、クロック停止タイミング設定回路221は、同一データサンプリング数の検出結果から、RampDAC制御回路222とCCLKコントロール回路223の停止タイミング(停止ポイント)を設定する。
【0068】
図10(B)に示すボックスパターン(ボックス内の階調が499で、その周囲の階調が500)では、前述したように、階調500に対してノイズが発生しているランプ電圧を画素コンデンサ137にチャージすることになる。このため、階調499に対応するサンプリングが終了した時点から、一時的なサンプリングの停止制御を行う。つまり、階調499をサンプリングの一時的な停止ポイントとして設定する。
【0069】
次に、ステップS125では、サンプリング制御回路220は、図4(c)に示したランプ電圧が出力されるように、RampDAC制御回路222から、D/ACLKのクロック数に応じて単調にインクリメントしていくデータD/ADATAを出力させる。また、このとき、CCLKコントロール回路223は、H駆動回路110内データコンパレータ113へのクロックCCLKの出力(カウント)を開始する。そして、前述したランプ電圧の生成と、液晶表示パネル100の1ライン(1024画素)の画素コンデンサ137への液晶駆動電圧のチャージとを行う。
【0070】
そして、サンプリング制御回路220は、ステップS127において、クロックCCLKのカウント値がステップS123で設定されたサンプリングの停止ポイントに相当するカウント値(所定クロック)に達したか否かを判定する。停止ポイントに相当するカウント値に達していない場合は、達するまで該判定を繰り返す。停止ポイントに相当するカウント値に達した場合は、ステップS129に進み、サンプリング制御回路220は、RampDAC制御回路222にD/ACLKの出力を停止させるとともに、D/ADATAインクリメントも停止させる。さらに、サンプリング制御回路220は、CCLKコントロール回路223に、液晶表示パネル100へのCCLKの出力を停止させる。
【0071】
その後、サンプリング制御回路220は、ステップS131にて、CCLKコントロール回路223内でカウントしている内部CCLKのカウント値が所定停止クロックに対応するカウント値に達したが否かを判定する。所定停止クロックに対応するカウント値に達していない場合は、達するまで該判定を繰り返す。所定停止クロックに対応するカウント値に達した場合は、ステップS132にて、それまで停止していたD/ACLKの出力と、D/ADATAのインクリメントと、CCLKの出力とを再開させる。
【0072】
このように、図4(c)に示した停止位置から再開位置までランプ電圧生成回路300からのランプ電圧の単調増加を停止させる。さらに、CCLKの出力停止によって液晶表示パネル100の画素コンデンサ137への液晶駆動電圧のチャージ(つまりは電圧サンプリング)を停止させる。
【0073】
所定停止クロックは、負荷変動によるランプ電圧のリンギングが収束する期間に対応するように設定される。例えば、CCLKのクロック数で10クロック分とする。このようなランプ電圧の単調増加の停止と画素コンデンサ137への電圧サンプリングの停止とにより、負荷変動によるリンギングの影響によって、図10(C)や(D)に示したように、本来の階調と異なる階調が表示されることを防止することができる。
【0074】
ステップS132でCCLKの出力が再開された後、サンプリング制御回路220は、前述したステップS133およびステップS134を経て、ステップS137に進む。
【0075】
このように本実施例では、ビデオ線134に供給されるランプ電圧に、負荷変動に伴うリンギング等のノイズが発生したおそれがある場合は、そのノイズが収束するとみなせる期間の間、ランプ電圧の単調増加と画素への電圧サンプリングとを一時的に停止させる。これにより、ノイズがほとんどないランプ電圧からの画素への電圧サンプリングを行うことができ、表示品質の低下を防止することができる。
【0076】
なお、本実施例では、同一データサンプリング数が所定数であるか否かの判定における「所定数」を50%以上とした場合について説明した。しかし、これは例に過ぎず、電圧サンプリングに影響するリンギング等のノイズのレベルに合わせて、他の所定数(例えば、30%や70%)を設定してもよい。また、ランプ電圧の単調変化と画素への電圧サンプリングの停止期間は、ノイズの収束期間に応じて変更してもよい。
【0077】
また、D/ACLKの出力を停止することなく、D/ADATAのインクリメントを停止する(つまりはD/ADATAをランプ電圧を一定にするデータとする)ことで、ランプ電圧の単調増加を停止させてもよい。
【0078】
また、本実施例では、同一データサンプリング数が所定数であるとの検出に対して1回のみランプ電圧の単調変化と画素への電圧サンプリングの停止制御を行う場合について説明した。しかし、同一データサンプリング数の発生状況に応じて複数回、停止制御を行ってもよい。
【0079】
また、ランプ電圧は、その開始電圧から単調減少してもよい。さらに、ランプ電圧は、必ずしもリニアに単調変化する必要はなく、テーブルデータ等の予め決められたデータに従って単調変化してもよい。
【0080】
また、画素への電圧サンプリングの停止をCCLKの出力の停止によらず、例えば液晶表示パネル100にCCLKをイネーブルとする信号を出力してコンパレータクロックを無効化することで電圧サンプリングを停止させるようにしてもよい。
【0081】
さらに、本実施例にて説明した液晶表示パネルの解像度や走査線およびデータ線(ビデオ線)の本数は例に過ぎず、他の解像度や本数を採用してもよい。さらに、映像データの入力形式(パラレル/シリアル/データ相数等)は、どのようなものであってもよい。
【実施例2】
【0082】
次に、図6および図7を用いて、本発明の実施例2である電気光学表示装置について説明する。
【0083】
図6には、実施例2の電気光学表示装置の構成を示している。本実施例における制御回路200内のパネル制御回路210と同一データサンプリング数検出回路230とサンプリング制御回路220、および液晶表示パネル100の構成は実施例1と同様である。ただし、ランプ電圧生成回路300′は、実施例1のD/Aコンバータとは異なり、図7に示すような回路により構成されている。
【0084】
本実施例におけるランプ電圧生成回路300′は、一端が電源に接続され、他端が充電コンデンサ302に接続された定電流源301を有する。定電流源301からの電流によって充電コンデンサ302をチャージし、そのチャージされた電荷を用いてランプ電圧RVを生成する。定電流源301は、サンプリング制御回路220からのCONT信号を受けてオン/オフ制御がなされる。また、充電コンデンサ302の両端には、トランジスタ303のドレインとソースが接続され、サンプリング制御回路220からのREST信号に応じて充電コンデンサ302のディスチャージによるランプ電圧RVの生成が行われる。
【0085】
ランプ電圧生成回路300′の構成は上記のように実施例1と異なるが、装置が行う動作(処理)は、実施例1で説明した図11のフローチャートに示すものと基本的に同じである。ただし、上述したように、サンプリング制御回路220から、CONT信号およびREST信号が出力され、これらの信号に応じた動作が行われる点が実施例1と異なる。以下では、図11を用いつつ、実施例1と異なる点を中心に説明する。
【0086】
ステップS121において、クロック停止タイミング設定回路221は、同一データサンプリング数が所定数(50%以上)であることを示す検出結果がないと判定した場合は、実施例1と同様にステップS135に進む。
【0087】
ステップS135では、サンプリング制御回路220は、図4(a)に示したランプ電圧が出力されるように、RESET信号をHiに設定する。これにより、図7に示すトランジスタ303がオンし、充電コンデンサ302のディスチャージが行われる。その後、サンプリング制御回路220は、RESET信号をLoに設定するとともに、CONT信号により定電流源301をオン状態(動作状態)にする。この定電流源301の動作開始から、ランプ電圧が生成される。
【0088】
また、このとき、図3に示したCCLKコントロール回路223は、実施例1と同様に、H駆動回路110内データコンパレータ113へのクロックCCLKの出力(カウント)を開始する。そして、前述したランプ電圧の生成と、液晶表示パネル100の1ライン(1024画素)の画素コンデンサ137への液晶駆動電圧のチャージとを行う。
【0089】
一方、ステップS121において、クロック停止タイミング設定回路221は、同一データサンプリング数が所定数(50%以上)であることを示す場合は、ステップS123に進む。このとき、図4(b)に示すようにランプ電圧にノイズが含まれるおそれがある。このため、ステップS123では、クロック停止タイミング設定回路221は、同一データサンプリング数の検出結果から、定電流源301の電流のオン/オフコントロールを行うCONT信号を出力する。また、クロック停止タイミング設定回路221は、実施例1と同様に、CCLKコントロール回路223の停止タイミングの制御ポイント(停止ポイント)を設定する。
【0090】
次に、ステップS125では、図4(c)に示したランプ電圧が出力されるように、図6に示すサンプリング制御回路220は、RESET信号をHiに設定して、図7に示すトランジスタ303をONし、充電コンデンサ302のディスチャージを行う。その後、RESET信号をLoに設定するとともに、CONT信号により定電流源301をオン状態(動作状態)にする。この定電流源の動作開始から、ランプ電圧が生成される。また、このとき、CCLKコントロール回路223は、H駆動回路110内データコンパレータ113へのクロックCCLKの出力(カウント)を開始する。そして、前述したランプ電圧の生成と、液晶表示パネル100の1ライン(1024画素)の画素コンデンサ137への液晶駆動電圧のチャージとを行う。
【0091】
サンプリング制御回路220は、ステップS127において、クロックCCLKのカウント値がステップS123で設定されたサンプリングの停止ポイントに相当するカウント値(所定クロック)に達したか否かを判定する。停止ポイントに相当するカウント値に達した場合は、ステップS129に進み、サンプリング制御回路220は、CONT信号を定電流源301に定電流停止信号として出力して、ランプ電圧の単調増加を停止させる。さらに、サンプリング制御回路220は、ステップS129において、CCLKコントロール回路223に、液晶表示パネル100へのCCLKの出力を停止させる。
【0092】
その後、サンプリング制御回路220は、ステップS131にて、CCLKコントロール回路223内でカウントしている内部CCLKのカウント値が所定停止クロックに対応するカウント値に達したが否かを判定する。所定停止クロックに対応するカウント値に達した場合は、ステップS132にて、定電流源301の動作を停止制御していたCONT信号を定電流源301を動作させる状態とし、さらにCCLKの出力を再開させる。
【0093】
このようにして、図4(c)に示した停止位置から再開位置までランプ電圧生成回路300′からのランプ電圧の単調増加を停止させる。さらに、CCLKの出力停止によって液晶表示パネル100内の画素コンデンサ137への液晶駆動電圧のチャージ(つまりは電圧サンプリング)を停止させる。所定停止クロックは、実施例1と同様に設定される。また、この後の動作は、実施例1と同様である。
【0094】
なお、本実施例で説明したランプ電圧生成回路300′の構成は例にすぎず、ランプ電圧の生成が可能であり、かつランプ電圧の増加を一時的に停止させることが可能な回路構成を有すればよい。
【0095】
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
【産業上の利用可能性】
【0096】
各種電子機器に搭載可能な、液晶ディスプレイ等の電気光学的に画像を表示する電気光学表示装置を提供できる。
【符号の説明】
【0097】
100 液晶表示パネル
120 Vシフトレジスタ
220 サンプリング制御回路
230 同一データサンプリング数検出回路
300,300′ ランプ電圧生成回路
【特許請求の範囲】
【請求項1】
複数の画素を有する電気光学表示装置であって、
複数本の走査線および複数本のデータ線のうち互いに異なる1本の走査線および互いに異なる1本のデータ線に接続され、前記1本の走査線に選択電圧が印加されることに応じて当該1本の走査線に対応する画素列に含まれる画素への前記1本のデータ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、
前記複数のデータ線に供給可能なサンプリング用電圧を、前記1本の走査線に前記選択電圧が印加される期間において単調変化させるように生成する電圧生成部と、
前記複数の走査線のうち順次選択した前記1本の走査線に前記選択電圧を印加する走査線駆動回路および前記複数のデータ線への前記サンプリング用電圧の供給をオン/オフする複数のデータ線スイッチとにより構成され、前記サンプリング用電圧から前記画素電圧をサンプリングする電圧サンプリング部と、
該電圧サンプリング部により同一の前記画素電圧がサンプリングされた前記画素の数である同一電圧サンプリング数を検出するサンプリング数検出部と、
前記サンプリング数検出部により検出された前記同一電圧サンプリング数が所定数である場合に前記サンプリングを一時的に停止させるとともに、前記電圧生成部での前記サンプリング用電圧の単調変化を停止させるコントローラとを有することを特徴とする電気光学表示装置。
【請求項2】
前記コントローラは、前記電気光学表示装置へのサンプリングクロックの供給を停止すること又は該サンプリングクロックをイネーブルとすることにより前記サンプリングを停止させることを特徴とする請求項1に記載の電気光学表示装置。
【請求項3】
前記電圧生成部は、デジタルデータをアナログ変換するD/Aコンバータであり、
前記コントローラは、前記D/Aコンバータのデータ更新を行うクロックを停止させることにより又は前記デジタルデータを前記サンプリング用電圧を一定にするデータとすることにより、前記単調変化を停止させることを特徴とする請求項1又は2に記載の電気光学表示装置。
【請求項4】
前記電圧生成部は、定電流源と該定電流源の電流を充電するコンデンサとにより構成され、
前記コントローラは、前記定電流源の電流を停止制御することにより前記単調変化を停止させることを特徴とする請求項1から3のいずれか1項に記載の電気光学表示装置。
【請求項5】
請求項1から4のいずれか1項に記載の電気光学表示装置を備えたことを特徴とする電子機器。
【請求項1】
複数の画素を有する電気光学表示装置であって、
複数本の走査線および複数本のデータ線のうち互いに異なる1本の走査線および互いに異なる1本のデータ線に接続され、前記1本の走査線に選択電圧が印加されることに応じて当該1本の走査線に対応する画素列に含まれる画素への前記1本のデータ線を介した画素電圧の印加を可能とする複数の画素スイッチング素子と、
前記複数のデータ線に供給可能なサンプリング用電圧を、前記1本の走査線に前記選択電圧が印加される期間において単調変化させるように生成する電圧生成部と、
前記複数の走査線のうち順次選択した前記1本の走査線に前記選択電圧を印加する走査線駆動回路および前記複数のデータ線への前記サンプリング用電圧の供給をオン/オフする複数のデータ線スイッチとにより構成され、前記サンプリング用電圧から前記画素電圧をサンプリングする電圧サンプリング部と、
該電圧サンプリング部により同一の前記画素電圧がサンプリングされた前記画素の数である同一電圧サンプリング数を検出するサンプリング数検出部と、
前記サンプリング数検出部により検出された前記同一電圧サンプリング数が所定数である場合に前記サンプリングを一時的に停止させるとともに、前記電圧生成部での前記サンプリング用電圧の単調変化を停止させるコントローラとを有することを特徴とする電気光学表示装置。
【請求項2】
前記コントローラは、前記電気光学表示装置へのサンプリングクロックの供給を停止すること又は該サンプリングクロックをイネーブルとすることにより前記サンプリングを停止させることを特徴とする請求項1に記載の電気光学表示装置。
【請求項3】
前記電圧生成部は、デジタルデータをアナログ変換するD/Aコンバータであり、
前記コントローラは、前記D/Aコンバータのデータ更新を行うクロックを停止させることにより又は前記デジタルデータを前記サンプリング用電圧を一定にするデータとすることにより、前記単調変化を停止させることを特徴とする請求項1又は2に記載の電気光学表示装置。
【請求項4】
前記電圧生成部は、定電流源と該定電流源の電流を充電するコンデンサとにより構成され、
前記コントローラは、前記定電流源の電流を停止制御することにより前記単調変化を停止させることを特徴とする請求項1から3のいずれか1項に記載の電気光学表示装置。
【請求項5】
請求項1から4のいずれか1項に記載の電気光学表示装置を備えたことを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2013−105127(P2013−105127A)
【公開日】平成25年5月30日(2013.5.30)
【国際特許分類】
【出願番号】特願2011−250453(P2011−250453)
【出願日】平成23年11月16日(2011.11.16)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成25年5月30日(2013.5.30)
【国際特許分類】
【出願日】平成23年11月16日(2011.11.16)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]