電源回路、電子機器装置
【課題】本体装置の電源がオフ状態で、付属装置の電源がオン状態であると、付属装置で不要な電力が消費されてしまうという課題がある。
【解決手段】トランス５３と、フォトカプラ５６と、発光ダイオードＤ１２に流れる発光電流Ｉ３を制御する発光素子制御回路５４と、トランスに流入する電力を制御するスイッチング制御回路５２と、ＵＳＢケーブル４に備えられた、被接続端子としてのＶＢＵＳ端子の電圧がベースに印加される第１のバイポーラトランジスターであるトランジスターＱ１と、トランジスターＱ１のコレクターがベースに接続され、コレクターが発光ダイオードＤ１２に接続される第２のバイポーラトランジスターであるトランジスターＱ２と、を備え、トランジスターＱ２は、トランジスターＱ１のベースにＢＶＵＳの電圧が印加される場合には導通せず、トランジスターＱ１のベースにＶＢＵＳ端子の電圧が印加されない場合には導通する。
【解決手段】トランス５３と、フォトカプラ５６と、発光ダイオードＤ１２に流れる発光電流Ｉ３を制御する発光素子制御回路５４と、トランスに流入する電力を制御するスイッチング制御回路５２と、ＵＳＢケーブル４に備えられた、被接続端子としてのＶＢＵＳ端子の電圧がベースに印加される第１のバイポーラトランジスターであるトランジスターＱ１と、トランジスターＱ１のコレクターがベースに接続され、コレクターが発光ダイオードＤ１２に接続される第２のバイポーラトランジスターであるトランジスターＱ２と、を備え、トランジスターＱ２は、トランジスターＱ１のベースにＢＶＵＳの電圧が印加される場合には導通せず、トランジスターＱ１のベースにＶＢＵＳ端子の電圧が印加されない場合には導通する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路、電源回路を備えた電子機器装置に関する。
【背景技術】
【０００２】
電子機器装置としての本体装置と信号ケーブルによって接続し、本体装置の付属装置として使用する電子機器装置がある。付属装置としては、例えば、装置本体としてのプリンターと信号ケーブルによって接続し、プリンターから出力された画像の色を測定する測色器、プリンターから出力されたロール紙を巻き取る巻取り装置などがある。
これらの付属装置には、本体装置の電源負担を軽くする目的で、本体とは別に単独で電源回路と電源ケーブルが備えられる場合がある。従って、付属装置を使用するときは、本体装置の電源ケーブルに備えられた電源プラグをコンセントに差し込むとともに、付属装置の電源ケーブルに備えられた電源プラグをコンセントに差し込む。
【０００３】
例えば特許文献１では、ホストにＵＳＢを介して接続されるプリンターにおいて、ＣＰＵ等の制御回路にはＵＳＢの５Ｖを受給し、駆動系回路にはＡＣアダプターから２４Ｖを受給する場合、双方が受給される場合のみ制御回路、駆動回路に電圧供給を許すものであり、制御回路、駆動回路のうちの一方がアクティブであっても、制御回路と駆動系回路の両者への電圧供給を禁止するものである。また、禁止時にはＡＣアダプターからの電圧をスイッチ素子によって出力ラインをオープンするだけであり、ＡＣアダプター自体は起動状態を保持しているという方法が提案されている。
【０００４】
また、特許文献２では、ホストコンピューター等からのＶＢＵＳ端子の５Ｖ電圧で電源回路１次側に設けられたリレーを導通させることで電源回路を起動させていることに加え、主電源回路と補助電源回路を有し、それぞれをＡＣ−ＤＣコンバーターで構成している為、回路規模・コストともに大きいものになっている。
特許文献３も、特許文献２と同様に主電源回路と補助電源回路をＡＣ−ＤＣコンバーターで構成しており、非常に大きな回路規模になっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２６８７５６号公報
【特許文献２】特開２００７−２６８９５９号公報
【特許文献３】特開２００５−５７５００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本体装置の電源がオフされているとき、付属装置の電源がオンされたままとなっている場合がある。付属装置は、本体装置と一体となって機能するものなので、本体装置の電源がオフされていれば、付属装置は機能しない。従って、本体装置の電源がオフ状態で、付属装置の電源がオン状態であると、付属装置で不要な電力が消費されてしまうという課題がある。また、付属装置の電源供給を、本体装置の二次側出力から行う方法もあるが、使用頻度の低い付属装置の為に、本体装置の電源回路の容量を大きくしなければならないという不合理な課題を有している。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランスと、前記二次側回路に備えられた発光素子と、前記一次側回路に備えられ、前記発光素子からの受光量に応じたフィードバック電流を出力するフォトトランジスターとから構成されるフォトカプラと、前記発光素子と接続され、前記二次側電圧が所定の電圧以上であると導通することにより前記発光素子に流れる電流を制御する発光素子制御回路と、前記フォトトランジスターと接続され、前記フィードバック電流が流れると前記トランスに流入する電力を低下させるように制御し、前記フィードバック電流が流れないと前記トランスに流入する電力を増加させるように制御するスイッチング制御回路と、前記二次側回路に備えられ、被接続端子の電圧がベースに印加される第１のバイポーラトランジスターと、前記第１のバイポーラトランジスターのコレクターがベースに接続され、コレクターが前記発光素子に接続される第２のバイポーラトランジスターと、を備え、前記第２のバイポーラトランジスターは、前記第１のバイポーラトランジスターの前記ベースに前記被接続端子の電圧が印加される場合には導通せず、前記第１のバイポーラトランジスターの前記ベースに前記被接続端子の電圧が印加されない場合には導通することを特徴とする電源回路。
【０００９】
この構成によれば、二次側回路に備えられ、被接続端子の電圧がベースに印加される第１のバイポーラトランジスターと、第１のバイポーラトランジスターのコレクターがベースに接続され、コレクターが発光素子に接続される第２のバイポーラトランジスターと、を備え、第２のバイポーラトランジスターは、第１のバイポーラトランジスターのベースに被接続端子の電圧が印加される場合には導通せず、第１のバイポーラトランジスターのベースに被接続端子の電圧が印加されない場合には導通する。また、フォトトランジスターと接続され、フィードバック電流が流れるとトランスに流入する電力を低下させるように制御し、フィードバック電流が流れないとトランスに流入する電力を増加させるように制御するスイッチング制御回路を備える。
【００１０】
これにより、第１のバイポーラトランジスターのベースに被接続端子の電圧が印加される場合には、第２のバイポーラトランジスターのコレクター・エミッタ間が導通しないため、第２のバイポーラトランジスターのコレクターに接続され、二次側回路に備えられた発光素子は発光せず、一次側回路に備えられたフォトトランジスターにはフィードバック電流が流れない。スイッチング制御回路は、フィードバック電流が流れないと一次側回路におけるトランスへの流入電力を増加させるように制御するので、二次側回路には所定の二次側電圧が出力される。
【００１１】
反対に、第１のバイポーラトランジスターのベースに被接続端子の電圧が印加されない場合には、第２のバイポーラトランジスターのコレクター・エミッタ間が導通するため、第２のバイポーラトランジスターのコレクターに接続され、二次側回路に備えられた発光素子にフィードバック電流が流れる。スイッチング制御回路は、フィードバック電流が流れると一次側回路におけるトランスの流入電力を低下させるように制御するので、二次側回路には所定の二次側電圧より低い電圧が出力される。
【００１２】
従って、本体装置の電源がオフされている場合には、第１のバイポーラトランジスターのベースに、被接続端子の電圧が印加されないので、付属装置の電源回路には、所定の二次側電圧より低い電圧が出力され、消費電力を抑制することが可能となる。また、付属装置の電源供給を、本体装置の二次側出力から行うことがないので、本体装置の電源回路の容量が大型化することを抑制できる。
【００１３】
［適用例２］一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランスと、前記二次側回路に備えられた発光素子と、前記一次側回路に備えられ、前記発光素子からの受光量に応じたフィードバック電流を出力するフォトトランジスターとから構成されるフォトカプラと、前記発光素子と接続され、前記二次側電圧が所定の電圧以上であると導通することにより前記発光素子に流れる電流を制御する発光素子制御回路と、前記フォトトランジスターと接続され、前記フィードバック電流が流れると前記トランスに流入する電力を低下させるように制御し、前記フィードバック電流が流れないと前記トランスに流入する電力を増加させるように制御するスイッチング制御回路と、前記二次側回路に備えられ、被接続端子の電圧がゲートに印加される第１の電界効果トランジスターと、前記第１の電界効果トランジスターのドレインがゲートに接続され、ドレインが前記発光素子に接続される第２の電界効果トランジスターと、を備え、前記第２の電界効果トランジスターは、前記第１の電界効果トランジスターの前記ゲートに前記被接続端子の電圧が印加される場合には導通せず、前記第１の電界効果トランジスターの前記ゲートに前記被接続端子の電圧が印加されない場合には導通することを特徴とする電源回路。
【００１４】
この構成によれば、二次側回路に備えられ、被接続端子の電圧がゲートに印加される第１の電界効果トランジスターと、第１の電界効果トランジスターのドレインがゲートに接続され、ドレインが発光素子に接続される第２の電界効果トランジスターと、を備え、第２の電界効果トランジスターは、第１の電界効果トランジスターのゲートに被接続端子の電圧が印加される場合には導通せず、第１の電界効果トランジスターのゲートに被接続端子の電圧が印加されない場合には導通する。また、フォトトランジスターと接続され、フィードバック電流が流れるとトランスに流入する電力を低下させるように制御し、フィードバック電流が流れないと一次側回路における電流を増加させるように制御するスイッチング制御回路を備える。
【００１５】
これにより、第１の電界効果トランジスターのゲートに電圧が印加される場合には、第２の電界効果トランジスターのドレイン・ソース間が導通しないため、第２の電界効果トランジスターのドレインに接続され、二次側回路に備えられた発光素子は発光せず、一次側回路に備えられたフォトトランジスターにはフィードバック電流が流れない。スイッチング制御回路は、フィードバック電流が流れないと一次側回路におけるトランスへの流入電力を増加させるように制御するので、二次側回路には所定の二次側電圧が出力される。
【００１６】
反対に、第１の電界効果トランジスターのゲートに電圧が印加されない場合には、第２の電界効果トランジスターのドレイン・ソース間が導通するため、第２の電界効果トランジスターのドレインに接続され、二次側回路に備えられた発光素子にフィードバック電流が流れる。スイッチング制御回路は、フィードバック電流が流れると一次側回路におけるトランスの流入電力を低下させるように制御するので、二次側回路には所定の二次側電圧より低い電圧が出力される。
【００１７】
従って、本体装置の電源がオフされている場合には、第１の電界効果トランジスターのゲートに、被接続端子の電圧が印加されないので、付属装置の電源回路には、所定の二次側電圧より低い電圧が出力され、消費電力を抑制することが可能となる。また、付属装置の電源供給を、本体装置の二次側出力から行うことがないので、本体装置の電源回路の容量が大型化することを抑制できる。
【００１８】
［適用例３］前記被接続端子は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ケーブルに備えられたＶＢＵＳ端子であることを特徴とする上記電源回路。
【００１９】
この構成によれば、付属装置と本体装置とがＶＢＵＳ端子を有するＵＳＢケーブルで接続され、本体装置の電源がオフされた状態にあるとき、付属装置の電源回路における二次側回路には所定の二次側電圧より低い電圧が出力される。そのため、付属装置の電源回路における消費電力を抑制することが可能となる。
【００２０】
［適用例４］上記記載の電源回路を備えた電子機器装置。
この構成によれば、本体装置の電源がオフされている場合には、電子機器装置としての付属装置の電源回路には、所定の二次側電圧より低い電圧が出力され、消費電力を抑制することが可能となる。また、付属装置の電源供給を、本体装置の二次側出力から行うことがないので、本体装置の電源回路の容量が大型化することを抑制できる。
【図面の簡単な説明】
【００２１】
【図１】付属装置と本体装置を示す図。
【図２】付属装置の電源回路を示す図。
【図３】（ａ）は、本体装置のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図、（ｂ）は、付属装置のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図、（ｃ）は、付属装置の電源回路に交流電源電圧が印加されているかいないかを示す図、（ｄ）は、第１のバイポーラトランジスターのコレクター・エミッタ間が導通する、または、導通しない状態を示す図、（ｅ）は、第２のバイポーラトランジスターのコレクター・エミッタ間が導通する、または、導通しない状態を示す図、（ｆ）は、二次側電圧を示すグラフ。
【図４】（ａ）は、本体装置のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図、（ｂ）は、付属装置のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図、（ｃ）は、付属装置の電源回路に交流電源電圧が印加されているかいないかを示す図、（ｄ）は、第１のバイポーラトランジスターのコレクター・エミッタ間が導通する、または、導通しない状態を示す図、（ｅ）は、第２のバイポーラトランジスターのコレクター・エミッタ間が導通する、または、導通しない状態を示す図、（ｆ）は、二次側電圧を示すグラフ。
【図５】第２実施例における付属装置の電源回路を示す図。
【発明を実施するための形態】
【００２２】
（第１実施例）
以下、本実施例について図を用いて説明する。図１は、本実施例における電子機器装置としての付属装置５、電子機器装置としての本体装置であるプリンター３、コンピューター１を示す図である。付属装置５は、プリンター３に信号ケーブルとしてのＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ケーブル４を介して接続され、プリンター３は、コンピューター１と信号ケーブル２を介して接続される。ＵＳＢケーブル４には、電源電圧が供給される、被接続端子としてのＶＢＵＳ端子が備えられる。
【００２３】
付属装置としては、例えば、プリンター３によって紙などの記録媒体（不図示）に印刷にされた画像の色を測定する測色器、プリンターから出力されたロール紙を巻き取る巻取り装置などがある。
【００２４】
付属装置５には、電源回路１００が内蔵され、電源プラグ１０を交流電源用コンセント（不図示）に差し込むことにより、電源ケーブル９を介して電源回路１００に電力が供給される。プリンター３には、電源回路８が内蔵され、電源プラグ７を交流電源用コンセントに差し込むことにより、電源ケーブル６を介して電源回路８に電力が供給される。
【００２５】
図２は、本実施例における付属装置５の電源回路１００を示す図である。電源回路１００には、図面左側の一次側回路における一次側電圧を、図面右側の二次側回路における二次側電圧に変圧するトランス５３が備えられる。
【００２６】
交流電源５０から供給される交流は、ブリッジ回路５１によって整流され、電解コンデンサーＣ１０によって平滑される。トランス５３によって変圧された二次側電圧は、ダイオードＤ１３と電解コンデンサーＣ２０によって、平滑された直流電圧が生成される。
【００２７】
二次側回路には、フォトカプラ５５を構成する発光素子としての発光ダイオードＤ１２が備えられる。発光ダイオードＤ１２のアノード側は、電圧降下用抵抗Ｒ２２，Ｒ２３によって分圧された位置に接続される。
【００２８】
二次側回路には、発光ダイオードＤ１２に流れる電流を制御する発光素子制御回路５４が備えられる。本実施例の発光素子制御回路５４は、電圧降下用抵抗Ｒ２０、電圧降下用抵抗Ｒ２１、シャントレギュレーター５５、コンデンサーＣ２１とから構成される。
【００２９】
発光ダイオードＤ１２のカソード側は、シャントレギュレーター５５のカソードＣ側に接続される。シャントレギュレーター５５は、電圧降下用抵抗Ｒ２０と電圧降下用抵抗Ｒ２１によって分圧された位置Ｐ１における電圧が、基準電圧以上になると、カソードＣからアノードＡの方向に電流が流れる。本実施例の基準の電圧は、例えば２．５Ｖである。これにより、発光ダイオードＤ１２に発光電流Ｉ３が流れて発光ダイオードＤ１２は発光する。
【００３０】
発光ダイオードＤ１２から発光された光は、フォトカプラ５５を構成し、一次側回路に備えられたフォトトランジスターＱ３によって受光され、フォトトランジスターＱ３のコレクター・エミッタ間にフィードバック電流Ｉ２が流れる。
【００３１】
スイッチング制御回路５２は、整流回路を構成するダイオードＤ１１、コンデンサーＣ１２と、フォトトランジスターＱ３に流れる電流を制御する電流制限抵抗Ｒ１１、抵抗Ｒ１０、主スイッチング用トランジスターであるトランジスターＱ５、トランジスターＱ５のベース電流制御用としてのトランジスターＱ４、トランジスターＱ５のベースに接続されるダイオードＤ１０、コンデンサーＣ１１とから構成される。
【００３２】
スイッチング制御回路５２は、フォトトランジスターＱ３と接続され、フィードバック電流Ｉ２が流れるとトランス５３の流入電力を低下させるように制御し、フィードバック電流Ｉ２が流れないとトランス５３の流入電力を増加させるように制御する。
【００３３】
ダイオードＤ１１、コンデンサーＣ１２から電流制限抵抗Ｒ１１、フォトトランジスターＱ３を介してトランジスターＱ４のベースにフィードバック電流Ｉ２が流れ、トランジスターＱ４のコレクター・エミッタ間が導通する。
【００３４】
これにより、並列のダイオードＤ１０、コンデンサーＣ１１に接続された、トランジスターＱ５のベース電流が分岐減少されるので、トランジスターＱ５のコレクター電流は減少しオフに至る。その結果、トランス５３の流入電力が低下し、二次側回路における二次側電圧を低下させるように動作する。
【００３５】
反対に、位置Ｐ１での電圧が基準の電圧より低いとき、シャントレギュレーター５５のカソードＣからアノードＡの方向に流れる電流は流れないので、発光ダイオードＤ１２は発光せず、フォトトランジスターＱ３のコレクター・エミッタ間は導通しない。そのため、フィードバック電流Ｉ２は流れない。
【００３６】
これにより、トランジスターＱ４のベースにフィードバック電流Ｉ２が流れないのでコレクター・エミッタ間が導通しない。すると、トランジスターＱ５のベースに流れ込む電流が増加するので、トランジスターＱ５のコレクター・エミッタ間は導通する。その結果、トランス５３に入力される電力が増加することになり、二次側回路における二次側電圧を上昇させるように動作する。
【００３７】
このように、本実施例の電源回路１００は、二次側回路に備えられた発光ダイオードＤ１２と一次側回路に備えられたフォトトランジスターＱ３とから構成されるフォトカプラ５５と、二次側電圧に応じて発光ダイオードＤ１２を流れる電流を制御する発光素子制御回路５４と、フォトトランジスターＱ３に流れるフィードバック電流Ｉ２に応じて、トランス５３に流入する電力を制御するスイッチング制御回路５２を備える。これらの構成により、所定の二次側電圧を端子４０に出力することができる。
【００３８】
電源回路１００の端子４０、４１は制御回路に接続される場合が一般的である。端子４１には、ＵＳＢケーブル４に備えられた、被接続端子としてのＶＢＵＳ端子が接続される。図１のプリンター３の電源プラグ７が交流電源用コンセントに差し込まれ、プリンター３と付属装置５とがＵＳＢケーブル４によって接続されているときは、端子４１にはＶＢＵＳ端子からの電源電圧が供給される。
【００３９】
プリンター３の電源プラグ７が交流電源用コンセントに差し込まれ、プリンター３と付属装置５とがＵＳＢケーブル４によって接続されないときは、端子４１にはＶＢＵＳ端子からの電源電圧が供給されない。また、プリンター３と付属装置５とがＵＳＢケーブル４によって接続されていても、図１のプリンター３のプラグ７が交流電源用コンセントに差し込まれていないときは、端子４１にはＶＢＵＳ端子からの電源電圧が供給されない。
【００４０】
端子４１がオープンの状態で、付属装置５の電源プラグ１０を差し込み、電源回路１００に交流電源５０が接続されると、電源回路１００は起動し始める。そして、端子４０の二次側出力電圧が上昇すると、第２のバイポーラトランジスターであるトランジスターＱ２にベース電流が流れ込み、コレクター・エミッタ間が導通し、発光電流Ｉ３はシャントレギュレーター５５には流入せず、抵抗Ｒ２４とバイポーラトランジスターＱ２を介してＧＮＤに流れ込む。このときバイポーラトランジスターＱ２のベースにはベース電流に応じた電圧が印加される。
【００４１】
このとき端子４０に出力される二次側電圧は、抵抗Ｒ２２→発光ダイオードＤ１２→抵抗Ｒ２４→トランジスターＱ２のコレクター→トランジスターＱ２のエミッタの電圧降下の和であり、かつ、抵抗Ｒ２５→トランジスターＱ２のベース→トランジスターＱ２のエミッタ→ＧＮＤの経路の電圧降下の和でもある。よって両経路の電圧が同じになる状態で平衡が保たれる。この様にして、端子４０に出力される二次側電圧が抑制された状態を実現している。
【００４２】
発光ダイオードＤ１２の順電圧ＶＦは一般に１Ｖ前後であり、また、一般にトランジスターＱ２のベース・エミッタ間電圧は０．７Ｖ程度で導通を維持するため、オフ時の出力電圧は、抵抗Ｒ２４、Ｒ２２、Ｒ２５の値の調整により約１〜２Ｖ程度になるように設定される。
【００４３】
次に、端子４０に出力される二次側電圧が抑制された状態において、端子４１にＶＢＵＳ端子からの電源電圧を印加すると、抵抗Ｒ３０と抵抗Ｒ３１で分圧された電圧が第１のバイポーラトランジスターであるトランジスターＱ１のベース・エミッタ間に印加され、トランジスターＱ１にベース電流が流れ込み、コレクター・エミッタ間が導通する。すると、トランジスターＱ２のベース電圧が低下し、トランジスターＱ２のコレクター・エミッタ間は導通を維持できなくなり遮断される。すると、発光電流Ｉ３はシャントレギュレーター５５に流れ込む。すると、シャントレギュレーター５５固有の内部基準電圧と位置Ｐ１の電圧が等しくなるように二次側電圧は上昇し、等しくなったところで起動が完了する。
【００４４】
この起動過程において、シャントレギュレーター５５の内部基準電圧に対して位置Ｐ１の電圧が低いので、発光電流Ｉ３の電流は減少する。よって、フィードバック電流Ｉ２も減少するので、トランジスターＱ５は導通し、トランス５３の流入電力は増加し、二次側出力電圧が上昇してゆく。そして、シャントレギュレーター５５の内部基準電圧と位置Ｐ１の電圧が等しくなったとき、起動は完了する。
【００４５】
例えば抵抗Ｒ２１＝1ｋΩで抵抗Ｒ２０＝３ｋΩで、シャントレギュレーター５５の内部基準電圧Ｖｒｅｆ＝２．５Ｖの場合、内部基準電圧Ｖｒｅｆと位置Ｐ１の電位が等しくなる場合、抵抗Ｒ２１の両端には２．５Ｖが印加される。このとき抵抗比率から抵抗Ｒ２０の両端には２．５Ｖ×３＝７．５Ｖが印加される。よって、端子４０に出力される二次側電圧は７．５+２．５＝１０Ｖとなり、電源の起動が完了した状態となる。
【００４６】
次に、電源の起動が完了した状態で、端子４１にＶＢＵＳ端子からの電源電圧の供給が絶たれた場合、トランジスターＱ１のベース電圧はＧＮＤと同値になり、トランジスターＱ１のコレクター・エミッタ間は遮断されるので、トランジスターＱ２のベース電圧は出力電圧に向かって上昇し始める。すると、トランジスターＱ２にベース電流が流入し始め、トランジスターＱ２のコレクター・エミッタ間が導通し、ベース電流に応じたベース電圧が印加される。このようにして、端子４０に出力される二次側電圧が抑制された状態になる。
【００４７】
次に、電源がオンされたプリンター３と、付属装置５とがＵＳＢケーブル４によって接続されている状態で、付属装置５の電源プラグ１０を交流電源用コンセントに差し込んだ後に、プリンター３の電源をオフしたときの二次側電圧の出力状態を説明する。
【００４８】
図３（ａ）は、本体装置であるプリンター３のＶＢＵＳ端子に電源電圧が印加されているとき（ＯＮ）または、印加されていないとき（ＯＦＦ）の状態を示す。電源がオンされたプリンター３は、時点ｔ３で電源がＯＦＦされる。従って、プリンター３のＶＢＵＳ端子における電源電圧は、時点ｔ３でＯＮからＯＦＦになる。
【００４９】
図３（ｂ）は、付属装置５のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図である。時点ｔ３では、図３（ａ）のプリンター３のＶＢＵＳ端子における電源電圧がＯＮからＯＦＦとなるので、付属装置５における図２の端子４１におけるＶＢＵＳ端子からの電源電圧もＯＮからＯＦＦとなる。
【００５０】
図３（ｃ）は、付属装置５の電源回路１００に交流電源電圧が印加されているかいないかを示す図である。時点ｔ１では、付属装置５の電源プラグ１０が挿入され、電源回路１００に交流電源電圧が印加されてＯＦＦからＯＮとなる。
【００５１】
図３（ｄ）は、第１のバイポーラトランジスターであるトランジスターＱ１のコレクター・エミッタ間が導通する（ＯＮ）または、導通しない（ＯＦＦ）状態を示す。時点ｔ１では、図３（ｃ）の付属装置５の交流電源電圧がＯＮとなるので、図２の端子４０には、二次側電圧が出力され、トランジスターＱ１のコレクターには抵抗Ｒ２５を介して電圧が印加される。
【００５２】
時点ｔ１では、図３（ｂ）の付属装置５のＶＢＵＳ端子における電源電圧はＯＮであるので、トランジスターＱ１のベースには端子４１を介してＶＢＵＳ端子の電源電圧が印加され、図３（ｄ）のトランジスターＱ１はＯＮとなる。時点ｔ３では、図３（ｂ）の付属装置のＶＢＵＳ端子における電源電圧はＯＦＦとなるので、トランジスターＱ１のベースにはＶＢＵＳ端子の電源電圧が印加されないので、ＯＦＦとなる。
【００５３】
図３（ｅ）は、第２のバイポーラトランジスターであるトランジスターＱ２のコレクター・エミッタ間が導通する（ＯＮ）または、導通しない（ＯＦＦ）状態を示す。時点ｔ１から時点ｔ３までは、図３（ｄ）の第１のバイポーラトランジスターがＯＮであるので、トランジスターＱ２のベース電圧が降下し、トランジスターＱ２のコレクター・エミッタ間は導通しない（ＯＦＦ）。
【００５４】
時点ｔ３では、図３（ｄ）の第１のバイポーラトランジスターがＯＦＦであるので、トランジスターＱ２のベースには抵抗Ｒ２５を介して二次側電圧が印加され、トランジスターＱ２のコレクター・エミッタ間は導通する（ＯＮ）。
【００５５】
図３（ｆ）は、二次側電圧を示すグラフである。時点ｔ１から起動を開始し始め、時点ｔ２でシャントレギュレーター５５と抵抗Ｒ２１と抵抗Ｒ２２で決まる所定の二次側電圧Ｅ１（本実施例では４２Ｖ）に達し起動が完了する。
【００５６】
時点ｔ３では、ＶＢＵＳ端子からの電源電圧の印加が無くなるので、抵抗Ｒ３０の端子間電圧が無くなり、トランジスターＱ１のベース電圧がＧＮＤと同電位になるため、トランジスターＱ１は遮断する。すると、トランジスターＱ２のベース電圧が上昇し、トランジスターＱ２は導通（ＯＮ）する。トランジスターＱ２が導通すると、二次側電圧は低下し始め、二次側電圧Ｅ２（例えば２Ｖ）となり、二次側電圧が抑制された状態となる。
【００５７】
このように、電源がオンされたプリンター３と付属装置５がＵＳＢケーブル４によって接続されている状態で、付属装置５の電源プラグ１０を交流電源用コンセントに差し込み、その後、プリンター３の電源をオフすると、付属装置５の端子４０に出力される二次側電圧は所定の二次側電圧Ｅ１より低い二次側電圧Ｅ２となる。
【００５８】
次に、付属装置５とＵＳＢケーブル４によって接続されたプリンター３の電源がオフの状態で、付属装置５の電源プラグ１０を交流電源用コンセントに差し込んだとき、二次側電圧の出力状態を説明する。
【００５９】
図４（ａ）は、本体装置としてのプリンター３のＶＢＵＳ端子に電源電圧が印加されているとき（ＯＮ）、印加されていないとき（ＯＦＦ）の状態を示す。図４（ｂ）は、付属装置５のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図である。プリンター３は電源がオフの状態であるので、図４（ａ）のプリンター３のＶＢＵＳ端子は、どの時点においてもＶＢＵＳ端子に電源電圧が印加されていない（ＯＦＦ）。従って、図４（ｂ）の付属装置５のＶＢＵＳ端子は、どの時点においてもＶＢＵＳ端子に電源電圧が印加されていない（ＯＦＦ）
【００６０】
図４（ｃ）は、付属装置５の電源回路１００に交流電源電圧が印加されるか否かを示す図である。時点ｔ４では、付属装置５の電源プラグ１０が挿入され、付属装置５の電源回路１００に交流電源電圧が印加される（ＯＮ）。
【００６１】
図４（ｄ）は、第１のバイポーラトランジスターであるトランジスターＱ１のコレクター・エミッタ間が導通する（ＯＮ）または、導通しない（ＯＦＦ）状態を示す。すべての時点にわたって、トランジスターＱ１のベースにはＶＢＵＳ端子から供給される電源電圧が印加されていないので、トランジスターＱ１は導通しない（ＯＦＦ）。
【００６２】
図４（ｅ）は、第２のバイポーラトランジスターであるトランジスターＱ２のコレクター・エミッタ間が導通する（ＯＮ）または、導通しない（ＯＦＦ）状態を示す。図４（ｆ）は、二次側電圧を示すグラフである。電源回路１００に交流電源５０が接続される時点ｔ４から二次側電圧は起動を開始し始める。
【００６３】
この二次側電圧はトランジスターＱ２のベース・エミッタ間に印加されるので、時点ｔ５では、所定の二次側電圧Ｅ２に達するとトランジスターＱ２が導通する（ＯＮ）。このとき、二次側電圧は抵抗Ｒ２２→発光ダイオードＤ１２→抵抗Ｒ２４→トランジスターＱ２→ＧＮＤの電圧降下の和であるとともに、抵抗Ｒ２５→トランジスターＱ２のベース・エミッタ→ＧＮＤの和でもあるので、両経路の電圧が同じになるように、それぞれの経路に電流が流れ、二次側電圧Ｅ２となり平衡状態に達する。このとき、発光電流Ｉ３に応じてフィードバック電流Ｉ２が流れ、トランジスターＱ４のＯＮデューティを大きくし、トランジスターＱ５が導通する頻度を小さくすることでトランス５３への流入電力を極めて小さく抑え、二次側出力電圧を抑制した状態を実現している。
【００６４】
このように、プリンター３の電源がオフの状態で、付属装置５の電源がオフからオンの状態となったとき、図４（ｆ）の二次側電圧は、所定の二次側電圧Ｅ１より低い二次側電圧Ｅ２となる。
【００６５】
以上、説明した本実施例の電源回路１００は、一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランス５３と、二次側回路に備えられた発光素子としての発光ダイオードＤ１２と、一次側回路に備えられ、発光ダイオードＤ１２からの受光量に応じたフィードバック電流Ｉ２を出力するフォトトランジスターＱ３とから構成されるフォトカプラ５６と、発光ダイオードＤ１２と接続され、二次側電圧が所定の電圧以上であると導通することにより発光ダイオードＤ１２に流れる電流としての発光電流Ｉ３を制御する発光素子制御回路５４と、フォトトランジスターＱ３と接続され、フィードバック電流Ｉ２が流れるとトランス５３に流入する電力を低下させるように制御し、フィードバック電流Ｉ２が流れないと一次側回路における電流を増加させるように制御するスイッチング制御回路５２と、二次側回路に備えられ、ＵＳＢケーブル４に備えられ、被接続端子としてのＶＢＵＳ端子の電圧がベースに印加される第１のバイポーラトランジスターであるトランジスターＱ１と、トランジスターＱ１のコレクターがベースに接続され、コレクターが発光素子に接続される第２のバイポーラトランジスターであるトランジスターＱ２と、を備え、トランジスターＱ２は、トランジスターＱ１のベースにＶＢＵＳ端子の電圧が印加される場合には導通せず、トランジスターＱ１のベースにＶＢＵＳ端子の電圧が印加されない場合には導通する。
【００６６】
これにより、トランジスターＱ１のベースにＶＢＵＳ端子の電圧が印加されると、トランジスターＱ２のコレクター・エミッタ間が導通しないため、二次側回路に備えられた発光ダイオードＤ１２を流れる発光電流Ｉ３はシャントレギュレーター５５に流入し、シャントレギュレーター５５固有の内部基準電圧と位置Ｐ１の電圧が同値になるようなフィードバック制御がなされ、二次側電圧は所定の二次側電圧Ｅ１に達し起動が完了する。
【００６７】
反対に、トランジスターＱ１のベースにＶＢＵＳ端子の電圧が印加されないと、トランジスターＱ２のコレクター・エミッタ間が導通するため、トランジスターＱ２のコレクターに接続され、二次側回路に備えられた発光ダイオードＤ１２を流れる発光電流Ｉ３は、シャントレギュレーター５５には流れなくなり、抵抗Ｒ２４とトランジスターＱ２を通ってＧＮＤに流れる。つまり、トランジスターＱ２のオンを維持し続けるように、フィードバックがなされる。このようにして二次側電圧の出力が抑制された状態を維持している。
【００６８】
従って、本体装置としてのプリンター３の電源がオフされている場合には、トランジスターＱ１のベースに、ＵＳＢケーブル４に備えられたＶＢＵＳ端子の電圧が印加されないので、付属装置の電源回路には、所定の二次側電圧Ｅ１より低い二次側電圧Ｅ１が出力され、消費電力を抑制することが可能となる。また、付属装置５の電源供給を、プリンター３の二次側出力から行うことがないので、プリンター３の電源回路の容量が大型化することを抑制できる。
【００６９】
（第２実施例）
第１実施例では、バイポーラトランジスターを用いて、トランスに流入される電力を低下させるようにしたが、第２実施例では、電界効果トランジスターを用いて、トランスに流入される電力を低下させる例について説明する。
【００７０】
図５は、本実施例における付属装置５の電源回路１００ａを示す図である。図５は、図２の第１のバイポーラトランジスターであるトランジスターＱ１を、第１の電界効果トランジスターＱＦ１に、第２のバイポーラトランジスターであるトランジスターＱ２を、第２の電界効果トランジスターＱＦ２にそれぞれ置き換えた図である。その他は、第１実施例の電源回路１００の構成と同じである。
【００７１】
第１の電界効果トランジスターＱＦ１，第２の電界効果トランジスターＱＦ２は、ゲート・ソース間に印加される電圧によって、ドレイン・ソース間が導通するかしないかが決まる素子であり、導通・遮断の動作は実施例１と同様であるのでここでは省略する。
【００７２】
第２実施例の電源回路１００ａは、一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランス５３と、二次側回路に備えられた発光素子としての発光ダイオードＤ１２と、一次側回路に備えられ、発光ダイオードＤ１２からの受光量に応じたフィードバック電流Ｉ２を出力するフォトトランジスターＱ３とから構成されるフォトカプラ５６と、発光ダイオードＤ１２と接続され、二次側電圧が所定の電圧以上であると導通することにより発光ダイオードＤ１２に流れる電流としての発光電流Ｉ３を制御する発光素子制御回路５４と、フォトトランジスターＱ３と接続され、フィードバック電流Ｉ２が流れるとトランス５３に流入する電力を低下させるように制御し、フィードバック電流Ｉ２が流れないと一次側回路における電流を増加させるように制御するスイッチング制御回路５２と二次側回路に備えられ、信号ケーブルとしてのＵＳＢケーブル４に備えられた、被接続端子としてのＶＢＵＳ端子の電圧がゲートに印加される第１の電界効果トランジスターＱＦ１と、第１の電界効果トランジスターＱＦ１のドレインがゲートに接続され、ドレインが発光ダイオードＤ１２に接続される第２の電界効果トランジスターＱＦ２と、を備え、第２の電界効果トランジスターＱＦ２は、第１の電界効果トランジスターＱＦ１のゲートに電圧が印加される場合に導通せず、第１の電界効果トランジスターＱＦ１のゲートに電圧が印加されない場合に導通する。
【００７３】
これにより、第１の電界効果トランジスターＱＦ１のゲートに電圧が印加される場合には、第２の電界効果トランジスターＱＦ２のドレイン・ソース間が導通しないため、第２の電界効果トランジスターＱＦ２のドレインに接続され、二次側回路に備えられた発光ダイオードＤ１２は発光せず、一次側回路に備えられたフォトトランジスターＱ３にはフィードバック電流Ｉ２が流れない。スイッチング制御回路５２は、フィードバック電流Ｉ２が流れないと一次側回路におけるトランス５３への流入電力を増加させるように制御するので、二次側回路には所定の二次側電圧（図３（ｆ）の二次側電圧Ｅ１参照）が出力される。
【００７４】
反対に、第１の電界効果トランジスターＱＦ１のゲートに電圧が印加されない場合には、第２の電界効果トランジスターＱＦ２のドレイン・ソース間が導通するため、第２の電界効果トランジスターＱＦ２のドレインに接続され、二次側回路に備えられた発光ダイオードＤ１２にフィードバック電流Ｉ２が流れる。スイッチング制御回路５２は、フィードバック電流Ｉ２が流れると一次側回路におけるトランス５３の流入電力を低下させるように制御するので、二次側回路には所定の二次側電圧より低い電圧（図３（ｆ）の二次側電圧Ｅ２参照）が出力される。
【００７５】
従って、プリンター３の電源がオフされている場合には、第１の電界効果トランジスターＱＦ１のゲートに、ＵＳＢケーブル４に備えられ、被接続端子としてのＶＢＵＳ端子の電圧が印加されないので、付属装置５の電源回路１００ａには、所定の二次側電圧より低い電圧が出力され、消費電力を抑制することが可能となる。また、付属装置５の電源供給を、プリンター３の二次側出力から行うことがないので、プリンター３の電源回路の容量が大型化することを抑制できる。
【００７６】
第１実施例、第２実施例では、被接続端子としてのＶＢＵＳ端子が、図２または図５の端子４１に接続される場合について説明したが、信号としての電圧が印加される被接続端子を端子４１に接続する場合であってもよい。
【００７７】
また、本発明は第１実施例、第２実施例に限定されるものではなく、ＮＰＮ型とＰＮＰ型を組み合わせても良いし、他の半導体スイッチ素子を用いても良いし、同一の素子である必要はなく、複数の異種の素子が混在しても良い。
【符号の説明】
【００７８】
４…ＵＳＢケーブル、５２…スイッチング制御回路、５３…トランス、５４…発光素子制御回路、５５…シャントレギュレーター、５６…フォトカプラ、１００…電源回路、Ｄ１２…発光ダイオード、Ｉ２…フィードバック電流，Ｉ３…発光電流、Ｑ１…第１のバイポーラトランジスター、Ｑ２…第２のバイポーラトランジスター、Ｑ３…フォトトランジスター、ＱＦ１…第１の電界効果トランジスター、ＱＦ２…第２の電界効果トランジスター。
【技術分野】
【０００１】
本発明は、電源回路、電源回路を備えた電子機器装置に関する。
【背景技術】
【０００２】
電子機器装置としての本体装置と信号ケーブルによって接続し、本体装置の付属装置として使用する電子機器装置がある。付属装置としては、例えば、装置本体としてのプリンターと信号ケーブルによって接続し、プリンターから出力された画像の色を測定する測色器、プリンターから出力されたロール紙を巻き取る巻取り装置などがある。
これらの付属装置には、本体装置の電源負担を軽くする目的で、本体とは別に単独で電源回路と電源ケーブルが備えられる場合がある。従って、付属装置を使用するときは、本体装置の電源ケーブルに備えられた電源プラグをコンセントに差し込むとともに、付属装置の電源ケーブルに備えられた電源プラグをコンセントに差し込む。
【０００３】
例えば特許文献１では、ホストにＵＳＢを介して接続されるプリンターにおいて、ＣＰＵ等の制御回路にはＵＳＢの５Ｖを受給し、駆動系回路にはＡＣアダプターから２４Ｖを受給する場合、双方が受給される場合のみ制御回路、駆動回路に電圧供給を許すものであり、制御回路、駆動回路のうちの一方がアクティブであっても、制御回路と駆動系回路の両者への電圧供給を禁止するものである。また、禁止時にはＡＣアダプターからの電圧をスイッチ素子によって出力ラインをオープンするだけであり、ＡＣアダプター自体は起動状態を保持しているという方法が提案されている。
【０００４】
また、特許文献２では、ホストコンピューター等からのＶＢＵＳ端子の５Ｖ電圧で電源回路１次側に設けられたリレーを導通させることで電源回路を起動させていることに加え、主電源回路と補助電源回路を有し、それぞれをＡＣ−ＤＣコンバーターで構成している為、回路規模・コストともに大きいものになっている。
特許文献３も、特許文献２と同様に主電源回路と補助電源回路をＡＣ−ＤＣコンバーターで構成しており、非常に大きな回路規模になっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２６８７５６号公報
【特許文献２】特開２００７−２６８９５９号公報
【特許文献３】特開２００５−５７５００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本体装置の電源がオフされているとき、付属装置の電源がオンされたままとなっている場合がある。付属装置は、本体装置と一体となって機能するものなので、本体装置の電源がオフされていれば、付属装置は機能しない。従って、本体装置の電源がオフ状態で、付属装置の電源がオン状態であると、付属装置で不要な電力が消費されてしまうという課題がある。また、付属装置の電源供給を、本体装置の二次側出力から行う方法もあるが、使用頻度の低い付属装置の為に、本体装置の電源回路の容量を大きくしなければならないという不合理な課題を有している。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランスと、前記二次側回路に備えられた発光素子と、前記一次側回路に備えられ、前記発光素子からの受光量に応じたフィードバック電流を出力するフォトトランジスターとから構成されるフォトカプラと、前記発光素子と接続され、前記二次側電圧が所定の電圧以上であると導通することにより前記発光素子に流れる電流を制御する発光素子制御回路と、前記フォトトランジスターと接続され、前記フィードバック電流が流れると前記トランスに流入する電力を低下させるように制御し、前記フィードバック電流が流れないと前記トランスに流入する電力を増加させるように制御するスイッチング制御回路と、前記二次側回路に備えられ、被接続端子の電圧がベースに印加される第１のバイポーラトランジスターと、前記第１のバイポーラトランジスターのコレクターがベースに接続され、コレクターが前記発光素子に接続される第２のバイポーラトランジスターと、を備え、前記第２のバイポーラトランジスターは、前記第１のバイポーラトランジスターの前記ベースに前記被接続端子の電圧が印加される場合には導通せず、前記第１のバイポーラトランジスターの前記ベースに前記被接続端子の電圧が印加されない場合には導通することを特徴とする電源回路。
【０００９】
この構成によれば、二次側回路に備えられ、被接続端子の電圧がベースに印加される第１のバイポーラトランジスターと、第１のバイポーラトランジスターのコレクターがベースに接続され、コレクターが発光素子に接続される第２のバイポーラトランジスターと、を備え、第２のバイポーラトランジスターは、第１のバイポーラトランジスターのベースに被接続端子の電圧が印加される場合には導通せず、第１のバイポーラトランジスターのベースに被接続端子の電圧が印加されない場合には導通する。また、フォトトランジスターと接続され、フィードバック電流が流れるとトランスに流入する電力を低下させるように制御し、フィードバック電流が流れないとトランスに流入する電力を増加させるように制御するスイッチング制御回路を備える。
【００１０】
これにより、第１のバイポーラトランジスターのベースに被接続端子の電圧が印加される場合には、第２のバイポーラトランジスターのコレクター・エミッタ間が導通しないため、第２のバイポーラトランジスターのコレクターに接続され、二次側回路に備えられた発光素子は発光せず、一次側回路に備えられたフォトトランジスターにはフィードバック電流が流れない。スイッチング制御回路は、フィードバック電流が流れないと一次側回路におけるトランスへの流入電力を増加させるように制御するので、二次側回路には所定の二次側電圧が出力される。
【００１１】
反対に、第１のバイポーラトランジスターのベースに被接続端子の電圧が印加されない場合には、第２のバイポーラトランジスターのコレクター・エミッタ間が導通するため、第２のバイポーラトランジスターのコレクターに接続され、二次側回路に備えられた発光素子にフィードバック電流が流れる。スイッチング制御回路は、フィードバック電流が流れると一次側回路におけるトランスの流入電力を低下させるように制御するので、二次側回路には所定の二次側電圧より低い電圧が出力される。
【００１２】
従って、本体装置の電源がオフされている場合には、第１のバイポーラトランジスターのベースに、被接続端子の電圧が印加されないので、付属装置の電源回路には、所定の二次側電圧より低い電圧が出力され、消費電力を抑制することが可能となる。また、付属装置の電源供給を、本体装置の二次側出力から行うことがないので、本体装置の電源回路の容量が大型化することを抑制できる。
【００１３】
［適用例２］一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランスと、前記二次側回路に備えられた発光素子と、前記一次側回路に備えられ、前記発光素子からの受光量に応じたフィードバック電流を出力するフォトトランジスターとから構成されるフォトカプラと、前記発光素子と接続され、前記二次側電圧が所定の電圧以上であると導通することにより前記発光素子に流れる電流を制御する発光素子制御回路と、前記フォトトランジスターと接続され、前記フィードバック電流が流れると前記トランスに流入する電力を低下させるように制御し、前記フィードバック電流が流れないと前記トランスに流入する電力を増加させるように制御するスイッチング制御回路と、前記二次側回路に備えられ、被接続端子の電圧がゲートに印加される第１の電界効果トランジスターと、前記第１の電界効果トランジスターのドレインがゲートに接続され、ドレインが前記発光素子に接続される第２の電界効果トランジスターと、を備え、前記第２の電界効果トランジスターは、前記第１の電界効果トランジスターの前記ゲートに前記被接続端子の電圧が印加される場合には導通せず、前記第１の電界効果トランジスターの前記ゲートに前記被接続端子の電圧が印加されない場合には導通することを特徴とする電源回路。
【００１４】
この構成によれば、二次側回路に備えられ、被接続端子の電圧がゲートに印加される第１の電界効果トランジスターと、第１の電界効果トランジスターのドレインがゲートに接続され、ドレインが発光素子に接続される第２の電界効果トランジスターと、を備え、第２の電界効果トランジスターは、第１の電界効果トランジスターのゲートに被接続端子の電圧が印加される場合には導通せず、第１の電界効果トランジスターのゲートに被接続端子の電圧が印加されない場合には導通する。また、フォトトランジスターと接続され、フィードバック電流が流れるとトランスに流入する電力を低下させるように制御し、フィードバック電流が流れないと一次側回路における電流を増加させるように制御するスイッチング制御回路を備える。
【００１５】
これにより、第１の電界効果トランジスターのゲートに電圧が印加される場合には、第２の電界効果トランジスターのドレイン・ソース間が導通しないため、第２の電界効果トランジスターのドレインに接続され、二次側回路に備えられた発光素子は発光せず、一次側回路に備えられたフォトトランジスターにはフィードバック電流が流れない。スイッチング制御回路は、フィードバック電流が流れないと一次側回路におけるトランスへの流入電力を増加させるように制御するので、二次側回路には所定の二次側電圧が出力される。
【００１６】
反対に、第１の電界効果トランジスターのゲートに電圧が印加されない場合には、第２の電界効果トランジスターのドレイン・ソース間が導通するため、第２の電界効果トランジスターのドレインに接続され、二次側回路に備えられた発光素子にフィードバック電流が流れる。スイッチング制御回路は、フィードバック電流が流れると一次側回路におけるトランスの流入電力を低下させるように制御するので、二次側回路には所定の二次側電圧より低い電圧が出力される。
【００１７】
従って、本体装置の電源がオフされている場合には、第１の電界効果トランジスターのゲートに、被接続端子の電圧が印加されないので、付属装置の電源回路には、所定の二次側電圧より低い電圧が出力され、消費電力を抑制することが可能となる。また、付属装置の電源供給を、本体装置の二次側出力から行うことがないので、本体装置の電源回路の容量が大型化することを抑制できる。
【００１８】
［適用例３］前記被接続端子は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ケーブルに備えられたＶＢＵＳ端子であることを特徴とする上記電源回路。
【００１９】
この構成によれば、付属装置と本体装置とがＶＢＵＳ端子を有するＵＳＢケーブルで接続され、本体装置の電源がオフされた状態にあるとき、付属装置の電源回路における二次側回路には所定の二次側電圧より低い電圧が出力される。そのため、付属装置の電源回路における消費電力を抑制することが可能となる。
【００２０】
［適用例４］上記記載の電源回路を備えた電子機器装置。
この構成によれば、本体装置の電源がオフされている場合には、電子機器装置としての付属装置の電源回路には、所定の二次側電圧より低い電圧が出力され、消費電力を抑制することが可能となる。また、付属装置の電源供給を、本体装置の二次側出力から行うことがないので、本体装置の電源回路の容量が大型化することを抑制できる。
【図面の簡単な説明】
【００２１】
【図１】付属装置と本体装置を示す図。
【図２】付属装置の電源回路を示す図。
【図３】（ａ）は、本体装置のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図、（ｂ）は、付属装置のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図、（ｃ）は、付属装置の電源回路に交流電源電圧が印加されているかいないかを示す図、（ｄ）は、第１のバイポーラトランジスターのコレクター・エミッタ間が導通する、または、導通しない状態を示す図、（ｅ）は、第２のバイポーラトランジスターのコレクター・エミッタ間が導通する、または、導通しない状態を示す図、（ｆ）は、二次側電圧を示すグラフ。
【図４】（ａ）は、本体装置のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図、（ｂ）は、付属装置のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図、（ｃ）は、付属装置の電源回路に交流電源電圧が印加されているかいないかを示す図、（ｄ）は、第１のバイポーラトランジスターのコレクター・エミッタ間が導通する、または、導通しない状態を示す図、（ｅ）は、第２のバイポーラトランジスターのコレクター・エミッタ間が導通する、または、導通しない状態を示す図、（ｆ）は、二次側電圧を示すグラフ。
【図５】第２実施例における付属装置の電源回路を示す図。
【発明を実施するための形態】
【００２２】
（第１実施例）
以下、本実施例について図を用いて説明する。図１は、本実施例における電子機器装置としての付属装置５、電子機器装置としての本体装置であるプリンター３、コンピューター１を示す図である。付属装置５は、プリンター３に信号ケーブルとしてのＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ケーブル４を介して接続され、プリンター３は、コンピューター１と信号ケーブル２を介して接続される。ＵＳＢケーブル４には、電源電圧が供給される、被接続端子としてのＶＢＵＳ端子が備えられる。
【００２３】
付属装置としては、例えば、プリンター３によって紙などの記録媒体（不図示）に印刷にされた画像の色を測定する測色器、プリンターから出力されたロール紙を巻き取る巻取り装置などがある。
【００２４】
付属装置５には、電源回路１００が内蔵され、電源プラグ１０を交流電源用コンセント（不図示）に差し込むことにより、電源ケーブル９を介して電源回路１００に電力が供給される。プリンター３には、電源回路８が内蔵され、電源プラグ７を交流電源用コンセントに差し込むことにより、電源ケーブル６を介して電源回路８に電力が供給される。
【００２５】
図２は、本実施例における付属装置５の電源回路１００を示す図である。電源回路１００には、図面左側の一次側回路における一次側電圧を、図面右側の二次側回路における二次側電圧に変圧するトランス５３が備えられる。
【００２６】
交流電源５０から供給される交流は、ブリッジ回路５１によって整流され、電解コンデンサーＣ１０によって平滑される。トランス５３によって変圧された二次側電圧は、ダイオードＤ１３と電解コンデンサーＣ２０によって、平滑された直流電圧が生成される。
【００２７】
二次側回路には、フォトカプラ５５を構成する発光素子としての発光ダイオードＤ１２が備えられる。発光ダイオードＤ１２のアノード側は、電圧降下用抵抗Ｒ２２，Ｒ２３によって分圧された位置に接続される。
【００２８】
二次側回路には、発光ダイオードＤ１２に流れる電流を制御する発光素子制御回路５４が備えられる。本実施例の発光素子制御回路５４は、電圧降下用抵抗Ｒ２０、電圧降下用抵抗Ｒ２１、シャントレギュレーター５５、コンデンサーＣ２１とから構成される。
【００２９】
発光ダイオードＤ１２のカソード側は、シャントレギュレーター５５のカソードＣ側に接続される。シャントレギュレーター５５は、電圧降下用抵抗Ｒ２０と電圧降下用抵抗Ｒ２１によって分圧された位置Ｐ１における電圧が、基準電圧以上になると、カソードＣからアノードＡの方向に電流が流れる。本実施例の基準の電圧は、例えば２．５Ｖである。これにより、発光ダイオードＤ１２に発光電流Ｉ３が流れて発光ダイオードＤ１２は発光する。
【００３０】
発光ダイオードＤ１２から発光された光は、フォトカプラ５５を構成し、一次側回路に備えられたフォトトランジスターＱ３によって受光され、フォトトランジスターＱ３のコレクター・エミッタ間にフィードバック電流Ｉ２が流れる。
【００３１】
スイッチング制御回路５２は、整流回路を構成するダイオードＤ１１、コンデンサーＣ１２と、フォトトランジスターＱ３に流れる電流を制御する電流制限抵抗Ｒ１１、抵抗Ｒ１０、主スイッチング用トランジスターであるトランジスターＱ５、トランジスターＱ５のベース電流制御用としてのトランジスターＱ４、トランジスターＱ５のベースに接続されるダイオードＤ１０、コンデンサーＣ１１とから構成される。
【００３２】
スイッチング制御回路５２は、フォトトランジスターＱ３と接続され、フィードバック電流Ｉ２が流れるとトランス５３の流入電力を低下させるように制御し、フィードバック電流Ｉ２が流れないとトランス５３の流入電力を増加させるように制御する。
【００３３】
ダイオードＤ１１、コンデンサーＣ１２から電流制限抵抗Ｒ１１、フォトトランジスターＱ３を介してトランジスターＱ４のベースにフィードバック電流Ｉ２が流れ、トランジスターＱ４のコレクター・エミッタ間が導通する。
【００３４】
これにより、並列のダイオードＤ１０、コンデンサーＣ１１に接続された、トランジスターＱ５のベース電流が分岐減少されるので、トランジスターＱ５のコレクター電流は減少しオフに至る。その結果、トランス５３の流入電力が低下し、二次側回路における二次側電圧を低下させるように動作する。
【００３５】
反対に、位置Ｐ１での電圧が基準の電圧より低いとき、シャントレギュレーター５５のカソードＣからアノードＡの方向に流れる電流は流れないので、発光ダイオードＤ１２は発光せず、フォトトランジスターＱ３のコレクター・エミッタ間は導通しない。そのため、フィードバック電流Ｉ２は流れない。
【００３６】
これにより、トランジスターＱ４のベースにフィードバック電流Ｉ２が流れないのでコレクター・エミッタ間が導通しない。すると、トランジスターＱ５のベースに流れ込む電流が増加するので、トランジスターＱ５のコレクター・エミッタ間は導通する。その結果、トランス５３に入力される電力が増加することになり、二次側回路における二次側電圧を上昇させるように動作する。
【００３７】
このように、本実施例の電源回路１００は、二次側回路に備えられた発光ダイオードＤ１２と一次側回路に備えられたフォトトランジスターＱ３とから構成されるフォトカプラ５５と、二次側電圧に応じて発光ダイオードＤ１２を流れる電流を制御する発光素子制御回路５４と、フォトトランジスターＱ３に流れるフィードバック電流Ｉ２に応じて、トランス５３に流入する電力を制御するスイッチング制御回路５２を備える。これらの構成により、所定の二次側電圧を端子４０に出力することができる。
【００３８】
電源回路１００の端子４０、４１は制御回路に接続される場合が一般的である。端子４１には、ＵＳＢケーブル４に備えられた、被接続端子としてのＶＢＵＳ端子が接続される。図１のプリンター３の電源プラグ７が交流電源用コンセントに差し込まれ、プリンター３と付属装置５とがＵＳＢケーブル４によって接続されているときは、端子４１にはＶＢＵＳ端子からの電源電圧が供給される。
【００３９】
プリンター３の電源プラグ７が交流電源用コンセントに差し込まれ、プリンター３と付属装置５とがＵＳＢケーブル４によって接続されないときは、端子４１にはＶＢＵＳ端子からの電源電圧が供給されない。また、プリンター３と付属装置５とがＵＳＢケーブル４によって接続されていても、図１のプリンター３のプラグ７が交流電源用コンセントに差し込まれていないときは、端子４１にはＶＢＵＳ端子からの電源電圧が供給されない。
【００４０】
端子４１がオープンの状態で、付属装置５の電源プラグ１０を差し込み、電源回路１００に交流電源５０が接続されると、電源回路１００は起動し始める。そして、端子４０の二次側出力電圧が上昇すると、第２のバイポーラトランジスターであるトランジスターＱ２にベース電流が流れ込み、コレクター・エミッタ間が導通し、発光電流Ｉ３はシャントレギュレーター５５には流入せず、抵抗Ｒ２４とバイポーラトランジスターＱ２を介してＧＮＤに流れ込む。このときバイポーラトランジスターＱ２のベースにはベース電流に応じた電圧が印加される。
【００４１】
このとき端子４０に出力される二次側電圧は、抵抗Ｒ２２→発光ダイオードＤ１２→抵抗Ｒ２４→トランジスターＱ２のコレクター→トランジスターＱ２のエミッタの電圧降下の和であり、かつ、抵抗Ｒ２５→トランジスターＱ２のベース→トランジスターＱ２のエミッタ→ＧＮＤの経路の電圧降下の和でもある。よって両経路の電圧が同じになる状態で平衡が保たれる。この様にして、端子４０に出力される二次側電圧が抑制された状態を実現している。
【００４２】
発光ダイオードＤ１２の順電圧ＶＦは一般に１Ｖ前後であり、また、一般にトランジスターＱ２のベース・エミッタ間電圧は０．７Ｖ程度で導通を維持するため、オフ時の出力電圧は、抵抗Ｒ２４、Ｒ２２、Ｒ２５の値の調整により約１〜２Ｖ程度になるように設定される。
【００４３】
次に、端子４０に出力される二次側電圧が抑制された状態において、端子４１にＶＢＵＳ端子からの電源電圧を印加すると、抵抗Ｒ３０と抵抗Ｒ３１で分圧された電圧が第１のバイポーラトランジスターであるトランジスターＱ１のベース・エミッタ間に印加され、トランジスターＱ１にベース電流が流れ込み、コレクター・エミッタ間が導通する。すると、トランジスターＱ２のベース電圧が低下し、トランジスターＱ２のコレクター・エミッタ間は導通を維持できなくなり遮断される。すると、発光電流Ｉ３はシャントレギュレーター５５に流れ込む。すると、シャントレギュレーター５５固有の内部基準電圧と位置Ｐ１の電圧が等しくなるように二次側電圧は上昇し、等しくなったところで起動が完了する。
【００４４】
この起動過程において、シャントレギュレーター５５の内部基準電圧に対して位置Ｐ１の電圧が低いので、発光電流Ｉ３の電流は減少する。よって、フィードバック電流Ｉ２も減少するので、トランジスターＱ５は導通し、トランス５３の流入電力は増加し、二次側出力電圧が上昇してゆく。そして、シャントレギュレーター５５の内部基準電圧と位置Ｐ１の電圧が等しくなったとき、起動は完了する。
【００４５】
例えば抵抗Ｒ２１＝1ｋΩで抵抗Ｒ２０＝３ｋΩで、シャントレギュレーター５５の内部基準電圧Ｖｒｅｆ＝２．５Ｖの場合、内部基準電圧Ｖｒｅｆと位置Ｐ１の電位が等しくなる場合、抵抗Ｒ２１の両端には２．５Ｖが印加される。このとき抵抗比率から抵抗Ｒ２０の両端には２．５Ｖ×３＝７．５Ｖが印加される。よって、端子４０に出力される二次側電圧は７．５+２．５＝１０Ｖとなり、電源の起動が完了した状態となる。
【００４６】
次に、電源の起動が完了した状態で、端子４１にＶＢＵＳ端子からの電源電圧の供給が絶たれた場合、トランジスターＱ１のベース電圧はＧＮＤと同値になり、トランジスターＱ１のコレクター・エミッタ間は遮断されるので、トランジスターＱ２のベース電圧は出力電圧に向かって上昇し始める。すると、トランジスターＱ２にベース電流が流入し始め、トランジスターＱ２のコレクター・エミッタ間が導通し、ベース電流に応じたベース電圧が印加される。このようにして、端子４０に出力される二次側電圧が抑制された状態になる。
【００４７】
次に、電源がオンされたプリンター３と、付属装置５とがＵＳＢケーブル４によって接続されている状態で、付属装置５の電源プラグ１０を交流電源用コンセントに差し込んだ後に、プリンター３の電源をオフしたときの二次側電圧の出力状態を説明する。
【００４８】
図３（ａ）は、本体装置であるプリンター３のＶＢＵＳ端子に電源電圧が印加されているとき（ＯＮ）または、印加されていないとき（ＯＦＦ）の状態を示す。電源がオンされたプリンター３は、時点ｔ３で電源がＯＦＦされる。従って、プリンター３のＶＢＵＳ端子における電源電圧は、時点ｔ３でＯＮからＯＦＦになる。
【００４９】
図３（ｂ）は、付属装置５のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図である。時点ｔ３では、図３（ａ）のプリンター３のＶＢＵＳ端子における電源電圧がＯＮからＯＦＦとなるので、付属装置５における図２の端子４１におけるＶＢＵＳ端子からの電源電圧もＯＮからＯＦＦとなる。
【００５０】
図３（ｃ）は、付属装置５の電源回路１００に交流電源電圧が印加されているかいないかを示す図である。時点ｔ１では、付属装置５の電源プラグ１０が挿入され、電源回路１００に交流電源電圧が印加されてＯＦＦからＯＮとなる。
【００５１】
図３（ｄ）は、第１のバイポーラトランジスターであるトランジスターＱ１のコレクター・エミッタ間が導通する（ＯＮ）または、導通しない（ＯＦＦ）状態を示す。時点ｔ１では、図３（ｃ）の付属装置５の交流電源電圧がＯＮとなるので、図２の端子４０には、二次側電圧が出力され、トランジスターＱ１のコレクターには抵抗Ｒ２５を介して電圧が印加される。
【００５２】
時点ｔ１では、図３（ｂ）の付属装置５のＶＢＵＳ端子における電源電圧はＯＮであるので、トランジスターＱ１のベースには端子４１を介してＶＢＵＳ端子の電源電圧が印加され、図３（ｄ）のトランジスターＱ１はＯＮとなる。時点ｔ３では、図３（ｂ）の付属装置のＶＢＵＳ端子における電源電圧はＯＦＦとなるので、トランジスターＱ１のベースにはＶＢＵＳ端子の電源電圧が印加されないので、ＯＦＦとなる。
【００５３】
図３（ｅ）は、第２のバイポーラトランジスターであるトランジスターＱ２のコレクター・エミッタ間が導通する（ＯＮ）または、導通しない（ＯＦＦ）状態を示す。時点ｔ１から時点ｔ３までは、図３（ｄ）の第１のバイポーラトランジスターがＯＮであるので、トランジスターＱ２のベース電圧が降下し、トランジスターＱ２のコレクター・エミッタ間は導通しない（ＯＦＦ）。
【００５４】
時点ｔ３では、図３（ｄ）の第１のバイポーラトランジスターがＯＦＦであるので、トランジスターＱ２のベースには抵抗Ｒ２５を介して二次側電圧が印加され、トランジスターＱ２のコレクター・エミッタ間は導通する（ＯＮ）。
【００５５】
図３（ｆ）は、二次側電圧を示すグラフである。時点ｔ１から起動を開始し始め、時点ｔ２でシャントレギュレーター５５と抵抗Ｒ２１と抵抗Ｒ２２で決まる所定の二次側電圧Ｅ１（本実施例では４２Ｖ）に達し起動が完了する。
【００５６】
時点ｔ３では、ＶＢＵＳ端子からの電源電圧の印加が無くなるので、抵抗Ｒ３０の端子間電圧が無くなり、トランジスターＱ１のベース電圧がＧＮＤと同電位になるため、トランジスターＱ１は遮断する。すると、トランジスターＱ２のベース電圧が上昇し、トランジスターＱ２は導通（ＯＮ）する。トランジスターＱ２が導通すると、二次側電圧は低下し始め、二次側電圧Ｅ２（例えば２Ｖ）となり、二次側電圧が抑制された状態となる。
【００５７】
このように、電源がオンされたプリンター３と付属装置５がＵＳＢケーブル４によって接続されている状態で、付属装置５の電源プラグ１０を交流電源用コンセントに差し込み、その後、プリンター３の電源をオフすると、付属装置５の端子４０に出力される二次側電圧は所定の二次側電圧Ｅ１より低い二次側電圧Ｅ２となる。
【００５８】
次に、付属装置５とＵＳＢケーブル４によって接続されたプリンター３の電源がオフの状態で、付属装置５の電源プラグ１０を交流電源用コンセントに差し込んだとき、二次側電圧の出力状態を説明する。
【００５９】
図４（ａ）は、本体装置としてのプリンター３のＶＢＵＳ端子に電源電圧が印加されているとき（ＯＮ）、印加されていないとき（ＯＦＦ）の状態を示す。図４（ｂ）は、付属装置５のＶＢＵＳ端子に電源電圧が印加されているとき、または、印加されていないときの状態を示す図である。プリンター３は電源がオフの状態であるので、図４（ａ）のプリンター３のＶＢＵＳ端子は、どの時点においてもＶＢＵＳ端子に電源電圧が印加されていない（ＯＦＦ）。従って、図４（ｂ）の付属装置５のＶＢＵＳ端子は、どの時点においてもＶＢＵＳ端子に電源電圧が印加されていない（ＯＦＦ）
【００６０】
図４（ｃ）は、付属装置５の電源回路１００に交流電源電圧が印加されるか否かを示す図である。時点ｔ４では、付属装置５の電源プラグ１０が挿入され、付属装置５の電源回路１００に交流電源電圧が印加される（ＯＮ）。
【００６１】
図４（ｄ）は、第１のバイポーラトランジスターであるトランジスターＱ１のコレクター・エミッタ間が導通する（ＯＮ）または、導通しない（ＯＦＦ）状態を示す。すべての時点にわたって、トランジスターＱ１のベースにはＶＢＵＳ端子から供給される電源電圧が印加されていないので、トランジスターＱ１は導通しない（ＯＦＦ）。
【００６２】
図４（ｅ）は、第２のバイポーラトランジスターであるトランジスターＱ２のコレクター・エミッタ間が導通する（ＯＮ）または、導通しない（ＯＦＦ）状態を示す。図４（ｆ）は、二次側電圧を示すグラフである。電源回路１００に交流電源５０が接続される時点ｔ４から二次側電圧は起動を開始し始める。
【００６３】
この二次側電圧はトランジスターＱ２のベース・エミッタ間に印加されるので、時点ｔ５では、所定の二次側電圧Ｅ２に達するとトランジスターＱ２が導通する（ＯＮ）。このとき、二次側電圧は抵抗Ｒ２２→発光ダイオードＤ１２→抵抗Ｒ２４→トランジスターＱ２→ＧＮＤの電圧降下の和であるとともに、抵抗Ｒ２５→トランジスターＱ２のベース・エミッタ→ＧＮＤの和でもあるので、両経路の電圧が同じになるように、それぞれの経路に電流が流れ、二次側電圧Ｅ２となり平衡状態に達する。このとき、発光電流Ｉ３に応じてフィードバック電流Ｉ２が流れ、トランジスターＱ４のＯＮデューティを大きくし、トランジスターＱ５が導通する頻度を小さくすることでトランス５３への流入電力を極めて小さく抑え、二次側出力電圧を抑制した状態を実現している。
【００６４】
このように、プリンター３の電源がオフの状態で、付属装置５の電源がオフからオンの状態となったとき、図４（ｆ）の二次側電圧は、所定の二次側電圧Ｅ１より低い二次側電圧Ｅ２となる。
【００６５】
以上、説明した本実施例の電源回路１００は、一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランス５３と、二次側回路に備えられた発光素子としての発光ダイオードＤ１２と、一次側回路に備えられ、発光ダイオードＤ１２からの受光量に応じたフィードバック電流Ｉ２を出力するフォトトランジスターＱ３とから構成されるフォトカプラ５６と、発光ダイオードＤ１２と接続され、二次側電圧が所定の電圧以上であると導通することにより発光ダイオードＤ１２に流れる電流としての発光電流Ｉ３を制御する発光素子制御回路５４と、フォトトランジスターＱ３と接続され、フィードバック電流Ｉ２が流れるとトランス５３に流入する電力を低下させるように制御し、フィードバック電流Ｉ２が流れないと一次側回路における電流を増加させるように制御するスイッチング制御回路５２と、二次側回路に備えられ、ＵＳＢケーブル４に備えられ、被接続端子としてのＶＢＵＳ端子の電圧がベースに印加される第１のバイポーラトランジスターであるトランジスターＱ１と、トランジスターＱ１のコレクターがベースに接続され、コレクターが発光素子に接続される第２のバイポーラトランジスターであるトランジスターＱ２と、を備え、トランジスターＱ２は、トランジスターＱ１のベースにＶＢＵＳ端子の電圧が印加される場合には導通せず、トランジスターＱ１のベースにＶＢＵＳ端子の電圧が印加されない場合には導通する。
【００６６】
これにより、トランジスターＱ１のベースにＶＢＵＳ端子の電圧が印加されると、トランジスターＱ２のコレクター・エミッタ間が導通しないため、二次側回路に備えられた発光ダイオードＤ１２を流れる発光電流Ｉ３はシャントレギュレーター５５に流入し、シャントレギュレーター５５固有の内部基準電圧と位置Ｐ１の電圧が同値になるようなフィードバック制御がなされ、二次側電圧は所定の二次側電圧Ｅ１に達し起動が完了する。
【００６７】
反対に、トランジスターＱ１のベースにＶＢＵＳ端子の電圧が印加されないと、トランジスターＱ２のコレクター・エミッタ間が導通するため、トランジスターＱ２のコレクターに接続され、二次側回路に備えられた発光ダイオードＤ１２を流れる発光電流Ｉ３は、シャントレギュレーター５５には流れなくなり、抵抗Ｒ２４とトランジスターＱ２を通ってＧＮＤに流れる。つまり、トランジスターＱ２のオンを維持し続けるように、フィードバックがなされる。このようにして二次側電圧の出力が抑制された状態を維持している。
【００６８】
従って、本体装置としてのプリンター３の電源がオフされている場合には、トランジスターＱ１のベースに、ＵＳＢケーブル４に備えられたＶＢＵＳ端子の電圧が印加されないので、付属装置の電源回路には、所定の二次側電圧Ｅ１より低い二次側電圧Ｅ１が出力され、消費電力を抑制することが可能となる。また、付属装置５の電源供給を、プリンター３の二次側出力から行うことがないので、プリンター３の電源回路の容量が大型化することを抑制できる。
【００６９】
（第２実施例）
第１実施例では、バイポーラトランジスターを用いて、トランスに流入される電力を低下させるようにしたが、第２実施例では、電界効果トランジスターを用いて、トランスに流入される電力を低下させる例について説明する。
【００７０】
図５は、本実施例における付属装置５の電源回路１００ａを示す図である。図５は、図２の第１のバイポーラトランジスターであるトランジスターＱ１を、第１の電界効果トランジスターＱＦ１に、第２のバイポーラトランジスターであるトランジスターＱ２を、第２の電界効果トランジスターＱＦ２にそれぞれ置き換えた図である。その他は、第１実施例の電源回路１００の構成と同じである。
【００７１】
第１の電界効果トランジスターＱＦ１，第２の電界効果トランジスターＱＦ２は、ゲート・ソース間に印加される電圧によって、ドレイン・ソース間が導通するかしないかが決まる素子であり、導通・遮断の動作は実施例１と同様であるのでここでは省略する。
【００７２】
第２実施例の電源回路１００ａは、一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランス５３と、二次側回路に備えられた発光素子としての発光ダイオードＤ１２と、一次側回路に備えられ、発光ダイオードＤ１２からの受光量に応じたフィードバック電流Ｉ２を出力するフォトトランジスターＱ３とから構成されるフォトカプラ５６と、発光ダイオードＤ１２と接続され、二次側電圧が所定の電圧以上であると導通することにより発光ダイオードＤ１２に流れる電流としての発光電流Ｉ３を制御する発光素子制御回路５４と、フォトトランジスターＱ３と接続され、フィードバック電流Ｉ２が流れるとトランス５３に流入する電力を低下させるように制御し、フィードバック電流Ｉ２が流れないと一次側回路における電流を増加させるように制御するスイッチング制御回路５２と二次側回路に備えられ、信号ケーブルとしてのＵＳＢケーブル４に備えられた、被接続端子としてのＶＢＵＳ端子の電圧がゲートに印加される第１の電界効果トランジスターＱＦ１と、第１の電界効果トランジスターＱＦ１のドレインがゲートに接続され、ドレインが発光ダイオードＤ１２に接続される第２の電界効果トランジスターＱＦ２と、を備え、第２の電界効果トランジスターＱＦ２は、第１の電界効果トランジスターＱＦ１のゲートに電圧が印加される場合に導通せず、第１の電界効果トランジスターＱＦ１のゲートに電圧が印加されない場合に導通する。
【００７３】
これにより、第１の電界効果トランジスターＱＦ１のゲートに電圧が印加される場合には、第２の電界効果トランジスターＱＦ２のドレイン・ソース間が導通しないため、第２の電界効果トランジスターＱＦ２のドレインに接続され、二次側回路に備えられた発光ダイオードＤ１２は発光せず、一次側回路に備えられたフォトトランジスターＱ３にはフィードバック電流Ｉ２が流れない。スイッチング制御回路５２は、フィードバック電流Ｉ２が流れないと一次側回路におけるトランス５３への流入電力を増加させるように制御するので、二次側回路には所定の二次側電圧（図３（ｆ）の二次側電圧Ｅ１参照）が出力される。
【００７４】
反対に、第１の電界効果トランジスターＱＦ１のゲートに電圧が印加されない場合には、第２の電界効果トランジスターＱＦ２のドレイン・ソース間が導通するため、第２の電界効果トランジスターＱＦ２のドレインに接続され、二次側回路に備えられた発光ダイオードＤ１２にフィードバック電流Ｉ２が流れる。スイッチング制御回路５２は、フィードバック電流Ｉ２が流れると一次側回路におけるトランス５３の流入電力を低下させるように制御するので、二次側回路には所定の二次側電圧より低い電圧（図３（ｆ）の二次側電圧Ｅ２参照）が出力される。
【００７５】
従って、プリンター３の電源がオフされている場合には、第１の電界効果トランジスターＱＦ１のゲートに、ＵＳＢケーブル４に備えられ、被接続端子としてのＶＢＵＳ端子の電圧が印加されないので、付属装置５の電源回路１００ａには、所定の二次側電圧より低い電圧が出力され、消費電力を抑制することが可能となる。また、付属装置５の電源供給を、プリンター３の二次側出力から行うことがないので、プリンター３の電源回路の容量が大型化することを抑制できる。
【００７６】
第１実施例、第２実施例では、被接続端子としてのＶＢＵＳ端子が、図２または図５の端子４１に接続される場合について説明したが、信号としての電圧が印加される被接続端子を端子４１に接続する場合であってもよい。
【００７７】
また、本発明は第１実施例、第２実施例に限定されるものではなく、ＮＰＮ型とＰＮＰ型を組み合わせても良いし、他の半導体スイッチ素子を用いても良いし、同一の素子である必要はなく、複数の異種の素子が混在しても良い。
【符号の説明】
【００７８】
４…ＵＳＢケーブル、５２…スイッチング制御回路、５３…トランス、５４…発光素子制御回路、５５…シャントレギュレーター、５６…フォトカプラ、１００…電源回路、Ｄ１２…発光ダイオード、Ｉ２…フィードバック電流，Ｉ３…発光電流、Ｑ１…第１のバイポーラトランジスター、Ｑ２…第２のバイポーラトランジスター、Ｑ３…フォトトランジスター、ＱＦ１…第１の電界効果トランジスター、ＱＦ２…第２の電界効果トランジスター。
【特許請求の範囲】
【請求項１】
一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランスと、
前記二次側回路に備えられた発光素子と、前記一次側回路に備えられ、前記発光素子からの受光量に応じたフィードバック電流を出力するフォトトランジスターとから構成されるフォトカプラと、
前記発光素子と接続され、前記二次側電圧が所定の電圧以上であると導通することにより前記発光素子に流れる電流を制御する発光素子制御回路と、
前記フォトトランジスターと接続され、前記フィードバック電流が流れると前記トランスに流入する電力を低下させるように制御し、前記フィードバック電流が流れないと前記トランスに流入する電力を増加させるように制御するスイッチング制御回路と、
前記二次側回路に備えられ、被接続端子の電圧がベースに印加される第１のバイポーラトランジスターと、
前記第１のバイポーラトランジスターのコレクターがベースに接続され、コレクターが前記発光素子に接続される第２のバイポーラトランジスターと、を備え、
前記第２のバイポーラトランジスターは、前記第１のバイポーラトランジスターの前記ベースに前記被接続端子の電圧が印加される場合には導通せず、前記第１のバイポーラトランジスターの前記ベースに前記被接続端子の電圧が印加されない場合には導通することを特徴とする電源回路。
【請求項２】
一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランスと、
前記二次側回路に備えられた発光素子と、前記一次側回路に備えられ、前記発光素子からの受光量に応じたフィードバック電流を出力するフォトトランジスターとから構成されるフォトカプラと、
前記発光素子と接続され、前記二次側電圧が所定の電圧以上であると導通することにより前記発光素子に流れる電流を制御する発光素子制御回路と、
前記フォトトランジスターと接続され、前記フィードバック電流が流れると前記トランスに流入する電力を低下させるように制御し、前記フィードバック電流が流れないと前記トランスに流入する電力を増加させるように制御するスイッチング制御回路と、
前記二次側回路に備えられ、被接続端子の電圧がゲートに印加される第１の電界効果トランジスターと、
前記第１の電界効果トランジスターのドレインがゲートに接続され、ドレインが前記発光素子に接続される第２の電界効果トランジスターと、を備え、
前記第２の電界効果トランジスターは、前記第１の電界効果トランジスターの前記ゲートに前記被接続端子の電圧が印加される場合には導通せず、前記第１の電界効果トランジスターの前記ゲートに前記被接続端子の電圧が印加されない場合には導通することを特徴とする電源回路。
【請求項３】
請求項１または請求項２に記載の電源回路であって、
前記被接続端子は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ケーブルに備えられたＶＢＵＳ端子であることを特徴とする電源回路。
【請求項４】
請求項１から請求項３のいずれか一項に記載の電源回路を備えた電子機器装置。
【請求項１】
一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランスと、
前記二次側回路に備えられた発光素子と、前記一次側回路に備えられ、前記発光素子からの受光量に応じたフィードバック電流を出力するフォトトランジスターとから構成されるフォトカプラと、
前記発光素子と接続され、前記二次側電圧が所定の電圧以上であると導通することにより前記発光素子に流れる電流を制御する発光素子制御回路と、
前記フォトトランジスターと接続され、前記フィードバック電流が流れると前記トランスに流入する電力を低下させるように制御し、前記フィードバック電流が流れないと前記トランスに流入する電力を増加させるように制御するスイッチング制御回路と、
前記二次側回路に備えられ、被接続端子の電圧がベースに印加される第１のバイポーラトランジスターと、
前記第１のバイポーラトランジスターのコレクターがベースに接続され、コレクターが前記発光素子に接続される第２のバイポーラトランジスターと、を備え、
前記第２のバイポーラトランジスターは、前記第１のバイポーラトランジスターの前記ベースに前記被接続端子の電圧が印加される場合には導通せず、前記第１のバイポーラトランジスターの前記ベースに前記被接続端子の電圧が印加されない場合には導通することを特徴とする電源回路。
【請求項２】
一次側回路における一次側電圧を二次側回路における二次側電圧に変圧するトランスと、
前記二次側回路に備えられた発光素子と、前記一次側回路に備えられ、前記発光素子からの受光量に応じたフィードバック電流を出力するフォトトランジスターとから構成されるフォトカプラと、
前記発光素子と接続され、前記二次側電圧が所定の電圧以上であると導通することにより前記発光素子に流れる電流を制御する発光素子制御回路と、
前記フォトトランジスターと接続され、前記フィードバック電流が流れると前記トランスに流入する電力を低下させるように制御し、前記フィードバック電流が流れないと前記トランスに流入する電力を増加させるように制御するスイッチング制御回路と、
前記二次側回路に備えられ、被接続端子の電圧がゲートに印加される第１の電界効果トランジスターと、
前記第１の電界効果トランジスターのドレインがゲートに接続され、ドレインが前記発光素子に接続される第２の電界効果トランジスターと、を備え、
前記第２の電界効果トランジスターは、前記第１の電界効果トランジスターの前記ゲートに前記被接続端子の電圧が印加される場合には導通せず、前記第１の電界効果トランジスターの前記ゲートに前記被接続端子の電圧が印加されない場合には導通することを特徴とする電源回路。
【請求項３】
請求項１または請求項２に記載の電源回路であって、
前記被接続端子は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ケーブルに備えられたＶＢＵＳ端子であることを特徴とする電源回路。
【請求項４】
請求項１から請求項３のいずれか一項に記載の電源回路を備えた電子機器装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−２８３９１２（Ｐ２０１０−２８３９１２Ａ）
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願番号】特願２００９−１３２８４７（Ｐ２００９−１３２８４７）
【出願日】平成２１年６月２日（２００９．６．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年１２月１６日（２０１０．１２．１６）
【国際特許分類】
【出願日】平成２１年６月２日（２００９．６．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]