静電容量検出装置
【課題】 静電破壊に耐性の高い静電容量検出装置を実現する。
【解決手段】
対象物の表面形状を読み取る静電容量検出装置において、Ｍ行Ｎ列に配置された静電容量検出素子（１）、当該静電容量検出素子（１）の各々に電源を供給する電源線を備えている。当該静電容量検出素子（１）は、当該静電容量に応じた電荷を蓄積する信号検出素子（４）、当該信号検出素子（４）が蓄積した電荷に対応した信号を増幅する信号増幅素子（Ｔ１）を含んでいる。当該信号検出素子（Ｔ１）は、容量検出電極（４１）と、当該容量検出電極（４１）の当該対象物が接触する側に設けられる容量検出誘電体膜（４２）とを含んでいる。特に、容量検出誘電体膜（４２）は、絶縁膜（１６０）と半導体膜（１６２）とを備えている。
【解決手段】
対象物の表面形状を読み取る静電容量検出装置において、Ｍ行Ｎ列に配置された静電容量検出素子（１）、当該静電容量検出素子（１）の各々に電源を供給する電源線を備えている。当該静電容量検出素子（１）は、当該静電容量に応じた電荷を蓄積する信号検出素子（４）、当該信号検出素子（４）が蓄積した電荷に対応した信号を増幅する信号増幅素子（Ｔ１）を含んでいる。当該信号検出素子（Ｔ１）は、容量検出電極（４１）と、当該容量検出電極（４１）の当該対象物が接触する側に設けられる容量検出誘電体膜（４２）とを含んでいる。特に、容量検出誘電体膜（４２）は、絶縁膜（１６０）と半導体膜（１６２）とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は指紋等の微細な凹凸を有する対象物の表面形状を、対象物表面との距離に応じて変化する静電容量を検出することにより読み取る静電容量検出装置に関する。
【背景技術】
【０００２】
従来、指紋センサ等に用いられる静電容量検出装置は、センサ電極と当該センサ電極上に設けられた誘電体等の保護膜とを基板上に形成して製造されていた（特許文献１〜６）。
【０００３】
ここで静電容量検出装置においては、静電容量検出を行うために誘電体膜を厚くすることができない。また、検出対象物は帯電している場合が多く、電荷を保持した対象物が保護膜に接近した場合、放電により瞬時電流が流れて周辺回路を破壊する場合がある。
【０００４】
この瞬時電流による破壊を防止するため、例えば上記特開２０００−３４６６１０号公報では、感知電極を変換回路や配線とは別層に形成し、対象物に近い側に感知電極を配置して、変換回路や配線を絶縁材料、感知電極、及び保護膜の下層に配置していた（特許文献１，段落００７２）。また、特開２００３−２５４７０６号公報のように、センサを破壊から守るために、対象物が先に接触する導体やカバーを設けて電荷を電源に流すような構造を持たせていた（特許文献２，段落番号００７７〜００８１）。
【特許文献１】特開２０００−３４６６１０号公報
【特許文献２】特開２００３−２５４７０６号公報
【特許文献３】特開平１１−１１８４１５号公報
【特許文献４】特開２０００−３４６６０８号公報
【特許文献５】特開２００１−５６２０４号公報
【特許文献６】特開２００１−１３３２１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、誘電体膜を厚くすることができないので、指などをこすりつけていると摩耗して壊れてしまったり、帯電による電荷量は大きい場合があり、特開２０００−３４６６１０号のように感知電極と変換回路や配線を別層にしたとしても、それらが電気的に接続されている限り一部の瞬時電流が流れ込むことがあるため保護対策としては不十分であった。
【０００６】
また、特開２００３−２５４７０６号公報のように、対象物が先に接触するように導体やカバーを設けることは、余計な構成部品を形成することを意味しており、大きな押圧力が及ぼされる指紋センサ等ではその放電用の構造部品に負担がかかり、破損を生じ易い。そのような放電用構造部品が一部でも壊れると、今度は直接的に配線や周辺回路に瞬時電流が流れ込みこととなり、周辺回路が破壊される。このため、対象物に生じた電荷の放電を電極配置や放電用構造部品に頼ることは必ずしも好ましいことではなかった。
【０００７】
そこで、本発明は簡単な構造で破損等を生じることなく、確実に瞬時電流から回路を保護可能な静電容量検出装置を提供することを目的とする。
【０００８】
上記目的を達成するために、本発明は、対象物との距離に応じて変化する静電容量を検出することにより、当該対象物の表面形状を読み取る静電容量検出装置において、Ｍ行Ｎ列に配置された静電容量検出素子と、当該静電容量検出素子の各々に電源を供給する電源線とを備えており、当該静電容量検出素子は、当該静電容量に応じた電荷を蓄積する信号検出素子と、当該信号検出素子が蓄積した電荷に対応した信号を増幅する信号増幅素子とを含んでおり、当該信号検出素子は、容量検出電極と、当該容量検出電極の当該対象物が接触する側に設けられる容量検出誘電体膜とを含んでいる。特に、容量検出誘電体膜は、絶縁膜と、半導体膜と、を備えている。
【０００９】
上記構成によれば、指等の対象物が静電容量検出素子に近づくと、その対象物が接触するか否かに応じた電圧が容量検出電極に生じ、その電圧を信号増幅素子が増幅することにより、指紋等の山が接触したか否かに応じた静電容量検出が行える。半導体膜の誘電率は絶縁体よりも大きいので、容量検出誘電体膜を厚くすることができ、耐久性が向上する。ここで、対象物が帯電していた場合、その電荷の放出路が無いと対象物の接近により、容量検出電極から周辺回路にかけて瞬時電流が流れ回路の静電破壊をもたらす。この点、当該構成によれば、容量検出誘電体膜に絶縁膜が設けられているので、対象物の電荷が直接容量検出電極を経由して流れることが無い。また、当該構成によれば、半導体膜が設けられているので、対象物が接触する直前に半導体膜表面に反転層が形成され、対象物の電荷は素早く表面に広がり、回路を静電破壊から防止する。
【００１０】
ここで、半導体膜は静電容量検出素子の最表面に位置することが好ましい。このように構成すれば、対象物が接触する直前に半導体膜に反転層が形成されて電荷が放出される。また、対象物が容量検出誘電体膜に接触しても、容量検出電極との間にはさらに絶縁膜が形成されているので、直接的に瞬時電流が回路に流れることがなく、回路を静電破壊から防止可能だからである。
【００１１】
ここで、半導体膜は、静電容量検出素子毎の測定時間をΔτ、対象物の静電容量をＣAと定義した場合に、半導体膜の電気抵抗ＲPPが下式で表される。
【数１】
【００１２】
このような条件を備えていれば、測定すべき対象物の電荷が、測定時間Δτ内に隣接する容量検出電極に向けて流出する量を１割程度未満にとどめられるため、静電容量検出装置の測定精度を低下させずに静電破壊から防止することができるからである。
【００１３】
また、半導体膜は、静電容量検出素子毎の測定時間をΔτ、対象物の静電容量をＣA、半導体膜の膜厚をｔD、容量検出電極のピッチをｘ、容量検出電極の幅をｙとし、α＝ｙ／ｘと定義した場合に、半導体膜の比抵抗ρDが下式を満たすことは好ましい。
【数２】
【００１４】
このような条件を満たすことができれば、測定すべき対象物の電荷が、測定時間Δτ内に隣接する容量検出電極に向けて流出する量を１割程度未満にとどめられるため、静電容量検出装置の測定精度を低下させずに静電破壊から防止することができるからである。
【００１５】
また半導体膜は、静電容量検出素子毎の測定時間をΔτ、対象物の静電容量をＣA、半導体膜の膜厚をｔD、当該半導体膜のキャリア電荷量をｑ、当該半導体膜のキャリア移動度をμ、容量検出電極のピッチをｘ、容量検出電極の幅をｙとし、α＝ｙ／ｘと定義した場合に、半導体膜の不純物濃度ｎが下式を満たすことは好ましい。
【数３】
【００１６】
このような条件を満たすように半導体膜のドーズ量を制限できれば、測定すべき対象物の電荷が、測定時間Δτ内に隣接する容量検出電極に向けて流出する量を１割程度未満にとどめられるため、静電容量検出装置の測定精度を低下させずに静電破壊から防止することができるからである。
【００１７】
ここで半導体膜は、非晶質シリコンであることは好ましい。非晶質シリコンは比較的安価でよく用いられる材料であり、半導体膜の材料として経済的で調達容易である。また、非晶質、つまりアモルファス状態のシリコンは誘電率が１１．９と大きく、膜を厚く形成しても高い容量を保持可能である。このため、対象物容量を大きく保ちながら、厚膜化が可能であり、高い押圧力のかかる指紋センサ等に用いる容量検出誘電体膜として好ましい高い耐久性を持たせることが可能である。
【００１８】
また、非晶質シリコンは、実質的に真性である。真性の非晶質シリコンは、上記したように半導体膜に要求されるキャリア密度として適する値を有するからであり、真性の非晶質シリコンを用いれば、高い精度の静電容量検出装置を提供できるからである。
【００１９】
例えば、非晶質シリコンは、キャリア濃度が４×１０10ｃｍ-3以下であることは好ましい。通常の指紋センサ等の静電容量検出装置において、測定精度を高く維持可能にするためには、当該値がキャリア密度の上限値になるからである。
【００２０】
容量検出誘電体膜の一部を構成する絶縁膜は、例えば、窒化シリコンである。窒化シリコンによれば、ある程度の誘電率を保持することにより対象物容量を高く維持可能である他、耐久性に優れるからである。
【００２１】
本発明では、静電容量検出素子に接続された基準コンデンサをさらに備え、当該基準コンデンサの電極面積をＳR、基準コンデンサ誘電体膜の厚みをｔR、基準コンデンサ誘電体膜の比誘電率をεR、信号増幅素子のゲート電極面積をＳT、信号増幅素子のゲート絶縁膜の厚みをｔox、信号増幅素子のゲート絶縁膜の比誘電率をεoxとして、基準コンデンサ容量ＣRと信号増幅素子の素子容量ＣTとを
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
にて定義し（ε0は真空の誘電率）、容量検出電極の面積をＳD、容量検出誘電体膜の絶縁膜の厚みをｔDI、容量検出誘電体膜の絶縁膜の比誘電率をεDI，容量検出誘電体膜の半導体膜の厚みをｔDS、容量検出誘電体膜の半導体膜の比誘電率をεDSとして信号検出素子の素子容量ＣDを
ＣD-1＝（ε0・εDI・ＳD／ｔDI）-1＋（ε0・εDS・ＳD／ｔDS）-1
と定義した場合に（ε0は真空の誘電率）、信号検出素子の素子容量ＣDは、基準コンデンサ容量ＣRと信号増幅素子の素子容量ＣTとの和であるＣR＋ＣTよりも十分に大きいことが好ましい。このような条件を備える場合に、測定精度の高い静電容量検出装置となるからである。
【００２２】
また本発明では、対象物が半導体膜に接することのない対象物距離ｔAだけ離れており、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと容量検出電極の面積ＳDとを用いて、
【００２３】
ＣA＝ε0・εA・ＳD／ｔA
と定義した場合に、基準コンデンサ容量ＣRは該対象物容量ＣAよりも十分に大きいことが好ましい。このような条件を備える場合に、測定精度の高い静電容量検出装置となるからである。
【００２４】
さらに本発明では、対象物が容量検出誘電体膜に接することなく対象物距離ｔAだけ離れており、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと容量検出電極の面積ＳDとを用いて、
【００２５】
ＣA＝ε0・εA・ＳD／ｔA
と定義した場合に、基準コンデンサ容量ＣRは対象物容量ＣAよりも十分に大きいことは好ましい。このような条件を備える場合に、測定精度の高い静電容量検出装置となるからである。
【００２６】
本発明は、上記したような静電容量検出装置を備えたことを特徴とする電子機器である。「電子機器」は、静電容量検出が必要な装置全てを含むが、携帯性を有することを要せず、例えば壁に組み込まれた指紋センサも本発明にいう「電子機器」である。
【発明の効果】
【００２７】
以上、本発明によれば、容量検出電極の対象物が接触する側に絶縁膜と半導体膜とを備えたので、容量検出電極を通じて瞬時電流を流すことなく、対象物の電荷を効果的に放電させることができる。このため、複雑な放電用構造部品を用いること無く確実に静電容量検出装置を静電破壊から防止することができる。
【発明を実施するための最良の形態】
【００２８】
次に本発明の好適な実施形態を、図面を参照しながら説明する。
本発明の実施形態は、対象物との距離に応じて変化する静電容量を検出することにより、これら対象物の表面形状を読み取る静電容量検出装置を、指紋検出のための指紋センサに適用したものである。以下の実施形態では、「対象物」はすなわち指であり検出すべき表面形状は指紋である。
【００２９】
まず、本発明における静電容量検出装置の動作原理を説明する。
薄膜半導体装置は通常硝子基板上に作成されるために、大面積を要する半導体集積回路を安価に製造する技術として知られ、具体的に昨今では液晶表示装置等に応用されている。従って指紋センサ等に適応される静電容量検出装置を薄膜半導体装置にて作成すると、単結晶硅素基板といった多大なエネルギーを消費して作られた高価な基板を使用する必要がなく、貴重な地球資源を浪費することなく安価に当該装置を作成し得る。また、薄膜半導体装置は転写技術を適応することで、半導体集積回路をプラスティック基板上に作成出来るので、静電容量検出装置も単結晶硅素基板から解放されてプラスティック基板上に形成し得る。
【００３０】
しかしながら、静電容量を検出する容量検出電極の出力をそのまま出力するような構成の静電容量検出装置を薄膜半導体装置にて作成するのは、現在の薄膜半導体装置の技術を以てしても不可能である。これは、指紋等の接触により誘起される電荷Ｑは非常に小さいために、薄膜半導体装置ではトランジスタ特性が単結晶硅素ＬＳＩ技術で作成される半導体装置程には優れず、また薄膜半導体装置間の特性偏差も大きいが故に電荷Ｑを正確に読み取れないからである。
【００３１】
図５に、本発明における静電容量検出装置の検知時の等価回路を示す。本発明における静電容量検出装置は、容量検出電極Ｃ１に基準コンデンサＣ２が含まれており、かつ、誘起された電荷Ｑに対応する検出電圧ＶGを信号増幅素子Ｔが増幅するようになっている。容量検出電極Ｃ１は、指紋等が接した場合に静電容量ＣFとなり、基準コンデンサＣ２は静電容量ＣRを有する。信号増幅素子Ｔはゲート電極Ｇとゲート絶縁膜と半導体膜とからなり、ソース電極Ｓとドレイン電極Ｄとゲート電極Ｇとを有する信号増幅用薄膜半導体装置からなる。信号増幅素子Ｔのゲート電極Ｇと容量検出電極Ｃ１とは互いに接続されている。また、信号検出素子は、基準コンデンサＣ２を含み、基準コンデンサＣ２の一方の電極は行線に接続されており、他方の電極は容量検出電極Ｃ１と信号増幅素子Ｔのゲート電極Ｇとに接続されている。
【００３２】
尚、本明細書では半導体装置のソース電極とドレイン電極とを区別しないが、便宜上、一方の電極をソース電極と名付け、他方の電極をドレイン電極と名付ける。物理的に厳密を期すならば、トランジスタのソース電極とドレイン電極とは、Ｎ型トランジスタでは電位の低い方がソース電極と定義され、Ｐ型トランジスタでは電位の高い方がソース電極と定義される。しかしどちらの電極の電位が高くなるかは動作状態に応じて変化する。そのために厳密にはソース電極とドレイン電極とは一つのトランジスタ内で常に入れ替わり得る。本明細書では説明を明瞭とする目的でこうした厳密性を排し、便宜上一方の電極をソース電極と呼び、他方の電極をドレイン電極と呼ぶことにする。
【００３３】
上記構成において、指紋等の対象物が容量検出電極Ｃ１に接したりあるいは接近したりすると、容量検出電極Ｃ１には対象物との静電容量ＣFに応じて電位ＶGが発生する。この電位ＶGは、対象物の表面形状（指紋）に応じて変化する静電容量ＣFを有する容量検出電極Ｃ１のコンデンサと、静電容量ＣRを持つ基準コンデンサＣ２及びトランジスタ容量ＣTを有する信号増幅素子Ｔの合成容量ＣR＋ＣTとの間に誘起される電圧となる。この電位ＶGは信号増幅素子Ｔのゲート電極Ｇに入力され、この薄膜半導体装置のゲート電位を変化させる。この薄膜半導体装置のドレイン電極Ｄに所定の電圧が印加されていれば、誘起されたゲート電位ＶGに応じて信号増幅素子Ｔのソースドレイン間に流れる電流Ｉdsは著しく変調される。ゲート電極Ｇ等には電位ＶGに応じて電荷Ｑが発生しているが、これらの電荷は何処にも流れずに保存されるので、電流値Ｉdsは一定となる。それ故にドレイン電圧を高くしたりあるいは測定時間を長くしたりすることで電流Ｉdsの測定も容易になり、かくして薄膜半導体装置を用いた場合であっても対象物の表面形状を十分正確に計測し得るのである。対象物の静電容量情報を増幅した信号（電流や電圧）は出力線を介して読み取られる。
【００３４】
対象物の静電容量を測定するには信号増幅素子Ｔを介する電流Ｉdsを計測してもよいし、こうした電流Ｉdsに対応して変化する電圧Ｖを測定してもよい。基準コンデンサＣ２を設けぬ場合には上述の議論で静電容量ＣRをゼロとし、対象物の表面形状に応じて変化する静電容量ＣFとトランジスタ容量ＣTとを用いるものとし、同じ原理で動作する。以下、本発明の実施形態として、基準コンデンサを設けた例を用いて説明するが、本願発明は基準コンデンサを設けずに、基準コンデンサを信号増幅素子のトランジスタ容量で兼用する場合にも適用可能である。
以上が本発明に係る静電容量検出装置の動作原理の概要であるが、特に本発明は、容量検出電極Ｃ１に設けられる容量検出誘電体膜の改良に関するものであり、以下説明する。
【００３５】
図１に、次に本発明を具現化する静電容量検出素子の回路構成を示す。図１は、Ｍ行Ｎ列（Ｍは１以上の整数）（Ｎは１以上の整数）の行列状に配置された静電容量検出素子のうち一つの素子についてのブロック図であり、一つの静電容量検出素子１についての接続関係を示している。
【００３６】
図１に示すように、本実施形態の静電容量検出装置によれば、Ｍ行Ｎ列の行列状に配置されたＭ本の行線Ｒ（ｉ）（１≦ｉ≦Ｍ）、Ｎ本の列線Ｃ（ｊ）（１≦ｊ≦Ｎ）、各行線と各列線との交点に設けられたＭ×Ｎ個の静電容量検出素子１、静電容量検出素子１の各々に電源を供給する電源線Ｐを備えている。静電容量検出素子１は、静電容量に応じた電荷を蓄積する信号検出素子４、当該信号検出素子４が蓄積した電荷に対応した信号を増幅する信号増幅素子Ｔ１を含んでいる。また、信号検出素子４は、容量検出電極４１、当該容量検出電極４１の対象物が接触する側に設けられる容量検出誘電体膜４２を含んでいる。特に、容量検出誘電体膜４２は、絶縁膜１６０、半導体膜１６２、を備えている点に特徴があり（図２参照）、後述する。
【００３７】
信号検出素子４の容量検出電極４１と行線Ｒ（ｉ）との間には、基準コンデンサ５が接続されている。基準コンデンサ５は基準コンデンサ第一電極５１、基準コンデンサ誘電体膜５２、及び基準コンデンサ第二電極５３からなる。信号増幅素子Ｔ１のゲート電極と容量検出電極４１と基準コンデンサ５の一方の電極（第二電極５３とする）とが接続されている。
【００３８】
信号増幅素子Ｔ１は電源線Ｐと出力線Ｏとの間に設置される。本実施形態では、信号増幅素子Ｔ１である信号増幅用薄膜半導体装置のソース電極が電源線Ｐに電気的に接続され、ドレイン電極が、薄膜半導体装置である列選択素子Ｔ２及び行選択素子Ｔ３を介して、出力線Ｏに電気的に接続される。本実施形態のように静電容量検出素子１が列選択素子Ｔ２と行選択素子Ｔ３とを含む場合には、列選択用薄膜半導体装置のゲート電極は列線Ｃ（ｊ）に接続され、行選択用薄膜半導体装置のゲート電極は行線Ｒ（ｉ）に接続される。本実施形態では、行選択素子Ｔ３にＮ型トランジスタを使用しているので、非選択行の行線には低電位（Ｖss）が加わり、選択行の行線Ｒ（例えばｉ行目の行線）には高電位（Ｖdd）が付与される。同様に本実施形態では、列選択素子Ｔ２にＮ型トランジスタを使用しているので、非選択列の列線Ｃには低電位（Ｖss）が加わえられ、選択列（例えばｊ列目の列線）の列線Ｃには高電位（Ｖdd）が付与される。列選択素子Ｔ２は、列線Ｃ（ｊ）が選択されることでそのソース−ドレイン間を導通状態とする。行選択素子Ｔ３は、行線Ｒ（ｉ）が選択されることでそのソース−ドレイン間を導通状態とする。
【００３９】
なお、この構成と反対に列選択素子Ｔ２にＰ型トランジスタを使用し、非選択状態にＰ型トランジスタのゲート電極に高電位（Ｖdd）を加え、選択時に低電位（Ｖss）を付与してもよい。また、行選択素子Ｔ３にＰ型トランジスタを使用し、非選択状態にＰ型トランジスタのゲート電極に高電位（Ｖdd）を加え、選択時に低電位（Ｖss）を付与してもよい。
【００４０】
ここで、「電気的に接続される」とは、スイッチ素子などを介して電気的に導通し得る状態になることを意味する。無論、ドレイン電極が直接に出力線と接続されてもよいし、ソース電極が直接に電源線と接続されてもよい。
【００４１】
また、容量検出電極４１と基準コンデンサ５との接続点に、薄膜半導体装置からなるリセット素子を接続してもよい。例えばリセット素子である薄膜半導体装置のソース電極をこの接続点に接続し、ドレイン電極を接地電位に接続し、ゲート電極を隣接する列線等に接続する。このように構成しておくと、リセット素子が選択されてスイッチオン状態となった際に信号増幅素子Ｔ１のゲート電極と基準コンデンサ第二電極５３と容量検出電極４１とが接地電位に電気的に接続される。このようにして、静電容量検出素子１を選択して対象物の静電容量を測定する前に不要な電荷を信号増幅素子Ｔ１のゲート電極や容量検出電極４１から排除しておくことで、検出精度が著しく向上するのである。
【００４２】
上記実施形態の構成によれば、次のような作用で、列線Ｃ（ｊ）及び行線Ｒ（ｉ）により順次選択して行くことで行列状に配置された各静電容量検出素子１を順次選択状態とし、全体として対象物の表面形状を読み取って行くことが可能である。つまり本実施形態では、静電容量検出素子１が列選択素子Ｔ２及び行選択素子Ｔ３を含み、列選択素子Ｔ２と行選択素子Ｔ３とを直列接続するように構成されている。列選択素子Ｔ２を設けることで列選択が一意的になされ、列間の情報干渉を防げられる。また行選択素子Ｔ３も含むことで行選択も一意的になされ、行間の情報干渉も防げられる。すなわち静電容量検出素子１が一意的に選択可能となる。
【００４３】
上記構成にて、まずある一本の行線Ｒ（例えばｉ行目の行線）が選択されると、その行線Ｒ（ｉ）に接続された行選択素子Ｔ３は一斉にトランジスタ・オン状態となる。この状態にて、次にある特定の列線Ｃ（例えばｊ列目の列線）が選択されると、Ｎ本の列線Ｃの内で特定の列線Ｃ（ｊ）が選択された時のみ、その列線Ｃ（ｊ）に高電位（Ｖdd）が付与され、その列線Ｃ（ｊ）に接続された列選択素子Ｔ２の電気伝導度が上がりトランジスタ・オン状態となる。この結果、電源線Ｐと出力線Ｏとの間の電気伝導度は信号増幅素子Ｔ１にて定まるようになる。
【００４４】
ここで、基準コンデンサ５の一方の電極５１は行線Ｒ（ｉ）に繋がれており、行線Ｒ（ｉ）は選択状態にあるので、基準コンデンサ５には高電位が付与され、対象物の静電容量に応じた電位が信号増幅素子Ｔ１のゲート電極に印加される。このようにして選択された行線Ｒ（i）と列線Ｃ（ｊ）との交点に位置する静電容量検出素子１（i行ｊ列に位置する静電容量検出素子）のみがＭ×Ｎ個の静電容量検出素子群の中から選択されて、その位置における対象物の静電容量が測定されることになる。
【００４５】
なお、本発明実施形態では各静電容量検出素子１を一つずつ選択して行くので電源線Ｐ及び出力線Ｏは多様な形態をとることが可能である。例えば、静電容量検出装置内に設けられる電源線Ｐを列線Ｃと同数のＮ本として列方向から供給させることも可能であるし、行線Ｒと同数のＭ本として行方向から供給させることも可能である。更には二列に一本の電源線を設けたり、あるいは二行に一本の電源線を設けたりしてもよい。更に静電容量検出装置内に設けられる出力線Ｏは列線Ｃと同数のＮ本として列方向に取り出すことも可能であるし、行線Ｒと同数のＭ本として行方向に取り出すことも可能である。更には二列に一本の出力線を設けたり、あるいは二行に一本の出力線を設けたりしてもよい。図１の例では電源線Ｐの数を行線Ｒと同数のＭ本とし、行方向から供給し、出力線Ｏの数を列線Ｃと同数のＮ本とし、列方向に出力線Ｏを取り出している場合である。
【００４６】
次に、本発明の特徴となる容量検出誘電体膜の構造を説明する。
図２に、本実施形態の静電容量検出装置におけるひとつの容量検出電極４１部分に関する拡大積層図を示す。
図２に示すように、層構造として本実施形態の静電容量検出素子１は、プラスチック等の基板１００上に、半導体膜１１０、ゲート絶縁膜１２０，第一層間絶縁膜１３０，第二層間絶縁膜１４０、第三層間絶縁膜１５０が積層され、容量検出電極４１は第三層間絶縁膜１５０上にパターニングされて形成されている。第三層間絶縁膜１５０及び容量検出電極４１上に、本発明に係る容量検出誘電体膜４２が形成されている。容量検出誘電体膜４２は、下層側に絶縁膜１６０が設けられ、上層側に半導体膜１６２が設けられている。
【００４７】
半導体膜１１０は、信号増幅素子Ｔ１、列選択素子Ｔ２，行選択素子Ｔ３のそれぞれに対応する薄膜半導体装置が形成される層であり、ゲート絶縁膜１２０上に形成されたゲート電極１７０の各々をマスクとして自己整合的に不純物がドープされて、ソースＳやドレインＤが形成されている。ゲート電極１７０上に形成された第一層間絶縁膜１３０の上には、金属層をパターニングすることにより、電源線Ｐや行線Ｒ（ｉ）に対応する第一配線１７１が形成されている。第一配線１７１は、スルーホールにより、信号増幅素子Ｔ１のソースＳや列選択素子Ｔ２及び行選択素子Ｔ３のゲート電極１７０に電気的に接続されている。第二層間絶縁膜１４０上には、金属層をパターニングすることにより、列線Ｃ（ｊ）や出力線Ｏに対応する第二配線１７２が形成されている。第二配線１７２は、スルーホールにより、行選択素子Ｔ３のドレインＤに電気的に接続されている。第三層間絶縁膜１５０上には、金属層をパターニングすることにより、容量検出電極４１が設けられており、スルーホールにより信号増幅素子Ｔ１のゲート電極１７０と電気的に接続されている。
【００４８】
各層間絶縁膜は、例えばＳｉＯ2等を積層することで形成されている。容量検出誘電体膜４２のうち、絶縁膜１６０は、絶縁特性が優れ、保護膜としての耐久性も備えた材料、例えば窒化珪素（ＳｉＮ）等で形成されている。半導体膜１６２は、相対的に高い誘電率を有し、後述するような抵抗値やキャリア密度、厚みの条件を備えるように形成される。
【００４９】
このような半導体膜１６２の材料としては、例えばアモルファス（非晶質）シリコンが適用される。半導体膜１６２は、耐久性の点からはなるべく厚く形成することにより、指等の接触による摩耗を防止し、押圧力が直接電極に強く作用することを防止する必要がある。一方、検出容量は対象物と容量検出電極との距離が小さいほど高くなるため、検出精度を上げるためには、半導体膜１６２をなるべく薄くしたいという、相反する要求もある。この点、アモルファスシリコンは、誘電率が１１．９と比較的大きいため、厚めに形成しても検出容量を大きく保つことができることから、保護膜としての機械的な強度と誘電体膜としての高い誘電率双方を満足することができる。
【００５０】
このような層構造を有する静電容量検出素子１は公知の転写技術を用いて、プラスティック基板１００上に形成され得る。単結晶硅素技術に基づく指紋センサはプラスティック上では直ぐに割れてしまったり、あるいは十分な大きさを有さぬがために実用性に乏しい。これに対して本実施形態におけるプラスティック基板１００上の静電容量検出素子１は、プラスティック基板上で指を被うに十分に大きい面積としても静電容量検出素子１が割れる心配もなく、プラスティック基板１００上での指紋センサとして利用し得る。
【００５１】
図３に、本実施形態の静電容量検出装置における容量検出電極４１の拡大平面図を示す。この図は、四つの容量検出電極４１についてのみ拡大した模式図である。図中、４１Ｍは、指紋の山が当接（接近）している容量検出電極であることを示し、４１Ｖは指紋の谷に位置した容量検出電極であることを示している。ここでは解析の便宜上、容量検出電極４１は、静電容量検出装置全体に亘って電極間ピッチがｘであり、電極サイズとして一辺がｙ（＜ｘ）の正方形の平面形状に形成されているものとする。但し、各容量検出電極４１の平面形状は、図３に示すような正方形の他に、長方形、その他の多角形、円形（楕円形）等任意の形状に形成することが可能である。
【００５２】
図４を参照しながら、本発明に係る容量検出誘電体膜の作用を説明する。図４は、対象物である指が接近し、指紋の山が容量検出電極４１Ｍに接近しており、指紋の谷が容量検出電極４１Ｖに接近している様子を示している。
【００５３】
従来の容量検出誘電体膜は、所定の誘電率を備えた誘電膜（絶縁膜）を電極上に積層したものであった。ここで、指等の対象物は帯電していることが多い。特に冬場など湿度が低下し、静電気が発生しやすい時期であればなおさらである。このように対象物が帯電している状態で対象物を静電容量検出装置に近づけると、その帯電に係る指の表面の蓄積電荷が誘電体膜を通じて放電され、容量検出電極から周辺回路にかけて瞬時に大きな電流が流れ回路の静電破壊をもたらすという問題を生じていた。
【００５４】
この点、本実施形態における容量検出誘電体膜４２は、図２に示すように、絶縁膜１６０と半導体膜１６２との二重構造になっている。そして半導体膜１６２は静電容量検出素子の最表面に位置している。表面に電荷が生じている対象物が容量検出電極４１Ｍに接近するに連れて、対象物表面の電荷（負電荷）に対応して半導体膜１６２の表面に（正電荷からなる）反転層が形成され始める。この反転層に形成される電荷（正電荷）は、接触する直前になるほど密度が高くなり、一定の電荷が蓄積されると導電性を示すようになり、電位の低い部分に向けて電流を流すように作用する。これは、ＭＯＳトランジスタにおいてゲート電極に電圧を印加していくとチャネル領域に反転層が形成されチャネル電流が流れる原理と同じように考えられる。半導体表面に反転層（物理的厳密を期すと、対象物表面の電荷と反対の極性を有する電荷からなる蓄積層）が形成されると、半導体は金属のように振舞う。このため対象物表面から放電が生じた際に、放電を金属表面で受けることになり、静電容量検出装置の静電破壊を防止することができる。
【００５５】
また、本実施形態によれば、半導体膜１６２の下層には絶縁膜１６０が形成されており、電気的に高い抵抗を示す。このため、半導体膜１６２中に反転層を生じたとしても、また対象物が容量検出誘電体膜に接触したとしても、容量検出電極までの間は、電流が実質的に流れることを阻止する高い電気抵抗を有している。このため、絶縁膜１６０により電流が直接、容量検出電極４１経由で流れることがなく、周辺回路を静電破壊から防止可能なのである。
【００５６】
本願発明では、後に詳述するように、接地電位にある対象物の山（例えば指紋の山）が静電容量検出装置に接した時に信号増幅素子はオフ状態となり、対象物の谷（例えば指紋の谷）が来た時には信号増幅素子はオン状態となる。これに応じて容量検出誘電体膜４２表面の電位も表面に誘起される電荷量も対象物の山と谷とでは異なってくる（図４）。逆にいえば静電容量を高精度に検出するためには、山が接した時の表面電位ＶSTと谷が来た時の表面電位ＶSVとは異ならなければならない。したがって半導体膜１６２の電気伝導度はある程度小さくなくてはならない。例えば半導体膜１６２の抵抗が低く、容量検出電極間に多くの電流が流れ、指紋の谷に対向する容量検出電極４１Ｖの領域の電荷が指紋の山に対向する容量検出電極４１Ｍの領域に移動すると、指紋の山と谷における静電容量の差異によって生じる容量検出電極４１の電位に差が少なくなり、指紋検出の精度が低下してしまう。このため、瞬時電流を防止するためとはいえ、半導体膜１６２をあまりに電流が流れやすい状態にすることはできない。そこで、以下、半導体膜１６２に要求される条件を解析する。
【００５７】
指紋の山が容量検出誘電体膜４２に接近した場合、容量検出誘電体膜４２の表面電位ＶSTと表面電荷ＱSTとはゼロとなる。すなわち、
ＶST＝０、
ＱST＝０
となる。
【００５８】
一方、指紋の谷においては、容量検出誘電体膜４２の表面電位ＶSVと表面電荷ＱSVとが次のようになる。
【数４】
ここで、上記式において、ｋは、信号増幅素子Ｔ１のドレインにおける未定係数ｋdとソースにおける未定係数ｋsとの平均値（ｋ＝（ｋd＋ｋs）／２）であり、ｋdもｋsも０以上１以下の値をとる。また、後述するように素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きいとし、基準コンデンサ容量ＣRが対象物容量ＣAよりも十分に大きいとし、基準コンデンサ容量ＣRがトランジスタ容量ＣTよりも十分に大きいものとしている。すなわち、数４は、
【数５】
とした場合の表面電位ＶSTを表している。
【００５９】
さて、容量検出電極４１間の容量検出誘電体膜の電気抵抗ＲPPは、上記したように電極間ピッチをｘ、電極のサイズをｙ、誘電体膜厚をｔD、誘電体膜の比抵抗をρDとした場合に、
【数６】
となる。ここで、α≡ｙ／ｘ（＜１）と置き換えて上式を変形すると、誘電体膜の電気抵抗ＲPPと比抵抗ρDは、次のように表される。
【数７】
【００６０】
容量検出誘電体膜４２を介して容量検出電極４１の間に発生する電流ＩPPは、
【数８】
となる。ここで、一つの静電容量検出素子１当たりの測定時間Δτとした場合に、この測定時間Δτ中に移動する表面電荷量ΔＱは、
【数９】
となる。この移動する表面電荷量ΔＱが、表面電荷量ＱSVに比べて十分小さければ、測定に影響をしないと考えられる。例えば移動する表面電荷量ΔＱが表面電荷量ＱSVの１０％程度以下であれば、測定値に大きな影響を与えないと考えられる。すなわち、
【数１０】
という関係である。
【００６１】
表面電荷量ＱSVは、対象物の静電容量（対象物容量）をＣAと定義した場合に、ＱSV＝ＣAＶSVであるから、
【数１１】
という関係が得られる。従って、容量検出誘電体膜４２の電気抵抗ＲPPは、
【数１２】
という関係を満たすことが好ましいことが判る。ここで、上記電気抵抗の条件式を比抵抗ρDの関係に変換すると、
【数１３】
というように変換でき、これが容量検出誘電体膜４２の比抵抗ρDに関する条件式となる。容量検出誘電体膜４２において、絶縁膜１６０の電気抵抗は実質的に無限大と考えれば、電流には半導体膜１６２のみが寄与するため、上記膜厚ｔDは、半導体膜１６２の膜厚として考えることができる。
【００６２】
すなわち上記電気抵抗の条件式または比抵抗の条件式を満たしていれば、対象物の電荷が測定時間Δτ内に１割より多く、隣接する容量検出電極に向けて流出することを防止できるため、静電容量検出装置の測定精度を低下させずに静電破壊から防止するのである。
【００６３】
ここで、半導体膜１６２に要求される不純物濃度ｎについて考える。半導体膜において、当該半導体膜のキャリア電荷量をｑ、当該半導体膜のキャリア移動度をμと定義した場合に、半導体膜の比抵抗ρDは、
【数１４】
とおくことができる。従って、上記比抵抗に関する条件式を変形すると、半導体膜１６２の不純物（キャリア）濃度ｎは、
【数１５】
という条件を満たすことが好ましいといえる。この式により、静電容量検出装置ごとに半導体膜１６２が有すべき不純物濃度ｎの上限値が定められるが、下限値は真性の半導体が有する内在的な不純物密度となる。従ってこの真性半導体の不純物密度をｎintrinsicと置くと、上記条件式は、
【数１６】
というように変形できる。このような条件を満たすように半導体膜の不純物量、すなわちドーズ量を制限できれば、対象物の電荷が測定時間Δτに１割より多く流出することを防止でき、静電容量検出装置の測定精度を低下させずに静電破壊から防止することができる。なお、真性シリコンにおける不純物密度ｎintrinsicは、室温において１．４５×１０10 [cm-3]である。
【００６４】
上記解析が本実施形態における容量検出誘電体膜４２の条件であったが、本実施形態の信号増幅素子Ｔ１が効果的に信号増幅の機能を果たすためには、信号増幅用薄膜半導体装置のトランジスタ容量ＣTや基準コンデンサ容量ＣR、及び信号検出素子４の素子容量ＣDを適切に定めねばならない。以下、それらの要件を求める。
【００６５】
図６及び図７の等価回路を参照しながら、当該静電容量検出装置が効果的に信号検出を行うための条件を求める。図６は、測定対象物の凸部（例えば指紋の山）が容量検出誘電体膜４２に接しており、対象物が電気的に接地されている状況の静電容量検出素子１の等価回路である。図７は、測定対象物の凹部（例えば指紋の谷）が容量検出誘電体膜４２に接しており、対象物が電気的に接地されている状況の静電容量検出素子１の等価回路である。
【００６６】
図６は、図１で示した本実施形態の静電容量検出素子１において、当該静電容量検出装置を指紋センサとして用い、この静電容量検出装置表面に指紋の山が接している状態がこの状態である。基準コンデンサ５の電極面積をＳR（μｍ2）、基準コンデンサ誘電体膜５２の厚みをｔR（μｍ）、基準コンデンサ誘電体膜５２の比誘電率をεR、信号増幅素子Ｔ１のゲート電極面積をＳT（μｍ2）、ゲート絶縁膜１２０の厚みをｔox（μｍ）、ゲート絶縁膜１２０の比誘電率をεoxとして基準コンデンサ容量ＣRと信号増幅素子Ｔ１のトランジスタ容量ＣTとを各々、
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
と定義する（ε0は真空の誘電率）。また、容量検出電極４１の面積をＳD（μｍ2）、容量検出誘電体膜４２の絶縁膜１６０の厚みをｔDI（μｍ）、半導体膜１６２の厚みをｔDS（μｍ）、容量検出誘電体膜４２の絶縁膜１６０の比誘電率をεDI、半導体膜１６２の比誘電率をεDSとして信号検出素子（４，５）の素子容量ＣDを
ＣD-1＝（ε0・εDI・ＳD／ｔDI）-1＋（ε0・εDS・ＳD／ｔDS）-1
と定義する（ε0は真空の誘電率）。このとき、数５で示したように、信号検出素子（４，５）の素子容量ＣDは、基準コンデンサ容量ＣRと信号増幅素子の素子容量ＣTとの和であるＣR＋ＣTよりも十分に大きいことが好ましい。以下、その意味を考察する。
【００６７】
図６の場合、対象物表面が素子容量ＣDの接地電極となり、容量検出電極４１が容量検出誘電体膜４２を挟んで他方の電極に相当する。容量検出電極４１は信号増幅素子Ｔ１のゲート電極１７０と基準コンデンサ５の一方の電極５３とに接続されているので、素子容量ＣDを持つコンデンサとトランジスタ容量ＣTを持つコンデンサとが直列に接続され、同時に素子容量ＣDを持つコンデンサは基準コンデンサ容量ＣRを持つコンデンサとも直列に接続されることになる。基準コンデンサ５の他方５１の電極は行線Ｒ（ｉ）に接続され、当該行線Ｒが選択された際には高電位（Ｖdd）が印加される。一方、電源電圧として正電源を用いている場合には、電源線Ｐに接地電位が供給される。出力線Ｏが高電位（Ｖdd）あるとき、信号増幅素子Ｔ１は列選択素子Ｔ２と行選択素子Ｔ３と直列接続されて電源線Ｐと出力線Ｏとの間に配置されているので、行線Ｒが選択された際における信号増幅素子Ｔ１のドレイン電位はＶddのｋ倍（０＜ｋ≦１）となる。ここで、ｋの値は列選択素子Ｔ２の抵抗値と行選択素子Ｔ３の抵抗値と信号増幅素子Ｔ１の抵抗値にて定まり、具体的にはゼロよりも大きく、１以下である。列選択素子Ｔ２も行選択素子Ｔ３も設けぬ場合にｋの値は１になる。
【００６８】
行線Ｒへの印加電圧と信号増幅素子Ｔ１のドレイン電位はこれら３つのコンデンサの静電容量に応じて分割されるから、この状態にて信号増幅素子Ｔ１のゲート電極１７０に掛かる電圧（凸部が接した時のゲート電圧）ＶGTは
【数１７】
となる。ここで、ｋは、信号増幅素子Ｔ１のドレインにおける係数ｋdとソースにおける係数ｋsとの平均値（ｋ＝（ｋd＋ｋs）／２）とする。従って、素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きいとした場合、ゲート電圧ＶGTは、
【数１８】
と近似され、ゲート電極には殆ど電圧が掛からない。その結果、信号増幅素子Ｔ１はオフ状態となり、電流Ｉは窮めて小さくなる。従って、指紋の山に相当する対象物の凸部が静電容量検出装置に接した場合には信号増幅素子Ｔ１が殆ど電流を流さないようにするために、静電容量検出素子１を構成するゲート電極１７０の面積（ゲート長やゲート幅）やゲート絶縁膜材質、ゲート絶縁膜厚、基準コンデンサ電極面積（コンデンサ電極長やコンデンサ電極幅）、基準コンデンサ誘電体膜材質、基準コンデンサ誘電体膜厚、容量検出電極面積、容量検出誘電体膜材質、容量検出誘電体膜厚などを、素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きくなるように設定せねばならない訳である。
【００６９】
ここで、一般に「十分に大きい」とは１０倍程度の相違を意味する。換言すれば素子容量ＣDは基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTと
ＣD＞１０×(ＣR+ＣT)
との関係を満たせばよい。この場合、ＶGT/Ｖddは０．１程度以下となり薄膜半導体装置はオン状態には成り得ない。
【００７０】
対象物の凸部を確実に検出するには、対象物の凸部が容量検出電極４１の容量検出誘電体膜４２に接した時に、信号増幅素子Ｔ１がオフ状態になることが重要である。従って電源電圧を高電位（Ｖdd）とする場合には信号増幅素子Ｔ１のための薄膜半導体装置として、ゲート電圧がゼロ近傍でドレイン電流が流れないエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いるのが好ましい。より理想的には、伝達特性におけるドレイン電流が最小値となるゲート電圧（最小ゲート電圧）をＶminとして、この最小ゲート電圧が
０＜０．１×Ｖdd＜Ｖmin
または
０＜ＶGT＜Ｖmin
との関係を満たすような信号増幅用Ｎ型ＭＩＳ薄膜半導体装置を使用することが好ましい。
【００７１】
反対に電源電圧が低電位（Ｖss）であり、高電位（Ｖdd）として接地電圧が供給されている場合、信号増幅素子Ｔ１のための薄膜半導体装置として、ゲート電圧がゼロ近傍でドレイン電流が流れないエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用いる。理想的には信号増幅用Ｐ型ＭＩＳ薄膜半導体装置の最小ゲート電圧Ｖminが
Ｖmin＜０．１×Ｖdd＜０
または
Ｖmin＜ＶGT＜０
との関係を満たす信号増幅用Ｐ型ＭＩＳ薄膜半導体装置を使用することが好ましい。このような装置を用いることにより対象物の凸部を、電流値Ｉが非常に小さいとの形態にて確実に検出し得るのである。
【００７２】
図７は、図１で示した本実施形態の静電容量検出素子１において、当該静電容量検出装置を指紋センサとして用い、この静電容量検出装置表面に指紋の谷が接している状態における静電容量検出素子１の等価回路を示す。これは、対象物が容量検出誘電体膜４２に接することなく対象物距離ｔAを以て容量検出誘電体膜４２から離れている状況である。
【００７３】
図４に示すように、容量検出誘電体膜４２に対象物表面が接していないので、容量検出誘電体膜４２と対象物表面との間には空気を誘電体とした新たなコンデンサーが形成される。これを対象物容量ＣAと名付け、真空の誘電率ε0と空気の比誘電率εAと容量検出電極４１の面積ＳDとを用いて、
【００７４】
ＣA＝ε0・εA・ＳD／ｔA
と定義する。このように定義した場合に、数５で示したように、基準コンデンサ容量ＣRは該対象物容量ＣAよりも十分に大きいことが好ましいことを、以下説明する。
【００７５】
図７のように対象物が容量検出誘電体膜から離れた状態では、素子容量ＣDと対象物容量ＣAとが直列に接続され、更にこれらのコンデンサに互いに並列接続された信号増幅素子Ｔ１のトランジスタ容量ＣTと基準コンデンサ容量ＣRとが直列に接続されることになる。基準コンデンサ５には電圧Ｖddが印加され、信号増幅素子Ｔ１のドレイン電極にはｋＶddの電圧が印加される。印加電圧は静電容量に応じて四つのコンデンサー間で分割されるので、この条件下にて信号増幅素子Ｔ１のゲート電極１７０に掛かる電圧（谷が来たときのゲート電圧）ＶGVは
【数１９】
となる。
【００７６】
一方、本発明では対象物が静電容量検出装置に接した時にドレイン電流が非常に小さくなるようにＣD ≫ ＣT＋ＣR（数５）との条件を満たすべく静電容量検出素子１を作成してあるので、ＶGVは
【数２０】
と近似される。ここで基準コンデンサ容量ＣRを対象物容量ＣAよりも十分に大きくなるように設定すると、ＣR≫ＣAであり、ｋＣT＋ＣR≫ＣAとなるから、ゲート電圧ＶGVは
【数２１】
と更に簡略化される。こうしてｋの値が１に近ければ、ゲート電圧ＶGVは電源電圧Ｖddに略等しくなる。基準コンデンサ容量ＣRがトランジスタ容量ＣTよりも十分に大きくなるよう設定しておくと、ＣR≫ＣTであるから、ｋの値の大小に関わらず、ゲート電圧ＶGVは
【数２２】
となり、電源電圧Ｖddにほぼ等しくなる。この結果、信号増幅素子Ｔ１をオン状態とできることになり、電流Ｉは極めて大きくなる。指紋の谷に相当する対象物の凹部が静電容量検出装置上に来た時に信号増幅素子Ｔ１が大電流を通すためには、基準コンデンサ容量ＣRが対象物容量ＣAよりも十分に大きくなるように構成付ける必要があるのである。
【００７７】
先に述べた如く、１０倍程度の相違が認められると一般に十分に大きいと考えられるので、基準コンデンサ容量ＣRと対象物容量ＣAとが
ＣR＞１０×ＣA
との関係を満たすように設定すればよい。また、ｋの値如何に関わらず指紋の谷等が接近した時にトランジスタがオン状態になるには基準コンデンサ容量ＣRがトランジスタ容量ＣTよりも十倍以上大きくなるよう、
ＣR＞１０×ＣT
という関係を満たすよう設定すればよい。これらの条件を満たすと、ＶGT/Ｖddは０．９程度以上となり信号増幅素子Ｔ１に係る薄膜半導体装置は容易にオン状態となる。
【００７８】
なお、対象物の凹部を確実に検出するには、対象物の凹部が静電容量検出装置に近づいた場合に、この信号増幅素子Ｔ１である信号増幅用薄膜半導体装置がオン状態になることが重要である。このため、電源電圧Ｖddに正電源を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いており、このトランジスタの閾値電圧ＶthがＶGVよりも小さいのが好ましい。より理想的には、
０＜Ｖth＜０．９１×Ｖdd
との関係を満たす様な信号増幅用Ｎ型ＭＩＳ薄膜半導体装置を使用することが好ましい。
【００７９】
反対に、電源電圧Ｖddに負電源を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用ており、理想的には信号増幅用Ｐ型ＭＩＳ薄膜半導体装置の閾値電圧ＶthがＶGVよりも大きいことが好ましい。より理想的には、
０．９１×Ｖdd＜Ｖth＜０
との関係を満たす信号増幅用Ｐ型ＭＩＳ薄膜半導体装置を使用することが好ましい。こうすることにより対象物の凹部が、電流値Ｉが非常に大きいとの形態にて確実に検出される。
【００８０】
以上を総合すると、指紋の山等に相当する対象物の凸部が静電容量検出装置に接した場合に信号増幅素子が殆ど電流を通さず、同時に指紋の谷等に相当する対象物の凹部が静電容量検出装置に近づいた場合に信号増幅素子が大きな電流を通して対象物の凹凸を正しく認識するには、静電容量検出素子１にて容量検出誘電体膜４２が静電容量検出素子１の最表面に位置し、信号増幅素子Ｔ１のゲート電極面積ＳT（μｍ2）やゲート絶縁膜の厚みｔox（μｍ）、ゲート絶縁膜の比誘電率εox、基準コンデンサの電極面積ＳR（μｍ2）、基準コンデンサ誘電体膜の厚みｔR（μｍ）、基準コンデンサ誘電体膜の比誘電率εR、容量検出電極面積ＳD（μｍ2）、容量検出誘電体膜の厚みｔD（μｍ）、容量検出誘電体膜の比誘電率εD等を素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きくなるように設定する必要があり、且つ対象物が容量検出誘電体膜に接することなく対象物距離ｔAを以て離れている際に基準コンデンサ容量ＣRが対象物容量ＣAよりも十分に大きくなるように静電容量検出装置を構成する必要がある。更に基準コンデンサ容量ＣRがトランジスタ容量ＣTよりも十分大きいのが理想的と言える。より具体的には基準コンデンサ容量ＣRとトランジスタ容量ＣTとが
ＣR＞１０×ＣT
との関係式を満たした上で、素子容量ＣDと基準コンデンサ容量ＣRと対象物容量ＣAとが
ＣD＞１０×ＣR、
ＣR＞１０×ＣA
との関係を満たすように静電容量検出装置を構成することである。また、電源電圧として高電位（Ｖdd）を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いるのが好ましく、このＮ型トランジスタの最小ゲート電圧Ｖminは
０＜０．１×Ｖdd＜Ｖmin または０＜ＶGT＜Ｖmin
との関係を満たし、更に閾値電圧ＶthがＶGVよりも小さく、具体的には
０＜Ｖth＜０．９１×Ｖdd または０＜Ｖth＜ＶGV
との関係を満たしているエンハンスメント型Ｎ型トランジスタを用いるのが理想的である。
【００８１】
反対に、電源電圧に負電源（Ｖss）を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用いるのが好ましく、このＰ型トランジスタの最小ゲート電圧Ｖminは
Ｖmin＜０．１×Ｖdd＜０ またはＶmin＜ＶGT＜０
との関係を満たし、更に閾値電圧ＶthがＶGVよりも大きく、具体的には
０．９１×Ｖdd＜Ｖth＜０ またはＶGV＜Ｖth＜０
との関係を満たしているエンハンスメント型Ｐ型トランジスタを用いるのが理想的である。
【実施例１】
【００８２】
ガラス基板上に薄膜半導体装置からなる静電容量検出装置を製造した上で、この静電容量検出装置を、公知の転写技術を用いてプラスティック基板上に転写し、プラスティック基板上に静電容量検出装置を作成した。回路構成は上記実施形態と同様のものとした、静電容量検出装置は３０４行３０４列の行列状に並んだ静電容量検出素子から構成される。行列部の大きさは２０ｍｍ角の正方形である。
【００８３】
以下図２の層構造に対応させて説明する。基板１００は厚み２００μｍのポリエーテルスルフォン（ＰＥＳ）とした。信号増幅素子Ｔ１と行選択素子Ｔ２、及び列選択素子Ｔ２はＮ型薄膜半導体装置にて作られている。薄膜半導体装置は図２に示すトップゲート型で工程最高温度４２５℃の低温工程にて作成される。信号増幅用薄膜半導体装置と列選択用薄膜半導体装置及び行選択用薄膜半導体装置のゲート電極長Ｌは３ｕｍとし、ゲート電極幅Ｗは５ｕｍとした。半導体膜１１０はレーザー結晶化にて得られた多結晶硅素薄膜でその厚みは５０ｎｍである。また、ゲート絶縁膜１２０は化学気相堆積法（ＣＶＤ法）にて形成されなされた４５ｎｍ厚の酸化硅素膜で、ゲート電極１７０は厚み４００ｎｍのタンタル薄膜からなる。ゲート絶縁膜１２０を成す酸化硅素膜の比誘電率はＣＶ測定により略３．９と求められた。基準コンデンサ第一電極５１は信号増幅用薄膜半導体装置のドレイン領域と同じＮ型半導体膜にて形成され、基準コンデンサ誘電体膜５２は信号増幅用薄膜半導体装置のゲート絶縁膜と同じ酸化珪素膜で作られ、基準コンデンサ第二電極５３は信号増幅用薄膜半導体装置のゲート電極と同じタンタル薄膜からなる。基準コンデンサ第一電極５１はコンタクトホールを介して行線Ｒに接続され、基準コンデンサ第二電極５３は信号増幅用Ｎ型薄膜半導体装置のゲート電極と容量検出電極４１とに接続されている。
【００８４】
本実施例では、容量検出電極４１のピッチｘを６６μｍとし、容量検出電極４１の面積ＳDを１４８５μｍ2とした。従って、容量検出電極４１のサイズｙ（＝√ＳD）は３８．５μｍ（＝√１４８５μｍ2）であった。容量検出誘電体膜は、２３０ｎｍの窒化珪素膜とその上に積層された１００ｎｍのアモルファスシリコン膜とからなる。この場合、窒化珪素膜の要領ＣＤＩは、
【数２３】
となり、半導体膜の容量ＣＤＳは、
【数２４】
となる。従って、信号検出素子の素子容量ＣＤは、
【数２５】
と計算される。
【００８５】
指紋の谷の深さｔAを例えば５０μｍとした場合、これは対象物容量ＣAの空気層の厚みとなり、このときの対象物容量は、０．２６ｆＦ（フェムトファラッド）（＝２．６×１０-16Ｆ）となる。容量検出誘電体膜４２の電気抵抗ＲPPの条件は、測定時間Δτが最も長く一水平走査期間（約１ｍｓ）を想定すると数１２の条件式より、
【数２６】
と計算され４×１０13Ωよりも大きいことが求められた。またこのときの半導体膜１６２の比抵抗ρDの条件は、数１３の条件式より、
【数２７】
と計算された。
【００８６】
さらに、実際のキャリア電荷量ｑを
ｑ＝１．６×１０-19 [C]
とし、キャリア移動度μを
μ＝０．１ [cm・V-1・s-1]
とすると、半導体膜１６２の不純物濃度ｎは、数１６より、
【数２８】
というように計算され、この範囲に不純物濃度ｎがあることが必要であると計算された。このような関係を満たすアモルファスシリコンを用いれば、静電容量検出装置としての動作が確実になされ、かつ、対象物が接近した場合においても瞬時電流により周辺回路が破壊されることを防止できることが判った。
【００８７】
上述したように、容量検出誘電体膜４２のうち絶縁膜１６０を厚み２３０ｎｍの窒化硅素膜にて形成し、半導体膜１６２を厚み１００ｎｍのアモルファスシリコンにて形成した。ＣＶ測定からこの窒化硅素膜の比誘電率は略７．５であった。またアモルファスシリコンの比誘電率は略１１．９であった。このことから、上記計算により、素子容量ＣDは凡そ３３７ｆＦとなる。本実施例の静電容量検出装置を指紋センサと想定すると、指紋の凹凸は５０μｍ程度なので、静電容量検出装置表面に指紋の谷が来た時の対象物容量ＣAは０．２７ｆＦと計算される。一方、信号増幅用ＭＩＳ薄膜半導体装置のゲート電極長Ｌを２μｍとし、ゲート電極幅Ｗを２μｍとしたから、トランジスタ容量ＣTは凡そ３．０７ｆＦとなる。また、基準コンデンサ電極面積ＳRを４２μｍ2とした。この結果、基準コンデンサ容量ＣRは３２ｆＦとなった。こうして本実施例に示す静電容量検出素子は
【００８８】
ＣD＞１０×ＣR、
ＣR＞１０×ＣT、
ＣR＞１０×ＣA、
との関係を満たす。かくして電源電圧Ｖddを３．３Ｖとすると、指紋の山が静電容量検出装置表面に接した時に信号増幅用ＭＩＳ薄膜半導体装置のゲート電極に印加される電圧ＶGTは０．３０Ｖとなり、指紋の谷が来た時にこのゲート電極に印加される電圧ＶGVは３．１１Ｖとなる。本実施例にて用いた信号増幅用Ｎ型薄膜半導体装置の最小ゲート電圧Ｖminは０．３５Ｖで有り、指紋の山が接した時のゲート電圧ＶGTの０．３０Ｖよりも大きいために、信号増幅用Ｎ型薄膜半導体装置は完全にオフ状態となった。一方、閾値電圧Ｖthは１．４２Ｖであり、指紋の谷が来た時に得られるゲート電圧ＶGVの３．１１Ｖより小さいために、信号増幅用Ｎ型薄膜半導体装置は完全にオン状態となった。この結果、指紋の山が静電容量検出装置表面に接した時に信号増幅素子から出力される電流値は４．５×１０-13Ａと窮めて微弱となる。反対に指紋の谷が来た時には信号増幅素子から２．６×１０-5Ａと大きな電流が出力され、指紋等の凹凸情報を精度良く検出するに至った。
【００８９】
次に本発明の静電容量検出装置を備えた電子機器について説明する。
図８に、本発明の静電容量検出装置を備える電子機器の例として、携帯電話の概略図を示す。図８に示す携帯電話１０は、アンテナ１１，スピーカ１２，ディスプレイ１３，操作ボタン１４，マイク１５、及び本発明の静電容量検出装置１６を備えている。
【００９０】
当該携帯電話１０は、静電容量検出装置１６が利用者の指紋センサとして機能するように構成されている。携帯電話１０の初期状態において、携帯電話１０は、当該携帯電話１０の所有者の指紋を静電容量検出装置１６に検出させ、内部のメモリに画素のオンオフ情報としてユーザ登録する。その後の利用において、特定のセキュリティを要する操作がされた場合に、当該携帯電話１０は、まずディスプレイ１３に指紋照合が必要な旨を表示し、利用者に指紋照合を促す。静電容量検出装置１６が利用者の指紋を読み取ると、携帯電話１０は初期に登録された所有者の指紋と所定の照合方法によって指紋照合する。その結果、新たに検出された指紋が所有者の指紋と一致したと判断した場合には、指定された所定のセキュリティを要する操作を許可状態とする。このようなセキュリティを要する操作内容としては、例えば有料サイトにアクセスしたり、データを消去したり、プライバシーの高い情報を表示させたりするような場合である。本実施形態の静電容量検出装置は、薄膜半導体装置を用い、極めて薄く、かつ耐久性が高く、さらに検出精度も高いので、携帯電話のようなコンパクトな電子機器に適する。
【００９１】
さらに、本実施形態の静電容量検出装置は、個人認証機能を備えた電子機器、例えば、個人認証機能を備えたスマートカード等にも利用することが可能である。
【００９２】
以上、本実施形態によれば、高精度検出可能な静電容量検出装置を薄膜半導体装置にて作成することが可能になった。特に本実施形態では、容量検出誘電体膜４２に絶縁膜１６０と半導体膜１６２とを備えることにより、次の効果を有する。
【００９３】
１）本実施形態の静電容量検出装置によれば、半導体膜１６２が最上面に設けられているので、対象物が接触する直前に半導体膜表面に反転層が形成され、対象物の電荷は素早く表面に広がり、回路を静電破壊から防止することが可能である。
【００９４】
２）また本静電容量検出装置によれば、容量検出誘電体膜４２の下層側に絶縁膜１６０が設けられているので、対象物の電荷が直接容量検出電極を経由して流れることが無く、回路を静電破壊から防止することが可能である。
【００９５】
３）さらに、上記に示された、半導体膜の満たすべき電気抵抗、比抵抗、不純物密度の条件を定め、素子容量ＣD、基準コンデンサ容量ＣR、トランジスタ容量ＣTの大小関係を設定したので、信号増幅素子Ｔ１において、対象物の凸部と凹部とを識別できるようになった。このような構成を備えることにより、従来の単結晶硅素基板を用いた技術では数ｍｍ×数ｍｍ程度の小さな静電容量検出装置しかプラスティック基板上に形成出来なかったが、本実施形態の静電容量検出装置によれば、その百倍もの面積を有する静電容量検出装置をプラスティク基板上に作成することが実現し、しかも対象物の凹凸情報を窮めて高精度に検出できるようになった。
【００９６】
その結果、例えはスマートカード等の電子機器のセキュリティーレベルを著しく向上せしめるとの効果が認められる。また、単結晶硅素基板を用いた従来の静電容量検出装置は装置面積の極一部しか単結晶硅素半導体を利用していらず、莫大なエネルギーと労力とを無駄に費やしていた。これに対し本願発明ではそのような浪費を排除し、地球環境の保全に役立つとの効果を奏する。
【図面の簡単な説明】
【００９７】
【図１】本願発明の実施形態における静電容量検出素子の回路構成
【図２】本願発明の実施形態における静電容量検出装置の層構造の説明図
【図３】本願発明の実施形態における容量検出電極の拡大平面図
【図４】本発明の作用の説明図
【図５】本願発明の実施形態の原理説明図
【図６】対象物の凸部（指紋の山）が当接した場合の静電容量検出素子の等価回路図
【図７】対象物の凹部（指紋の谷）が当接した場合の静電容量検出素子の等価回路図
【図８】本発明の静電容量検出装置を利用した電子機器の実施例（携帯電話）
【符号の説明】
【００９８】
１…静電容量検出素子、２…正電源又は負電源、３…計測器（電流計又は電圧計）、４…容量検出素子、４１…容量検出電極、４２…容量検出誘電体膜、５…基準コンデンサ、１０…携帯電話、１１…アンテナ、１２…スピーカ、１３…ディスプレイ、１４…操作ボタン、１５…マイク、１６…静電容量検出装置、５１…基準コンデンサ第一電極、５２…基準コンデンサ誘電体膜、５３…基準コンデンサ第二電極、１００…プラスティック基板、１１０…半導体膜、１２０…ゲート絶縁膜、１７０…ゲート電極（ＧＩ）、Ｃ，Ｃ（ｊ）…列線、Ｏ…出力線、Ｐ…電源線、Ｒ，Ｒ（ｉ）…行線、Ｔ１…信号増幅素子、Ｔ２…列選択素子、Ｔ３…行選択素子、Ｖdd…電源電圧、ＶG…ゲート（ノード）電圧
【技術分野】
【０００１】
本願発明は指紋等の微細な凹凸を有する対象物の表面形状を、対象物表面との距離に応じて変化する静電容量を検出することにより読み取る静電容量検出装置に関する。
【背景技術】
【０００２】
従来、指紋センサ等に用いられる静電容量検出装置は、センサ電極と当該センサ電極上に設けられた誘電体等の保護膜とを基板上に形成して製造されていた（特許文献１〜６）。
【０００３】
ここで静電容量検出装置においては、静電容量検出を行うために誘電体膜を厚くすることができない。また、検出対象物は帯電している場合が多く、電荷を保持した対象物が保護膜に接近した場合、放電により瞬時電流が流れて周辺回路を破壊する場合がある。
【０００４】
この瞬時電流による破壊を防止するため、例えば上記特開２０００−３４６６１０号公報では、感知電極を変換回路や配線とは別層に形成し、対象物に近い側に感知電極を配置して、変換回路や配線を絶縁材料、感知電極、及び保護膜の下層に配置していた（特許文献１，段落００７２）。また、特開２００３−２５４７０６号公報のように、センサを破壊から守るために、対象物が先に接触する導体やカバーを設けて電荷を電源に流すような構造を持たせていた（特許文献２，段落番号００７７〜００８１）。
【特許文献１】特開２０００−３４６６１０号公報
【特許文献２】特開２００３−２５４７０６号公報
【特許文献３】特開平１１−１１８４１５号公報
【特許文献４】特開２０００−３４６６０８号公報
【特許文献５】特開２００１−５６２０４号公報
【特許文献６】特開２００１−１３３２１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、誘電体膜を厚くすることができないので、指などをこすりつけていると摩耗して壊れてしまったり、帯電による電荷量は大きい場合があり、特開２０００−３４６６１０号のように感知電極と変換回路や配線を別層にしたとしても、それらが電気的に接続されている限り一部の瞬時電流が流れ込むことがあるため保護対策としては不十分であった。
【０００６】
また、特開２００３−２５４７０６号公報のように、対象物が先に接触するように導体やカバーを設けることは、余計な構成部品を形成することを意味しており、大きな押圧力が及ぼされる指紋センサ等ではその放電用の構造部品に負担がかかり、破損を生じ易い。そのような放電用構造部品が一部でも壊れると、今度は直接的に配線や周辺回路に瞬時電流が流れ込みこととなり、周辺回路が破壊される。このため、対象物に生じた電荷の放電を電極配置や放電用構造部品に頼ることは必ずしも好ましいことではなかった。
【０００７】
そこで、本発明は簡単な構造で破損等を生じることなく、確実に瞬時電流から回路を保護可能な静電容量検出装置を提供することを目的とする。
【０００８】
上記目的を達成するために、本発明は、対象物との距離に応じて変化する静電容量を検出することにより、当該対象物の表面形状を読み取る静電容量検出装置において、Ｍ行Ｎ列に配置された静電容量検出素子と、当該静電容量検出素子の各々に電源を供給する電源線とを備えており、当該静電容量検出素子は、当該静電容量に応じた電荷を蓄積する信号検出素子と、当該信号検出素子が蓄積した電荷に対応した信号を増幅する信号増幅素子とを含んでおり、当該信号検出素子は、容量検出電極と、当該容量検出電極の当該対象物が接触する側に設けられる容量検出誘電体膜とを含んでいる。特に、容量検出誘電体膜は、絶縁膜と、半導体膜と、を備えている。
【０００９】
上記構成によれば、指等の対象物が静電容量検出素子に近づくと、その対象物が接触するか否かに応じた電圧が容量検出電極に生じ、その電圧を信号増幅素子が増幅することにより、指紋等の山が接触したか否かに応じた静電容量検出が行える。半導体膜の誘電率は絶縁体よりも大きいので、容量検出誘電体膜を厚くすることができ、耐久性が向上する。ここで、対象物が帯電していた場合、その電荷の放出路が無いと対象物の接近により、容量検出電極から周辺回路にかけて瞬時電流が流れ回路の静電破壊をもたらす。この点、当該構成によれば、容量検出誘電体膜に絶縁膜が設けられているので、対象物の電荷が直接容量検出電極を経由して流れることが無い。また、当該構成によれば、半導体膜が設けられているので、対象物が接触する直前に半導体膜表面に反転層が形成され、対象物の電荷は素早く表面に広がり、回路を静電破壊から防止する。
【００１０】
ここで、半導体膜は静電容量検出素子の最表面に位置することが好ましい。このように構成すれば、対象物が接触する直前に半導体膜に反転層が形成されて電荷が放出される。また、対象物が容量検出誘電体膜に接触しても、容量検出電極との間にはさらに絶縁膜が形成されているので、直接的に瞬時電流が回路に流れることがなく、回路を静電破壊から防止可能だからである。
【００１１】
ここで、半導体膜は、静電容量検出素子毎の測定時間をΔτ、対象物の静電容量をＣAと定義した場合に、半導体膜の電気抵抗ＲPPが下式で表される。
【数１】
【００１２】
このような条件を備えていれば、測定すべき対象物の電荷が、測定時間Δτ内に隣接する容量検出電極に向けて流出する量を１割程度未満にとどめられるため、静電容量検出装置の測定精度を低下させずに静電破壊から防止することができるからである。
【００１３】
また、半導体膜は、静電容量検出素子毎の測定時間をΔτ、対象物の静電容量をＣA、半導体膜の膜厚をｔD、容量検出電極のピッチをｘ、容量検出電極の幅をｙとし、α＝ｙ／ｘと定義した場合に、半導体膜の比抵抗ρDが下式を満たすことは好ましい。
【数２】
【００１４】
このような条件を満たすことができれば、測定すべき対象物の電荷が、測定時間Δτ内に隣接する容量検出電極に向けて流出する量を１割程度未満にとどめられるため、静電容量検出装置の測定精度を低下させずに静電破壊から防止することができるからである。
【００１５】
また半導体膜は、静電容量検出素子毎の測定時間をΔτ、対象物の静電容量をＣA、半導体膜の膜厚をｔD、当該半導体膜のキャリア電荷量をｑ、当該半導体膜のキャリア移動度をμ、容量検出電極のピッチをｘ、容量検出電極の幅をｙとし、α＝ｙ／ｘと定義した場合に、半導体膜の不純物濃度ｎが下式を満たすことは好ましい。
【数３】
【００１６】
このような条件を満たすように半導体膜のドーズ量を制限できれば、測定すべき対象物の電荷が、測定時間Δτ内に隣接する容量検出電極に向けて流出する量を１割程度未満にとどめられるため、静電容量検出装置の測定精度を低下させずに静電破壊から防止することができるからである。
【００１７】
ここで半導体膜は、非晶質シリコンであることは好ましい。非晶質シリコンは比較的安価でよく用いられる材料であり、半導体膜の材料として経済的で調達容易である。また、非晶質、つまりアモルファス状態のシリコンは誘電率が１１．９と大きく、膜を厚く形成しても高い容量を保持可能である。このため、対象物容量を大きく保ちながら、厚膜化が可能であり、高い押圧力のかかる指紋センサ等に用いる容量検出誘電体膜として好ましい高い耐久性を持たせることが可能である。
【００１８】
また、非晶質シリコンは、実質的に真性である。真性の非晶質シリコンは、上記したように半導体膜に要求されるキャリア密度として適する値を有するからであり、真性の非晶質シリコンを用いれば、高い精度の静電容量検出装置を提供できるからである。
【００１９】
例えば、非晶質シリコンは、キャリア濃度が４×１０10ｃｍ-3以下であることは好ましい。通常の指紋センサ等の静電容量検出装置において、測定精度を高く維持可能にするためには、当該値がキャリア密度の上限値になるからである。
【００２０】
容量検出誘電体膜の一部を構成する絶縁膜は、例えば、窒化シリコンである。窒化シリコンによれば、ある程度の誘電率を保持することにより対象物容量を高く維持可能である他、耐久性に優れるからである。
【００２１】
本発明では、静電容量検出素子に接続された基準コンデンサをさらに備え、当該基準コンデンサの電極面積をＳR、基準コンデンサ誘電体膜の厚みをｔR、基準コンデンサ誘電体膜の比誘電率をεR、信号増幅素子のゲート電極面積をＳT、信号増幅素子のゲート絶縁膜の厚みをｔox、信号増幅素子のゲート絶縁膜の比誘電率をεoxとして、基準コンデンサ容量ＣRと信号増幅素子の素子容量ＣTとを
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
にて定義し（ε0は真空の誘電率）、容量検出電極の面積をＳD、容量検出誘電体膜の絶縁膜の厚みをｔDI、容量検出誘電体膜の絶縁膜の比誘電率をεDI，容量検出誘電体膜の半導体膜の厚みをｔDS、容量検出誘電体膜の半導体膜の比誘電率をεDSとして信号検出素子の素子容量ＣDを
ＣD-1＝（ε0・εDI・ＳD／ｔDI）-1＋（ε0・εDS・ＳD／ｔDS）-1
と定義した場合に（ε0は真空の誘電率）、信号検出素子の素子容量ＣDは、基準コンデンサ容量ＣRと信号増幅素子の素子容量ＣTとの和であるＣR＋ＣTよりも十分に大きいことが好ましい。このような条件を備える場合に、測定精度の高い静電容量検出装置となるからである。
【００２２】
また本発明では、対象物が半導体膜に接することのない対象物距離ｔAだけ離れており、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと容量検出電極の面積ＳDとを用いて、
【００２３】
ＣA＝ε0・εA・ＳD／ｔA
と定義した場合に、基準コンデンサ容量ＣRは該対象物容量ＣAよりも十分に大きいことが好ましい。このような条件を備える場合に、測定精度の高い静電容量検出装置となるからである。
【００２４】
さらに本発明では、対象物が容量検出誘電体膜に接することなく対象物距離ｔAだけ離れており、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと容量検出電極の面積ＳDとを用いて、
【００２５】
ＣA＝ε0・εA・ＳD／ｔA
と定義した場合に、基準コンデンサ容量ＣRは対象物容量ＣAよりも十分に大きいことは好ましい。このような条件を備える場合に、測定精度の高い静電容量検出装置となるからである。
【００２６】
本発明は、上記したような静電容量検出装置を備えたことを特徴とする電子機器である。「電子機器」は、静電容量検出が必要な装置全てを含むが、携帯性を有することを要せず、例えば壁に組み込まれた指紋センサも本発明にいう「電子機器」である。
【発明の効果】
【００２７】
以上、本発明によれば、容量検出電極の対象物が接触する側に絶縁膜と半導体膜とを備えたので、容量検出電極を通じて瞬時電流を流すことなく、対象物の電荷を効果的に放電させることができる。このため、複雑な放電用構造部品を用いること無く確実に静電容量検出装置を静電破壊から防止することができる。
【発明を実施するための最良の形態】
【００２８】
次に本発明の好適な実施形態を、図面を参照しながら説明する。
本発明の実施形態は、対象物との距離に応じて変化する静電容量を検出することにより、これら対象物の表面形状を読み取る静電容量検出装置を、指紋検出のための指紋センサに適用したものである。以下の実施形態では、「対象物」はすなわち指であり検出すべき表面形状は指紋である。
【００２９】
まず、本発明における静電容量検出装置の動作原理を説明する。
薄膜半導体装置は通常硝子基板上に作成されるために、大面積を要する半導体集積回路を安価に製造する技術として知られ、具体的に昨今では液晶表示装置等に応用されている。従って指紋センサ等に適応される静電容量検出装置を薄膜半導体装置にて作成すると、単結晶硅素基板といった多大なエネルギーを消費して作られた高価な基板を使用する必要がなく、貴重な地球資源を浪費することなく安価に当該装置を作成し得る。また、薄膜半導体装置は転写技術を適応することで、半導体集積回路をプラスティック基板上に作成出来るので、静電容量検出装置も単結晶硅素基板から解放されてプラスティック基板上に形成し得る。
【００３０】
しかしながら、静電容量を検出する容量検出電極の出力をそのまま出力するような構成の静電容量検出装置を薄膜半導体装置にて作成するのは、現在の薄膜半導体装置の技術を以てしても不可能である。これは、指紋等の接触により誘起される電荷Ｑは非常に小さいために、薄膜半導体装置ではトランジスタ特性が単結晶硅素ＬＳＩ技術で作成される半導体装置程には優れず、また薄膜半導体装置間の特性偏差も大きいが故に電荷Ｑを正確に読み取れないからである。
【００３１】
図５に、本発明における静電容量検出装置の検知時の等価回路を示す。本発明における静電容量検出装置は、容量検出電極Ｃ１に基準コンデンサＣ２が含まれており、かつ、誘起された電荷Ｑに対応する検出電圧ＶGを信号増幅素子Ｔが増幅するようになっている。容量検出電極Ｃ１は、指紋等が接した場合に静電容量ＣFとなり、基準コンデンサＣ２は静電容量ＣRを有する。信号増幅素子Ｔはゲート電極Ｇとゲート絶縁膜と半導体膜とからなり、ソース電極Ｓとドレイン電極Ｄとゲート電極Ｇとを有する信号増幅用薄膜半導体装置からなる。信号増幅素子Ｔのゲート電極Ｇと容量検出電極Ｃ１とは互いに接続されている。また、信号検出素子は、基準コンデンサＣ２を含み、基準コンデンサＣ２の一方の電極は行線に接続されており、他方の電極は容量検出電極Ｃ１と信号増幅素子Ｔのゲート電極Ｇとに接続されている。
【００３２】
尚、本明細書では半導体装置のソース電極とドレイン電極とを区別しないが、便宜上、一方の電極をソース電極と名付け、他方の電極をドレイン電極と名付ける。物理的に厳密を期すならば、トランジスタのソース電極とドレイン電極とは、Ｎ型トランジスタでは電位の低い方がソース電極と定義され、Ｐ型トランジスタでは電位の高い方がソース電極と定義される。しかしどちらの電極の電位が高くなるかは動作状態に応じて変化する。そのために厳密にはソース電極とドレイン電極とは一つのトランジスタ内で常に入れ替わり得る。本明細書では説明を明瞭とする目的でこうした厳密性を排し、便宜上一方の電極をソース電極と呼び、他方の電極をドレイン電極と呼ぶことにする。
【００３３】
上記構成において、指紋等の対象物が容量検出電極Ｃ１に接したりあるいは接近したりすると、容量検出電極Ｃ１には対象物との静電容量ＣFに応じて電位ＶGが発生する。この電位ＶGは、対象物の表面形状（指紋）に応じて変化する静電容量ＣFを有する容量検出電極Ｃ１のコンデンサと、静電容量ＣRを持つ基準コンデンサＣ２及びトランジスタ容量ＣTを有する信号増幅素子Ｔの合成容量ＣR＋ＣTとの間に誘起される電圧となる。この電位ＶGは信号増幅素子Ｔのゲート電極Ｇに入力され、この薄膜半導体装置のゲート電位を変化させる。この薄膜半導体装置のドレイン電極Ｄに所定の電圧が印加されていれば、誘起されたゲート電位ＶGに応じて信号増幅素子Ｔのソースドレイン間に流れる電流Ｉdsは著しく変調される。ゲート電極Ｇ等には電位ＶGに応じて電荷Ｑが発生しているが、これらの電荷は何処にも流れずに保存されるので、電流値Ｉdsは一定となる。それ故にドレイン電圧を高くしたりあるいは測定時間を長くしたりすることで電流Ｉdsの測定も容易になり、かくして薄膜半導体装置を用いた場合であっても対象物の表面形状を十分正確に計測し得るのである。対象物の静電容量情報を増幅した信号（電流や電圧）は出力線を介して読み取られる。
【００３４】
対象物の静電容量を測定するには信号増幅素子Ｔを介する電流Ｉdsを計測してもよいし、こうした電流Ｉdsに対応して変化する電圧Ｖを測定してもよい。基準コンデンサＣ２を設けぬ場合には上述の議論で静電容量ＣRをゼロとし、対象物の表面形状に応じて変化する静電容量ＣFとトランジスタ容量ＣTとを用いるものとし、同じ原理で動作する。以下、本発明の実施形態として、基準コンデンサを設けた例を用いて説明するが、本願発明は基準コンデンサを設けずに、基準コンデンサを信号増幅素子のトランジスタ容量で兼用する場合にも適用可能である。
以上が本発明に係る静電容量検出装置の動作原理の概要であるが、特に本発明は、容量検出電極Ｃ１に設けられる容量検出誘電体膜の改良に関するものであり、以下説明する。
【００３５】
図１に、次に本発明を具現化する静電容量検出素子の回路構成を示す。図１は、Ｍ行Ｎ列（Ｍは１以上の整数）（Ｎは１以上の整数）の行列状に配置された静電容量検出素子のうち一つの素子についてのブロック図であり、一つの静電容量検出素子１についての接続関係を示している。
【００３６】
図１に示すように、本実施形態の静電容量検出装置によれば、Ｍ行Ｎ列の行列状に配置されたＭ本の行線Ｒ（ｉ）（１≦ｉ≦Ｍ）、Ｎ本の列線Ｃ（ｊ）（１≦ｊ≦Ｎ）、各行線と各列線との交点に設けられたＭ×Ｎ個の静電容量検出素子１、静電容量検出素子１の各々に電源を供給する電源線Ｐを備えている。静電容量検出素子１は、静電容量に応じた電荷を蓄積する信号検出素子４、当該信号検出素子４が蓄積した電荷に対応した信号を増幅する信号増幅素子Ｔ１を含んでいる。また、信号検出素子４は、容量検出電極４１、当該容量検出電極４１の対象物が接触する側に設けられる容量検出誘電体膜４２を含んでいる。特に、容量検出誘電体膜４２は、絶縁膜１６０、半導体膜１６２、を備えている点に特徴があり（図２参照）、後述する。
【００３７】
信号検出素子４の容量検出電極４１と行線Ｒ（ｉ）との間には、基準コンデンサ５が接続されている。基準コンデンサ５は基準コンデンサ第一電極５１、基準コンデンサ誘電体膜５２、及び基準コンデンサ第二電極５３からなる。信号増幅素子Ｔ１のゲート電極と容量検出電極４１と基準コンデンサ５の一方の電極（第二電極５３とする）とが接続されている。
【００３８】
信号増幅素子Ｔ１は電源線Ｐと出力線Ｏとの間に設置される。本実施形態では、信号増幅素子Ｔ１である信号増幅用薄膜半導体装置のソース電極が電源線Ｐに電気的に接続され、ドレイン電極が、薄膜半導体装置である列選択素子Ｔ２及び行選択素子Ｔ３を介して、出力線Ｏに電気的に接続される。本実施形態のように静電容量検出素子１が列選択素子Ｔ２と行選択素子Ｔ３とを含む場合には、列選択用薄膜半導体装置のゲート電極は列線Ｃ（ｊ）に接続され、行選択用薄膜半導体装置のゲート電極は行線Ｒ（ｉ）に接続される。本実施形態では、行選択素子Ｔ３にＮ型トランジスタを使用しているので、非選択行の行線には低電位（Ｖss）が加わり、選択行の行線Ｒ（例えばｉ行目の行線）には高電位（Ｖdd）が付与される。同様に本実施形態では、列選択素子Ｔ２にＮ型トランジスタを使用しているので、非選択列の列線Ｃには低電位（Ｖss）が加わえられ、選択列（例えばｊ列目の列線）の列線Ｃには高電位（Ｖdd）が付与される。列選択素子Ｔ２は、列線Ｃ（ｊ）が選択されることでそのソース−ドレイン間を導通状態とする。行選択素子Ｔ３は、行線Ｒ（ｉ）が選択されることでそのソース−ドレイン間を導通状態とする。
【００３９】
なお、この構成と反対に列選択素子Ｔ２にＰ型トランジスタを使用し、非選択状態にＰ型トランジスタのゲート電極に高電位（Ｖdd）を加え、選択時に低電位（Ｖss）を付与してもよい。また、行選択素子Ｔ３にＰ型トランジスタを使用し、非選択状態にＰ型トランジスタのゲート電極に高電位（Ｖdd）を加え、選択時に低電位（Ｖss）を付与してもよい。
【００４０】
ここで、「電気的に接続される」とは、スイッチ素子などを介して電気的に導通し得る状態になることを意味する。無論、ドレイン電極が直接に出力線と接続されてもよいし、ソース電極が直接に電源線と接続されてもよい。
【００４１】
また、容量検出電極４１と基準コンデンサ５との接続点に、薄膜半導体装置からなるリセット素子を接続してもよい。例えばリセット素子である薄膜半導体装置のソース電極をこの接続点に接続し、ドレイン電極を接地電位に接続し、ゲート電極を隣接する列線等に接続する。このように構成しておくと、リセット素子が選択されてスイッチオン状態となった際に信号増幅素子Ｔ１のゲート電極と基準コンデンサ第二電極５３と容量検出電極４１とが接地電位に電気的に接続される。このようにして、静電容量検出素子１を選択して対象物の静電容量を測定する前に不要な電荷を信号増幅素子Ｔ１のゲート電極や容量検出電極４１から排除しておくことで、検出精度が著しく向上するのである。
【００４２】
上記実施形態の構成によれば、次のような作用で、列線Ｃ（ｊ）及び行線Ｒ（ｉ）により順次選択して行くことで行列状に配置された各静電容量検出素子１を順次選択状態とし、全体として対象物の表面形状を読み取って行くことが可能である。つまり本実施形態では、静電容量検出素子１が列選択素子Ｔ２及び行選択素子Ｔ３を含み、列選択素子Ｔ２と行選択素子Ｔ３とを直列接続するように構成されている。列選択素子Ｔ２を設けることで列選択が一意的になされ、列間の情報干渉を防げられる。また行選択素子Ｔ３も含むことで行選択も一意的になされ、行間の情報干渉も防げられる。すなわち静電容量検出素子１が一意的に選択可能となる。
【００４３】
上記構成にて、まずある一本の行線Ｒ（例えばｉ行目の行線）が選択されると、その行線Ｒ（ｉ）に接続された行選択素子Ｔ３は一斉にトランジスタ・オン状態となる。この状態にて、次にある特定の列線Ｃ（例えばｊ列目の列線）が選択されると、Ｎ本の列線Ｃの内で特定の列線Ｃ（ｊ）が選択された時のみ、その列線Ｃ（ｊ）に高電位（Ｖdd）が付与され、その列線Ｃ（ｊ）に接続された列選択素子Ｔ２の電気伝導度が上がりトランジスタ・オン状態となる。この結果、電源線Ｐと出力線Ｏとの間の電気伝導度は信号増幅素子Ｔ１にて定まるようになる。
【００４４】
ここで、基準コンデンサ５の一方の電極５１は行線Ｒ（ｉ）に繋がれており、行線Ｒ（ｉ）は選択状態にあるので、基準コンデンサ５には高電位が付与され、対象物の静電容量に応じた電位が信号増幅素子Ｔ１のゲート電極に印加される。このようにして選択された行線Ｒ（i）と列線Ｃ（ｊ）との交点に位置する静電容量検出素子１（i行ｊ列に位置する静電容量検出素子）のみがＭ×Ｎ個の静電容量検出素子群の中から選択されて、その位置における対象物の静電容量が測定されることになる。
【００４５】
なお、本発明実施形態では各静電容量検出素子１を一つずつ選択して行くので電源線Ｐ及び出力線Ｏは多様な形態をとることが可能である。例えば、静電容量検出装置内に設けられる電源線Ｐを列線Ｃと同数のＮ本として列方向から供給させることも可能であるし、行線Ｒと同数のＭ本として行方向から供給させることも可能である。更には二列に一本の電源線を設けたり、あるいは二行に一本の電源線を設けたりしてもよい。更に静電容量検出装置内に設けられる出力線Ｏは列線Ｃと同数のＮ本として列方向に取り出すことも可能であるし、行線Ｒと同数のＭ本として行方向に取り出すことも可能である。更には二列に一本の出力線を設けたり、あるいは二行に一本の出力線を設けたりしてもよい。図１の例では電源線Ｐの数を行線Ｒと同数のＭ本とし、行方向から供給し、出力線Ｏの数を列線Ｃと同数のＮ本とし、列方向に出力線Ｏを取り出している場合である。
【００４６】
次に、本発明の特徴となる容量検出誘電体膜の構造を説明する。
図２に、本実施形態の静電容量検出装置におけるひとつの容量検出電極４１部分に関する拡大積層図を示す。
図２に示すように、層構造として本実施形態の静電容量検出素子１は、プラスチック等の基板１００上に、半導体膜１１０、ゲート絶縁膜１２０，第一層間絶縁膜１３０，第二層間絶縁膜１４０、第三層間絶縁膜１５０が積層され、容量検出電極４１は第三層間絶縁膜１５０上にパターニングされて形成されている。第三層間絶縁膜１５０及び容量検出電極４１上に、本発明に係る容量検出誘電体膜４２が形成されている。容量検出誘電体膜４２は、下層側に絶縁膜１６０が設けられ、上層側に半導体膜１６２が設けられている。
【００４７】
半導体膜１１０は、信号増幅素子Ｔ１、列選択素子Ｔ２，行選択素子Ｔ３のそれぞれに対応する薄膜半導体装置が形成される層であり、ゲート絶縁膜１２０上に形成されたゲート電極１７０の各々をマスクとして自己整合的に不純物がドープされて、ソースＳやドレインＤが形成されている。ゲート電極１７０上に形成された第一層間絶縁膜１３０の上には、金属層をパターニングすることにより、電源線Ｐや行線Ｒ（ｉ）に対応する第一配線１７１が形成されている。第一配線１７１は、スルーホールにより、信号増幅素子Ｔ１のソースＳや列選択素子Ｔ２及び行選択素子Ｔ３のゲート電極１７０に電気的に接続されている。第二層間絶縁膜１４０上には、金属層をパターニングすることにより、列線Ｃ（ｊ）や出力線Ｏに対応する第二配線１７２が形成されている。第二配線１７２は、スルーホールにより、行選択素子Ｔ３のドレインＤに電気的に接続されている。第三層間絶縁膜１５０上には、金属層をパターニングすることにより、容量検出電極４１が設けられており、スルーホールにより信号増幅素子Ｔ１のゲート電極１７０と電気的に接続されている。
【００４８】
各層間絶縁膜は、例えばＳｉＯ2等を積層することで形成されている。容量検出誘電体膜４２のうち、絶縁膜１６０は、絶縁特性が優れ、保護膜としての耐久性も備えた材料、例えば窒化珪素（ＳｉＮ）等で形成されている。半導体膜１６２は、相対的に高い誘電率を有し、後述するような抵抗値やキャリア密度、厚みの条件を備えるように形成される。
【００４９】
このような半導体膜１６２の材料としては、例えばアモルファス（非晶質）シリコンが適用される。半導体膜１６２は、耐久性の点からはなるべく厚く形成することにより、指等の接触による摩耗を防止し、押圧力が直接電極に強く作用することを防止する必要がある。一方、検出容量は対象物と容量検出電極との距離が小さいほど高くなるため、検出精度を上げるためには、半導体膜１６２をなるべく薄くしたいという、相反する要求もある。この点、アモルファスシリコンは、誘電率が１１．９と比較的大きいため、厚めに形成しても検出容量を大きく保つことができることから、保護膜としての機械的な強度と誘電体膜としての高い誘電率双方を満足することができる。
【００５０】
このような層構造を有する静電容量検出素子１は公知の転写技術を用いて、プラスティック基板１００上に形成され得る。単結晶硅素技術に基づく指紋センサはプラスティック上では直ぐに割れてしまったり、あるいは十分な大きさを有さぬがために実用性に乏しい。これに対して本実施形態におけるプラスティック基板１００上の静電容量検出素子１は、プラスティック基板上で指を被うに十分に大きい面積としても静電容量検出素子１が割れる心配もなく、プラスティック基板１００上での指紋センサとして利用し得る。
【００５１】
図３に、本実施形態の静電容量検出装置における容量検出電極４１の拡大平面図を示す。この図は、四つの容量検出電極４１についてのみ拡大した模式図である。図中、４１Ｍは、指紋の山が当接（接近）している容量検出電極であることを示し、４１Ｖは指紋の谷に位置した容量検出電極であることを示している。ここでは解析の便宜上、容量検出電極４１は、静電容量検出装置全体に亘って電極間ピッチがｘであり、電極サイズとして一辺がｙ（＜ｘ）の正方形の平面形状に形成されているものとする。但し、各容量検出電極４１の平面形状は、図３に示すような正方形の他に、長方形、その他の多角形、円形（楕円形）等任意の形状に形成することが可能である。
【００５２】
図４を参照しながら、本発明に係る容量検出誘電体膜の作用を説明する。図４は、対象物である指が接近し、指紋の山が容量検出電極４１Ｍに接近しており、指紋の谷が容量検出電極４１Ｖに接近している様子を示している。
【００５３】
従来の容量検出誘電体膜は、所定の誘電率を備えた誘電膜（絶縁膜）を電極上に積層したものであった。ここで、指等の対象物は帯電していることが多い。特に冬場など湿度が低下し、静電気が発生しやすい時期であればなおさらである。このように対象物が帯電している状態で対象物を静電容量検出装置に近づけると、その帯電に係る指の表面の蓄積電荷が誘電体膜を通じて放電され、容量検出電極から周辺回路にかけて瞬時に大きな電流が流れ回路の静電破壊をもたらすという問題を生じていた。
【００５４】
この点、本実施形態における容量検出誘電体膜４２は、図２に示すように、絶縁膜１６０と半導体膜１６２との二重構造になっている。そして半導体膜１６２は静電容量検出素子の最表面に位置している。表面に電荷が生じている対象物が容量検出電極４１Ｍに接近するに連れて、対象物表面の電荷（負電荷）に対応して半導体膜１６２の表面に（正電荷からなる）反転層が形成され始める。この反転層に形成される電荷（正電荷）は、接触する直前になるほど密度が高くなり、一定の電荷が蓄積されると導電性を示すようになり、電位の低い部分に向けて電流を流すように作用する。これは、ＭＯＳトランジスタにおいてゲート電極に電圧を印加していくとチャネル領域に反転層が形成されチャネル電流が流れる原理と同じように考えられる。半導体表面に反転層（物理的厳密を期すと、対象物表面の電荷と反対の極性を有する電荷からなる蓄積層）が形成されると、半導体は金属のように振舞う。このため対象物表面から放電が生じた際に、放電を金属表面で受けることになり、静電容量検出装置の静電破壊を防止することができる。
【００５５】
また、本実施形態によれば、半導体膜１６２の下層には絶縁膜１６０が形成されており、電気的に高い抵抗を示す。このため、半導体膜１６２中に反転層を生じたとしても、また対象物が容量検出誘電体膜に接触したとしても、容量検出電極までの間は、電流が実質的に流れることを阻止する高い電気抵抗を有している。このため、絶縁膜１６０により電流が直接、容量検出電極４１経由で流れることがなく、周辺回路を静電破壊から防止可能なのである。
【００５６】
本願発明では、後に詳述するように、接地電位にある対象物の山（例えば指紋の山）が静電容量検出装置に接した時に信号増幅素子はオフ状態となり、対象物の谷（例えば指紋の谷）が来た時には信号増幅素子はオン状態となる。これに応じて容量検出誘電体膜４２表面の電位も表面に誘起される電荷量も対象物の山と谷とでは異なってくる（図４）。逆にいえば静電容量を高精度に検出するためには、山が接した時の表面電位ＶSTと谷が来た時の表面電位ＶSVとは異ならなければならない。したがって半導体膜１６２の電気伝導度はある程度小さくなくてはならない。例えば半導体膜１６２の抵抗が低く、容量検出電極間に多くの電流が流れ、指紋の谷に対向する容量検出電極４１Ｖの領域の電荷が指紋の山に対向する容量検出電極４１Ｍの領域に移動すると、指紋の山と谷における静電容量の差異によって生じる容量検出電極４１の電位に差が少なくなり、指紋検出の精度が低下してしまう。このため、瞬時電流を防止するためとはいえ、半導体膜１６２をあまりに電流が流れやすい状態にすることはできない。そこで、以下、半導体膜１６２に要求される条件を解析する。
【００５７】
指紋の山が容量検出誘電体膜４２に接近した場合、容量検出誘電体膜４２の表面電位ＶSTと表面電荷ＱSTとはゼロとなる。すなわち、
ＶST＝０、
ＱST＝０
となる。
【００５８】
一方、指紋の谷においては、容量検出誘電体膜４２の表面電位ＶSVと表面電荷ＱSVとが次のようになる。
【数４】
ここで、上記式において、ｋは、信号増幅素子Ｔ１のドレインにおける未定係数ｋdとソースにおける未定係数ｋsとの平均値（ｋ＝（ｋd＋ｋs）／２）であり、ｋdもｋsも０以上１以下の値をとる。また、後述するように素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きいとし、基準コンデンサ容量ＣRが対象物容量ＣAよりも十分に大きいとし、基準コンデンサ容量ＣRがトランジスタ容量ＣTよりも十分に大きいものとしている。すなわち、数４は、
【数５】
とした場合の表面電位ＶSTを表している。
【００５９】
さて、容量検出電極４１間の容量検出誘電体膜の電気抵抗ＲPPは、上記したように電極間ピッチをｘ、電極のサイズをｙ、誘電体膜厚をｔD、誘電体膜の比抵抗をρDとした場合に、
【数６】
となる。ここで、α≡ｙ／ｘ（＜１）と置き換えて上式を変形すると、誘電体膜の電気抵抗ＲPPと比抵抗ρDは、次のように表される。
【数７】
【００６０】
容量検出誘電体膜４２を介して容量検出電極４１の間に発生する電流ＩPPは、
【数８】
となる。ここで、一つの静電容量検出素子１当たりの測定時間Δτとした場合に、この測定時間Δτ中に移動する表面電荷量ΔＱは、
【数９】
となる。この移動する表面電荷量ΔＱが、表面電荷量ＱSVに比べて十分小さければ、測定に影響をしないと考えられる。例えば移動する表面電荷量ΔＱが表面電荷量ＱSVの１０％程度以下であれば、測定値に大きな影響を与えないと考えられる。すなわち、
【数１０】
という関係である。
【００６１】
表面電荷量ＱSVは、対象物の静電容量（対象物容量）をＣAと定義した場合に、ＱSV＝ＣAＶSVであるから、
【数１１】
という関係が得られる。従って、容量検出誘電体膜４２の電気抵抗ＲPPは、
【数１２】
という関係を満たすことが好ましいことが判る。ここで、上記電気抵抗の条件式を比抵抗ρDの関係に変換すると、
【数１３】
というように変換でき、これが容量検出誘電体膜４２の比抵抗ρDに関する条件式となる。容量検出誘電体膜４２において、絶縁膜１６０の電気抵抗は実質的に無限大と考えれば、電流には半導体膜１６２のみが寄与するため、上記膜厚ｔDは、半導体膜１６２の膜厚として考えることができる。
【００６２】
すなわち上記電気抵抗の条件式または比抵抗の条件式を満たしていれば、対象物の電荷が測定時間Δτ内に１割より多く、隣接する容量検出電極に向けて流出することを防止できるため、静電容量検出装置の測定精度を低下させずに静電破壊から防止するのである。
【００６３】
ここで、半導体膜１６２に要求される不純物濃度ｎについて考える。半導体膜において、当該半導体膜のキャリア電荷量をｑ、当該半導体膜のキャリア移動度をμと定義した場合に、半導体膜の比抵抗ρDは、
【数１４】
とおくことができる。従って、上記比抵抗に関する条件式を変形すると、半導体膜１６２の不純物（キャリア）濃度ｎは、
【数１５】
という条件を満たすことが好ましいといえる。この式により、静電容量検出装置ごとに半導体膜１６２が有すべき不純物濃度ｎの上限値が定められるが、下限値は真性の半導体が有する内在的な不純物密度となる。従ってこの真性半導体の不純物密度をｎintrinsicと置くと、上記条件式は、
【数１６】
というように変形できる。このような条件を満たすように半導体膜の不純物量、すなわちドーズ量を制限できれば、対象物の電荷が測定時間Δτに１割より多く流出することを防止でき、静電容量検出装置の測定精度を低下させずに静電破壊から防止することができる。なお、真性シリコンにおける不純物密度ｎintrinsicは、室温において１．４５×１０10 [cm-3]である。
【００６４】
上記解析が本実施形態における容量検出誘電体膜４２の条件であったが、本実施形態の信号増幅素子Ｔ１が効果的に信号増幅の機能を果たすためには、信号増幅用薄膜半導体装置のトランジスタ容量ＣTや基準コンデンサ容量ＣR、及び信号検出素子４の素子容量ＣDを適切に定めねばならない。以下、それらの要件を求める。
【００６５】
図６及び図７の等価回路を参照しながら、当該静電容量検出装置が効果的に信号検出を行うための条件を求める。図６は、測定対象物の凸部（例えば指紋の山）が容量検出誘電体膜４２に接しており、対象物が電気的に接地されている状況の静電容量検出素子１の等価回路である。図７は、測定対象物の凹部（例えば指紋の谷）が容量検出誘電体膜４２に接しており、対象物が電気的に接地されている状況の静電容量検出素子１の等価回路である。
【００６６】
図６は、図１で示した本実施形態の静電容量検出素子１において、当該静電容量検出装置を指紋センサとして用い、この静電容量検出装置表面に指紋の山が接している状態がこの状態である。基準コンデンサ５の電極面積をＳR（μｍ2）、基準コンデンサ誘電体膜５２の厚みをｔR（μｍ）、基準コンデンサ誘電体膜５２の比誘電率をεR、信号増幅素子Ｔ１のゲート電極面積をＳT（μｍ2）、ゲート絶縁膜１２０の厚みをｔox（μｍ）、ゲート絶縁膜１２０の比誘電率をεoxとして基準コンデンサ容量ＣRと信号増幅素子Ｔ１のトランジスタ容量ＣTとを各々、
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
と定義する（ε0は真空の誘電率）。また、容量検出電極４１の面積をＳD（μｍ2）、容量検出誘電体膜４２の絶縁膜１６０の厚みをｔDI（μｍ）、半導体膜１６２の厚みをｔDS（μｍ）、容量検出誘電体膜４２の絶縁膜１６０の比誘電率をεDI、半導体膜１６２の比誘電率をεDSとして信号検出素子（４，５）の素子容量ＣDを
ＣD-1＝（ε0・εDI・ＳD／ｔDI）-1＋（ε0・εDS・ＳD／ｔDS）-1
と定義する（ε0は真空の誘電率）。このとき、数５で示したように、信号検出素子（４，５）の素子容量ＣDは、基準コンデンサ容量ＣRと信号増幅素子の素子容量ＣTとの和であるＣR＋ＣTよりも十分に大きいことが好ましい。以下、その意味を考察する。
【００６７】
図６の場合、対象物表面が素子容量ＣDの接地電極となり、容量検出電極４１が容量検出誘電体膜４２を挟んで他方の電極に相当する。容量検出電極４１は信号増幅素子Ｔ１のゲート電極１７０と基準コンデンサ５の一方の電極５３とに接続されているので、素子容量ＣDを持つコンデンサとトランジスタ容量ＣTを持つコンデンサとが直列に接続され、同時に素子容量ＣDを持つコンデンサは基準コンデンサ容量ＣRを持つコンデンサとも直列に接続されることになる。基準コンデンサ５の他方５１の電極は行線Ｒ（ｉ）に接続され、当該行線Ｒが選択された際には高電位（Ｖdd）が印加される。一方、電源電圧として正電源を用いている場合には、電源線Ｐに接地電位が供給される。出力線Ｏが高電位（Ｖdd）あるとき、信号増幅素子Ｔ１は列選択素子Ｔ２と行選択素子Ｔ３と直列接続されて電源線Ｐと出力線Ｏとの間に配置されているので、行線Ｒが選択された際における信号増幅素子Ｔ１のドレイン電位はＶddのｋ倍（０＜ｋ≦１）となる。ここで、ｋの値は列選択素子Ｔ２の抵抗値と行選択素子Ｔ３の抵抗値と信号増幅素子Ｔ１の抵抗値にて定まり、具体的にはゼロよりも大きく、１以下である。列選択素子Ｔ２も行選択素子Ｔ３も設けぬ場合にｋの値は１になる。
【００６８】
行線Ｒへの印加電圧と信号増幅素子Ｔ１のドレイン電位はこれら３つのコンデンサの静電容量に応じて分割されるから、この状態にて信号増幅素子Ｔ１のゲート電極１７０に掛かる電圧（凸部が接した時のゲート電圧）ＶGTは
【数１７】
となる。ここで、ｋは、信号増幅素子Ｔ１のドレインにおける係数ｋdとソースにおける係数ｋsとの平均値（ｋ＝（ｋd＋ｋs）／２）とする。従って、素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きいとした場合、ゲート電圧ＶGTは、
【数１８】
と近似され、ゲート電極には殆ど電圧が掛からない。その結果、信号増幅素子Ｔ１はオフ状態となり、電流Ｉは窮めて小さくなる。従って、指紋の山に相当する対象物の凸部が静電容量検出装置に接した場合には信号増幅素子Ｔ１が殆ど電流を流さないようにするために、静電容量検出素子１を構成するゲート電極１７０の面積（ゲート長やゲート幅）やゲート絶縁膜材質、ゲート絶縁膜厚、基準コンデンサ電極面積（コンデンサ電極長やコンデンサ電極幅）、基準コンデンサ誘電体膜材質、基準コンデンサ誘電体膜厚、容量検出電極面積、容量検出誘電体膜材質、容量検出誘電体膜厚などを、素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きくなるように設定せねばならない訳である。
【００６９】
ここで、一般に「十分に大きい」とは１０倍程度の相違を意味する。換言すれば素子容量ＣDは基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTと
ＣD＞１０×(ＣR+ＣT)
との関係を満たせばよい。この場合、ＶGT/Ｖddは０．１程度以下となり薄膜半導体装置はオン状態には成り得ない。
【００７０】
対象物の凸部を確実に検出するには、対象物の凸部が容量検出電極４１の容量検出誘電体膜４２に接した時に、信号増幅素子Ｔ１がオフ状態になることが重要である。従って電源電圧を高電位（Ｖdd）とする場合には信号増幅素子Ｔ１のための薄膜半導体装置として、ゲート電圧がゼロ近傍でドレイン電流が流れないエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いるのが好ましい。より理想的には、伝達特性におけるドレイン電流が最小値となるゲート電圧（最小ゲート電圧）をＶminとして、この最小ゲート電圧が
０＜０．１×Ｖdd＜Ｖmin
または
０＜ＶGT＜Ｖmin
との関係を満たすような信号増幅用Ｎ型ＭＩＳ薄膜半導体装置を使用することが好ましい。
【００７１】
反対に電源電圧が低電位（Ｖss）であり、高電位（Ｖdd）として接地電圧が供給されている場合、信号増幅素子Ｔ１のための薄膜半導体装置として、ゲート電圧がゼロ近傍でドレイン電流が流れないエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用いる。理想的には信号増幅用Ｐ型ＭＩＳ薄膜半導体装置の最小ゲート電圧Ｖminが
Ｖmin＜０．１×Ｖdd＜０
または
Ｖmin＜ＶGT＜０
との関係を満たす信号増幅用Ｐ型ＭＩＳ薄膜半導体装置を使用することが好ましい。このような装置を用いることにより対象物の凸部を、電流値Ｉが非常に小さいとの形態にて確実に検出し得るのである。
【００７２】
図７は、図１で示した本実施形態の静電容量検出素子１において、当該静電容量検出装置を指紋センサとして用い、この静電容量検出装置表面に指紋の谷が接している状態における静電容量検出素子１の等価回路を示す。これは、対象物が容量検出誘電体膜４２に接することなく対象物距離ｔAを以て容量検出誘電体膜４２から離れている状況である。
【００７３】
図４に示すように、容量検出誘電体膜４２に対象物表面が接していないので、容量検出誘電体膜４２と対象物表面との間には空気を誘電体とした新たなコンデンサーが形成される。これを対象物容量ＣAと名付け、真空の誘電率ε0と空気の比誘電率εAと容量検出電極４１の面積ＳDとを用いて、
【００７４】
ＣA＝ε0・εA・ＳD／ｔA
と定義する。このように定義した場合に、数５で示したように、基準コンデンサ容量ＣRは該対象物容量ＣAよりも十分に大きいことが好ましいことを、以下説明する。
【００７５】
図７のように対象物が容量検出誘電体膜から離れた状態では、素子容量ＣDと対象物容量ＣAとが直列に接続され、更にこれらのコンデンサに互いに並列接続された信号増幅素子Ｔ１のトランジスタ容量ＣTと基準コンデンサ容量ＣRとが直列に接続されることになる。基準コンデンサ５には電圧Ｖddが印加され、信号増幅素子Ｔ１のドレイン電極にはｋＶddの電圧が印加される。印加電圧は静電容量に応じて四つのコンデンサー間で分割されるので、この条件下にて信号増幅素子Ｔ１のゲート電極１７０に掛かる電圧（谷が来たときのゲート電圧）ＶGVは
【数１９】
となる。
【００７６】
一方、本発明では対象物が静電容量検出装置に接した時にドレイン電流が非常に小さくなるようにＣD ≫ ＣT＋ＣR（数５）との条件を満たすべく静電容量検出素子１を作成してあるので、ＶGVは
【数２０】
と近似される。ここで基準コンデンサ容量ＣRを対象物容量ＣAよりも十分に大きくなるように設定すると、ＣR≫ＣAであり、ｋＣT＋ＣR≫ＣAとなるから、ゲート電圧ＶGVは
【数２１】
と更に簡略化される。こうしてｋの値が１に近ければ、ゲート電圧ＶGVは電源電圧Ｖddに略等しくなる。基準コンデンサ容量ＣRがトランジスタ容量ＣTよりも十分に大きくなるよう設定しておくと、ＣR≫ＣTであるから、ｋの値の大小に関わらず、ゲート電圧ＶGVは
【数２２】
となり、電源電圧Ｖddにほぼ等しくなる。この結果、信号増幅素子Ｔ１をオン状態とできることになり、電流Ｉは極めて大きくなる。指紋の谷に相当する対象物の凹部が静電容量検出装置上に来た時に信号増幅素子Ｔ１が大電流を通すためには、基準コンデンサ容量ＣRが対象物容量ＣAよりも十分に大きくなるように構成付ける必要があるのである。
【００７７】
先に述べた如く、１０倍程度の相違が認められると一般に十分に大きいと考えられるので、基準コンデンサ容量ＣRと対象物容量ＣAとが
ＣR＞１０×ＣA
との関係を満たすように設定すればよい。また、ｋの値如何に関わらず指紋の谷等が接近した時にトランジスタがオン状態になるには基準コンデンサ容量ＣRがトランジスタ容量ＣTよりも十倍以上大きくなるよう、
ＣR＞１０×ＣT
という関係を満たすよう設定すればよい。これらの条件を満たすと、ＶGT/Ｖddは０．９程度以上となり信号増幅素子Ｔ１に係る薄膜半導体装置は容易にオン状態となる。
【００７８】
なお、対象物の凹部を確実に検出するには、対象物の凹部が静電容量検出装置に近づいた場合に、この信号増幅素子Ｔ１である信号増幅用薄膜半導体装置がオン状態になることが重要である。このため、電源電圧Ｖddに正電源を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いており、このトランジスタの閾値電圧ＶthがＶGVよりも小さいのが好ましい。より理想的には、
０＜Ｖth＜０．９１×Ｖdd
との関係を満たす様な信号増幅用Ｎ型ＭＩＳ薄膜半導体装置を使用することが好ましい。
【００７９】
反対に、電源電圧Ｖddに負電源を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用ており、理想的には信号増幅用Ｐ型ＭＩＳ薄膜半導体装置の閾値電圧ＶthがＶGVよりも大きいことが好ましい。より理想的には、
０．９１×Ｖdd＜Ｖth＜０
との関係を満たす信号増幅用Ｐ型ＭＩＳ薄膜半導体装置を使用することが好ましい。こうすることにより対象物の凹部が、電流値Ｉが非常に大きいとの形態にて確実に検出される。
【００８０】
以上を総合すると、指紋の山等に相当する対象物の凸部が静電容量検出装置に接した場合に信号増幅素子が殆ど電流を通さず、同時に指紋の谷等に相当する対象物の凹部が静電容量検出装置に近づいた場合に信号増幅素子が大きな電流を通して対象物の凹凸を正しく認識するには、静電容量検出素子１にて容量検出誘電体膜４２が静電容量検出素子１の最表面に位置し、信号増幅素子Ｔ１のゲート電極面積ＳT（μｍ2）やゲート絶縁膜の厚みｔox（μｍ）、ゲート絶縁膜の比誘電率εox、基準コンデンサの電極面積ＳR（μｍ2）、基準コンデンサ誘電体膜の厚みｔR（μｍ）、基準コンデンサ誘電体膜の比誘電率εR、容量検出電極面積ＳD（μｍ2）、容量検出誘電体膜の厚みｔD（μｍ）、容量検出誘電体膜の比誘電率εD等を素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きくなるように設定する必要があり、且つ対象物が容量検出誘電体膜に接することなく対象物距離ｔAを以て離れている際に基準コンデンサ容量ＣRが対象物容量ＣAよりも十分に大きくなるように静電容量検出装置を構成する必要がある。更に基準コンデンサ容量ＣRがトランジスタ容量ＣTよりも十分大きいのが理想的と言える。より具体的には基準コンデンサ容量ＣRとトランジスタ容量ＣTとが
ＣR＞１０×ＣT
との関係式を満たした上で、素子容量ＣDと基準コンデンサ容量ＣRと対象物容量ＣAとが
ＣD＞１０×ＣR、
ＣR＞１０×ＣA
との関係を満たすように静電容量検出装置を構成することである。また、電源電圧として高電位（Ｖdd）を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いるのが好ましく、このＮ型トランジスタの最小ゲート電圧Ｖminは
０＜０．１×Ｖdd＜Ｖmin または０＜ＶGT＜Ｖmin
との関係を満たし、更に閾値電圧ＶthがＶGVよりも小さく、具体的には
０＜Ｖth＜０．９１×Ｖdd または０＜Ｖth＜ＶGV
との関係を満たしているエンハンスメント型Ｎ型トランジスタを用いるのが理想的である。
【００８１】
反対に、電源電圧に負電源（Ｖss）を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用いるのが好ましく、このＰ型トランジスタの最小ゲート電圧Ｖminは
Ｖmin＜０．１×Ｖdd＜０ またはＶmin＜ＶGT＜０
との関係を満たし、更に閾値電圧ＶthがＶGVよりも大きく、具体的には
０．９１×Ｖdd＜Ｖth＜０ またはＶGV＜Ｖth＜０
との関係を満たしているエンハンスメント型Ｐ型トランジスタを用いるのが理想的である。
【実施例１】
【００８２】
ガラス基板上に薄膜半導体装置からなる静電容量検出装置を製造した上で、この静電容量検出装置を、公知の転写技術を用いてプラスティック基板上に転写し、プラスティック基板上に静電容量検出装置を作成した。回路構成は上記実施形態と同様のものとした、静電容量検出装置は３０４行３０４列の行列状に並んだ静電容量検出素子から構成される。行列部の大きさは２０ｍｍ角の正方形である。
【００８３】
以下図２の層構造に対応させて説明する。基板１００は厚み２００μｍのポリエーテルスルフォン（ＰＥＳ）とした。信号増幅素子Ｔ１と行選択素子Ｔ２、及び列選択素子Ｔ２はＮ型薄膜半導体装置にて作られている。薄膜半導体装置は図２に示すトップゲート型で工程最高温度４２５℃の低温工程にて作成される。信号増幅用薄膜半導体装置と列選択用薄膜半導体装置及び行選択用薄膜半導体装置のゲート電極長Ｌは３ｕｍとし、ゲート電極幅Ｗは５ｕｍとした。半導体膜１１０はレーザー結晶化にて得られた多結晶硅素薄膜でその厚みは５０ｎｍである。また、ゲート絶縁膜１２０は化学気相堆積法（ＣＶＤ法）にて形成されなされた４５ｎｍ厚の酸化硅素膜で、ゲート電極１７０は厚み４００ｎｍのタンタル薄膜からなる。ゲート絶縁膜１２０を成す酸化硅素膜の比誘電率はＣＶ測定により略３．９と求められた。基準コンデンサ第一電極５１は信号増幅用薄膜半導体装置のドレイン領域と同じＮ型半導体膜にて形成され、基準コンデンサ誘電体膜５２は信号増幅用薄膜半導体装置のゲート絶縁膜と同じ酸化珪素膜で作られ、基準コンデンサ第二電極５３は信号増幅用薄膜半導体装置のゲート電極と同じタンタル薄膜からなる。基準コンデンサ第一電極５１はコンタクトホールを介して行線Ｒに接続され、基準コンデンサ第二電極５３は信号増幅用Ｎ型薄膜半導体装置のゲート電極と容量検出電極４１とに接続されている。
【００８４】
本実施例では、容量検出電極４１のピッチｘを６６μｍとし、容量検出電極４１の面積ＳDを１４８５μｍ2とした。従って、容量検出電極４１のサイズｙ（＝√ＳD）は３８．５μｍ（＝√１４８５μｍ2）であった。容量検出誘電体膜は、２３０ｎｍの窒化珪素膜とその上に積層された１００ｎｍのアモルファスシリコン膜とからなる。この場合、窒化珪素膜の要領ＣＤＩは、
【数２３】
となり、半導体膜の容量ＣＤＳは、
【数２４】
となる。従って、信号検出素子の素子容量ＣＤは、
【数２５】
と計算される。
【００８５】
指紋の谷の深さｔAを例えば５０μｍとした場合、これは対象物容量ＣAの空気層の厚みとなり、このときの対象物容量は、０．２６ｆＦ（フェムトファラッド）（＝２．６×１０-16Ｆ）となる。容量検出誘電体膜４２の電気抵抗ＲPPの条件は、測定時間Δτが最も長く一水平走査期間（約１ｍｓ）を想定すると数１２の条件式より、
【数２６】
と計算され４×１０13Ωよりも大きいことが求められた。またこのときの半導体膜１６２の比抵抗ρDの条件は、数１３の条件式より、
【数２７】
と計算された。
【００８６】
さらに、実際のキャリア電荷量ｑを
ｑ＝１．６×１０-19 [C]
とし、キャリア移動度μを
μ＝０．１ [cm・V-1・s-1]
とすると、半導体膜１６２の不純物濃度ｎは、数１６より、
【数２８】
というように計算され、この範囲に不純物濃度ｎがあることが必要であると計算された。このような関係を満たすアモルファスシリコンを用いれば、静電容量検出装置としての動作が確実になされ、かつ、対象物が接近した場合においても瞬時電流により周辺回路が破壊されることを防止できることが判った。
【００８７】
上述したように、容量検出誘電体膜４２のうち絶縁膜１６０を厚み２３０ｎｍの窒化硅素膜にて形成し、半導体膜１６２を厚み１００ｎｍのアモルファスシリコンにて形成した。ＣＶ測定からこの窒化硅素膜の比誘電率は略７．５であった。またアモルファスシリコンの比誘電率は略１１．９であった。このことから、上記計算により、素子容量ＣDは凡そ３３７ｆＦとなる。本実施例の静電容量検出装置を指紋センサと想定すると、指紋の凹凸は５０μｍ程度なので、静電容量検出装置表面に指紋の谷が来た時の対象物容量ＣAは０．２７ｆＦと計算される。一方、信号増幅用ＭＩＳ薄膜半導体装置のゲート電極長Ｌを２μｍとし、ゲート電極幅Ｗを２μｍとしたから、トランジスタ容量ＣTは凡そ３．０７ｆＦとなる。また、基準コンデンサ電極面積ＳRを４２μｍ2とした。この結果、基準コンデンサ容量ＣRは３２ｆＦとなった。こうして本実施例に示す静電容量検出素子は
【００８８】
ＣD＞１０×ＣR、
ＣR＞１０×ＣT、
ＣR＞１０×ＣA、
との関係を満たす。かくして電源電圧Ｖddを３．３Ｖとすると、指紋の山が静電容量検出装置表面に接した時に信号増幅用ＭＩＳ薄膜半導体装置のゲート電極に印加される電圧ＶGTは０．３０Ｖとなり、指紋の谷が来た時にこのゲート電極に印加される電圧ＶGVは３．１１Ｖとなる。本実施例にて用いた信号増幅用Ｎ型薄膜半導体装置の最小ゲート電圧Ｖminは０．３５Ｖで有り、指紋の山が接した時のゲート電圧ＶGTの０．３０Ｖよりも大きいために、信号増幅用Ｎ型薄膜半導体装置は完全にオフ状態となった。一方、閾値電圧Ｖthは１．４２Ｖであり、指紋の谷が来た時に得られるゲート電圧ＶGVの３．１１Ｖより小さいために、信号増幅用Ｎ型薄膜半導体装置は完全にオン状態となった。この結果、指紋の山が静電容量検出装置表面に接した時に信号増幅素子から出力される電流値は４．５×１０-13Ａと窮めて微弱となる。反対に指紋の谷が来た時には信号増幅素子から２．６×１０-5Ａと大きな電流が出力され、指紋等の凹凸情報を精度良く検出するに至った。
【００８９】
次に本発明の静電容量検出装置を備えた電子機器について説明する。
図８に、本発明の静電容量検出装置を備える電子機器の例として、携帯電話の概略図を示す。図８に示す携帯電話１０は、アンテナ１１，スピーカ１２，ディスプレイ１３，操作ボタン１４，マイク１５、及び本発明の静電容量検出装置１６を備えている。
【００９０】
当該携帯電話１０は、静電容量検出装置１６が利用者の指紋センサとして機能するように構成されている。携帯電話１０の初期状態において、携帯電話１０は、当該携帯電話１０の所有者の指紋を静電容量検出装置１６に検出させ、内部のメモリに画素のオンオフ情報としてユーザ登録する。その後の利用において、特定のセキュリティを要する操作がされた場合に、当該携帯電話１０は、まずディスプレイ１３に指紋照合が必要な旨を表示し、利用者に指紋照合を促す。静電容量検出装置１６が利用者の指紋を読み取ると、携帯電話１０は初期に登録された所有者の指紋と所定の照合方法によって指紋照合する。その結果、新たに検出された指紋が所有者の指紋と一致したと判断した場合には、指定された所定のセキュリティを要する操作を許可状態とする。このようなセキュリティを要する操作内容としては、例えば有料サイトにアクセスしたり、データを消去したり、プライバシーの高い情報を表示させたりするような場合である。本実施形態の静電容量検出装置は、薄膜半導体装置を用い、極めて薄く、かつ耐久性が高く、さらに検出精度も高いので、携帯電話のようなコンパクトな電子機器に適する。
【００９１】
さらに、本実施形態の静電容量検出装置は、個人認証機能を備えた電子機器、例えば、個人認証機能を備えたスマートカード等にも利用することが可能である。
【００９２】
以上、本実施形態によれば、高精度検出可能な静電容量検出装置を薄膜半導体装置にて作成することが可能になった。特に本実施形態では、容量検出誘電体膜４２に絶縁膜１６０と半導体膜１６２とを備えることにより、次の効果を有する。
【００９３】
１）本実施形態の静電容量検出装置によれば、半導体膜１６２が最上面に設けられているので、対象物が接触する直前に半導体膜表面に反転層が形成され、対象物の電荷は素早く表面に広がり、回路を静電破壊から防止することが可能である。
【００９４】
２）また本静電容量検出装置によれば、容量検出誘電体膜４２の下層側に絶縁膜１６０が設けられているので、対象物の電荷が直接容量検出電極を経由して流れることが無く、回路を静電破壊から防止することが可能である。
【００９５】
３）さらに、上記に示された、半導体膜の満たすべき電気抵抗、比抵抗、不純物密度の条件を定め、素子容量ＣD、基準コンデンサ容量ＣR、トランジスタ容量ＣTの大小関係を設定したので、信号増幅素子Ｔ１において、対象物の凸部と凹部とを識別できるようになった。このような構成を備えることにより、従来の単結晶硅素基板を用いた技術では数ｍｍ×数ｍｍ程度の小さな静電容量検出装置しかプラスティック基板上に形成出来なかったが、本実施形態の静電容量検出装置によれば、その百倍もの面積を有する静電容量検出装置をプラスティク基板上に作成することが実現し、しかも対象物の凹凸情報を窮めて高精度に検出できるようになった。
【００９６】
その結果、例えはスマートカード等の電子機器のセキュリティーレベルを著しく向上せしめるとの効果が認められる。また、単結晶硅素基板を用いた従来の静電容量検出装置は装置面積の極一部しか単結晶硅素半導体を利用していらず、莫大なエネルギーと労力とを無駄に費やしていた。これに対し本願発明ではそのような浪費を排除し、地球環境の保全に役立つとの効果を奏する。
【図面の簡単な説明】
【００９７】
【図１】本願発明の実施形態における静電容量検出素子の回路構成
【図２】本願発明の実施形態における静電容量検出装置の層構造の説明図
【図３】本願発明の実施形態における容量検出電極の拡大平面図
【図４】本発明の作用の説明図
【図５】本願発明の実施形態の原理説明図
【図６】対象物の凸部（指紋の山）が当接した場合の静電容量検出素子の等価回路図
【図７】対象物の凹部（指紋の谷）が当接した場合の静電容量検出素子の等価回路図
【図８】本発明の静電容量検出装置を利用した電子機器の実施例（携帯電話）
【符号の説明】
【００９８】
１…静電容量検出素子、２…正電源又は負電源、３…計測器（電流計又は電圧計）、４…容量検出素子、４１…容量検出電極、４２…容量検出誘電体膜、５…基準コンデンサ、１０…携帯電話、１１…アンテナ、１２…スピーカ、１３…ディスプレイ、１４…操作ボタン、１５…マイク、１６…静電容量検出装置、５１…基準コンデンサ第一電極、５２…基準コンデンサ誘電体膜、５３…基準コンデンサ第二電極、１００…プラスティック基板、１１０…半導体膜、１２０…ゲート絶縁膜、１７０…ゲート電極（ＧＩ）、Ｃ，Ｃ（ｊ）…列線、Ｏ…出力線、Ｐ…電源線、Ｒ，Ｒ（ｉ）…行線、Ｔ１…信号増幅素子、Ｔ２…列選択素子、Ｔ３…行選択素子、Ｖdd…電源電圧、ＶG…ゲート（ノード）電圧
【特許請求の範囲】
【請求項１】
対象物との距離に応じて変化する静電容量を検出することにより、当該対象物の表面形状を読み取る静電容量検出装置において、
Ｍ行Ｎ列に配置された静電容量検出素子と、当該静電容量検出素子の各々に電源を供給する電源線とを備え、
当該静電容量検出素子は、当該静電容量に応じた電荷を蓄積する信号検出素子と、当該信号検出素子が蓄積した電荷に対応した信号を増幅する信号増幅素子とを含み、
当該信号検出素子は、容量検出電極と、当該容量検出電極の当該対象物が接触する側に設けられる容量検出誘電体膜とを含み、
当該容量検出誘電体膜は、絶縁膜と、半導体膜と、を備えていることを特徴とする静電容量検出装置。
【請求項２】
前記半導体膜は前記静電容量検出素子の最表面に位置する、請求項１に記載の静電容量検出装置。
【請求項３】
前記半導体膜は、前記静電容量検出素子毎の測定時間をΔτ、前記対象物の静電容量をＣAと定義した場合に、前記半導体膜の電気抵抗ＲPPが下式で表される、請求項１に記載の静電容量検出装置。
【数１】
【請求項４】
前記半導体膜は、前記静電容量検出素子毎の測定時間をΔτ、前記対象物の静電容量をＣA、前記半導体膜の膜厚をｔD、前記容量検出電極のピッチをｘ、前記容量検出電極の幅をｙとし、α＝ｙ／ｘと定義した場合に、前記半導体膜の比抵抗ρDが下式を満たす、請求項１に記載の静電容量検出装置。
【数２】
【請求項５】
前記半導体膜は、前記静電容量検出素子毎の測定時間をΔτ、前記対象物の静電容量をＣA、前記半導体膜の膜厚をｔD、当該半導体膜のキャリア電荷量をｑ、当該半導体膜のキャリア移動度をμ、前記容量検出電極のピッチをｘ、前記容量検出電極の幅をｙとし、α＝ｙ／ｘと定義した場合に、前記半導体膜の不純物濃度ｎが下式を満たす、請求項１に記載の静電容量検出装置。
【数３】
【請求項６】
前記半導体膜は、非晶質シリコンである、請求項１乃至５に記載の静電容量検出装置。
【請求項７】
前記非晶質シリコンは、実質的に真性である、請求項６に記載の静電容量検出装置。
【請求項８】
前記非晶質シリコンは、キャリア濃度が４×１０10ｃｍ-3以下である、請求項６に記載の静電容量検出装置。
【請求項９】
前記絶縁膜は、窒化シリコンである、請求項１乃至８のいずれかに記載の静電容量検出装置。
【請求項１０】
前記静電容量検出素子に接続された基準コンデンサをさらに備え、
当該基準コンデンサの電極面積をＳR、前記基準コンデンサ誘電体膜の厚みをｔR、前記基準コンデンサ誘電体膜の比誘電率をεR、前記信号増幅素子のゲート電極面積をＳT、前記信号増幅素子のゲート絶縁膜の厚みをｔox、前記信号増幅素子のゲート絶縁膜の比誘電率をεoxとして、前記基準コンデンサ容量ＣRと前記信号増幅素子の素子容量ＣTとを
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
にて定義し（ε0は真空の誘電率）、
前記容量検出電極の面積をＳD、前記容量検出誘電体膜の絶縁膜の厚みをｔDI、前記容量検出誘電体膜の絶縁膜の比誘電率をεDI，前記容量検出誘電体膜の半導体膜の厚みをｔDS、前記容量検出誘電体膜の半導体膜の比誘電率をεDSとして前記信号検出素子の素子容量ＣDを
ＣD-1＝（ε0・εDI・ＳD／ｔDI）-1＋（ε0・εDS・ＳD／ｔDS）-1
と定義した場合に（ε0は真空の誘電率）、
前記信号検出素子の素子容量ＣDは、前記基準コンデンサ容量ＣRと前記信号増幅素子の素子容量ＣTとの和であるＣR＋ＣTよりも十分に大きい、請求項１至乃９のいずれかに記載の静電容量検出装置。
【請求項１１】
前記対象物が前記半導体膜に接することのない対象物距離ｔAだけ離れており、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと前記容量検出電極の面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した場合に、
前記基準コンデンサ容量ＣRは該対象物容量ＣAよりも十分に大きい、請求項１０に記載の静電容量検出装置。
【請求項１２】
前記対象物が前記容量検出誘電体膜に接することなく対象物距離ｔAだけ離れており、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと前記容量検出電極の面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した場合に、
前記基準コンデンサ容量ＣRは前記対象物容量ＣAよりも十分に大きい、請求項１０または１１に記載の静電容量検出装置。
【請求項１３】
請求項１乃至１２に記載の静電容量検出装置を備えたことを特徴とする電子機器。
【請求項１】
対象物との距離に応じて変化する静電容量を検出することにより、当該対象物の表面形状を読み取る静電容量検出装置において、
Ｍ行Ｎ列に配置された静電容量検出素子と、当該静電容量検出素子の各々に電源を供給する電源線とを備え、
当該静電容量検出素子は、当該静電容量に応じた電荷を蓄積する信号検出素子と、当該信号検出素子が蓄積した電荷に対応した信号を増幅する信号増幅素子とを含み、
当該信号検出素子は、容量検出電極と、当該容量検出電極の当該対象物が接触する側に設けられる容量検出誘電体膜とを含み、
当該容量検出誘電体膜は、絶縁膜と、半導体膜と、を備えていることを特徴とする静電容量検出装置。
【請求項２】
前記半導体膜は前記静電容量検出素子の最表面に位置する、請求項１に記載の静電容量検出装置。
【請求項３】
前記半導体膜は、前記静電容量検出素子毎の測定時間をΔτ、前記対象物の静電容量をＣAと定義した場合に、前記半導体膜の電気抵抗ＲPPが下式で表される、請求項１に記載の静電容量検出装置。
【数１】
【請求項４】
前記半導体膜は、前記静電容量検出素子毎の測定時間をΔτ、前記対象物の静電容量をＣA、前記半導体膜の膜厚をｔD、前記容量検出電極のピッチをｘ、前記容量検出電極の幅をｙとし、α＝ｙ／ｘと定義した場合に、前記半導体膜の比抵抗ρDが下式を満たす、請求項１に記載の静電容量検出装置。
【数２】
【請求項５】
前記半導体膜は、前記静電容量検出素子毎の測定時間をΔτ、前記対象物の静電容量をＣA、前記半導体膜の膜厚をｔD、当該半導体膜のキャリア電荷量をｑ、当該半導体膜のキャリア移動度をμ、前記容量検出電極のピッチをｘ、前記容量検出電極の幅をｙとし、α＝ｙ／ｘと定義した場合に、前記半導体膜の不純物濃度ｎが下式を満たす、請求項１に記載の静電容量検出装置。
【数３】
【請求項６】
前記半導体膜は、非晶質シリコンである、請求項１乃至５に記載の静電容量検出装置。
【請求項７】
前記非晶質シリコンは、実質的に真性である、請求項６に記載の静電容量検出装置。
【請求項８】
前記非晶質シリコンは、キャリア濃度が４×１０10ｃｍ-3以下である、請求項６に記載の静電容量検出装置。
【請求項９】
前記絶縁膜は、窒化シリコンである、請求項１乃至８のいずれかに記載の静電容量検出装置。
【請求項１０】
前記静電容量検出素子に接続された基準コンデンサをさらに備え、
当該基準コンデンサの電極面積をＳR、前記基準コンデンサ誘電体膜の厚みをｔR、前記基準コンデンサ誘電体膜の比誘電率をεR、前記信号増幅素子のゲート電極面積をＳT、前記信号増幅素子のゲート絶縁膜の厚みをｔox、前記信号増幅素子のゲート絶縁膜の比誘電率をεoxとして、前記基準コンデンサ容量ＣRと前記信号増幅素子の素子容量ＣTとを
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
にて定義し（ε0は真空の誘電率）、
前記容量検出電極の面積をＳD、前記容量検出誘電体膜の絶縁膜の厚みをｔDI、前記容量検出誘電体膜の絶縁膜の比誘電率をεDI，前記容量検出誘電体膜の半導体膜の厚みをｔDS、前記容量検出誘電体膜の半導体膜の比誘電率をεDSとして前記信号検出素子の素子容量ＣDを
ＣD-1＝（ε0・εDI・ＳD／ｔDI）-1＋（ε0・εDS・ＳD／ｔDS）-1
と定義した場合に（ε0は真空の誘電率）、
前記信号検出素子の素子容量ＣDは、前記基準コンデンサ容量ＣRと前記信号増幅素子の素子容量ＣTとの和であるＣR＋ＣTよりも十分に大きい、請求項１至乃９のいずれかに記載の静電容量検出装置。
【請求項１１】
前記対象物が前記半導体膜に接することのない対象物距離ｔAだけ離れており、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと前記容量検出電極の面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した場合に、
前記基準コンデンサ容量ＣRは該対象物容量ＣAよりも十分に大きい、請求項１０に記載の静電容量検出装置。
【請求項１２】
前記対象物が前記容量検出誘電体膜に接することなく対象物距離ｔAだけ離れており、対象物容量ＣAを真空の誘電率ε0と空気の比誘電率εAと前記容量検出電極の面積ＳDとを用いて、
ＣA＝ε0・εA・ＳD／ｔA
と定義した場合に、
前記基準コンデンサ容量ＣRは前記対象物容量ＣAよりも十分に大きい、請求項１０または１１に記載の静電容量検出装置。
【請求項１３】
請求項１乃至１２に記載の静電容量検出装置を備えたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００６−１１２８３０（Ｐ２００６−１１２８３０Ａ）
【公開日】平成１８年４月２７日（２００６．４．２７）
【国際特許分類】
【出願番号】特願２００４−２９８０１９（Ｐ２００４−２９８０１９）
【出願日】平成１６年１０月１２日（２００４．１０．１２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年４月２７日（２００６．４．２７）
【国際特許分類】
【出願日】平成１６年１０月１２日（２００４．１０．１２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]