高電圧電源装置
【課題】巻き線トランスを低周波で駆動するとき、出力電圧パルスの立ち上がりまたは立下りの波形を急峻にする。
【解決手段】クロック信号が供給され、該クロック信号により高速かつ低消費電力で動作し、第１の矩形パルスを発生するドライブ回路と、上記ドライブ回路から出力された前記第１の矩形パルスが供給され、第２の矩形パルスを発生する電界効果トランジスタを有する出力回路と、１次と２次の巻き線の結合度を向上し、該結合度に適合した動作速度を有する上記電界効果トランジスタの出力から上記第２の矩形パルスが供給され、上記１次と２次の巻き線比に応じた電圧パルスを発生する巻き線トランスとを有し、巻き線トランスの出力から導出される電圧パルスの立ち上がりまたは立下り波形を急峻にする。
【解決手段】クロック信号が供給され、該クロック信号により高速かつ低消費電力で動作し、第１の矩形パルスを発生するドライブ回路と、上記ドライブ回路から出力された前記第１の矩形パルスが供給され、第２の矩形パルスを発生する電界効果トランジスタを有する出力回路と、１次と２次の巻き線の結合度を向上し、該結合度に適合した動作速度を有する上記電界効果トランジスタの出力から上記第２の矩形パルスが供給され、上記１次と２次の巻き線比に応じた電圧パルスを発生する巻き線トランスとを有し、巻き線トランスの出力から導出される電圧パルスの立ち上がりまたは立下り波形を急峻にする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧電源装置に関し、特に電子写真法を用いた複写機、あるいはプリンタ装置等の複写機に用いる巻き線トランスを用いた高電圧電源装置に関する。
【背景技術】
【０００２】
従来、電子写真方式の複写機、レーザービームプリンター等の画像形成装置では帯電工程、現像工程などに高圧交流が必要とされる。最近では１周期の間に大きな電流を流せる矩形波を用いる方が過渡的なピーク電圧、電流による感光ドラムの劣化、損傷を防止する上で好ましいことがわかってきた。交流高圧電源の周波数は種々のプロセス条件に合わせて数１００Ｈｚ〜数ＫＨｚの範囲で使用され、高周波トランスに比べて低周波用の大型の巻き線トランスが使用されている。
【０００３】
また、最近では低電圧の直流からスイッチングレギュレータを介して高（電）圧交流を得る方式が広く用いられる用になってきた。しかしながら、この方式で用いられるトランスの昇圧比が大きいために、２次巻き線の分布容量の影響が大きくなり、希望する電気的特性が得られない。
【０００４】
【特許文献１】特開２００３−２３５２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図７に、従来の巻き線トランスＴＲ３を用いた高電圧電源装置３００の例を示す。
まず、高電圧電源装置３００の回路構成について説明する。電源電圧を供給する端子Ｔ１ｃとグランド（ＧＮＤ）間にコンデンサＣ３０１が接続され、また端子Ｔ１ｃに抵抗Ｒ３０１の一方の端子が接続され、抵抗Ｒ３０１の他方の端子がクロック（ＭＶＣＬＫ）の入力端子ＴＣＬＫｃと、コンデンサＣ３０２の一方の端子と、ツェナダイオードＤ３０１のカソードに接続される。このツェナダイオードＤ３０１のアノードはグランド（ＧＮＤ）に接続される。また、コンデンサＣ３０２の他方の端子は抵抗Ｒ３０３の一方の端子に接続される。
【０００６】
抵抗Ｒ３０２の一方の端子は電源電圧を供給する端子Ｔ１ｃに接続され、他方の端子は抵抗Ｒ３０３の他方の端子と、抵抗Ｒ３０４の一方の端子とコンデンサＣ３０４の一方の端子に接続される。抵抗Ｒ３０４とコンデンサＣ３０４のそれぞれの他方の端子はグランドに接続される。
さらに、抵抗Ｒ３０２の他方の端子と抵抗Ｒ３０３の他方の端子と抵抗Ｒ３０４の一方の端子の共通接続点は抵抗Ｒ３０５、Ｒ３０６の一方の端子とコンデンサＣ３０３の一方の端子に接続される。
抵抗Ｒ３０５の他方の端子は演算増幅器ＯＰ１ｃの反転入力端子とコンデンサＣ３０５の一方の端子に接続される。コンデンサＣ３０３の他方の端子は演算増幅器ＯＰ１ｃの非反転入力端子と抵抗Ｒ３０９の一方の端子に接続される。
演算増幅器ＯＰ１ｃの出力端子はコンデンサＣ３０５の他方の端子と、抵抗Ｒ３０６の他方の端子に接続される。さらに、演算増幅器ＯＰ１ｃの出力端子は、抵抗Ｒ３０７の一方の端子に接続される。
【０００７】
抵抗Ｒ３０７の他方の端子は抵抗Ｒ３０８の一方の端子とコンデンサＣ３０６の一方の端子に接続される。抵抗Ｒ３０８の他方の端子は演算増幅器ＯＰ２ｃの反転入力端子と抵抗Ｒ３１３の一方の端子に接続され、コンデンサＣ３０６の他方の端子はグランドに接続される。
演算増幅器ＯＰ２ｃの電源端子とグランド間にコンデンサＣ３０７が接続される。
【０００８】
さらに演算増幅器ＯＰ２ｃの出力端子は、抵抗Ｒ３１０と抵抗Ｒ３１１の一方の端子に接続される。
抵抗Ｒ３１０の他方の端子はＮＰＮ（バイポーラ）トランジスタＱ３０１のベースに接続され、このＮＰＮトランジスタＱ３０１のコレクタは電源電圧が供給される端子Ｔ１ｃに接続され、エミッタはＰＮＰ（バイポーラ）トランジスタＱ３０２のエミッタに接続される。
抵抗Ｒ３１１の他方の端子はＰＮＰトランジスタＱ３０２のベースに接続され、このＰＮＰトランジスタＱ３０２のコレクタはグランドに接続される。
ＮＰＮトランジスタＱ３０１とＰＮＰトランジスタＱ３０２のエミッタ共通接続点は、可変抵抗Ｒ３１２の一方の端子と抵抗Ｒ３１４とＲ３１５の一方の端子に接続される。
可変抵抗Ｒ３１２の他方の端子は抵抗Ｒ３１３の他方の端子に接続され、抵抗Ｒ３１３の一方の端子は演算増幅器ＯＰ２ｃの反転入力端子に接続される。
【０００９】
抵抗Ｒ３１４と抵抗Ｒ３１５の他方の端子は共通接続され、コンデンサＣ３０８の一方の端子に接続される。コンデンサＣ３０８の他方の端子はトランスＴＲ３の１次側の端子Ｎ１に接続される。このトランスＴＲ３の１次側の端子Ｎ２はグランドに接続され、２次側の端子Ｎ３は抵抗Ｒ３１６とＲ３２１の一方の端子と、コンデンサＣ３０９の一方の端子に接続される。トランスＴＲ３の２次側の端子Ｎ４はコンデンサＣ３０９の他方の端子とコンデンサＣ３１０の一方の端子に接続される。このコンデンサＣ３１０の他方の端子はグランドに接続される。
【００１０】
抵抗Ｒ３１６の他方の端子は抵抗Ｒ３１７の一方の端子に接続され、この抵抗Ｒ３１７の他方の端子はコンデンサＣ３１１の一方の端子に接続される。
コンデンサＣ３１１の他方の端子はダイオードＤ３０２のアノードとダイオードＤ３０３のカソードに接続される。ダイオードＤ３０２のカソードはコンデンサＣ３１２の一方の端子と抵抗Ｒ３１８の一方の端子に接続され、ダイオードＤ３０３のアノードはグランドに接続される。
抵抗Ｒ３１８の他方の端子は可変抵抗Ｒ３１９の一方の端子に接続され、この可変抵抗Ｒ３１９の他方の端子は抵抗Ｒ３２０の一方の端子に接続される。抵抗Ｒ３２０の他方の端子はグランドに接続され、上述した可変抵抗Ｒ３１９の出力端子はトランスＴＲ３の２次側の端子Ｎ４に接続される。
トランスＴＲ３の２次側の端子Ｎ３は抵抗Ｒ３２１の一方の端子に接続され、他方の端子から制御電圧が導出される。
【００１１】
次に、図７に示した高電圧電源装置３００の動作について説明する。
入力端子ＴＣＬＫｃにクロック信号（ＭＶＣＬＫ）が入力すると、コンデンサＣ３０２と抵抗Ｒ３０３を介して演算増幅器ＯＰ１ｃで構成されるL．P．F（ローパスフィルタ）の入力端子に供給される。
このＬ．Ｐ．Ｆは２次のバターワース型のＬ．Ｐ．Ｆであり、具体的には抵抗Ｒ３０３、Ｒ３０５、Ｒ３０６、コンデンサＣ３０３、Ｃ３０５と演算増幅器ＯＰ１ｃで構成される。
このＬ．Ｐ．Ｆのカットオフ周波数ｆｃは、
［数１］
ｆｃ＝１／２π＊（Ｃ３０３＊Ｒ３０５＊Ｃ３０５＊Ｒ３０６）１／２・・・・（１）
で与えられる。
すなわち、Ｌ．Ｐ．Ｆの出力端子から、カットオフ周波数ｆｃより高い周波数の信号やノイズ等は減衰され、これより低い周波数成分のクロック信号が導出される。
【００１２】
演算増幅器ＯＰ１ｃの出力端子から出力されたクロック信号は、抵抗Ｒ３０７、Ｒ３０８とコンデンサＣ３０６で構成されるフィルタに供給され、クロック信号の立ち上がりまたは立ち下がり直後に発生するリンギングを除去または減衰する。
リンギング等が除去されたクロック信号が演算増幅器ＯＰ２ｃの反転入力端子に供給され、一方コンデンサＣ３０３の他方の端子から供給された交流成分のクロック信号が抵抗Ｒ３０９を介して演算増幅器ＯＰ２ｃの非反転入力端子に供給され、非反転入力端子と反転入力端子に入力された両信号が比較され、この比較結果に応じて出力端子からクロック信号（矩形パルス）が出力される。
【００１３】
演算増幅器ＯＰ２ｃの出力端子から出力される矩形パルスが、“Ｈ”レベルになると、ＮＰＮトランジスタＱ３０１が導通（ＯＮ）し、一方ＰＮＰトランジスタＱ３０２は非導通状態（ＯＦＦ）となる。ＮＰＮトランジスタＱ３０１のエミッタから出力された矩形パルスは、抵抗Ｒ３１４、Ｒ３１５とコンデンサＣ３０８を介してトランスＴＲ３に入力され、トランスＴＲ３の１次側の端子Ｎ１からＮ２を介してグランドに電流が流れる。なお、抵抗Ｒ３１４とＲ３１５の並列抵抗がＮＰＮトランジスタＱ３０１とＰＮＰトランジスタＱ３０２のエミッタ共通接続点とトランスＴＲ３の１次側の端子Ｎ１間に接続されているが、これはトランスＴＲ３に入力される矩形パルスのリンギングの発生を防止するために設けられている。
一方、演算増幅器ＯＰ２ｃの出力端子から出力される矩形パルスが“Ｌ”レベルになると、今度はＰＮＰトランジスタＱ３０２が導通し、ＮＰＮトランジスタＱ３０１は非導通状態となり、トランスＴＲ３の１次側の端子Ｎ２からＮ１、コンデンサＣ３０８、抵抗Ｒ３１４、Ｒ３１５とＰＮＰトランジスタＱ３０２を介してグランドに電流が流れる。
【００１４】
トランスＴＲ３の２次側の端子Ｎ３，Ｎ４間に発生したパルス電圧は、整流回路（Ｄ３０２，Ｄ３０３，コンデンサＣ３１２）で整流されてＤＣ電圧を発生し、この発生したＤＣ電圧を可変抵抗Ｒ３１９で調整し、導出されたＤＣ電圧をトランスＴＲ３の２次側の端子Ｎ４に帰還し、動作点を制御している。
また、ＮＰＮトランジスタＱ３０１とＰＮＰトランジスタＱ３０２の共通エミッタ接続点で発生する電圧を可変抵抗Ｒ３１２と抵抗Ｒ３１３を介して演算増幅器ＯＰ２ｃの反転入力端子に帰還し、動作点を安定化している。
【００１５】
しかしながら、高電圧電源装置３００において、従来の巻き線トランスＴＲ３の昇圧比が例えば１：１００〜４００と大きいために、２次巻き線の分布容量の影響が大きくなり、トランスＴＲ３の１次側を矩形波で駆動しても出力波形のエッジが鈍ったり、波形が崩れたり、矩形波の立上り、立下りが遅くなり、期待する電流を確保できない等の問題があった。
また、２次側の巻数を減らして波形を良くしようとするとトランスの励磁電流が増え効率が悪くなる問題があった。
【００１６】
本発明は、上記問題を解決するために、分布容量の少ないトランスと１次側の入力高速で駆動できるスイッチング素子を組み合わせ、１次側と２次側の巻き線比を減らすことなく、矩形波の立上り、立下りを速くすることで大きな電流をドラムに供給でき、また結合を良くすることで効率を向上することが出来る。
【課題を解決するための手段】
【００１７】
本発明の高電圧電源装置は、クロック信号が供給され、該クロック信号により高速かつ低消費電力で動作し、第１の矩形パルスを発生するドライブ回路と、上記ドライブ回路から出力された前記第１の矩形パルスが供給され、第２の矩形パルスを発生する電界効果トランジスタを有する出力回路と、１次と２次の巻き線の結合度を向上し、該結合度に適合した動作速度を有する上記電界効果トランジスタの出力から上記第２の矩形パルスが供給され、上記１次と２次の巻き線比に応じた電圧パルスを発生する巻き線トランスとを有する。
【００１８】
本発明の高電圧電源装置は、制御信号が供給され安定化された直流電圧を発生する電源回路と、クロック信号が入力に供給され、第１の矩形パルスを発生するドライブ回路と、上記ドライブ回路の出力端子から上記第１の矩形パルスが供給され、該第１の矩形パルスを反転して第２の矩形パルスを出力するハイインピーダンス出力の電界効果トランジスタを有し、後段の電気的特性に適合した動作速度を有する出力回路と、１次巻き線と２次巻き線の結合度を所定値以上にし、上記出力回路から供給された上記第２の矩形パルスから上記１次巻き線と２次巻き線比に比例した電圧を発生する巻き線トランスとを有する。
【発明の効果】
【００１９】
本発明の高電圧電源装置は、巻き線トランスの１次と２次の結合度を良くし、このトランスを駆動するＦＥＴで構成された出力回路の動作速度をトランスの結合度に対して適合することによりスイッチングスピードを速くすることが出来る。
【発明を実施するための最良の形態】
【００２０】
次に、図１に本発明の実施形態である高電圧電源装置１０のブロック構成を示す。
高電圧電源装置１０は、ＤＣ（直流）変換回路１１、ＤＣ安定化回路１２、ドライブ回路１３、出力回路１４、電圧変換回路（巻き線トランス）１５等で構成される。
【００２１】
ＤＣ変換回路１１は、ＰＷＭ信号が入力されると、このＰＷＭ信号のパルス幅に応じてＤＣ電圧を発生する。従って、このパルス幅を制御することにより異なるＤＣ電圧の制御信号を発生する。
【００２２】
ＤＣ安定化回路１２は、ＤＣ変換回路１１から供給されたＤＣ電圧と、基準電圧（Ｖｒｅｆ）が供給され、比較器でこの両信号を比較し、ＤＣ電圧出力用のトランジスタの入力を制御し、安定化したＤＣ電圧を発生する。また、このＤＣ安定化回路１２には、出力回路１４の出力信号の一部が帰還され、ドライブ回路１３と出力回路１４に供給されるＤＣ電圧を制御し、ＤＣ電圧の安定化を行う。
【００２３】
ドライブ回路１３は、低消費電力でかつ高速動作のトランジスタで構成され、例えばバイポーラ・コンプリメンタリ・プッシュプル回路で構成される。このコンプリメンタリ・プッシュプル回路を構成するバイポーラ・トランジスタのベースに例えば２．０ＫＨｚのクロック（ＣＬＫ）信号が供給され、エミッタから矩形パルスが出力される。
【００２４】
出力回路１４は、高速で駆動能力の大きいトランジスタを用いて、ドライブ回路１３から供給された矩形パルスを大電力の矩形パルスに変換して、電圧変換回路１５の巻き線トランスを最適な状態で駆動できるようにする。
【００２５】
電圧変換回路１５は、本発明の実施形態例においては、巻き線トランスを駆動する周波数が２．０ＫＨｚの低周波数であるために、セラミック圧電高圧トランスを用いないで、コイルによる巻き線トランスを使用する。また、巻き線トランスを駆動する周波数は、２．０ＫＨｚに限定されず、例えば８００Ｈｚから１０．０ＫＨｚ等の範囲としても良い。そのために、巻き線トランスのストレイ容量、漏れインダクタンスなどの特性が動作速度に大きく影響を及ぼす。
【００２６】
図２に本発明の実施形態である高電圧電源装置１００の具体回路構成を示す。この高電圧電源装置１００は、図１に示した高電圧電源装置１０の１つの具体構成例である。
高電圧電源装置１００は、シリーズレギュレータ回路１１０、ドライブ回路１２０、出力回路１３０、電圧変換回路１４０などで構成される。
【００２７】
シリーズレギュレータ回路１１０は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ；パルス幅変調）信号を直流電圧に変換し、この直流電圧をフィルタを介して定電圧出力用のトランジスタに供給し、このトランジスタから安定化した直流電圧を出力する。
【００２８】
ドライブ回路１２０は、小信号で高速、低消費電力の駆動用バイポーラ・トランジスタで構成される。外部からクロック（ＣＬＫ）信号が駆動用トランジスタに供給され、増幅された矩形パルスで後段の出力回路１３０を高速に駆動する。この矩形パルスの周波数は２．０ＫＨｚの固定周波数として説明するが、この他、例えば１００Ｈｚから１０．０ＫＨｚまで可変してもよく、この周波数に限定されるものではない。
【００２９】
出力回路１３０は、ＰチャネルＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；電界効果トランジスタ）とＮチャネルＦＥＴで構成され、後述の巻き線トランスＴＲ１の１次と２次の結合度に適合した動作速度の特性を有する。前段のドライブ回路１２０から供給された矩形パルスにより駆動され、出力回路１３０で駆動力を高めたパルスにより巻き線トランスＴＲ１を駆動する。
【００３０】
電圧変換回路１４０は、上述したように、主に巻き線トランスＴＲ１で構成され、出力端子（Ｎ３）から例えば１，７００〜２，１００［Ｖ］の高電圧を発生する。高速の矩形パルスを得るために、巻き線トランスＴＲ１の特性を向上する必要があり、例えば従来の巻き線トランスＴＲ３に対して結合度を増やす方法がある。巻き線トランスＴＲ１の結合度を向上させるためには構造上の工夫が必要であり、これと同時に背高寸法（巻き線コイルの基板装着時の高さに対応する）が高くならないようにする必要がある。巻き線トランスＴＲ１の詳細については後述する。
【００３１】
次に各回路ブロックについて詳細に説明する。まずシリーズレギュレータ回路１１０について説明する。
ＤＣ電圧供給の電源端子Ｔ１ａとグランド（ＧＮＤ）間にコンデンサＣ１０１が接続される。基準電圧Ｖｒｅｆが供給される端子Ｔｖｒｅｆａに抵抗Ｒ１０１、Ｒ１０３、Ｒ１０６の一方の端子が接続され、抵抗Ｒ１０１の他方の端子はＰＷＭ信号が供給される端子ＴＰＷＭａと抵抗Ｒ１０２の一方の端子に接続される。
抵抗Ｒ１０２の他方の端子はＮＰＮ（バイポーラ）トランジスタＱ１０１のベースに接続され、このＮＰＮトランジスタのコレクタは抵抗Ｒ１０４の一方の端子に接続され、エミッタはグランドに接続される。
抵抗Ｒ１０４の他方の端子は抵抗Ｒ１０５の一方の端子と抵抗Ｒ１０３の他方の端子に接続される。抵抗Ｒ１０６の他方の端子は演算増幅器ＯＰ１ａの反転入力端子と抵抗Ｒ１０７の一方の端子に接続され、抵抗Ｒ１０７の他方の端子はグランドに接続される。
抵抗Ｒ１０５の他方の端子は抵抗Ｒ１０５ａの一方の端子とコンデンサＣ１０２の一方の端子に接続される。コンデンサＣ１０２の他方の端子はグランドに接続される。
抵抗Ｒ１０５ａの他方の端子は演算増幅器ＯＰ１ａの非反転入力端子とコンデンサＣ１０３の一方の端子と演算増幅器ＯＰ２ａの非反転入力端子に接続される。また、コンデンサＣ１０３の他方の端子はグランドに接続される。
演算増幅器ＯＰ２ａの反転入力端子は抵抗Ｒ１０８、Ｒ１１０の一方の端子と、コンデンサＣ１０４の一方の端子に接続される。
抵抗Ｒ１０８の他方の端子は抵抗Ｒ１０９の一方の端子に接続され、この抵抗Ｒ１０９の他方の端子はグランドに接続される。
演算増幅器ＯＰ２ａの出力端子は、コンデンサＣ１０４の他方の端子と、抵抗Ｒ１１０の他方の端子と抵抗Ｒ１１１の一方の端子に接続される。
電源端子Ｔ１ａが抵抗Ｒ１１２の一方の端子に接続され、この抵抗Ｒ１１２の他方の端子はＮＰＮトランジスタＱ１０２のコレクタに接続される。
ＮＰＮトランジスタＱ１０２のベースは抵抗Ｒ１１１の他方の端子に接続される。そしてこのＮＰＮトランジスタＱ１０２のエミッタから安定化されたＤＣ電圧が後段のドライブ回路１２０と出力回路１３０に出力される。
【００３２】
次に、ドライブ回路１２０について説明する。
クロック（ＣＬＫ）信号が供給される端子ＴＣＬＫａは抵抗Ｒ１２２の一方の端子に接続され、抵抗Ｒ１２２の他方の端子は抵抗Ｒ１２１の一方の端子とツェナダイオードＤ１００のカソードに接続される。このツェナダイオードＤ１００のアノードはグランドに接続される。
抵抗Ｒ１２１の他方の端子は、ＮＰＮ（バイポーラ）トランジスタＱ１０２のエミッタに接続され、抵抗Ｒ１２１とＲ１２２の共通接続点は、ＮＰＮトランジスタＱ１０３のベースとＰＮＰ（バイポーラ）トランジスタＱ１０４のベースに接続される。また、ＮＰＮトランジスタＱ１０３のコレクタはＮＰＮトランジスタＱ１０２のエミッタに接続される。
ＮＰＮトランジスタＱ１０３のエミッタはＰＮＰトランジスタＱ１０４のエミッタと抵抗Ｒ１２３の一方の端子に接続される。ＰＮＰトランジスタＱ１０４のコレクタはグランドに接続される。
【００３３】
次に、出力回路１３０について説明する。
抵抗Ｒ１２３の他方の端子は、ＰチャネルＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；電界効果トランジスタ）Ｑ１０５のゲートとＮチャネルＦＥＴＱ１０６のゲートに接続される。
ＰチャネルＦＥＴＱ１０５のソースは抵抗Ｒ１２４の一方の端子に接続され、ドレインはＮチャネルＦＥＴＱ１０６のドレインと抵抗Ｒ１２６の一方の端子に接続される。抵抗Ｒ１２４の他方の端子は、シリーズレギュレータ回路１１０のＮＰＮトランジスタＱ１０２のエミッタに接続される。また、ＮチャネルＦＥＴＱ１０６のソースはグランドに接続される。
ＮＰＮトランジスタＱ１０２のエミッタとグランド間に並列に抵抗Ｒ１２５とコンデンサＣ１２１がそれぞれ接続される。
ここで使用するＰチャネルＦＥＴＱ１０５とＮチャネルＦＥＴＱ１０６のスイッチングスピードなどの電気的特性は、波形の急峻な立ち上がりまたは立ち下がり波形を得るために後述の巻き線トランスＴＲ１の結合度に適合させる。
【００３４】
次に、電圧変換回路１４０について説明する。
抵抗Ｒ１２６の他方の端子は、巻き線トランスＴＲ１の１次側の端子Ｎ１に接続され、この巻き線トランスＴＲ１の１次側の端子Ｎ２はグランドに接続される。
この巻き線トランスＴＲ１の２次側の端子Ｎ３は抵抗Ｒ１２７の一方の端子に接続され、抵抗Ｒ１２７の他方の端子は抵抗Ｒ１２８の一方の端子に接続され、抵抗Ｒ１２８の他方の端子は、抵抗Ｒ１２９の一方の端子に接続される。そして、この抵抗Ｒ１２９の他方の端子から出力電圧が導出される。また、巻き線トランスＴＲ１の２次側の端子Ｎ４はグランドに接続される。
なお、この巻き線トランスＴＲ１は、後述するように、巻き線トランスの構造を改良し、従来の巻き線トランスＴＲ３と比較して１次と２次の結合度を良くしている。
【００３５】
次に、高電圧電源装置１００の動作について説明する。
まずシリーズレギュレータ回路１１０の動作について説明する。ＰＷＭ信号が抵抗Ｒ１０２を介してＮＰＮトランジスタＱ１０１のベースに供給され、このＰＷＭ信号が“Ｈ”レベルになるとＯＮ（導通）する。その結果、ＮＰＮトランジスタＱ１０１のコレクタは“Ｌ”レベルとなる。一方、ＰＷＭ信号が“Ｌ”レベルとなると、ＮＰＮトランジスタＱ１０１はＯＦＦ（非導通）になるので、コレクタの電圧は基準電圧Ｖｒｅｆとなる。すなわち、ＮＰＮトランジスタＱ１０１のコレクタからはＰＷＭ信号の反転された信号が出力される。
この反転されたＰＷＭ信号は、抵抗Ｒ１０５とコンデンサＣ１０２、また抵抗Ｒ１０５ａとコンデンサＣ１０３によりデューティ比に応じた直流電圧に変換され、この変換された直流電圧が演算増幅器ＯＰ１ａの非反転入力端子と演算増幅器ＯＰ２ａの非反転入力端子にそれぞれ入力される。
演算増幅器ＯＰ２ａの反転入力端子には演算増幅器ＯＰ２ａの出力電圧を抵抗Ｒ１１０とＲ１０８，Ｒ１０９で分圧された電圧が供給され、非反転入力端子と反転入力端子の電圧を比較してその誤差分を増幅して出力端子から導出した制御電圧を抵抗Ｒ１１１を介してＮＰＮトランジスタＱ１０２のベースに供給し、ＮＰＮトランジスタＱ１０２のエミッタ電圧を安定化する。
また、演算増幅器ＯＰ２ａを構成する回路は、抵抗Ｒ１１０、コンデンサＣ１０４と抵抗Ｒ１０８、Ｒ１０９によりＬ．Ｐ．Ｆを構成するので、入力端子間の誤差電圧を増幅すると共に、カットオフ周波数以上の信号やノイズを減衰し、ＮＰＮトランジスタＱ１０２のベースに安定した制御電圧を出力する。
【００３６】
演算増幅器ＯＰ１ａの反転入力端子には、基準電圧Ｖｒｅｆが抵抗Ｒ１０６とＲ１０７で分圧された電圧が供給され、非反転入力端子には抵抗Ｒ１０５ａとコンデンサＣ１０３の共通接続点で発生するＤＣ電圧が供給される。演算増幅器ＯＰ１ａの入力端子間の差電圧が増幅され、非反転入力端子の電圧と比較して反転入力端子の電圧が高いと、出力端子から“Ｈ”レベルの電圧が出力され、比較結果が逆の場合、出力端子からは“Ｌ”レベルの電圧が出力される。この演算増幅器ＯＰ１ａの出力電圧により後段のドライブ回路１２０の動作を強制的に制御する。
【００３７】
端子ＴＣＬＫａから入力されるクロック（ＣＬＫ）信号が抵抗Ｒ１２２を介してコンプリメンタリ・プッシュプル回路（ＮＰＮトランジスタＱ１０３，ＰＮＰトランジスタＱ１０４）の入力に供給される。クロック（ＣＬＫ）信号が“Ｌ”レベルになると、“Ｌ”レベルの信号が入力され、ＰＮＰトランジスタＱ１０４はＯＮし、ＮＰＮトランジスタＱ１０３はＯＦＦする。その結果、ドライブ回路１２０（ＰＮＰトランジスタＱ１０４のエミッタ）の出力は“Ｌ”レベルとなる。
一方、クロック（ＣＬＫ）信号が“Ｈ”レベルになると、ＮＰＮトランジスタＱ１０３とＰＮＰトランジスタＱ１０４のベースは“Ｈ”レベルとなり、ＮＰＮトランジスタＱ１０３はＯＮし、ＰＮＰトランジスタＱ１０４はＯＦＦする。その結果、ドライブ回路１２０（ＮＰＮトランジスタＱ１０３のエミッタ）の出力は“Ｈ”レベルとなる。
なお、このクロック（ＣＬＫ）信号の周波数は２．０ＫＨｚだけでなく、１００Ｈｚ〜１０．０ＫＨｚの範囲と可変し、ドライブ回路１２０を駆動することもできる。
すなわち、ドライブ回路１２０は、入力されたクロック信号に応じて、“Ｈ”レベルをシリーズレギュレータ回路１１０の出力電圧のレベルとし、“Ｌ”レベルをグランドレベルとするクロック信号を発生する。
【００３８】
さらに、コンプリメンタリ・プッシュプル・トランジスタ（ＮＰＮトランジスタＱ１０３，ＰＮＰトランジスタＱ１０４）のベースに演算増幅器ＯＰ１ａの出力電圧が供給されているので、動作が制御される。例えば、ＰＷＭ信号のデューティ比が小さくなり、演算増幅器ＯＰ１ａの非反転入力端子の電圧が、基準電圧Ｖｒｅｆが分圧された所定電圧より低くなると、演算増幅器ＯＰ１ａの出力端子から“Ｌ”レベルの電圧が出力され、強制的にドライブ回路１２０の動作を停止する。
【００３９】
ドライブ回路１２０から出力された信号電圧が“Ｈ”レベルになると、ＮチャネルＦＥＴＱ１０６がＯＮし、ＰチャネルＦＥＴＱ１０５はＯＦＦする。その結果、巻き線トランスＴＲ１の１次側の端子Ｎ２からＮ１を介してＮチャネルＦＥＴＱ１０６のドレイン、ソース（グランド）に電流が流れる。
一方、ドライブ回路１２０から出力された信号電圧が“Ｌ”レベルになると、ＮチャネルＦＥＴＱ１０６はＯＦＦし、ＰチャネルＦＥＴＱ１０５はＯＮする。電源電圧が供給されるＮＰＮトランジスタＱ１０２のエミッタから、抵抗Ｒ１２４、ＰチャネルＦＥＴＱ１０５のソース、ドレイン、抵抗Ｒ１２６を介して、巻き線トランスＴＲ１の１次側の端子Ｎ１からＮ２（グランド）に電流が流れる。
その結果、巻き線トランスＴＲ１の１次と２次の巻き線比に比例した高圧パルスが出力側（２次側）の端子Ｎ３、Ｎ４間に発生する。
なお、出力回路１３０の抵抗Ｒ１２４は、ＰチャネルＦＥＴＱ１０５のソースにおいてパルスの立ち上がり、または立下がりの直後に発生する鋭いパルスを吸収する。この鋭いパルスは、特に、ドライブ回路１２０に入力されるクロック（ＣＬＫ）信号を可変し、クロックの周波数が高く成った時に発生しやすい。
また、巻き線トランスＴＲ１の２次側の端子Ｎ３と出力端子Ｔｏｕｔ間に直列に接続された抵抗Ｒ１２７、Ｒ１２８、Ｒ１２９も同様に、巻き線トランスＴＲ１から出力されたパルスの立ち上がりまたは立下りの直後に発生する鋭いパルスを吸収するために設けている。
【００４０】
このように、巻き線トランスＴＲ１を高速で駆動する場合、巻き線トランスＴＲ１の１次と２次の結合度を向上する必要があり、この結合度とＰチャネルＦＥＴＱ１０５とＮチャネルＦＥＴＱ１０６のスイッチングスピードを適合することにより、巻き線トランスＴＲ１から導出されるパルス電圧の立ち上がり波形を急峻にすることができる。もしこれらの特性を適合できないと、巻き線トランスＴＲ１の出力電圧波形の立ち上がりが緩慢（時定数が大きくなる）となる。
【００４１】
図３に本発明の他の実施形態である高電圧電源装置２００を示す。
高電圧電源装置２００は、ＤＣ変換回路２１０、ＤＣ安定化回路２２０、レギュレータ出力回路２３０、ドライブ回路２４０、出力回路２５０、電圧変換回路２６０で構成される。
ＤＣ変換回路２１０は、ＰＷＭ信号のデューティ比に応じたＤＣ電圧を発生し、ＤＣ安定化回路２２０に出力する。さらに、このＰＷＭ信号により発生したＤＣ電圧と基準電圧Ｖｒｅｆとを比較して、比較して得られた制御信号によりＤＣ安定化回路２２０またはレギュレータ出力回路２３０を制御する。
【００４２】
ＤＣ安定化回路２２０は、ＤＣ変換回路２１０から供給されたＤＣ電圧と出力回路２５０の出力端子から帰還された制御電圧により、レギュレータ出力回路２３０のＮＰＮトランジスタＱ２０１のベースを制御する。
【００４３】
レギュレータ出力回路２３０は、ＮＰＮトランジスタＱ２０１、抵抗Ｒ２０１、コンデンサＣ２０１、ツェナダイオードＤ２０１、ダイオードＤ２０２で構成される。
ＤＣ安定化回路２２０から供給された制御電圧により、ＮＰＮトランジスタＱ２０１のベース電位が制御され、ＮＰＮトランジスタＱ２０１のエミッタから出力回路２５０に安定化されたＤＣ電圧が出力される。またＤＣ安定化回路２２０から出力されるＤＣ電圧が、抵抗Ｒ２０２とダイオードＤ２０２を介して、小電力消費のドライブ回路２４０に供給される。
【００４４】
次にドライブ回路２４０の回路構成について説明する。
抵抗Ｒ２１０の一方の端子にクロック（ＣＬＫ）信号が供給され、他方の端子は抵抗Ｒ２０３の一方の端子とＮＡＮＤ回路２３１の第１の入力端子に接続される。抵抗Ｒ２０３の他方の端子はダイオードＤ２０２のカソードに接続される。ＮＡＮＤ回路２３１の第２の入力端子は抵抗Ｒ２０４の一方の端子とコンデンサＣ２０２の一方の端子に接続される。抵抗Ｒ２０４の他方の端子は、上述したダイオードＤ２０２のカソードに接続され、コンデンサＣ２０２の他方の端子はグランドに接続される。
ＮＡＮＤ回路２３１の出力端子は、ＮＡＮＤ回路２３２の第１と第２の入力端子に接続される。このＮＡＮＤ回路２３２の出力端子は、抵抗Ｒ２０５の一方の端子に接続され、抵抗Ｒ２０５の他方の端子は、ＮＰＮ（バイポーラ）トランジスタＱ２０２とＰＮＰ（バイポーラ）トランジスタＱ２０３のベースに接続される。ＮＰＮトランジスタＱ２０２のコレクタはダイオードＤ２０２のカソードに接続され、エミッタは抵抗Ｒ２０６の一方の端子とＰＮＰトランジスタＱ２０３のエミッタに接続される。ＰＮＰトランジスタＱ２０３のコレクタはグランドに接続される。
なお、クロック（ＣＬＫ）信号を論理演算してコンプリメンタリ・プッシュプル回路を構成するＮＰＮトランジスタＱ２０２とＰＮＰトランジスタＱ２０３のベースに供給する構成において、ＮＡＮＤ回路２３１とＮＡＮＤ回路２３２で構成される論理回路は、たとえばインバータ回路などの他の回路で構成しても良く、これらの回路に限定されるものではない。
【００４５】
次に、出力回路２５０の回路構成について説明する。
抵抗Ｒ２０６の他方の端子は、ＰチャネルＦＥＴＱ２０４のゲートとＮチャネルＦＥＴＱ２０５のゲートに接続される。ＰチャネルＦＥＴＱ２０４のソースはＮＰＮトランジスタＱ２０１のエミッタに接続され、ドレインはＮチャネルＦＥＴＱ２０５のドレインとコンデンサＣ２０４の一方の端子に接続される。ＮチャネルＦＥＴＱ２０５のソースはグランドに接続される。また、この出力回路２５０の出力は、ＤＣ安定化回路２２０に接続され、出力電圧が帰還され、電圧の安定化を行う。
【００４６】
次に、電圧変換回路２６０の回路構成について説明する。
コンデンサＣ２０４の他方の端子は、巻き線トランスＴＲ２の１次側の端子Ｎ１に接続され、この巻き線トランスＴＲ２の１次側の端子Ｎ２はグランドに接続される。巻き線トランスＴＲ２の２次側の端子Ｎ３は抵抗Ｒ２０８の一方の端子に接続され、端子Ｎ４はグランドに接続される。そして、抵抗Ｒ２０８の他方の端子は抵抗Ｒ２０９の一方の端子に接続され、またこの抵抗Ｒ２０９の両端に並列にコンデンサＣ２０５が接続される。そして、抵抗Ｒ２０９の他方の端子から出力電圧（Ｖｏ）が導出される。
【００４７】
次に、高電圧電源装置２００の動作について説明する。
ＤＣ変換回路２１０、ＤＣ安定化回路２２０、レギュレータ出力回路２３０までの動作は図２に示すシリーズレギュレータ回路１１０と同様であるので、ここではその詳細な説明は省略し、それ以後のパルス電圧を発生する回路について説明する。
【００４８】
端子ＴＣＬＫｂから入力されたクロック（ＣＬＫ）信号が“Ｈ”レベルになると、ＮＡＮＤ回路２３１の第１の入力端子は“Ｈ”レベルとなり、第２の入力端子も“Ｈ”レベルであるので、出力端子から“Ｌ”レベルの電圧が出力される。ＮＡＮＤ回路２３１の出力端子から出力された“Ｌ”レベルの電圧がＮＡＮＤ回路２３２の第１と第２の入力端子に入力され、出力端子から“Ｈ”レベルの電圧が出力される。
ＮＰＮトランジスタＱ２０２とＰＮＰトランジスタＱ２０３のベースが“Ｈ”レベルになると、ＮＰＮトランジスタＱ２０２がＯＮし、ＰＮＰトランジスタＱ２０３はＯＦＦする。その結果、ＮＰＮトランジスタＱ２０２のエミッタは“Ｈ”レベルとなり、この“Ｈ”レベルの電圧が抵抗Ｒ２０６を介して出力回路２５０を構成するＰチャネルＦＥＴＱ２０４とＮチャネルＦＥＴＱ２０５のゲートに供給される。
ＮチャネルＦＥＴＱ２０５のゲートに“Ｈ”レベルの電圧が供給されるのでＯＮし、一方、ＰチャネルＦＥＴＱ２０４はＯＦＦする。この状態において、巻き線トランスＴＲ２の１次側の端子Ｎ２、Ｎ１、コンデンサＣ２０４、ＮチャネルＦＥＴＱ２０５のドレイン、ソースを介して電流がグランドに流れる。
【００４９】
一方、クロック（ＣＬＫ）信号が“Ｌ”レベルになると、ＮＡＮＤ回路２３１の第１の入力端子は“Ｌ”レベルとなり、第２の入力端子は“Ｈ”レベルであるので、出力端子から“Ｈ”レベルの電圧が出力される。ＮＡＮＤ回路２３１の出力端子から出力された“Ｈ”レベルの電圧がＮＡＮＤ回路２３２の第１と第２の入力端子に入力され、出力端子から“Ｌ”レベルの電圧が出力される。
ＮＰＮトランジスタＱ２０２とＰＮＰトランジスタＱ２０３のベースが“Ｌ”レベルになると、ＮＰＮトランジスタＱ２０２がＯＦＦし、ＰＮＰトランジスタＱ２０３はＯＮする。その結果、ＰＮＰトランジスタＱ２０３のエミッタは“Ｌ”レベルとなり、この“Ｌ”レベルの電圧が抵抗Ｒ２０６を介して出力回路２５０を構成するＰチャネルＦＥＴＱ２０４とＮチャネルＦＥＴＱ２０５のゲートに供給される。
ＮチャネルＦＥＴＱ２０５のゲートに“Ｌ”レベルの電圧が供給されるのでＯＦＦし、一方、ＰチャネルＦＥＴＱ２０４はＯＮする。この状態において、レギュレータ出力回路２３０からＤＣ電圧を供給するＮＰＮトランジスタＱ２０１のエミッタから電流が、ＰチャネルＦＥＴＱ２０４のソース、ドレイン、コンデンサＣ２０４、巻き線トランスＴＲ２の１次側の端子Ｎ１，Ｎ２を介してグランドに流れる。
【００５０】
その結果、巻き線トランスＴＲ２の２次側の端子Ｎ３，Ｎ４に高電圧のパルス電圧が発生し、このパルス電圧が抵抗Ｒ２０８、コンデンサＣ２０５、抵抗Ｒ２０９を介して出力端子から導出される。
【００５１】
図４（Ａ）に図７に示す高電圧電源装置３００の出力電圧の波形を示し、図４（Ｂ）に、図２と図３に示した高電圧電源装置１００，２００の出力端子から導出された電圧波形を示す。図４において、クロック（ＣＬＫ）信号の周波数は２．５ＫＨｚとし、このとき巻き線トランスＴＲ１、ＴＲ２から出力されるパルス電圧は１，８００Ｖｐ−ｐである。
図４（Ａ）に示す従来の高電圧電源装置３００の出力波形は、出力パルスにＤＣが重畳された波形を示す。この出力パルスの波形の立ち上がり時間は約３４μｓ（マイクロ秒）、立下り時間は約３６μｓであり、動作速度が遅いことを示している。これに対して図４（Ｂ）に示す本発明の高電圧電源装置１００，２００の出力パルスの波形は、立ち上がり時間は約１３μｓ（マイクロ秒）、立ち上がり時間は約１３．６μｓであり、立ち上がりだけでなく、立ち下りも速くなっている。すなわち本発明の高電圧電源装置１００，２００の出力パルスの立ち上がり時間または立下り時間は従来例と比較して著しく短くなり、動作速度が向上されたことを示している。
【００５２】
図５（Ａ）〜（Ｃ）に図２または図３で示した高電圧電源装置１００、２００のクロック周波数を可変した時の、出力パルスの電圧波形を示す。ただし、クロック周波数を可変するに伴い、好適な出力パルスの電圧波形を得るために、図２または図３に示す高電圧電源装置１００、２００の回路構成の回路定数と巻き線トランスＴＲ１、ＴＲ２の仕様を調整した。
図５（Ａ）に、クロック周波数が８００Ｈｚの時に、巻き線トランスＴＲ１、ＴＲ２から出力される出力パルスの電圧波形を示す。電圧を縦軸に、時間を水平軸にそれぞれ示し、この水平軸の時間目盛を２００μｓとした。図５（Ａ）に示すように、出力パルスの電圧波形の立上り、立下がり時間は、いずれも約１５μｓである。
図５（Ｂ）に、クロック周波数を１．００ＫＨｚとした時に、巻き線トランスＴＲ１、ＴＲ２から出力される出力パルスの電圧波形を示す。図５（Ｂ）は、水平軸の時間目盛を２００μｓとしたときの電圧波形図を示し、この出力パルスの電圧波形の立上り、立下がり時間はいずれも約１３μｓである。
図５（Ｃ）は、クロック周波数をさらに増加して１０．０ＫＨｚとした時の、巻き線トランスＴＲ１、ＴＲ２から出力される出力パルスの電圧波形を示す。図５（Ｃ）は、水平軸の時間目盛を２０μｓとしたときの電圧波形図であり、出力パルスの電圧波形の立上り、立下がり時間は約９μｓである。
以上示したように、高電圧電源装置１００、２００に供給するクロック周波数を８００Ｈｚから１０．０ＫＨｚと可変しても、巻き線トランスＴＲ１、ＴＲ２から出力される出力パルスの電圧波形の劣化は少なく、実用レベルである。
【００５３】
次に、図６に本発明の高電圧電源装置１００，２００に用いた巻き線トランスＴＲ１、ＴＲ２を示す。
図６（Ａ）は巻き線トランスＴＲ１、ＴＲ２に使用した断面構造を示し、図６（Ｂ）は巻き線トランスの正面図を示す。
図６（Ａ）に示すように、巻き線トランスＴＲ１、ＴＲ２は、ボビンのセンター側に設けられた各セクションＳ１、Ｓ２、・・・、Ｓｎと、ボビンの端子側（外側）に１次巻き線ｃと２次巻き線ｅを分離絶縁する層間テープｄと、２次巻き線用領域とを設けた構造である。
図６（Ａ）に示すように、ボビンのセンター側（内側）に設けられた各セクションＳ１、Ｓ２、・・・、Ｓｎに２次巻き線ｅが所定回数（円筒状に）巻かれ、その外側に層間テープｄを巻いて２次巻き線ｅと１次巻き線ｃを分離する。さらに、このボビンの両サイドにバリアテープｂを設ける。その後、層間テープｄの外側に１次巻き線ｃを所定回数巻き、外装テープａを巻く。
このように、円筒状の単一ボビンに円筒状に１次コイルと２次コイルを層間テープを介して所定回数巻く構造にすることにより、１次巻き線と２次巻き線の結合度を向上させることができる。
また、図６の巻き線トランスＴＲ１、ＴＲ２以外に、不図示の２ボビントランスがある。この２ボビントランスは、円筒状の大小のボビンを２個用い、例えば小ボビンに１次コイルを巻き、大きいボビンに２次コイルを所定回数巻き、その後、小ボビンを大ボビンの円筒内部に挿入してトランスを形成する。すなわち、２ボビントランスは、小ボビンに円筒状に巻かれた１次コイルと大ボビンに円筒状に巻かれた２次コイルにより結合度が向上する。
したがって、これらの巻き線トランスは、従来の巻き線トランスである１次コイルを１領域にまとめて円筒状に巻き、この１次コイルと隣接した他の領域に２次コイルを横方向に円筒状にまとめて巻いた構造と比較して、結合度を高くすることができる。
低周波数で動作する巻き線トランスの結合度を向上し、これに応じてこの巻き線トランスを駆動する駆動素子の動作速度を適合して、効率よく高電圧パルスを発生することが出来る。
【００５４】
以上述べた様に、巻き線トランスの結合度を向上させるとともに、この結合度に適応したＦＥＴで構成される出力回路で巻き線トランスを駆動することにより、立ち上がりと立下りの時定数の小さい高電圧パルスを発生することができる。また、高速動作が効率よくできるため消費電力を削減でき、これに伴い発熱量を少なくでき放熱板などを削除することができる。さらに、結合度を良くした巻き線トランスの背高を低くすることができ、他の部品を同一基板に実装するとき容積を小さくすることができる。
【００５５】
本発明の高電圧電源装置において、クロック信号により高速かつ低消費電力で動作し、矩形パルスを発生するドライブ回路は、例えばＮＰＮ（バイポーラ）トランジスタＱ１０３（Ｑ２０２）とＰＮＰ（バイポーラ）トランジスタＱ１０４（Ｑ２０３）を用いたコンプリメンタリ・プッシュプル回路に対応し、上記ドライブ回路から出力された第１の矩形パルスが供給され、第２の矩形パルスを発生する電界効果トランジスタを有する出力回路は、例えばＰチャネルＦＥＴＱ１０５（Ｑ２０４）とＮチャネルＦＥＴＱ１０６（Ｑ２０５）で構成されるインバータ回路に対応し、１次と２次の巻き線の結合度を向上し、該結合度に適合した動作速度を有する上記電界効果トランジスタの出力から上記第２の矩形パルスが供給され、上記１次と２次の巻き線比に応じた電圧を発生する巻き線トランスは、例えば巻き線トランスＴＲ１、ＴＲ２に対応する。
【図面の簡単な説明】
【００５６】
【図１】図１は、高電圧電源装置のブロック構成を示す図であるある。
【図２】図２は、図１に示す高電圧電源装置の回路構成を示す図である。
【図３】図３は、図１に示す高電圧電源装置の他の回路構成を示す図である。
【図４】図４は、図２と図３に示した高電圧電源装置と従来例の高電圧電源装置の出力電圧の波形を示した図である。
【図５】図５は、クロック周波数を可変した時の高電圧装置の出力電圧の波形を示した図である。
【図６】図６は、巻き線トランスの構造を示した図である。
【図７】図７は、従来の高電圧電源装置の回路構成を示す図である。
【符号の説明】
【００５７】
１０，１００，２００，３００…高電圧電源装置、１１，２１０…ＤＣ変換回路、１２，２２０…ＤＣ安定化回路、１３，１２０，２４０…ドライブ回路、１４，１３０，２５０…出力回路、１５，１４０，２６０…電圧変換回路、１１０…シリーズレギュレータ回路、Ｑ１０１，Ｑ１０２，Ｑ１０３，Ｑ２０１，Ｑ２０２，Ｑ３０１…ＮＰＮトランジスタ、Ｑ１０４，Ｑ２０３，Ｑ３０２…ＰＮＰトランジスタ、Ｑ１０５，Ｑ２０４…ＰチャネルＦＥＴ、Ｑ１０６，Ｑ２０５…ＮチャネルＦＥＴ、ＴＲ１，ＴＲ２，ＴＲ３…巻き線トランス。
【技術分野】
【０００１】
本発明は、高電圧電源装置に関し、特に電子写真法を用いた複写機、あるいはプリンタ装置等の複写機に用いる巻き線トランスを用いた高電圧電源装置に関する。
【背景技術】
【０００２】
従来、電子写真方式の複写機、レーザービームプリンター等の画像形成装置では帯電工程、現像工程などに高圧交流が必要とされる。最近では１周期の間に大きな電流を流せる矩形波を用いる方が過渡的なピーク電圧、電流による感光ドラムの劣化、損傷を防止する上で好ましいことがわかってきた。交流高圧電源の周波数は種々のプロセス条件に合わせて数１００Ｈｚ〜数ＫＨｚの範囲で使用され、高周波トランスに比べて低周波用の大型の巻き線トランスが使用されている。
【０００３】
また、最近では低電圧の直流からスイッチングレギュレータを介して高（電）圧交流を得る方式が広く用いられる用になってきた。しかしながら、この方式で用いられるトランスの昇圧比が大きいために、２次巻き線の分布容量の影響が大きくなり、希望する電気的特性が得られない。
【０００４】
【特許文献１】特開２００３−２３５２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図７に、従来の巻き線トランスＴＲ３を用いた高電圧電源装置３００の例を示す。
まず、高電圧電源装置３００の回路構成について説明する。電源電圧を供給する端子Ｔ１ｃとグランド（ＧＮＤ）間にコンデンサＣ３０１が接続され、また端子Ｔ１ｃに抵抗Ｒ３０１の一方の端子が接続され、抵抗Ｒ３０１の他方の端子がクロック（ＭＶＣＬＫ）の入力端子ＴＣＬＫｃと、コンデンサＣ３０２の一方の端子と、ツェナダイオードＤ３０１のカソードに接続される。このツェナダイオードＤ３０１のアノードはグランド（ＧＮＤ）に接続される。また、コンデンサＣ３０２の他方の端子は抵抗Ｒ３０３の一方の端子に接続される。
【０００６】
抵抗Ｒ３０２の一方の端子は電源電圧を供給する端子Ｔ１ｃに接続され、他方の端子は抵抗Ｒ３０３の他方の端子と、抵抗Ｒ３０４の一方の端子とコンデンサＣ３０４の一方の端子に接続される。抵抗Ｒ３０４とコンデンサＣ３０４のそれぞれの他方の端子はグランドに接続される。
さらに、抵抗Ｒ３０２の他方の端子と抵抗Ｒ３０３の他方の端子と抵抗Ｒ３０４の一方の端子の共通接続点は抵抗Ｒ３０５、Ｒ３０６の一方の端子とコンデンサＣ３０３の一方の端子に接続される。
抵抗Ｒ３０５の他方の端子は演算増幅器ＯＰ１ｃの反転入力端子とコンデンサＣ３０５の一方の端子に接続される。コンデンサＣ３０３の他方の端子は演算増幅器ＯＰ１ｃの非反転入力端子と抵抗Ｒ３０９の一方の端子に接続される。
演算増幅器ＯＰ１ｃの出力端子はコンデンサＣ３０５の他方の端子と、抵抗Ｒ３０６の他方の端子に接続される。さらに、演算増幅器ＯＰ１ｃの出力端子は、抵抗Ｒ３０７の一方の端子に接続される。
【０００７】
抵抗Ｒ３０７の他方の端子は抵抗Ｒ３０８の一方の端子とコンデンサＣ３０６の一方の端子に接続される。抵抗Ｒ３０８の他方の端子は演算増幅器ＯＰ２ｃの反転入力端子と抵抗Ｒ３１３の一方の端子に接続され、コンデンサＣ３０６の他方の端子はグランドに接続される。
演算増幅器ＯＰ２ｃの電源端子とグランド間にコンデンサＣ３０７が接続される。
【０００８】
さらに演算増幅器ＯＰ２ｃの出力端子は、抵抗Ｒ３１０と抵抗Ｒ３１１の一方の端子に接続される。
抵抗Ｒ３１０の他方の端子はＮＰＮ（バイポーラ）トランジスタＱ３０１のベースに接続され、このＮＰＮトランジスタＱ３０１のコレクタは電源電圧が供給される端子Ｔ１ｃに接続され、エミッタはＰＮＰ（バイポーラ）トランジスタＱ３０２のエミッタに接続される。
抵抗Ｒ３１１の他方の端子はＰＮＰトランジスタＱ３０２のベースに接続され、このＰＮＰトランジスタＱ３０２のコレクタはグランドに接続される。
ＮＰＮトランジスタＱ３０１とＰＮＰトランジスタＱ３０２のエミッタ共通接続点は、可変抵抗Ｒ３１２の一方の端子と抵抗Ｒ３１４とＲ３１５の一方の端子に接続される。
可変抵抗Ｒ３１２の他方の端子は抵抗Ｒ３１３の他方の端子に接続され、抵抗Ｒ３１３の一方の端子は演算増幅器ＯＰ２ｃの反転入力端子に接続される。
【０００９】
抵抗Ｒ３１４と抵抗Ｒ３１５の他方の端子は共通接続され、コンデンサＣ３０８の一方の端子に接続される。コンデンサＣ３０８の他方の端子はトランスＴＲ３の１次側の端子Ｎ１に接続される。このトランスＴＲ３の１次側の端子Ｎ２はグランドに接続され、２次側の端子Ｎ３は抵抗Ｒ３１６とＲ３２１の一方の端子と、コンデンサＣ３０９の一方の端子に接続される。トランスＴＲ３の２次側の端子Ｎ４はコンデンサＣ３０９の他方の端子とコンデンサＣ３１０の一方の端子に接続される。このコンデンサＣ３１０の他方の端子はグランドに接続される。
【００１０】
抵抗Ｒ３１６の他方の端子は抵抗Ｒ３１７の一方の端子に接続され、この抵抗Ｒ３１７の他方の端子はコンデンサＣ３１１の一方の端子に接続される。
コンデンサＣ３１１の他方の端子はダイオードＤ３０２のアノードとダイオードＤ３０３のカソードに接続される。ダイオードＤ３０２のカソードはコンデンサＣ３１２の一方の端子と抵抗Ｒ３１８の一方の端子に接続され、ダイオードＤ３０３のアノードはグランドに接続される。
抵抗Ｒ３１８の他方の端子は可変抵抗Ｒ３１９の一方の端子に接続され、この可変抵抗Ｒ３１９の他方の端子は抵抗Ｒ３２０の一方の端子に接続される。抵抗Ｒ３２０の他方の端子はグランドに接続され、上述した可変抵抗Ｒ３１９の出力端子はトランスＴＲ３の２次側の端子Ｎ４に接続される。
トランスＴＲ３の２次側の端子Ｎ３は抵抗Ｒ３２１の一方の端子に接続され、他方の端子から制御電圧が導出される。
【００１１】
次に、図７に示した高電圧電源装置３００の動作について説明する。
入力端子ＴＣＬＫｃにクロック信号（ＭＶＣＬＫ）が入力すると、コンデンサＣ３０２と抵抗Ｒ３０３を介して演算増幅器ＯＰ１ｃで構成されるL．P．F（ローパスフィルタ）の入力端子に供給される。
このＬ．Ｐ．Ｆは２次のバターワース型のＬ．Ｐ．Ｆであり、具体的には抵抗Ｒ３０３、Ｒ３０５、Ｒ３０６、コンデンサＣ３０３、Ｃ３０５と演算増幅器ＯＰ１ｃで構成される。
このＬ．Ｐ．Ｆのカットオフ周波数ｆｃは、
［数１］
ｆｃ＝１／２π＊（Ｃ３０３＊Ｒ３０５＊Ｃ３０５＊Ｒ３０６）１／２・・・・（１）
で与えられる。
すなわち、Ｌ．Ｐ．Ｆの出力端子から、カットオフ周波数ｆｃより高い周波数の信号やノイズ等は減衰され、これより低い周波数成分のクロック信号が導出される。
【００１２】
演算増幅器ＯＰ１ｃの出力端子から出力されたクロック信号は、抵抗Ｒ３０７、Ｒ３０８とコンデンサＣ３０６で構成されるフィルタに供給され、クロック信号の立ち上がりまたは立ち下がり直後に発生するリンギングを除去または減衰する。
リンギング等が除去されたクロック信号が演算増幅器ＯＰ２ｃの反転入力端子に供給され、一方コンデンサＣ３０３の他方の端子から供給された交流成分のクロック信号が抵抗Ｒ３０９を介して演算増幅器ＯＰ２ｃの非反転入力端子に供給され、非反転入力端子と反転入力端子に入力された両信号が比較され、この比較結果に応じて出力端子からクロック信号（矩形パルス）が出力される。
【００１３】
演算増幅器ＯＰ２ｃの出力端子から出力される矩形パルスが、“Ｈ”レベルになると、ＮＰＮトランジスタＱ３０１が導通（ＯＮ）し、一方ＰＮＰトランジスタＱ３０２は非導通状態（ＯＦＦ）となる。ＮＰＮトランジスタＱ３０１のエミッタから出力された矩形パルスは、抵抗Ｒ３１４、Ｒ３１５とコンデンサＣ３０８を介してトランスＴＲ３に入力され、トランスＴＲ３の１次側の端子Ｎ１からＮ２を介してグランドに電流が流れる。なお、抵抗Ｒ３１４とＲ３１５の並列抵抗がＮＰＮトランジスタＱ３０１とＰＮＰトランジスタＱ３０２のエミッタ共通接続点とトランスＴＲ３の１次側の端子Ｎ１間に接続されているが、これはトランスＴＲ３に入力される矩形パルスのリンギングの発生を防止するために設けられている。
一方、演算増幅器ＯＰ２ｃの出力端子から出力される矩形パルスが“Ｌ”レベルになると、今度はＰＮＰトランジスタＱ３０２が導通し、ＮＰＮトランジスタＱ３０１は非導通状態となり、トランスＴＲ３の１次側の端子Ｎ２からＮ１、コンデンサＣ３０８、抵抗Ｒ３１４、Ｒ３１５とＰＮＰトランジスタＱ３０２を介してグランドに電流が流れる。
【００１４】
トランスＴＲ３の２次側の端子Ｎ３，Ｎ４間に発生したパルス電圧は、整流回路（Ｄ３０２，Ｄ３０３，コンデンサＣ３１２）で整流されてＤＣ電圧を発生し、この発生したＤＣ電圧を可変抵抗Ｒ３１９で調整し、導出されたＤＣ電圧をトランスＴＲ３の２次側の端子Ｎ４に帰還し、動作点を制御している。
また、ＮＰＮトランジスタＱ３０１とＰＮＰトランジスタＱ３０２の共通エミッタ接続点で発生する電圧を可変抵抗Ｒ３１２と抵抗Ｒ３１３を介して演算増幅器ＯＰ２ｃの反転入力端子に帰還し、動作点を安定化している。
【００１５】
しかしながら、高電圧電源装置３００において、従来の巻き線トランスＴＲ３の昇圧比が例えば１：１００〜４００と大きいために、２次巻き線の分布容量の影響が大きくなり、トランスＴＲ３の１次側を矩形波で駆動しても出力波形のエッジが鈍ったり、波形が崩れたり、矩形波の立上り、立下りが遅くなり、期待する電流を確保できない等の問題があった。
また、２次側の巻数を減らして波形を良くしようとするとトランスの励磁電流が増え効率が悪くなる問題があった。
【００１６】
本発明は、上記問題を解決するために、分布容量の少ないトランスと１次側の入力高速で駆動できるスイッチング素子を組み合わせ、１次側と２次側の巻き線比を減らすことなく、矩形波の立上り、立下りを速くすることで大きな電流をドラムに供給でき、また結合を良くすることで効率を向上することが出来る。
【課題を解決するための手段】
【００１７】
本発明の高電圧電源装置は、クロック信号が供給され、該クロック信号により高速かつ低消費電力で動作し、第１の矩形パルスを発生するドライブ回路と、上記ドライブ回路から出力された前記第１の矩形パルスが供給され、第２の矩形パルスを発生する電界効果トランジスタを有する出力回路と、１次と２次の巻き線の結合度を向上し、該結合度に適合した動作速度を有する上記電界効果トランジスタの出力から上記第２の矩形パルスが供給され、上記１次と２次の巻き線比に応じた電圧パルスを発生する巻き線トランスとを有する。
【００１８】
本発明の高電圧電源装置は、制御信号が供給され安定化された直流電圧を発生する電源回路と、クロック信号が入力に供給され、第１の矩形パルスを発生するドライブ回路と、上記ドライブ回路の出力端子から上記第１の矩形パルスが供給され、該第１の矩形パルスを反転して第２の矩形パルスを出力するハイインピーダンス出力の電界効果トランジスタを有し、後段の電気的特性に適合した動作速度を有する出力回路と、１次巻き線と２次巻き線の結合度を所定値以上にし、上記出力回路から供給された上記第２の矩形パルスから上記１次巻き線と２次巻き線比に比例した電圧を発生する巻き線トランスとを有する。
【発明の効果】
【００１９】
本発明の高電圧電源装置は、巻き線トランスの１次と２次の結合度を良くし、このトランスを駆動するＦＥＴで構成された出力回路の動作速度をトランスの結合度に対して適合することによりスイッチングスピードを速くすることが出来る。
【発明を実施するための最良の形態】
【００２０】
次に、図１に本発明の実施形態である高電圧電源装置１０のブロック構成を示す。
高電圧電源装置１０は、ＤＣ（直流）変換回路１１、ＤＣ安定化回路１２、ドライブ回路１３、出力回路１４、電圧変換回路（巻き線トランス）１５等で構成される。
【００２１】
ＤＣ変換回路１１は、ＰＷＭ信号が入力されると、このＰＷＭ信号のパルス幅に応じてＤＣ電圧を発生する。従って、このパルス幅を制御することにより異なるＤＣ電圧の制御信号を発生する。
【００２２】
ＤＣ安定化回路１２は、ＤＣ変換回路１１から供給されたＤＣ電圧と、基準電圧（Ｖｒｅｆ）が供給され、比較器でこの両信号を比較し、ＤＣ電圧出力用のトランジスタの入力を制御し、安定化したＤＣ電圧を発生する。また、このＤＣ安定化回路１２には、出力回路１４の出力信号の一部が帰還され、ドライブ回路１３と出力回路１４に供給されるＤＣ電圧を制御し、ＤＣ電圧の安定化を行う。
【００２３】
ドライブ回路１３は、低消費電力でかつ高速動作のトランジスタで構成され、例えばバイポーラ・コンプリメンタリ・プッシュプル回路で構成される。このコンプリメンタリ・プッシュプル回路を構成するバイポーラ・トランジスタのベースに例えば２．０ＫＨｚのクロック（ＣＬＫ）信号が供給され、エミッタから矩形パルスが出力される。
【００２４】
出力回路１４は、高速で駆動能力の大きいトランジスタを用いて、ドライブ回路１３から供給された矩形パルスを大電力の矩形パルスに変換して、電圧変換回路１５の巻き線トランスを最適な状態で駆動できるようにする。
【００２５】
電圧変換回路１５は、本発明の実施形態例においては、巻き線トランスを駆動する周波数が２．０ＫＨｚの低周波数であるために、セラミック圧電高圧トランスを用いないで、コイルによる巻き線トランスを使用する。また、巻き線トランスを駆動する周波数は、２．０ＫＨｚに限定されず、例えば８００Ｈｚから１０．０ＫＨｚ等の範囲としても良い。そのために、巻き線トランスのストレイ容量、漏れインダクタンスなどの特性が動作速度に大きく影響を及ぼす。
【００２６】
図２に本発明の実施形態である高電圧電源装置１００の具体回路構成を示す。この高電圧電源装置１００は、図１に示した高電圧電源装置１０の１つの具体構成例である。
高電圧電源装置１００は、シリーズレギュレータ回路１１０、ドライブ回路１２０、出力回路１３０、電圧変換回路１４０などで構成される。
【００２７】
シリーズレギュレータ回路１１０は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ；パルス幅変調）信号を直流電圧に変換し、この直流電圧をフィルタを介して定電圧出力用のトランジスタに供給し、このトランジスタから安定化した直流電圧を出力する。
【００２８】
ドライブ回路１２０は、小信号で高速、低消費電力の駆動用バイポーラ・トランジスタで構成される。外部からクロック（ＣＬＫ）信号が駆動用トランジスタに供給され、増幅された矩形パルスで後段の出力回路１３０を高速に駆動する。この矩形パルスの周波数は２．０ＫＨｚの固定周波数として説明するが、この他、例えば１００Ｈｚから１０．０ＫＨｚまで可変してもよく、この周波数に限定されるものではない。
【００２９】
出力回路１３０は、ＰチャネルＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；電界効果トランジスタ）とＮチャネルＦＥＴで構成され、後述の巻き線トランスＴＲ１の１次と２次の結合度に適合した動作速度の特性を有する。前段のドライブ回路１２０から供給された矩形パルスにより駆動され、出力回路１３０で駆動力を高めたパルスにより巻き線トランスＴＲ１を駆動する。
【００３０】
電圧変換回路１４０は、上述したように、主に巻き線トランスＴＲ１で構成され、出力端子（Ｎ３）から例えば１，７００〜２，１００［Ｖ］の高電圧を発生する。高速の矩形パルスを得るために、巻き線トランスＴＲ１の特性を向上する必要があり、例えば従来の巻き線トランスＴＲ３に対して結合度を増やす方法がある。巻き線トランスＴＲ１の結合度を向上させるためには構造上の工夫が必要であり、これと同時に背高寸法（巻き線コイルの基板装着時の高さに対応する）が高くならないようにする必要がある。巻き線トランスＴＲ１の詳細については後述する。
【００３１】
次に各回路ブロックについて詳細に説明する。まずシリーズレギュレータ回路１１０について説明する。
ＤＣ電圧供給の電源端子Ｔ１ａとグランド（ＧＮＤ）間にコンデンサＣ１０１が接続される。基準電圧Ｖｒｅｆが供給される端子Ｔｖｒｅｆａに抵抗Ｒ１０１、Ｒ１０３、Ｒ１０６の一方の端子が接続され、抵抗Ｒ１０１の他方の端子はＰＷＭ信号が供給される端子ＴＰＷＭａと抵抗Ｒ１０２の一方の端子に接続される。
抵抗Ｒ１０２の他方の端子はＮＰＮ（バイポーラ）トランジスタＱ１０１のベースに接続され、このＮＰＮトランジスタのコレクタは抵抗Ｒ１０４の一方の端子に接続され、エミッタはグランドに接続される。
抵抗Ｒ１０４の他方の端子は抵抗Ｒ１０５の一方の端子と抵抗Ｒ１０３の他方の端子に接続される。抵抗Ｒ１０６の他方の端子は演算増幅器ＯＰ１ａの反転入力端子と抵抗Ｒ１０７の一方の端子に接続され、抵抗Ｒ１０７の他方の端子はグランドに接続される。
抵抗Ｒ１０５の他方の端子は抵抗Ｒ１０５ａの一方の端子とコンデンサＣ１０２の一方の端子に接続される。コンデンサＣ１０２の他方の端子はグランドに接続される。
抵抗Ｒ１０５ａの他方の端子は演算増幅器ＯＰ１ａの非反転入力端子とコンデンサＣ１０３の一方の端子と演算増幅器ＯＰ２ａの非反転入力端子に接続される。また、コンデンサＣ１０３の他方の端子はグランドに接続される。
演算増幅器ＯＰ２ａの反転入力端子は抵抗Ｒ１０８、Ｒ１１０の一方の端子と、コンデンサＣ１０４の一方の端子に接続される。
抵抗Ｒ１０８の他方の端子は抵抗Ｒ１０９の一方の端子に接続され、この抵抗Ｒ１０９の他方の端子はグランドに接続される。
演算増幅器ＯＰ２ａの出力端子は、コンデンサＣ１０４の他方の端子と、抵抗Ｒ１１０の他方の端子と抵抗Ｒ１１１の一方の端子に接続される。
電源端子Ｔ１ａが抵抗Ｒ１１２の一方の端子に接続され、この抵抗Ｒ１１２の他方の端子はＮＰＮトランジスタＱ１０２のコレクタに接続される。
ＮＰＮトランジスタＱ１０２のベースは抵抗Ｒ１１１の他方の端子に接続される。そしてこのＮＰＮトランジスタＱ１０２のエミッタから安定化されたＤＣ電圧が後段のドライブ回路１２０と出力回路１３０に出力される。
【００３２】
次に、ドライブ回路１２０について説明する。
クロック（ＣＬＫ）信号が供給される端子ＴＣＬＫａは抵抗Ｒ１２２の一方の端子に接続され、抵抗Ｒ１２２の他方の端子は抵抗Ｒ１２１の一方の端子とツェナダイオードＤ１００のカソードに接続される。このツェナダイオードＤ１００のアノードはグランドに接続される。
抵抗Ｒ１２１の他方の端子は、ＮＰＮ（バイポーラ）トランジスタＱ１０２のエミッタに接続され、抵抗Ｒ１２１とＲ１２２の共通接続点は、ＮＰＮトランジスタＱ１０３のベースとＰＮＰ（バイポーラ）トランジスタＱ１０４のベースに接続される。また、ＮＰＮトランジスタＱ１０３のコレクタはＮＰＮトランジスタＱ１０２のエミッタに接続される。
ＮＰＮトランジスタＱ１０３のエミッタはＰＮＰトランジスタＱ１０４のエミッタと抵抗Ｒ１２３の一方の端子に接続される。ＰＮＰトランジスタＱ１０４のコレクタはグランドに接続される。
【００３３】
次に、出力回路１３０について説明する。
抵抗Ｒ１２３の他方の端子は、ＰチャネルＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；電界効果トランジスタ）Ｑ１０５のゲートとＮチャネルＦＥＴＱ１０６のゲートに接続される。
ＰチャネルＦＥＴＱ１０５のソースは抵抗Ｒ１２４の一方の端子に接続され、ドレインはＮチャネルＦＥＴＱ１０６のドレインと抵抗Ｒ１２６の一方の端子に接続される。抵抗Ｒ１２４の他方の端子は、シリーズレギュレータ回路１１０のＮＰＮトランジスタＱ１０２のエミッタに接続される。また、ＮチャネルＦＥＴＱ１０６のソースはグランドに接続される。
ＮＰＮトランジスタＱ１０２のエミッタとグランド間に並列に抵抗Ｒ１２５とコンデンサＣ１２１がそれぞれ接続される。
ここで使用するＰチャネルＦＥＴＱ１０５とＮチャネルＦＥＴＱ１０６のスイッチングスピードなどの電気的特性は、波形の急峻な立ち上がりまたは立ち下がり波形を得るために後述の巻き線トランスＴＲ１の結合度に適合させる。
【００３４】
次に、電圧変換回路１４０について説明する。
抵抗Ｒ１２６の他方の端子は、巻き線トランスＴＲ１の１次側の端子Ｎ１に接続され、この巻き線トランスＴＲ１の１次側の端子Ｎ２はグランドに接続される。
この巻き線トランスＴＲ１の２次側の端子Ｎ３は抵抗Ｒ１２７の一方の端子に接続され、抵抗Ｒ１２７の他方の端子は抵抗Ｒ１２８の一方の端子に接続され、抵抗Ｒ１２８の他方の端子は、抵抗Ｒ１２９の一方の端子に接続される。そして、この抵抗Ｒ１２９の他方の端子から出力電圧が導出される。また、巻き線トランスＴＲ１の２次側の端子Ｎ４はグランドに接続される。
なお、この巻き線トランスＴＲ１は、後述するように、巻き線トランスの構造を改良し、従来の巻き線トランスＴＲ３と比較して１次と２次の結合度を良くしている。
【００３５】
次に、高電圧電源装置１００の動作について説明する。
まずシリーズレギュレータ回路１１０の動作について説明する。ＰＷＭ信号が抵抗Ｒ１０２を介してＮＰＮトランジスタＱ１０１のベースに供給され、このＰＷＭ信号が“Ｈ”レベルになるとＯＮ（導通）する。その結果、ＮＰＮトランジスタＱ１０１のコレクタは“Ｌ”レベルとなる。一方、ＰＷＭ信号が“Ｌ”レベルとなると、ＮＰＮトランジスタＱ１０１はＯＦＦ（非導通）になるので、コレクタの電圧は基準電圧Ｖｒｅｆとなる。すなわち、ＮＰＮトランジスタＱ１０１のコレクタからはＰＷＭ信号の反転された信号が出力される。
この反転されたＰＷＭ信号は、抵抗Ｒ１０５とコンデンサＣ１０２、また抵抗Ｒ１０５ａとコンデンサＣ１０３によりデューティ比に応じた直流電圧に変換され、この変換された直流電圧が演算増幅器ＯＰ１ａの非反転入力端子と演算増幅器ＯＰ２ａの非反転入力端子にそれぞれ入力される。
演算増幅器ＯＰ２ａの反転入力端子には演算増幅器ＯＰ２ａの出力電圧を抵抗Ｒ１１０とＲ１０８，Ｒ１０９で分圧された電圧が供給され、非反転入力端子と反転入力端子の電圧を比較してその誤差分を増幅して出力端子から導出した制御電圧を抵抗Ｒ１１１を介してＮＰＮトランジスタＱ１０２のベースに供給し、ＮＰＮトランジスタＱ１０２のエミッタ電圧を安定化する。
また、演算増幅器ＯＰ２ａを構成する回路は、抵抗Ｒ１１０、コンデンサＣ１０４と抵抗Ｒ１０８、Ｒ１０９によりＬ．Ｐ．Ｆを構成するので、入力端子間の誤差電圧を増幅すると共に、カットオフ周波数以上の信号やノイズを減衰し、ＮＰＮトランジスタＱ１０２のベースに安定した制御電圧を出力する。
【００３６】
演算増幅器ＯＰ１ａの反転入力端子には、基準電圧Ｖｒｅｆが抵抗Ｒ１０６とＲ１０７で分圧された電圧が供給され、非反転入力端子には抵抗Ｒ１０５ａとコンデンサＣ１０３の共通接続点で発生するＤＣ電圧が供給される。演算増幅器ＯＰ１ａの入力端子間の差電圧が増幅され、非反転入力端子の電圧と比較して反転入力端子の電圧が高いと、出力端子から“Ｈ”レベルの電圧が出力され、比較結果が逆の場合、出力端子からは“Ｌ”レベルの電圧が出力される。この演算増幅器ＯＰ１ａの出力電圧により後段のドライブ回路１２０の動作を強制的に制御する。
【００３７】
端子ＴＣＬＫａから入力されるクロック（ＣＬＫ）信号が抵抗Ｒ１２２を介してコンプリメンタリ・プッシュプル回路（ＮＰＮトランジスタＱ１０３，ＰＮＰトランジスタＱ１０４）の入力に供給される。クロック（ＣＬＫ）信号が“Ｌ”レベルになると、“Ｌ”レベルの信号が入力され、ＰＮＰトランジスタＱ１０４はＯＮし、ＮＰＮトランジスタＱ１０３はＯＦＦする。その結果、ドライブ回路１２０（ＰＮＰトランジスタＱ１０４のエミッタ）の出力は“Ｌ”レベルとなる。
一方、クロック（ＣＬＫ）信号が“Ｈ”レベルになると、ＮＰＮトランジスタＱ１０３とＰＮＰトランジスタＱ１０４のベースは“Ｈ”レベルとなり、ＮＰＮトランジスタＱ１０３はＯＮし、ＰＮＰトランジスタＱ１０４はＯＦＦする。その結果、ドライブ回路１２０（ＮＰＮトランジスタＱ１０３のエミッタ）の出力は“Ｈ”レベルとなる。
なお、このクロック（ＣＬＫ）信号の周波数は２．０ＫＨｚだけでなく、１００Ｈｚ〜１０．０ＫＨｚの範囲と可変し、ドライブ回路１２０を駆動することもできる。
すなわち、ドライブ回路１２０は、入力されたクロック信号に応じて、“Ｈ”レベルをシリーズレギュレータ回路１１０の出力電圧のレベルとし、“Ｌ”レベルをグランドレベルとするクロック信号を発生する。
【００３８】
さらに、コンプリメンタリ・プッシュプル・トランジスタ（ＮＰＮトランジスタＱ１０３，ＰＮＰトランジスタＱ１０４）のベースに演算増幅器ＯＰ１ａの出力電圧が供給されているので、動作が制御される。例えば、ＰＷＭ信号のデューティ比が小さくなり、演算増幅器ＯＰ１ａの非反転入力端子の電圧が、基準電圧Ｖｒｅｆが分圧された所定電圧より低くなると、演算増幅器ＯＰ１ａの出力端子から“Ｌ”レベルの電圧が出力され、強制的にドライブ回路１２０の動作を停止する。
【００３９】
ドライブ回路１２０から出力された信号電圧が“Ｈ”レベルになると、ＮチャネルＦＥＴＱ１０６がＯＮし、ＰチャネルＦＥＴＱ１０５はＯＦＦする。その結果、巻き線トランスＴＲ１の１次側の端子Ｎ２からＮ１を介してＮチャネルＦＥＴＱ１０６のドレイン、ソース（グランド）に電流が流れる。
一方、ドライブ回路１２０から出力された信号電圧が“Ｌ”レベルになると、ＮチャネルＦＥＴＱ１０６はＯＦＦし、ＰチャネルＦＥＴＱ１０５はＯＮする。電源電圧が供給されるＮＰＮトランジスタＱ１０２のエミッタから、抵抗Ｒ１２４、ＰチャネルＦＥＴＱ１０５のソース、ドレイン、抵抗Ｒ１２６を介して、巻き線トランスＴＲ１の１次側の端子Ｎ１からＮ２（グランド）に電流が流れる。
その結果、巻き線トランスＴＲ１の１次と２次の巻き線比に比例した高圧パルスが出力側（２次側）の端子Ｎ３、Ｎ４間に発生する。
なお、出力回路１３０の抵抗Ｒ１２４は、ＰチャネルＦＥＴＱ１０５のソースにおいてパルスの立ち上がり、または立下がりの直後に発生する鋭いパルスを吸収する。この鋭いパルスは、特に、ドライブ回路１２０に入力されるクロック（ＣＬＫ）信号を可変し、クロックの周波数が高く成った時に発生しやすい。
また、巻き線トランスＴＲ１の２次側の端子Ｎ３と出力端子Ｔｏｕｔ間に直列に接続された抵抗Ｒ１２７、Ｒ１２８、Ｒ１２９も同様に、巻き線トランスＴＲ１から出力されたパルスの立ち上がりまたは立下りの直後に発生する鋭いパルスを吸収するために設けている。
【００４０】
このように、巻き線トランスＴＲ１を高速で駆動する場合、巻き線トランスＴＲ１の１次と２次の結合度を向上する必要があり、この結合度とＰチャネルＦＥＴＱ１０５とＮチャネルＦＥＴＱ１０６のスイッチングスピードを適合することにより、巻き線トランスＴＲ１から導出されるパルス電圧の立ち上がり波形を急峻にすることができる。もしこれらの特性を適合できないと、巻き線トランスＴＲ１の出力電圧波形の立ち上がりが緩慢（時定数が大きくなる）となる。
【００４１】
図３に本発明の他の実施形態である高電圧電源装置２００を示す。
高電圧電源装置２００は、ＤＣ変換回路２１０、ＤＣ安定化回路２２０、レギュレータ出力回路２３０、ドライブ回路２４０、出力回路２５０、電圧変換回路２６０で構成される。
ＤＣ変換回路２１０は、ＰＷＭ信号のデューティ比に応じたＤＣ電圧を発生し、ＤＣ安定化回路２２０に出力する。さらに、このＰＷＭ信号により発生したＤＣ電圧と基準電圧Ｖｒｅｆとを比較して、比較して得られた制御信号によりＤＣ安定化回路２２０またはレギュレータ出力回路２３０を制御する。
【００４２】
ＤＣ安定化回路２２０は、ＤＣ変換回路２１０から供給されたＤＣ電圧と出力回路２５０の出力端子から帰還された制御電圧により、レギュレータ出力回路２３０のＮＰＮトランジスタＱ２０１のベースを制御する。
【００４３】
レギュレータ出力回路２３０は、ＮＰＮトランジスタＱ２０１、抵抗Ｒ２０１、コンデンサＣ２０１、ツェナダイオードＤ２０１、ダイオードＤ２０２で構成される。
ＤＣ安定化回路２２０から供給された制御電圧により、ＮＰＮトランジスタＱ２０１のベース電位が制御され、ＮＰＮトランジスタＱ２０１のエミッタから出力回路２５０に安定化されたＤＣ電圧が出力される。またＤＣ安定化回路２２０から出力されるＤＣ電圧が、抵抗Ｒ２０２とダイオードＤ２０２を介して、小電力消費のドライブ回路２４０に供給される。
【００４４】
次にドライブ回路２４０の回路構成について説明する。
抵抗Ｒ２１０の一方の端子にクロック（ＣＬＫ）信号が供給され、他方の端子は抵抗Ｒ２０３の一方の端子とＮＡＮＤ回路２３１の第１の入力端子に接続される。抵抗Ｒ２０３の他方の端子はダイオードＤ２０２のカソードに接続される。ＮＡＮＤ回路２３１の第２の入力端子は抵抗Ｒ２０４の一方の端子とコンデンサＣ２０２の一方の端子に接続される。抵抗Ｒ２０４の他方の端子は、上述したダイオードＤ２０２のカソードに接続され、コンデンサＣ２０２の他方の端子はグランドに接続される。
ＮＡＮＤ回路２３１の出力端子は、ＮＡＮＤ回路２３２の第１と第２の入力端子に接続される。このＮＡＮＤ回路２３２の出力端子は、抵抗Ｒ２０５の一方の端子に接続され、抵抗Ｒ２０５の他方の端子は、ＮＰＮ（バイポーラ）トランジスタＱ２０２とＰＮＰ（バイポーラ）トランジスタＱ２０３のベースに接続される。ＮＰＮトランジスタＱ２０２のコレクタはダイオードＤ２０２のカソードに接続され、エミッタは抵抗Ｒ２０６の一方の端子とＰＮＰトランジスタＱ２０３のエミッタに接続される。ＰＮＰトランジスタＱ２０３のコレクタはグランドに接続される。
なお、クロック（ＣＬＫ）信号を論理演算してコンプリメンタリ・プッシュプル回路を構成するＮＰＮトランジスタＱ２０２とＰＮＰトランジスタＱ２０３のベースに供給する構成において、ＮＡＮＤ回路２３１とＮＡＮＤ回路２３２で構成される論理回路は、たとえばインバータ回路などの他の回路で構成しても良く、これらの回路に限定されるものではない。
【００４５】
次に、出力回路２５０の回路構成について説明する。
抵抗Ｒ２０６の他方の端子は、ＰチャネルＦＥＴＱ２０４のゲートとＮチャネルＦＥＴＱ２０５のゲートに接続される。ＰチャネルＦＥＴＱ２０４のソースはＮＰＮトランジスタＱ２０１のエミッタに接続され、ドレインはＮチャネルＦＥＴＱ２０５のドレインとコンデンサＣ２０４の一方の端子に接続される。ＮチャネルＦＥＴＱ２０５のソースはグランドに接続される。また、この出力回路２５０の出力は、ＤＣ安定化回路２２０に接続され、出力電圧が帰還され、電圧の安定化を行う。
【００４６】
次に、電圧変換回路２６０の回路構成について説明する。
コンデンサＣ２０４の他方の端子は、巻き線トランスＴＲ２の１次側の端子Ｎ１に接続され、この巻き線トランスＴＲ２の１次側の端子Ｎ２はグランドに接続される。巻き線トランスＴＲ２の２次側の端子Ｎ３は抵抗Ｒ２０８の一方の端子に接続され、端子Ｎ４はグランドに接続される。そして、抵抗Ｒ２０８の他方の端子は抵抗Ｒ２０９の一方の端子に接続され、またこの抵抗Ｒ２０９の両端に並列にコンデンサＣ２０５が接続される。そして、抵抗Ｒ２０９の他方の端子から出力電圧（Ｖｏ）が導出される。
【００４７】
次に、高電圧電源装置２００の動作について説明する。
ＤＣ変換回路２１０、ＤＣ安定化回路２２０、レギュレータ出力回路２３０までの動作は図２に示すシリーズレギュレータ回路１１０と同様であるので、ここではその詳細な説明は省略し、それ以後のパルス電圧を発生する回路について説明する。
【００４８】
端子ＴＣＬＫｂから入力されたクロック（ＣＬＫ）信号が“Ｈ”レベルになると、ＮＡＮＤ回路２３１の第１の入力端子は“Ｈ”レベルとなり、第２の入力端子も“Ｈ”レベルであるので、出力端子から“Ｌ”レベルの電圧が出力される。ＮＡＮＤ回路２３１の出力端子から出力された“Ｌ”レベルの電圧がＮＡＮＤ回路２３２の第１と第２の入力端子に入力され、出力端子から“Ｈ”レベルの電圧が出力される。
ＮＰＮトランジスタＱ２０２とＰＮＰトランジスタＱ２０３のベースが“Ｈ”レベルになると、ＮＰＮトランジスタＱ２０２がＯＮし、ＰＮＰトランジスタＱ２０３はＯＦＦする。その結果、ＮＰＮトランジスタＱ２０２のエミッタは“Ｈ”レベルとなり、この“Ｈ”レベルの電圧が抵抗Ｒ２０６を介して出力回路２５０を構成するＰチャネルＦＥＴＱ２０４とＮチャネルＦＥＴＱ２０５のゲートに供給される。
ＮチャネルＦＥＴＱ２０５のゲートに“Ｈ”レベルの電圧が供給されるのでＯＮし、一方、ＰチャネルＦＥＴＱ２０４はＯＦＦする。この状態において、巻き線トランスＴＲ２の１次側の端子Ｎ２、Ｎ１、コンデンサＣ２０４、ＮチャネルＦＥＴＱ２０５のドレイン、ソースを介して電流がグランドに流れる。
【００４９】
一方、クロック（ＣＬＫ）信号が“Ｌ”レベルになると、ＮＡＮＤ回路２３１の第１の入力端子は“Ｌ”レベルとなり、第２の入力端子は“Ｈ”レベルであるので、出力端子から“Ｈ”レベルの電圧が出力される。ＮＡＮＤ回路２３１の出力端子から出力された“Ｈ”レベルの電圧がＮＡＮＤ回路２３２の第１と第２の入力端子に入力され、出力端子から“Ｌ”レベルの電圧が出力される。
ＮＰＮトランジスタＱ２０２とＰＮＰトランジスタＱ２０３のベースが“Ｌ”レベルになると、ＮＰＮトランジスタＱ２０２がＯＦＦし、ＰＮＰトランジスタＱ２０３はＯＮする。その結果、ＰＮＰトランジスタＱ２０３のエミッタは“Ｌ”レベルとなり、この“Ｌ”レベルの電圧が抵抗Ｒ２０６を介して出力回路２５０を構成するＰチャネルＦＥＴＱ２０４とＮチャネルＦＥＴＱ２０５のゲートに供給される。
ＮチャネルＦＥＴＱ２０５のゲートに“Ｌ”レベルの電圧が供給されるのでＯＦＦし、一方、ＰチャネルＦＥＴＱ２０４はＯＮする。この状態において、レギュレータ出力回路２３０からＤＣ電圧を供給するＮＰＮトランジスタＱ２０１のエミッタから電流が、ＰチャネルＦＥＴＱ２０４のソース、ドレイン、コンデンサＣ２０４、巻き線トランスＴＲ２の１次側の端子Ｎ１，Ｎ２を介してグランドに流れる。
【００５０】
その結果、巻き線トランスＴＲ２の２次側の端子Ｎ３，Ｎ４に高電圧のパルス電圧が発生し、このパルス電圧が抵抗Ｒ２０８、コンデンサＣ２０５、抵抗Ｒ２０９を介して出力端子から導出される。
【００５１】
図４（Ａ）に図７に示す高電圧電源装置３００の出力電圧の波形を示し、図４（Ｂ）に、図２と図３に示した高電圧電源装置１００，２００の出力端子から導出された電圧波形を示す。図４において、クロック（ＣＬＫ）信号の周波数は２．５ＫＨｚとし、このとき巻き線トランスＴＲ１、ＴＲ２から出力されるパルス電圧は１，８００Ｖｐ−ｐである。
図４（Ａ）に示す従来の高電圧電源装置３００の出力波形は、出力パルスにＤＣが重畳された波形を示す。この出力パルスの波形の立ち上がり時間は約３４μｓ（マイクロ秒）、立下り時間は約３６μｓであり、動作速度が遅いことを示している。これに対して図４（Ｂ）に示す本発明の高電圧電源装置１００，２００の出力パルスの波形は、立ち上がり時間は約１３μｓ（マイクロ秒）、立ち上がり時間は約１３．６μｓであり、立ち上がりだけでなく、立ち下りも速くなっている。すなわち本発明の高電圧電源装置１００，２００の出力パルスの立ち上がり時間または立下り時間は従来例と比較して著しく短くなり、動作速度が向上されたことを示している。
【００５２】
図５（Ａ）〜（Ｃ）に図２または図３で示した高電圧電源装置１００、２００のクロック周波数を可変した時の、出力パルスの電圧波形を示す。ただし、クロック周波数を可変するに伴い、好適な出力パルスの電圧波形を得るために、図２または図３に示す高電圧電源装置１００、２００の回路構成の回路定数と巻き線トランスＴＲ１、ＴＲ２の仕様を調整した。
図５（Ａ）に、クロック周波数が８００Ｈｚの時に、巻き線トランスＴＲ１、ＴＲ２から出力される出力パルスの電圧波形を示す。電圧を縦軸に、時間を水平軸にそれぞれ示し、この水平軸の時間目盛を２００μｓとした。図５（Ａ）に示すように、出力パルスの電圧波形の立上り、立下がり時間は、いずれも約１５μｓである。
図５（Ｂ）に、クロック周波数を１．００ＫＨｚとした時に、巻き線トランスＴＲ１、ＴＲ２から出力される出力パルスの電圧波形を示す。図５（Ｂ）は、水平軸の時間目盛を２００μｓとしたときの電圧波形図を示し、この出力パルスの電圧波形の立上り、立下がり時間はいずれも約１３μｓである。
図５（Ｃ）は、クロック周波数をさらに増加して１０．０ＫＨｚとした時の、巻き線トランスＴＲ１、ＴＲ２から出力される出力パルスの電圧波形を示す。図５（Ｃ）は、水平軸の時間目盛を２０μｓとしたときの電圧波形図であり、出力パルスの電圧波形の立上り、立下がり時間は約９μｓである。
以上示したように、高電圧電源装置１００、２００に供給するクロック周波数を８００Ｈｚから１０．０ＫＨｚと可変しても、巻き線トランスＴＲ１、ＴＲ２から出力される出力パルスの電圧波形の劣化は少なく、実用レベルである。
【００５３】
次に、図６に本発明の高電圧電源装置１００，２００に用いた巻き線トランスＴＲ１、ＴＲ２を示す。
図６（Ａ）は巻き線トランスＴＲ１、ＴＲ２に使用した断面構造を示し、図６（Ｂ）は巻き線トランスの正面図を示す。
図６（Ａ）に示すように、巻き線トランスＴＲ１、ＴＲ２は、ボビンのセンター側に設けられた各セクションＳ１、Ｓ２、・・・、Ｓｎと、ボビンの端子側（外側）に１次巻き線ｃと２次巻き線ｅを分離絶縁する層間テープｄと、２次巻き線用領域とを設けた構造である。
図６（Ａ）に示すように、ボビンのセンター側（内側）に設けられた各セクションＳ１、Ｓ２、・・・、Ｓｎに２次巻き線ｅが所定回数（円筒状に）巻かれ、その外側に層間テープｄを巻いて２次巻き線ｅと１次巻き線ｃを分離する。さらに、このボビンの両サイドにバリアテープｂを設ける。その後、層間テープｄの外側に１次巻き線ｃを所定回数巻き、外装テープａを巻く。
このように、円筒状の単一ボビンに円筒状に１次コイルと２次コイルを層間テープを介して所定回数巻く構造にすることにより、１次巻き線と２次巻き線の結合度を向上させることができる。
また、図６の巻き線トランスＴＲ１、ＴＲ２以外に、不図示の２ボビントランスがある。この２ボビントランスは、円筒状の大小のボビンを２個用い、例えば小ボビンに１次コイルを巻き、大きいボビンに２次コイルを所定回数巻き、その後、小ボビンを大ボビンの円筒内部に挿入してトランスを形成する。すなわち、２ボビントランスは、小ボビンに円筒状に巻かれた１次コイルと大ボビンに円筒状に巻かれた２次コイルにより結合度が向上する。
したがって、これらの巻き線トランスは、従来の巻き線トランスである１次コイルを１領域にまとめて円筒状に巻き、この１次コイルと隣接した他の領域に２次コイルを横方向に円筒状にまとめて巻いた構造と比較して、結合度を高くすることができる。
低周波数で動作する巻き線トランスの結合度を向上し、これに応じてこの巻き線トランスを駆動する駆動素子の動作速度を適合して、効率よく高電圧パルスを発生することが出来る。
【００５４】
以上述べた様に、巻き線トランスの結合度を向上させるとともに、この結合度に適応したＦＥＴで構成される出力回路で巻き線トランスを駆動することにより、立ち上がりと立下りの時定数の小さい高電圧パルスを発生することができる。また、高速動作が効率よくできるため消費電力を削減でき、これに伴い発熱量を少なくでき放熱板などを削除することができる。さらに、結合度を良くした巻き線トランスの背高を低くすることができ、他の部品を同一基板に実装するとき容積を小さくすることができる。
【００５５】
本発明の高電圧電源装置において、クロック信号により高速かつ低消費電力で動作し、矩形パルスを発生するドライブ回路は、例えばＮＰＮ（バイポーラ）トランジスタＱ１０３（Ｑ２０２）とＰＮＰ（バイポーラ）トランジスタＱ１０４（Ｑ２０３）を用いたコンプリメンタリ・プッシュプル回路に対応し、上記ドライブ回路から出力された第１の矩形パルスが供給され、第２の矩形パルスを発生する電界効果トランジスタを有する出力回路は、例えばＰチャネルＦＥＴＱ１０５（Ｑ２０４）とＮチャネルＦＥＴＱ１０６（Ｑ２０５）で構成されるインバータ回路に対応し、１次と２次の巻き線の結合度を向上し、該結合度に適合した動作速度を有する上記電界効果トランジスタの出力から上記第２の矩形パルスが供給され、上記１次と２次の巻き線比に応じた電圧を発生する巻き線トランスは、例えば巻き線トランスＴＲ１、ＴＲ２に対応する。
【図面の簡単な説明】
【００５６】
【図１】図１は、高電圧電源装置のブロック構成を示す図であるある。
【図２】図２は、図１に示す高電圧電源装置の回路構成を示す図である。
【図３】図３は、図１に示す高電圧電源装置の他の回路構成を示す図である。
【図４】図４は、図２と図３に示した高電圧電源装置と従来例の高電圧電源装置の出力電圧の波形を示した図である。
【図５】図５は、クロック周波数を可変した時の高電圧装置の出力電圧の波形を示した図である。
【図６】図６は、巻き線トランスの構造を示した図である。
【図７】図７は、従来の高電圧電源装置の回路構成を示す図である。
【符号の説明】
【００５７】
１０，１００，２００，３００…高電圧電源装置、１１，２１０…ＤＣ変換回路、１２，２２０…ＤＣ安定化回路、１３，１２０，２４０…ドライブ回路、１４，１３０，２５０…出力回路、１５，１４０，２６０…電圧変換回路、１１０…シリーズレギュレータ回路、Ｑ１０１，Ｑ１０２，Ｑ１０３，Ｑ２０１，Ｑ２０２，Ｑ３０１…ＮＰＮトランジスタ、Ｑ１０４，Ｑ２０３，Ｑ３０２…ＰＮＰトランジスタ、Ｑ１０５，Ｑ２０４…ＰチャネルＦＥＴ、Ｑ１０６，Ｑ２０５…ＮチャネルＦＥＴ、ＴＲ１，ＴＲ２，ＴＲ３…巻き線トランス。
【特許請求の範囲】
【請求項１】
クロック信号が供給され、該クロック信号により高速かつ低消費電力で動作し、第１の矩形パルスを発生するドライブ回路と、
上記ドライブ回路から出力された前記第１の矩形パルスが供給され、第２の矩形パルスを発生する電界効果トランジスタを有する出力回路と、
１次と２次の巻き線の結合度を向上し、該結合度に適合した動作速度を有する上記電界効果トランジスタの出力から上記第２の矩形パルスが供給され、上記１次と２次の巻き線比に応じた電圧パルスを発生する巻き線トランスと
を有する
高電圧電源装置。
【請求項２】
上記ドライブ回路は、高速低消費電力で動作するバイポーラ・トランジスタで構成された
請求項１記載の高電圧電源装置。
【請求項３】
上記ドライブ回路は、コンプリメンタリ・プッシュプル回路である
請求項２記載の高電圧電源装置。
【請求項４】
上記出力回路は、Ｐチャネル電界効果トランジスタとＮチャネル電界効果トランジスタで構成される
請求項１記載の高電圧電源装置。
【請求項５】
上記巻き線トランスは、２次巻き線が１次巻き線を覆うように形成された
請求項１記載の高電圧電源装置。
【請求項６】
上記巻き線トランスは、１次巻き線と２次巻き線が絶縁膜で分離された
請求項５記載の高電圧電源装置。
【請求項７】
上記クロック信号は８００Ｈｚから１０．０ＫＨｚまで可変する
請求項１記載の高電圧電源装置。
【請求項８】
上記出力回路は、上記Ｐチャネル電界効果トランジスタとＮチャネル電界効果トランジスタが直列接続され、上記Ｐチャネル電界効果トランジスタのソースと電源端子間に上記第２の矩形パルスの立ち上がり、立下りの直後に発生するパルス吸収用の保護抵抗を有する
請求項７記載の高電圧電源装置。
【請求項９】
制御信号が供給され安定化された直流電圧を発生する電源回路と、
クロック信号が入力に供給され、第１の矩形パルスを発生するドライブ回路と、
上記ドライブ回路の出力端子から上記第１の矩形パルスが供給され、該第１の矩形パルスを反転して第２の矩形パルスを出力するハイインピーダンス出力の電界効果トランジスタを有し、後段の電気的特性に適合した動作速度を有する出力回路と、
１次巻き線と２次巻き線の結合度を所定値以上にし、上記出力回路から供給された上記第２の矩形パルスから上記１次巻き線と２次巻き線比に比例した電圧を発生する巻き線トランスと
を有する
高電圧電源装置。
【請求項１０】
上記出力回路は、電界効果トランジスタで構成されたインバータ回路である
請求項９記載の高電圧電源装置。
【請求項１１】
上記ドライブ回路は、バイポーラ・コンプリメンタリ・プッシュプル回路である
請求項９記載の高電圧電源装置。
【請求項１２】
上記ドライブ回路は、上記クロック信号を反転し、該反転したクロック信号を上記バイポーラ・コンプリメンタリ・プッシュプル回路に供給する論理回路を有する
請求項１１記載の高電圧電源装置。
【請求項１３】
上記クロック信号は、８００Ｈｚから１０．０ＫＨｚまで可変する
請求項９記載の高電圧電源装置。
【請求項１４】
上記出力回路は、上記インバータ回路と電源端子間に上記矩形パルスの立ち上がり、立下りの直後に発生するパルスを吸収するための保護抵抗を有する
請求項９記載の高電圧電源装置。
【請求項１】
クロック信号が供給され、該クロック信号により高速かつ低消費電力で動作し、第１の矩形パルスを発生するドライブ回路と、
上記ドライブ回路から出力された前記第１の矩形パルスが供給され、第２の矩形パルスを発生する電界効果トランジスタを有する出力回路と、
１次と２次の巻き線の結合度を向上し、該結合度に適合した動作速度を有する上記電界効果トランジスタの出力から上記第２の矩形パルスが供給され、上記１次と２次の巻き線比に応じた電圧パルスを発生する巻き線トランスと
を有する
高電圧電源装置。
【請求項２】
上記ドライブ回路は、高速低消費電力で動作するバイポーラ・トランジスタで構成された
請求項１記載の高電圧電源装置。
【請求項３】
上記ドライブ回路は、コンプリメンタリ・プッシュプル回路である
請求項２記載の高電圧電源装置。
【請求項４】
上記出力回路は、Ｐチャネル電界効果トランジスタとＮチャネル電界効果トランジスタで構成される
請求項１記載の高電圧電源装置。
【請求項５】
上記巻き線トランスは、２次巻き線が１次巻き線を覆うように形成された
請求項１記載の高電圧電源装置。
【請求項６】
上記巻き線トランスは、１次巻き線と２次巻き線が絶縁膜で分離された
請求項５記載の高電圧電源装置。
【請求項７】
上記クロック信号は８００Ｈｚから１０．０ＫＨｚまで可変する
請求項１記載の高電圧電源装置。
【請求項８】
上記出力回路は、上記Ｐチャネル電界効果トランジスタとＮチャネル電界効果トランジスタが直列接続され、上記Ｐチャネル電界効果トランジスタのソースと電源端子間に上記第２の矩形パルスの立ち上がり、立下りの直後に発生するパルス吸収用の保護抵抗を有する
請求項７記載の高電圧電源装置。
【請求項９】
制御信号が供給され安定化された直流電圧を発生する電源回路と、
クロック信号が入力に供給され、第１の矩形パルスを発生するドライブ回路と、
上記ドライブ回路の出力端子から上記第１の矩形パルスが供給され、該第１の矩形パルスを反転して第２の矩形パルスを出力するハイインピーダンス出力の電界効果トランジスタを有し、後段の電気的特性に適合した動作速度を有する出力回路と、
１次巻き線と２次巻き線の結合度を所定値以上にし、上記出力回路から供給された上記第２の矩形パルスから上記１次巻き線と２次巻き線比に比例した電圧を発生する巻き線トランスと
を有する
高電圧電源装置。
【請求項１０】
上記出力回路は、電界効果トランジスタで構成されたインバータ回路である
請求項９記載の高電圧電源装置。
【請求項１１】
上記ドライブ回路は、バイポーラ・コンプリメンタリ・プッシュプル回路である
請求項９記載の高電圧電源装置。
【請求項１２】
上記ドライブ回路は、上記クロック信号を反転し、該反転したクロック信号を上記バイポーラ・コンプリメンタリ・プッシュプル回路に供給する論理回路を有する
請求項１１記載の高電圧電源装置。
【請求項１３】
上記クロック信号は、８００Ｈｚから１０．０ＫＨｚまで可変する
請求項９記載の高電圧電源装置。
【請求項１４】
上記出力回路は、上記インバータ回路と電源端子間に上記矩形パルスの立ち上がり、立下りの直後に発生するパルスを吸収するための保護抵抗を有する
請求項９記載の高電圧電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−２１３３３９（Ｐ２００９−２１３３３９Ａ）
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願番号】特願２００８−１０１６８２（Ｐ２００８−１０１６８２）
【出願日】平成２０年４月９日（２００８．４．９）
【出願人】（３９０００５２２３）株式会社タムラ製作所 (526)
【Ｆターム（参考）】
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願日】平成２０年４月９日（２００８．４．９）
【出願人】（３９０００５２２３）株式会社タムラ製作所 (526)
【Ｆターム（参考）】
[ Back to top ]