ATM通信装置
【課題】 ATM通信方式に係るATMセルヘッダ処理を行う中継処理部(PROC部221)の処理を低減させ、パケット通信技術と親和性の高いATM通信装置を提供する。
【解決手段】 TRCV部131とFRAMER部121は、ATM網に接続される物理回線401に接続し、受信した情報からATMセルを抽出する。ATMヘッダ変換部141は、物理回線401から受信したATMセルが有する情報と、ATMセルのヘッダ部から抽出したATMヘッダ情報とを情報要素ごとにオクテット単位で固定長パケットに割り付けて出力する。PROC部221は、ATMヘッダ変換部141から出力される固定長パケットのパケットを中継する。
【解決手段】 TRCV部131とFRAMER部121は、ATM網に接続される物理回線401に接続し、受信した情報からATMセルを抽出する。ATMヘッダ変換部141は、物理回線401から受信したATMセルが有する情報と、ATMセルのヘッダ部から抽出したATMヘッダ情報とを情報要素ごとにオクテット単位で固定長パケットに割り付けて出力する。PROC部221は、ATMヘッダ変換部141から出力される固定長パケットのパケットを中継する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、主にATM通信方式を利用するATM通信装置に関する。
【背景技術】
【0002】
従来の技術では、ATM(Asynchronous Transfer Mode)通信技術を利用して、異なる方式による網間接続の際に必要となる変換方法について報告されている。
例えば、ATM網と通信帯域を規定して利用するSTM(Synchronous Transfer Mode)網との接続に関する方法(例えば、特許文献1、特許文献2など)や、ATM網と他のATM網と接続して中継する際に、ATMセルに24オクテット構造のATMセルを多重化して伝送効率を改善させる方法(例えば、特許文献3など)などATM通信方式を利用する技術についての報告がある。
【0003】
ATM網とパケット網とに接続されるATM通信方式の伝送装置においては、プロトコル変換処理を伴い、プロトコル変換処理においての処理負荷低減についての課題解決技術が特許文献4などで報告されている。
特許文献4では、ATM網とパケット網とに接続する伝送装置内部のプロトコル処理を集中的に行うデータリンク処理部が備えるプロセッサの負荷を分散させるため、前述のデータリンク部のバスに接続されたATM回線接続部とパケット回線接続部間をデータリンク部で中継することなくバス経由でATMセルを中継する方法によりプロセッサ処理の負荷軽減の対策を行う方法が紹介されている。
【0004】
ATM通信方式では、各ATMセルに付与されるヘッダ情報にATMセルとしての個別情報を有するため、ATMセルごとの処理が必要とされる。
ATM網とパケット網を接続する場合において、プロトコル変換を回線モジュールごとに備える方式による従来技術での構成方法について、図7を参照し説明する。図7は従来技術の概略ブロック図である。
【0005】
ATM通信装置2は、2つの物理回線411と412とによって接続される2つの通信網間の通信を中継する。
ここで、物理回線411は、ATM網に接続され、ATM通信方式の通信を行う。また、物理回線412は、例えば、イーサネット(登録商標)、あるいは、IEEE802.3規格に準拠するパケット網に接続され、パケット通信方式の通信を行う。
【0006】
ATM回線である物理回線411に接続される回線モジュール13において、物理回線収容部701は、物理回線411を収容し、TRCV部731にて物理条件変換を実施し、FRAMER部721に受信データを入力する。TRCV部731にて実施する物理条件変換とは、物理回線411の各種条件つまり電気/光/回線周波数などを装置内部にて処理可能な電気信号に変換することである。
【0007】
FRAMER部721は到達したSONET/SDHフレーム(Synchronous Optical NETwork/Synchronous Digital Hierarchyフレーム)のチェックと整形、およびSONET/SDHフレームからATMセルの抽出とエラー検出時のエラー訂正処理などを実施し、必要なエラー訂正処理を行ったATMセルをプロトコル処理部801に入力する。
ここで、チェックとは、データフレーム中に含まれるパリティコードなどを内部にて再演算し照合することにより、データの正常性を判断することである。また、整形とはSONET/SDHフレーム中のATMセル位置の演算などを行うことである。
ここでのATMセルのフォーマットは、図8(a)と(b)に示すように53オクテット固定長セルの形式である。ここで、図8(a)は、UNI(User Network Interface)フォーマットであり、図8(b)は、NNI(Network Node Interface)フォーマットであり、接続するATM網の種別により、いずれか一方のフォーマットが適用される。
【0008】
プロトコル処理部801のPROC(プロセッサ)部821は、ATM通信装置2の主機能である交換処理を実施するデータ交換機能を有し、ATMヘッダからあて先アドレスなどの抽出を実施するATMヘッダ抽出部824と、複数ATMセルをリアセンブルしIEEE802.3規格に準拠するパケットに変換するSAR処理部822と、IEEE802.3規格に準拠するパケットを解析し装置内の出力ポートを決定しFAP部831に送信するパケット処理部823とを備える。
ここでSAR処理部822が有するSAR(Segmentation and Reassembly sub-layer)機能とは、IEEE802.3規格に準拠するパケットをATMセルに分割し、ATM網に伝達する機能およびその逆変換機能のことである。
【0009】
ATMヘッダ抽出部824は、PROC部821に入力されたATMセルから、あて先VPI/VCIなどを抽出しSAR処理部822へ伝達すべきあて先アドレスの検索を実施し、ATMセルはあて先情報を付与された状態で、SAR処理部822に入力する。
【0010】
SAR処理部822では、ATMセルをIEEE802.3規格に準拠するパケットに変換しパケット処理部823に入力する。
【0011】
パケット処理部823は、IEEE802.3規格に準拠するパケットのあて先アドレス情報を元に、装置内のいずれのポートに伝達すべきか決定し当該あて先情報をデータパケット中に保存し、その後パケットをFAP(ファブリックアクセスプロセッサ)部831に送出する。
【0012】
FAP部831は、他のプロトコル処理部802と伝送路を介して接続されデータ交換を実施するプロセッサであり、あて先ポート番号を決定したデータパケットを、あて先ポートの存在する他のプロトコル処理部802に対し入力する。
【0013】
データパケットを入力されたプロトコル処理部802におけるFAP部832は、出力先とされるPROC部841に、入力されたデータパケットを入力する。
PROC部841は、アドレス変換などのプロトコル処理を施し、パケット通信仕様の物理回線412を収容する物理回線収容部702に出力する。
物理回線収容部702は、入力されたパケット情報に物理的な変換をして、物理回線412に送信する。
【0014】
続いて、従来技術におけるATM回線への送信処理について説明する。
パケット通信仕様の回線である物理回線412に接続される物理回線収容部702は、物理回線412により受信したパケット情報の物理的変換処理を行い、プロトコル処理部802に入力する。
プロトコル処理部802のPROC部841は、入力されたパケット情報から通信先が回線モジュール13であることを抽出し、FAP部832にパケット情報を入力する。
FAP部832は、入力されたデータパケットを回線モジュール13に入力する。
回線モジュール13のFAP部831は、入力されたパケット情報を、当該PROC部821に入力する。
【0015】
PROC部821に入力されたパケット情報により、パケット処理部823は、IEEE802.3規格に準拠するパケットの抽出処理を実施し当該IEEE802.3規格に準拠するパケットヘッダから、あて先アドレスを抽出し、当該あて先情報をパケットに添付しSAR処理部822に入力する。
【0016】
SAR処理部822は、IEEE802.3規格に準拠するパケットをATMセルに分割し物理回線収容部701に入力する。
物理回線収容部701に入力されたATMセルは、FRAMER部721に入力される。FRAMER部721は、ATMセルをSONET/SDHフレームに挿入して、TRCV部731に入力する。
TRCV部731は、入力されたATMセルの物理回線条件を変換して、物理回線411に送信する。
【0017】
以上に示したように、送信受信のいずれの処理においても、PROC部821における送付先情報の抽出・解析・送付先情報の付与などを集中して行う処理となっている。
【特許文献1】特開平06−169320号公報
【特許文献2】特開平05−022404号公報
【特許文献3】特開平07−095215号公報
【特許文献4】特開平11−196104号公報
【発明の開示】
【発明が解決しようとする課題】
【0018】
しかしながら、ATMヘッダの交換処理を行う中継処理部のプロセッサなどによって処理をする際に、ATMセルの大きさが53オクテットという短い長さで規定されていることにより、利用する通信速度の高速化に伴って、ATMセルの交換処理に費やされる処理量が増加するので、中継処理部のプロセッサなどによる処理の負担が増大するという問題がある。
【0019】
また、交換処理以外にも、通信処理において必要とされる機能が多様化することにより、通信処理を行うプロセッサの処理は、増加する傾向がある。
【0020】
このような状況において、ATMヘッダ情報を参照する交換処理では、ATMヘッダの抽出処理として以下の処理を行うため、中継処理部のプロセッサなどにおける負荷が高くなるという問題がある。
【0021】
PROC部821が備えるATMヘッダ抽出部824の処理について処理負担が高く、装置実装上の問題となる理由について、図8〜図9を参照して説明する。
図9で示すように、ATMヘッダ抽出部824は、前述した図8(a)、(b)の2つの形式のセルを扱う必要があることからその処理を2通りに分けて処理する必要がある。
【0022】
UNIセルである場合、ATMヘッダ先頭から1オクテット目の4bitに割り付けられている情報要素としてGFC(Generic Flow Control)部を抽出し、GFC保管レジスタに格納する(NNIセルの場合はGFCフィールドがないため抽出処理は不要である)。
さらに、2つのフォーマットに割り付けられている情報の位置や、情報サイズが異なる点があるが、順次、次の情報要素のVPI(Virtual Path Identifier)/VCI(Virtual Channel Identifier)/PT(Payload Type)/CLP(Cell Loss Priority)を抽出し、それぞれの保管レジスタに格納する。
【0023】
ここで、各保管レジスタは通常アドレス検索エンジンのキー情報となりえるものであり、bit0位置もしくはプロセッサアーキテクチャに依存したbit位置への格納が必要である。
したがって、図8で示すように、ATMセルの形式では、情報が4bitを境目として割り付けられているので、各情報抽出から格納までにはbitシフト処理が必須となり、情報抽出にかかる処理の負担が大きくなっている。
【0024】
さらに、装置内の交換処理においてパケット交換技術を利用して構築することが、パケット通信技術の普及により容易となってきた。しかし、ATM通信方式で扱う53オクテットのATMセルを64オクテット以上のパケット長を標準的に扱うパケット交換技術では、扱いにくいという問題がある。
IEEE802.3規格に準拠するパケット処理を主眼としたプロセッサを採用する場合、パケットサイズが64オクテット以上の可変長となっている例が多く、53オクテットの固定長セルのままでは処理することができない。そのため、ATM処理専用の処理方法を利用して機能を実現させているので、パケット処理を行う装置において、実現方法の簡素化が課題である。
【0025】
本発明は、上記課題を解決すべくなされたもので、その目的は、ATM通信方式に係るATMセルヘッダ処理を行う中継処理部の処理を低減させ、パケット通信技術と親和性の高いATM通信装置を提供することにある。
【課題を解決するための手段】
【0026】
上記問題を解決するために、本発明は、ATM網に接続されるATM回線に接続するATM回線接続部と、前記ATM回線から受信した前記ATM回線接続部によって入力されるATMセルに含まれる情報と、前記ATMセルのヘッダ部から抽出したATMヘッダ情報を情報要素ごとにオクテット単位で固定長パケットに割り付けて出力するATMヘッダ変換部と、前記ATMヘッダ変換部から出力される前記固定長パケットのパケットを中継する中継処理部と、を備えることを特徴とするATM通信装置である。
【0027】
本発明は、前記固定長パケットの長さは、64オクテットであることを特徴とする。
【0028】
本発明は、前記ATMヘッダ変換部は、UNIのATMヘッダ情報とNNIのATMヘッダ情報とで共通する情報要素を、前記固定長パケットにおける共通の位置に割り付けることを特徴とする。
【0029】
本発明は、前記ATMヘッダ変換部は、前記中継処理部から入力される固定長パケットに割り付けられたATMセルの情報をATMセルとして抽出して前記ATM回線接続部に出力することを特徴とする。
【発明の効果】
【0030】
この発明によれば、ATM通信装置は、ATM網に接続されるATM回線に接続するATM回線接続部と、前記ATM回線から受信した前記ATM回線接続部によって入力されるATMセルに含まれる情報と、前記ATMセルのヘッダ部から抽出したATMヘッダ情報を情報要素ごとにオクテット単位で固定長パケットに割り付けて出力するATMヘッダ変換部と、前記ATMヘッダ変換部から出力される前記固定長パケットのパケットを中継する中継処理部と、を備えることとした。
これにより、ATM処理に係る中継処理部の負荷を分散させることができ、プロセッサの処理速度を改善する効果がある。
【0031】
また、本発明によれば、前記固定長パケットの長さは、64オクテットであることとした。
これにより、パケット処理で利用されている手段の適用を、ATM処理が必要となる場合においても適用できる効果がある。
【0032】
また、本発明によれば、ATMヘッダ変換部は、UNIのATMヘッダ情報とNNIのATMヘッダ情報とで共通する情報要素を、前記固定長パケットにおける共通の位置に割り付けることとした。
これにより、2種類の異なるATMインタフェース仕様においても共通的に処理を行える手段を提供することが可能となる。
【0033】
また、本発明によれば、ATMヘッダ変換部は、中継処理部から入力される固定長パケットに割り付けられたATMセルの情報をATMセルとして抽出して前記ATM回線接続部に出力することとした。
これにより、固定長パケット処理による中継処理部を用いて、ATMセル化処理も行うことが可能となる。
【発明を実施するための最良の形態】
【0034】
(第1実施形態)
以下、本発明の実施形態について、図1を参照して説明する。
図1は、この発明の一実施形態によるATM通信装置1を示す概略ブロック図である。
【0035】
ATM通信装置1は、2つの物理回線401と402とによって接続される2つの通信網に接続されている。
【0036】
ここで、物理回線401は、ATM網に接続され、ATM通信方式の通信によってサービスされるものとする。また、物理回線402は、例えば、イーサネット(登録商標)、あるいは、IEEE802.3規格に準拠するパケット網に接続され、パケット通信方式によってサービスされるものとする。
【0037】
ATM通信装置1は、物理回線を収容する回線モジュール11と12とを備え、ATM通信装置1内部での接続により、2つの回線モジュール間での通信を行う。
ATM通信仕様の回線モジュール11は、ATM回線である物理回線401に接続され、パケット通信仕様の回線モジュール12は、パケット回線である物理回線402に接続される。
【0038】
回線モジュール11は、物理回線収容部101とプロトコル処理部201を備える。
【0039】
(物理回線収容部)
物理回線収容部101は、ATM通信装置1に接続される物理回線401に接続され、物理回線401によって接続されるATM網から受信する情報を変換・中継してプロトコル処理部201に入力する。またプロトコル処理部201から入力される情報を、変換・中継して物理回線401によって接続されるATM網に送信する。
【0040】
物理回線収容部101は、TRCV部131、FRAMER部121、ATMヘッダ変換部141を備える。
TRCV部131は、物理回線収容部101に接続される物理回線401を収容する。
TRCV部131は、物理回線401に適応する信号を扱うための物理条件変換を行う。また、TRCV部131は、物理回線401から受信した情報をFRAMER部121に入力し、FRAMER部121から入力された情報を物理回線401に送出する。
TRCV部131にて実施する物理条件変換とは、物理回線401の各種条件つまり電気/光/回線周波数などを装置内部にて処理可能な電気信号に変換することである。
【0041】
FRAMER部121は、TRCV部131と入出力されるSONET/SDHフレーム(Synchronous Optical NETwork/Synchronous Digital Hierarchyフレーム:SONET/SDHフレームとはATMセルを伝達する物理レイヤプロトコル規定である)のチェックと整形、SONET/SDHフレームで伝送されるATMセルの抽出処理と挿入処理、伝送エラー検出時のエラー訂正処理などを行う。
FRAMER部121は、TRCV部131から入力されたSONET/SDHフレームからのATMセルを抽出してATMヘッダ変換部141に入力する。
また、FRAMER部121は、ATMヘッダ変換部141から入力されるATMセルをSONET/SDHフレームに挿入してTRCV部131に入力する。
ここで、チェックとは、データフレーム中に含まれるパリティコードなどを内部にて再演算し照合することにより、データの正常性を判断することである。また、整形とはSONET/SDHフレーム中のATMセル位置の演算などを行うことである。
【0042】
ATMヘッダ変換部141は、ATMセルと64オクテットの固定長パケットとの変換処理を行う。さらに、ATMヘッダ変換部141は、物理回線収容部101におけるプロトコル処理部201との接続部である。
ATMヘッダ変換部141は、FRAMER部121から入力されたATMセルによる情報をもとに、拡張ATMヘッダ情報の付加を行い、64オクテットの固定長パケットによる情報に変換してプロトコル処理部201に入力する。
また、ATMヘッダ変換部141は、プロトコル処理部201から入力される64オクテットの固定長パケットによる情報をATMセルによる情報に変換し、FRAMER部121に入力する。
【0043】
(プロトコル処理部)
プロトコル処理部201は、SAR処理部222とパケット処理部223とを備えるPROC(プロセッサ)部221、ならびに、FAP(ファブリックアクセスプロセッサ)部231とを備える。
【0044】
PROC部221は、ATM通信装置1の主機能である交換処理を実施するデータ交換機能を有し、ATMセルによる情報とIEEE802.3規格に準拠するパケットによる情報との変換処理をする。
【0045】
SAR処理部222は、PROC部221の中で、複数のATMセルによる情報とパケットによる情報との変換処理を行う。ATM通信方式における一般的なSAR(Segmentation and Reassembly sub-layer)機能に相当する処理を行う。
SAR処理部222は、物理回線収容部101から入力される64オクテットの固定長パケットに割り付けられたATMセルによる情報を扱う。SAR処理部222は、入力された複数のATMセルのペイロード部によって伝送されている情報を抽出してパケット化処理を行う。SAR処理部222は、入力された固定長パケットに付与された拡張ATMヘッダ部を参照し、ATMセルが有するあて先情報を抽出し、抽出した情報を付加してパケット処理部223に入力する。
また、SAR処理部222は、パケット処理部223から入力されるパケットによる情報を分解し、あて先情報を付加してATMセル化するとともに、64オクテットの固定長パケットに割り付けて物理回線収容部101に出力する。
【0046】
パケット処理部223は、SAR処理部222によってATMセルからパケット化処理され入力されたパケット情報と、IEEE802.3規格に準拠するパケットとして扱う情報との変換処理を行う。
パケット処理部223は、SAR処理部222から入力されるパケット情報にIEEE802.3規格に準拠するパケットとして扱うためのあて先アドレスなどの情報を付加し、FAP部231に入力する。
また、パケット処理部223は、FAP部231が入力するIEEE802.3規格に準拠するパケットとして扱う情報からあて先アドレスを抽出してあて先情報を付加した、パケット情報に変換してSAR処理部222に入力する。
【0047】
FAP部231は、回線モジュール12と伝送路を介し接続しデータ交換を実施するプロセッサである。
FAP部231は、プロトコル処理部201が指定したあて先ポート番号によって出力先を決定し、あて先ポートの存在する回線モジュール12に対しデータパケットを入力する。
また、FAP部231は、回線モジュール12から入力されたデータパケットを指定されたあて先であるプロトコル処理部201に入力する。
【0048】
回線モジュール12は、適用される物理回線402がパケット回線仕様の回線とする点が、前述のATM回線仕様の回線モジュール11と異なっている。したがって、回線モジュール12では、ATM処理を必要とせず、パケット処理によって回線モジュール11と物理回線402との中継を行う。
回線モジュール12は、物理回線収容部102とプロトコル処理部202を備える。
【0049】
物理回線収容部102は、物理回線402を収容し、物理回線402とプロトコル処理部202との接続を行い、物理回線402に適用する物理条件の変換を行う。
【0050】
プロトコル処理部202は、物理回線収容部102と回線モジュール11との通信をパケット処理で中継する。
プロトコル処理部202は、PROC部241とFAP部232を備える。
【0051】
PROC部241は、物理回線収容部102からのパケット情報から送付先のアドレス情報を抽出し、パケット情報に付与してFAP部232に入力する。
また、FAP部232から入力されたパケット情報に付与された送付先情報により、送付先アドレス情報を付与したパケット情報を生成し、物理回線収容部102に入力する。
【0052】
FAP部232は、回線モジュール11と伝送路を介し接続しデータ交換を実施するプロセッサである。
FAP部232は、プロトコル処理部202が指定したあて先ポート番号によって出力先を決定し、あて先ポートの存在する回線モジュール11に対しデータパケットを入力する。
また、FAP部232は、回線モジュール11から入力されたデータパケットを指定されたあて先であるプロトコル処理部202に入力する。
【0053】
次に、図2を参照してATMヘッダ変換部141について説明する。
最初に、ATM回線から受信したATMセルから固定長パケットへの変換処理について説明する。
図2は、ATMヘッダ変換部141におけるATMセルから固定長パケットへの変換部のブロック図である。
【0054】
ATMヘッダ変換部141は、IGBUF部10、IGCELL部20を備える。
IGBUF部10は、図1でのFRAMER部121からのATMセルを入力とし、IGCELL部20で処理するための一時的な記憶領域として、入力されたATMセル記録し、記録されたATMセル情報の読み出し処理を行う。
【0055】
IGBUF部10は、一時的な記憶領域する受信バッファとして機能する入力バッファ部11と12ならびに入力バッファ部11、12からの読み出しを切り換える切換器13を備える。
IGBUF部10は、ATMセルがFRAMER部121から入力された際に入力バッファ部11(あるいは12)にATMセルを記録する。IGBUF部10は、ATMセルの入力を契機として、IGCELL部20にATMセルが入力されたことを通知する。
IGBUF部10は、IGCELL部20に従い、切換器13を入力バッファ部11(あるいは12)側に切り替え、入力バッファ部11(あるいは12)で記憶されるATMセルの読み出しを行い、IGCELL部20にATMセルを出力する。
【0056】
IGCELL部20は、読出制御部21、ヘッダーバッファ部22、ペイロードバッファ部23、拡張ヘッダ生成部24、出力バッファ部25、26、切換器27を備える。
【0057】
読出制御部21は、IGBUF部10における入力バッファ部11(あるいは12)へのATMセルが入力されたことの通知を受信する。また、読出制御部21は、記憶されているATMセルを入力バッファ部11(あるいは12)から読み出してIGCELL部20へ入力させる読み出し開始通知をIGBUF部10に通知する。
【0058】
ヘッダーバッファ部22は、IGBUF部10から入力されたATMセルヘッダー(4オクテット)を一時的に保持し、拡張ヘッダ生成部24に入力し、また、出力バッファ部25(あるいは26)のATMヘッダ情報記録部(header)に記録する。
【0059】
ペイロードバッファ部23は、IGBUF部10から入力されたATMセルペイロード(48オクテット)を一時的に保持し、出力バッファ部25(あるいは26)のATMペイロード情報記録部(payload)に記録する。
【0060】
拡張ヘッダ生成部24は、ヘッダーバッファ部22から入力されたATMセルのヘッダ情報を、出力バッファ部25(あるいは26)の所定の位置に配置させるため、情報の再配置を行って出力バッファ部25(あるいは26)の拡張ATMヘッダ情報記録部(ext#header)に記録する。
【0061】
出力バッファ部25、26は、64オクテットの固定長パケットを有する一時的な記憶領域とする出力バッファであり、情報の入力状況に応じて切り換えて利用する。
出力バッファ部25、26は、中継するATM情報と拡張ATMヘッダ情報を保持する。
【0062】
切換器27は、ヘッダーバッファ部22、ペイロードバッファ部23、拡張ヘッダ生成部24がそれぞれから出力バッファ部25(あるいは26)へ情報を記録すると、情報がそろった出力バッファ25(あるいは26)からの読み出しを行い、プロトコル処理部201への出力を行う。
【0063】
図3と図4を参照し、UNIフォーマットで規定されるATMセル64オクテットの固定長パケットに割り付ける処理についての説明を行う。
図3は、UNIで規定されるATMセル151と、ATMセルの情報を割り付けた固定長パケット251とを示している。
【0064】
UNI ATMセル151は、52オクテットの情報量を有し、ATMセルのヘッダ情報での5オクテット目にあたるHEC(Header Error Control)情報(1オクテット)を除くATMヘッダ156(4オクテット)とペイロード157(48オクテット)を有している。
1オクテット目から順にGFC(Generic Flow Control)152、VPI(Virtual Path Identifier)153、VCI(Virtual Channel Identifier)154、PT(Payload Type)/CLP(Cell Loss Priority)155、ペイロード157の順に隙間なく割り付けられている。
【0065】
固定長パケット251は、64オクテットの情報量を有し、1オクテット目から8オクテット目までを拡張ATMヘッダ258として定義し、ATMヘッダ156に割り付けられている情報を再配置して新たな情報要素として定義する。
拡張ATMヘッダ258に再配置する情報は、ATMヘッダ156に含まれる情報から抽出したGFC152、VPI153、VCI154、PT/CLP155の情報である。
拡張ATMヘッダ258における再配置は、1オクテット目にGFC252、2オクテット目にVPI253、4〜5オクテット目にVCI254、6オクテット目にPT/CLP255の順で割り付ける。情報要素の再配置の割付位置はオクテット単位でのアライメント処理を行っている。それゆえ、固定長パケット251は、4bitで定義されているGFC252、PT/CLP255の場所などに未使用bitが含まれることになる。
【0066】
拡張ATMヘッダ258の情報要素となるGFC252、VPI253、VCI254、PT/CLP255は、ATMヘッダ156に含まれる情報から抽出したGFC152、VPI153、VCI154、PT/CLP155と同じ値をとる。
【0067】
また、固定長パケット251は、拡張ATMヘッダ258に続いて、ATMヘッダ256、ペイロード257を配置する。ATMヘッダ256とペイロード257は、ATMセル151でのATMヘッダ156とペイロード157とをそのまま割り当てる。
固定長パケット251は、ATMヘッダ256とペイロード257を並べて配置することにより、ATMセルの構造を使って利用する用途において、再変換をすることなくそのまま読み出して利用できるという効果がある。
以上の割付により、固定長パケット251には、予備情報261〜264が含まれている。なお、予備情報261〜264の値は、予め定められた値を割り当てることとする。
【0068】
続いて図4を参照し、ATM通信装置1の受信処理について説明する。
図4は、図2で示したATMヘッダ変換部141において、図3に示したATMセルから固定長パケットに変換する処理をフローチャートで示している。
【0069】
まず、物理回線収容部101のTRCV部131は、物理回線401から入力される信号を受信する。
TRCV部131は、物理回線401から入力された信号に対しての物理条件変換を実施し、物理回線401から受信した情報をFRAMER部121に入力する。
【0070】
FRAMER部121は、入力されたSONET/SDHフレームの終端処理およびSONET/SDHフレームから抽出したATMセルをATMヘッダ変換部141に入力する。
【0071】
ATMヘッダ変換部141では、入力されたATMセルから、図3で示したフォーマットに従った64オクテット固定長パケットに変換する。
【0072】
ATMヘッダ変換部141は、FRAMER部121から入力されたATMセルは、図2に示すIGBUF部10の入力バッファ部11(または12)に入力され一時的に記録される。IGBUF部10は、入力バッファ部11(または12)に入力が完了すると、IGCELL部20の読出制御部21に入力完了信号を通知する(ステップSa11)。
【0073】
読出制御部21は、読み出し開始通知をIGBUF部10に返す。IGBUF部10は、切換器13を切換え、入力バッファ部11(または12)からの読み出しを行いIGCELL部20のヘッダーバッファ部22にATMヘッダ156を入力する。
ヘッダーバッファ部22は、入力されたATMヘッダ156を一時的な記憶領域に記録し、ATMヘッダ156を読み出して拡張ヘッダ生成部24に入力する。
拡張ヘッダ生成部24は、入力されたATMヘッダ156から、GFC152情報を抽出し、固定長パケット251を要素とする出力バッファ部25(または26)の1オクテット目であるGFC252に抽出したGFC152を記録する(ステップSa12)。
【0074】
拡張ヘッダ生成部24は、入力されたATMヘッダ156から、VPI153情報を抽出し、固定長パケット251を要素とする出力バッファ部25(または26)の2オクテット目であるVPI253に抽出したVPI153を記録する(ステップSa13)。
【0075】
拡張ヘッダ生成部24は、入力されたATMヘッダ156から、VCI154情報を抽出し、固定長パケット251を要素とする出力バッファ部25(または26)の3、4オクテット目であるVCI254に抽出したVCI154を記録する(ステップSa14)。
【0076】
拡張ヘッダ生成部24は、入力されたATMヘッダ156から、PT/CLP155情報を抽出し、固定長パケット251を要素とする出力バッファ部25(または26)の6オクテット目であるPT/CLP255に抽出したPT/CLP155を記録する(ステップSa15)。
【0077】
拡張ヘッダ生成部24は、固定長パケット251を要素とする出力バッファ部25(または26)の7、8オクテット目に規定値を記録する(ステップSa16)。
【0078】
また、ヘッダーバッファ部22は、一時的に記録されたATMヘッダ156を読み出して、固定長パケット251を要素とする出力バッファ部25(または26)の9から12オクテット目であるATMヘッダ256に記録する(ステップSa17)。
【0079】
またIGBUF部10は、続いて、入力バッファ部11(または12)からの読み出しを行いIGCELL部20のペイロードバッファ部23にペイロード157を入力する。
ペイロードバッファ部23は、一時的に記録されたペイロード157を読み出して、固定長パケット251を要素とする出力バッファ部25(または26)の13から60オクテット目であるペイロード257に記録する(ステップSa18)。
【0080】
IGCELL部20は、固定長パケット251を要素とする出力バッファ部25(または26)の61から64オクテット目に規定値を記録する(ステップSa19)。
【0081】
IGCELL部20は、出力バッファ部25(または26)への情報入力が完了すると、切換器27を切換えて、出力バッファ部25(または26)から読み出して、プロトコル処理部201に入力する(ステップSa20)。
【0082】
以上に説明したようにATMヘッダ変換部141の処理を付加することにより、ATMセルごとに行っているヘッダ情報からの情報要素の抽出に係るプロトコル処理部201の負荷を軽減することができる。
【0083】
(第2実施形態)
第1実施形態では、UNIフォーマットのATMセルへの適用する際の実施形態について説明を行った。第2実施形態では、NNIフォーマットのATMセルに適用する際の実施形態について説明する。
図1に示した概略ブロック図を同じく参照するので、構成ならびに符号の説明は省略する。
【0084】
図5と図6を参照し、NNIフォーマットで規定されるATMセル64オクテットの固定長パケットに割り付ける処理についての説明を行う。
前述のUNIフォーマットと異なる点は、NNIフォーマットには、GFCの割付がなく、少なくなったGECの分がVPI情報としてさらに割り付けられている点が異なる。
【0085】
図5は、NNIで規定されるATMセル171と、ATMセルの情報を割り付けた固定長パケット271とを示している。
【0086】
図5では、固定長パケット271の1オクテット目を予備情報281とする。また、NNI ATMセル171のVPI173を固定長パケット271の2、3オクテット目のVPI273として割り付ける。
上記以外は、図3におけるUNI ATMセルの割付方法と同様である。
【0087】
図6では、図5のUNIフォーマットのATMセルを固定長パケット271へ割り付ける処理で説明したように、ATMヘッダ変換部141は、FRAMER部121から入力されたATMセルは、図2に示すIGBUF部10の入力バッファ部11(または12)に入力され一時的に記録される。IGBUF部10は、入力バッファ部11(または12)に入力が完了すると、IGCELL部20の読出制御部21に入力完了信号を通知する(ステップSa21)。
【0088】
読出制御部21は、読み出し開始通知をIGBUF部10に返す。IGBUF部10は、切換器13を切換え、入力バッファ部11(または12)からの読み出しを行いIGCELL部20のヘッダーバッファ部22にATMヘッダ176を入力する。
ヘッダーバッファ部22は、入力されたATMヘッダ176を一時的な記憶領域に記録し、ATMヘッダ156を読み出して拡張ヘッダ生成部24に入力する。
【0089】
拡張ヘッダ生成部24は、固定長パケット271を要素とする出力バッファ部25(または26)の1オクテット目に規定値を記録する(ステップSa22)。
【0090】
拡張ヘッダ生成部24は、入力されたATMヘッダ176から、VPI173情報を抽出し、固定長パケット271を要素とする出力バッファ部25(または26)の2、2オクテット目であるVPI273に抽出したVPI173を記録する(ステップSa23)。
【0091】
以下、UNIフォーマットと同様な処理により、拡張ヘッダ生成部24は、入力されたATMヘッダ176から、VCI174情報を抽出し、固定長パケット271を要素とする出力バッファ部25(または26)の3、4オクテット目であるVCI274に抽出したVCI174を記録する(ステップSa24)。
【0092】
拡張ヘッダ生成部24は、入力されたATMヘッダ176から、PT/CLP175情報を抽出し、固定長パケット271を要素とする出力バッファ部25(または26)の6オクテット目であるPT/CLP275に抽出したPT/CLP175を記録する(ステップSa25)。
【0093】
拡張ヘッダ生成部24は、固定長パケット271を要素とする出力バッファ部25(または26)の7、8オクテット目に規定値を記録する(ステップSa26)。
【0094】
また、ヘッダーバッファ部22は、一時的に記録されたATMヘッダ176読み出して、固定長パケット271を要素とする出力バッファ部25(または26)の9から12オクテット目であるATMヘッダ276に記録する(ステップSa27)。
【0095】
またIGBUF部10は、続いて、入力バッファ部11(または12)からの読み出しを行いIGCELL部20のペイロードバッファ部23にペイロード177を入力する。
ペイロードバッファ部23は、一時的に記憶されたペイロード177を読み出して、固定長パケット271を要素とする出力バッファ部25(または26)の13から60オクテット目であるペイロード277に記録する(ステップSa28)。
【0096】
IGCELL部20は、固定長パケット271を要素とする出力バッファ部25(または26)の61から64オクテット目に規定値を記録する(ステップSa29)。
【0097】
IGCELL部20は、出力バッファ部25(または26)への情報入力が完了すると、切換器27を切換えて、出力バッファ部25(または26)から読み出して、プロトコル処理部201に入力する(ステップSa30)。
【0098】
(第3実施形態)
第1実施形態、第2実施形態では、ATM回線側からパケット通信回線に向けての受信処理を説明した。
続いて、第3実施形態として、パケット通信回線側からATM回線に向けての送信処理について説明する。
図1に示した概略ブロック図を同じく参照するので、構成ならびに符号の説明は省略する。
【0099】
前述のATM回線からの受信処理の場合には、接続されるATM回線の種別により処理を変える必要があった。
ここで説明するATM回線への送信処理については、前述の受信処理と異なりATMヘッダ変換部141でのATMヘッダの情報を参照しない処理とする方法を説明する。
【0100】
PROC部221から入力される固定長パケット(64オクテット)におけるATMセルの情報(52オクテット)は、ATMヘッダ変換部141が後段のFRAMER部121に入力するATMセル(52オクテット)の構造と一致させることとし、固定長パケットに連続して割り付けることとする。
固定長パケットへの割り付けは、1オクテット目から52オクテット目までの割付とする。
【0101】
これにより、ATMヘッダ変換部141では、PROC部221から入力されるATMセルの情報(特にATMヘッダ情報)を参照する処理を行わないこととすることができる。
また、ATMヘッダ変換部141で拡張ATMヘッダを利用しないので、固定長パケットへの拡張ATMヘッダ情報も割り付けないこととし、拡張ATMヘッダを生成する処理をPROC部221の処理として増やさずにATMセルを生成できる。
【0102】
以上の方法をとることで、本実施形態によるATMヘッダ変換部141は、PROC部222から入力されるATMセルの情報が割り付けられた固定長パケットを一時的な記憶領域に記録し、割り付けられたATMセルとして抽出し、その情報をそのまま読み出して、FRAMER部121に入力することとする。
【0103】
改めて、処理の流れを説明すると、以下のようになる。
プロトコル処理部201に回線モジュール12からデータパケットが入力された際、FAP部231は、回線モジュール12から入力されたデータパケットを指定されたあて先であるプロトコル処理部201に入力する。
【0104】
FAP部231から入力されたパケット情報に付与されたアドレス情報に基づきPROC部221のSAR処理部222において、ATMセル化を行う。
SAR処理部222は、固定長パケットにATMセルの情報を割付け、物理回線収容部101のATMヘッダ変換部141に固定長パケットを入力する。
【0105】
固定長パケットを入力されたATMヘッダ変換部141は、割り付けられたATMセル情報を抽出し、FRAMER部121に入力する。
【0106】
ATMセルを入力されたFRAMER部121は、ATMヘッダ変換部141から入力されるATMセルをSONET/SDHフレームに挿入してTRCV部131に入力する。
【0107】
SONET/SDHフレームに挿入されたATMセルをTRCV部131は、FRAMER部121から入力された情報を物理回線401に送出する。
【0108】
以上の処理をとることにより、ATMヘッダ変換部141におけるATM回線に向けての送信処理としては、ATM回線の種別(UNIとNNI)の違いによって処理を変える必要はない。
【0109】
なお、固定フレームへのATMセル情報、拡張ATMヘッダ情報の割付を図3に示したが、各情報要素の割付順序、位置について上記説明に制限されることはなく、別の割付を行うことも可能である。説明した拡張ATMヘッダへの情報要素の割付方法としては、オクテット単位での割付を行うことを特徴としている。
ATMヘッダの情報要素をオクテット単位の割付を行うことにより、PROC部221によるbitシフト処理などをATMヘッダ変換部141により実現することができる。
【0110】
なお、SAR処理部222の入出力を64オクテットの固定長パケットを使用する方法として説明したが、従来技術におけるSAR機能を利用し、物理回線収容部101と入出力される64オクテットの固定長パケットと従来技術におけるSAR機能との変換処理部をPROC部221などに搭載する実施形態も本実施形態のSAR処理部222の一形態とする。
【0111】
なお、ATM回線からの受信処理における固定長パケット251,271において、ATMヘッダ256,276を割り付けずに予備領域とする構成をとる方法も実施可能である。
【0112】
なお、ATM通信方式によるATM回線の通信品質などを管理するOAM(Operation, Administration, and, Maintenance)機能を使用する際においても、図1のPROC部221の物理回線収容部101側にATM処理部として実装し、固定長パケットに割り付けられた拡張ATMヘッダを参照することにより、OAM機能の処理を行うことができる。
【0113】
なお、FAP部231は、あて先ポート番号として自己が収容する物理回線収容部101内に存在する場合は、FAP部231とFAP部232との間の伝送路を介すことなくPROC部221にデータ送出を実施する構成を取ることも可能である。
また、物理回線収容部101内に複数のATM回線を収容する構成をとり、上記のFAP部231を経由しないで通信するような場合において、固定長パケットへのATMヘッダならびにペイロード位置を送信と受信を合わせることにより、ATM回線間の中継を行う際のPROC部221の中継処理の負荷を軽減することができる。
【0114】
なお、ATMヘッダ変換部141における、入力バッファ部11と12、ならびに、出力バッファ部25と26との切換は、一時的な記憶領域として用いられるためそれぞれの利用状況によって選択されることとする切換制御を行っている。
【図面の簡単な説明】
【0115】
【図1】この発明の第1の実施形態による概略ブロック図である。
【図2】図1のATMセル変換部におけるブロック図である。
【図3】第1の実施形態における固定長パケットへのATMセル情報の割付図(その1)である。
【図4】第1の実施形態における固定長パケットへのATMセル情報の割付処理を行う変換処理に関するフローチャート(その1)である。
【図5】第1の実施形態における固定長パケットへのATMセル情報の割付図(その2)である。
【図6】第1の実施形態における固定長パケットへのATMセル情報の割付処理を行う変換処理に関するフローチャート(その2)である。
【図7】従来技術における概略ブロック図である。
【図8】ATMセルフォーマットの構造である。
【図9】従来技術で行われているATMヘッダ処理に関するフローチャートである。
【符号の説明】
【0116】
1 ATM通信装置
11、12 回線モジュール
101、102 物理回線収容部
121 FRAMER部
131 TRCV部
141 ATMヘッダ変換部
201、202 プロトコル処理部
221、241 PROC部
222 SAR処理部
223 パケット処理部
231、232 FAP部
401、402 物理回線
【技術分野】
【0001】
本発明は、主にATM通信方式を利用するATM通信装置に関する。
【背景技術】
【0002】
従来の技術では、ATM(Asynchronous Transfer Mode)通信技術を利用して、異なる方式による網間接続の際に必要となる変換方法について報告されている。
例えば、ATM網と通信帯域を規定して利用するSTM(Synchronous Transfer Mode)網との接続に関する方法(例えば、特許文献1、特許文献2など)や、ATM網と他のATM網と接続して中継する際に、ATMセルに24オクテット構造のATMセルを多重化して伝送効率を改善させる方法(例えば、特許文献3など)などATM通信方式を利用する技術についての報告がある。
【0003】
ATM網とパケット網とに接続されるATM通信方式の伝送装置においては、プロトコル変換処理を伴い、プロトコル変換処理においての処理負荷低減についての課題解決技術が特許文献4などで報告されている。
特許文献4では、ATM網とパケット網とに接続する伝送装置内部のプロトコル処理を集中的に行うデータリンク処理部が備えるプロセッサの負荷を分散させるため、前述のデータリンク部のバスに接続されたATM回線接続部とパケット回線接続部間をデータリンク部で中継することなくバス経由でATMセルを中継する方法によりプロセッサ処理の負荷軽減の対策を行う方法が紹介されている。
【0004】
ATM通信方式では、各ATMセルに付与されるヘッダ情報にATMセルとしての個別情報を有するため、ATMセルごとの処理が必要とされる。
ATM網とパケット網を接続する場合において、プロトコル変換を回線モジュールごとに備える方式による従来技術での構成方法について、図7を参照し説明する。図7は従来技術の概略ブロック図である。
【0005】
ATM通信装置2は、2つの物理回線411と412とによって接続される2つの通信網間の通信を中継する。
ここで、物理回線411は、ATM網に接続され、ATM通信方式の通信を行う。また、物理回線412は、例えば、イーサネット(登録商標)、あるいは、IEEE802.3規格に準拠するパケット網に接続され、パケット通信方式の通信を行う。
【0006】
ATM回線である物理回線411に接続される回線モジュール13において、物理回線収容部701は、物理回線411を収容し、TRCV部731にて物理条件変換を実施し、FRAMER部721に受信データを入力する。TRCV部731にて実施する物理条件変換とは、物理回線411の各種条件つまり電気/光/回線周波数などを装置内部にて処理可能な電気信号に変換することである。
【0007】
FRAMER部721は到達したSONET/SDHフレーム(Synchronous Optical NETwork/Synchronous Digital Hierarchyフレーム)のチェックと整形、およびSONET/SDHフレームからATMセルの抽出とエラー検出時のエラー訂正処理などを実施し、必要なエラー訂正処理を行ったATMセルをプロトコル処理部801に入力する。
ここで、チェックとは、データフレーム中に含まれるパリティコードなどを内部にて再演算し照合することにより、データの正常性を判断することである。また、整形とはSONET/SDHフレーム中のATMセル位置の演算などを行うことである。
ここでのATMセルのフォーマットは、図8(a)と(b)に示すように53オクテット固定長セルの形式である。ここで、図8(a)は、UNI(User Network Interface)フォーマットであり、図8(b)は、NNI(Network Node Interface)フォーマットであり、接続するATM網の種別により、いずれか一方のフォーマットが適用される。
【0008】
プロトコル処理部801のPROC(プロセッサ)部821は、ATM通信装置2の主機能である交換処理を実施するデータ交換機能を有し、ATMヘッダからあて先アドレスなどの抽出を実施するATMヘッダ抽出部824と、複数ATMセルをリアセンブルしIEEE802.3規格に準拠するパケットに変換するSAR処理部822と、IEEE802.3規格に準拠するパケットを解析し装置内の出力ポートを決定しFAP部831に送信するパケット処理部823とを備える。
ここでSAR処理部822が有するSAR(Segmentation and Reassembly sub-layer)機能とは、IEEE802.3規格に準拠するパケットをATMセルに分割し、ATM網に伝達する機能およびその逆変換機能のことである。
【0009】
ATMヘッダ抽出部824は、PROC部821に入力されたATMセルから、あて先VPI/VCIなどを抽出しSAR処理部822へ伝達すべきあて先アドレスの検索を実施し、ATMセルはあて先情報を付与された状態で、SAR処理部822に入力する。
【0010】
SAR処理部822では、ATMセルをIEEE802.3規格に準拠するパケットに変換しパケット処理部823に入力する。
【0011】
パケット処理部823は、IEEE802.3規格に準拠するパケットのあて先アドレス情報を元に、装置内のいずれのポートに伝達すべきか決定し当該あて先情報をデータパケット中に保存し、その後パケットをFAP(ファブリックアクセスプロセッサ)部831に送出する。
【0012】
FAP部831は、他のプロトコル処理部802と伝送路を介して接続されデータ交換を実施するプロセッサであり、あて先ポート番号を決定したデータパケットを、あて先ポートの存在する他のプロトコル処理部802に対し入力する。
【0013】
データパケットを入力されたプロトコル処理部802におけるFAP部832は、出力先とされるPROC部841に、入力されたデータパケットを入力する。
PROC部841は、アドレス変換などのプロトコル処理を施し、パケット通信仕様の物理回線412を収容する物理回線収容部702に出力する。
物理回線収容部702は、入力されたパケット情報に物理的な変換をして、物理回線412に送信する。
【0014】
続いて、従来技術におけるATM回線への送信処理について説明する。
パケット通信仕様の回線である物理回線412に接続される物理回線収容部702は、物理回線412により受信したパケット情報の物理的変換処理を行い、プロトコル処理部802に入力する。
プロトコル処理部802のPROC部841は、入力されたパケット情報から通信先が回線モジュール13であることを抽出し、FAP部832にパケット情報を入力する。
FAP部832は、入力されたデータパケットを回線モジュール13に入力する。
回線モジュール13のFAP部831は、入力されたパケット情報を、当該PROC部821に入力する。
【0015】
PROC部821に入力されたパケット情報により、パケット処理部823は、IEEE802.3規格に準拠するパケットの抽出処理を実施し当該IEEE802.3規格に準拠するパケットヘッダから、あて先アドレスを抽出し、当該あて先情報をパケットに添付しSAR処理部822に入力する。
【0016】
SAR処理部822は、IEEE802.3規格に準拠するパケットをATMセルに分割し物理回線収容部701に入力する。
物理回線収容部701に入力されたATMセルは、FRAMER部721に入力される。FRAMER部721は、ATMセルをSONET/SDHフレームに挿入して、TRCV部731に入力する。
TRCV部731は、入力されたATMセルの物理回線条件を変換して、物理回線411に送信する。
【0017】
以上に示したように、送信受信のいずれの処理においても、PROC部821における送付先情報の抽出・解析・送付先情報の付与などを集中して行う処理となっている。
【特許文献1】特開平06−169320号公報
【特許文献2】特開平05−022404号公報
【特許文献3】特開平07−095215号公報
【特許文献4】特開平11−196104号公報
【発明の開示】
【発明が解決しようとする課題】
【0018】
しかしながら、ATMヘッダの交換処理を行う中継処理部のプロセッサなどによって処理をする際に、ATMセルの大きさが53オクテットという短い長さで規定されていることにより、利用する通信速度の高速化に伴って、ATMセルの交換処理に費やされる処理量が増加するので、中継処理部のプロセッサなどによる処理の負担が増大するという問題がある。
【0019】
また、交換処理以外にも、通信処理において必要とされる機能が多様化することにより、通信処理を行うプロセッサの処理は、増加する傾向がある。
【0020】
このような状況において、ATMヘッダ情報を参照する交換処理では、ATMヘッダの抽出処理として以下の処理を行うため、中継処理部のプロセッサなどにおける負荷が高くなるという問題がある。
【0021】
PROC部821が備えるATMヘッダ抽出部824の処理について処理負担が高く、装置実装上の問題となる理由について、図8〜図9を参照して説明する。
図9で示すように、ATMヘッダ抽出部824は、前述した図8(a)、(b)の2つの形式のセルを扱う必要があることからその処理を2通りに分けて処理する必要がある。
【0022】
UNIセルである場合、ATMヘッダ先頭から1オクテット目の4bitに割り付けられている情報要素としてGFC(Generic Flow Control)部を抽出し、GFC保管レジスタに格納する(NNIセルの場合はGFCフィールドがないため抽出処理は不要である)。
さらに、2つのフォーマットに割り付けられている情報の位置や、情報サイズが異なる点があるが、順次、次の情報要素のVPI(Virtual Path Identifier)/VCI(Virtual Channel Identifier)/PT(Payload Type)/CLP(Cell Loss Priority)を抽出し、それぞれの保管レジスタに格納する。
【0023】
ここで、各保管レジスタは通常アドレス検索エンジンのキー情報となりえるものであり、bit0位置もしくはプロセッサアーキテクチャに依存したbit位置への格納が必要である。
したがって、図8で示すように、ATMセルの形式では、情報が4bitを境目として割り付けられているので、各情報抽出から格納までにはbitシフト処理が必須となり、情報抽出にかかる処理の負担が大きくなっている。
【0024】
さらに、装置内の交換処理においてパケット交換技術を利用して構築することが、パケット通信技術の普及により容易となってきた。しかし、ATM通信方式で扱う53オクテットのATMセルを64オクテット以上のパケット長を標準的に扱うパケット交換技術では、扱いにくいという問題がある。
IEEE802.3規格に準拠するパケット処理を主眼としたプロセッサを採用する場合、パケットサイズが64オクテット以上の可変長となっている例が多く、53オクテットの固定長セルのままでは処理することができない。そのため、ATM処理専用の処理方法を利用して機能を実現させているので、パケット処理を行う装置において、実現方法の簡素化が課題である。
【0025】
本発明は、上記課題を解決すべくなされたもので、その目的は、ATM通信方式に係るATMセルヘッダ処理を行う中継処理部の処理を低減させ、パケット通信技術と親和性の高いATM通信装置を提供することにある。
【課題を解決するための手段】
【0026】
上記問題を解決するために、本発明は、ATM網に接続されるATM回線に接続するATM回線接続部と、前記ATM回線から受信した前記ATM回線接続部によって入力されるATMセルに含まれる情報と、前記ATMセルのヘッダ部から抽出したATMヘッダ情報を情報要素ごとにオクテット単位で固定長パケットに割り付けて出力するATMヘッダ変換部と、前記ATMヘッダ変換部から出力される前記固定長パケットのパケットを中継する中継処理部と、を備えることを特徴とするATM通信装置である。
【0027】
本発明は、前記固定長パケットの長さは、64オクテットであることを特徴とする。
【0028】
本発明は、前記ATMヘッダ変換部は、UNIのATMヘッダ情報とNNIのATMヘッダ情報とで共通する情報要素を、前記固定長パケットにおける共通の位置に割り付けることを特徴とする。
【0029】
本発明は、前記ATMヘッダ変換部は、前記中継処理部から入力される固定長パケットに割り付けられたATMセルの情報をATMセルとして抽出して前記ATM回線接続部に出力することを特徴とする。
【発明の効果】
【0030】
この発明によれば、ATM通信装置は、ATM網に接続されるATM回線に接続するATM回線接続部と、前記ATM回線から受信した前記ATM回線接続部によって入力されるATMセルに含まれる情報と、前記ATMセルのヘッダ部から抽出したATMヘッダ情報を情報要素ごとにオクテット単位で固定長パケットに割り付けて出力するATMヘッダ変換部と、前記ATMヘッダ変換部から出力される前記固定長パケットのパケットを中継する中継処理部と、を備えることとした。
これにより、ATM処理に係る中継処理部の負荷を分散させることができ、プロセッサの処理速度を改善する効果がある。
【0031】
また、本発明によれば、前記固定長パケットの長さは、64オクテットであることとした。
これにより、パケット処理で利用されている手段の適用を、ATM処理が必要となる場合においても適用できる効果がある。
【0032】
また、本発明によれば、ATMヘッダ変換部は、UNIのATMヘッダ情報とNNIのATMヘッダ情報とで共通する情報要素を、前記固定長パケットにおける共通の位置に割り付けることとした。
これにより、2種類の異なるATMインタフェース仕様においても共通的に処理を行える手段を提供することが可能となる。
【0033】
また、本発明によれば、ATMヘッダ変換部は、中継処理部から入力される固定長パケットに割り付けられたATMセルの情報をATMセルとして抽出して前記ATM回線接続部に出力することとした。
これにより、固定長パケット処理による中継処理部を用いて、ATMセル化処理も行うことが可能となる。
【発明を実施するための最良の形態】
【0034】
(第1実施形態)
以下、本発明の実施形態について、図1を参照して説明する。
図1は、この発明の一実施形態によるATM通信装置1を示す概略ブロック図である。
【0035】
ATM通信装置1は、2つの物理回線401と402とによって接続される2つの通信網に接続されている。
【0036】
ここで、物理回線401は、ATM網に接続され、ATM通信方式の通信によってサービスされるものとする。また、物理回線402は、例えば、イーサネット(登録商標)、あるいは、IEEE802.3規格に準拠するパケット網に接続され、パケット通信方式によってサービスされるものとする。
【0037】
ATM通信装置1は、物理回線を収容する回線モジュール11と12とを備え、ATM通信装置1内部での接続により、2つの回線モジュール間での通信を行う。
ATM通信仕様の回線モジュール11は、ATM回線である物理回線401に接続され、パケット通信仕様の回線モジュール12は、パケット回線である物理回線402に接続される。
【0038】
回線モジュール11は、物理回線収容部101とプロトコル処理部201を備える。
【0039】
(物理回線収容部)
物理回線収容部101は、ATM通信装置1に接続される物理回線401に接続され、物理回線401によって接続されるATM網から受信する情報を変換・中継してプロトコル処理部201に入力する。またプロトコル処理部201から入力される情報を、変換・中継して物理回線401によって接続されるATM網に送信する。
【0040】
物理回線収容部101は、TRCV部131、FRAMER部121、ATMヘッダ変換部141を備える。
TRCV部131は、物理回線収容部101に接続される物理回線401を収容する。
TRCV部131は、物理回線401に適応する信号を扱うための物理条件変換を行う。また、TRCV部131は、物理回線401から受信した情報をFRAMER部121に入力し、FRAMER部121から入力された情報を物理回線401に送出する。
TRCV部131にて実施する物理条件変換とは、物理回線401の各種条件つまり電気/光/回線周波数などを装置内部にて処理可能な電気信号に変換することである。
【0041】
FRAMER部121は、TRCV部131と入出力されるSONET/SDHフレーム(Synchronous Optical NETwork/Synchronous Digital Hierarchyフレーム:SONET/SDHフレームとはATMセルを伝達する物理レイヤプロトコル規定である)のチェックと整形、SONET/SDHフレームで伝送されるATMセルの抽出処理と挿入処理、伝送エラー検出時のエラー訂正処理などを行う。
FRAMER部121は、TRCV部131から入力されたSONET/SDHフレームからのATMセルを抽出してATMヘッダ変換部141に入力する。
また、FRAMER部121は、ATMヘッダ変換部141から入力されるATMセルをSONET/SDHフレームに挿入してTRCV部131に入力する。
ここで、チェックとは、データフレーム中に含まれるパリティコードなどを内部にて再演算し照合することにより、データの正常性を判断することである。また、整形とはSONET/SDHフレーム中のATMセル位置の演算などを行うことである。
【0042】
ATMヘッダ変換部141は、ATMセルと64オクテットの固定長パケットとの変換処理を行う。さらに、ATMヘッダ変換部141は、物理回線収容部101におけるプロトコル処理部201との接続部である。
ATMヘッダ変換部141は、FRAMER部121から入力されたATMセルによる情報をもとに、拡張ATMヘッダ情報の付加を行い、64オクテットの固定長パケットによる情報に変換してプロトコル処理部201に入力する。
また、ATMヘッダ変換部141は、プロトコル処理部201から入力される64オクテットの固定長パケットによる情報をATMセルによる情報に変換し、FRAMER部121に入力する。
【0043】
(プロトコル処理部)
プロトコル処理部201は、SAR処理部222とパケット処理部223とを備えるPROC(プロセッサ)部221、ならびに、FAP(ファブリックアクセスプロセッサ)部231とを備える。
【0044】
PROC部221は、ATM通信装置1の主機能である交換処理を実施するデータ交換機能を有し、ATMセルによる情報とIEEE802.3規格に準拠するパケットによる情報との変換処理をする。
【0045】
SAR処理部222は、PROC部221の中で、複数のATMセルによる情報とパケットによる情報との変換処理を行う。ATM通信方式における一般的なSAR(Segmentation and Reassembly sub-layer)機能に相当する処理を行う。
SAR処理部222は、物理回線収容部101から入力される64オクテットの固定長パケットに割り付けられたATMセルによる情報を扱う。SAR処理部222は、入力された複数のATMセルのペイロード部によって伝送されている情報を抽出してパケット化処理を行う。SAR処理部222は、入力された固定長パケットに付与された拡張ATMヘッダ部を参照し、ATMセルが有するあて先情報を抽出し、抽出した情報を付加してパケット処理部223に入力する。
また、SAR処理部222は、パケット処理部223から入力されるパケットによる情報を分解し、あて先情報を付加してATMセル化するとともに、64オクテットの固定長パケットに割り付けて物理回線収容部101に出力する。
【0046】
パケット処理部223は、SAR処理部222によってATMセルからパケット化処理され入力されたパケット情報と、IEEE802.3規格に準拠するパケットとして扱う情報との変換処理を行う。
パケット処理部223は、SAR処理部222から入力されるパケット情報にIEEE802.3規格に準拠するパケットとして扱うためのあて先アドレスなどの情報を付加し、FAP部231に入力する。
また、パケット処理部223は、FAP部231が入力するIEEE802.3規格に準拠するパケットとして扱う情報からあて先アドレスを抽出してあて先情報を付加した、パケット情報に変換してSAR処理部222に入力する。
【0047】
FAP部231は、回線モジュール12と伝送路を介し接続しデータ交換を実施するプロセッサである。
FAP部231は、プロトコル処理部201が指定したあて先ポート番号によって出力先を決定し、あて先ポートの存在する回線モジュール12に対しデータパケットを入力する。
また、FAP部231は、回線モジュール12から入力されたデータパケットを指定されたあて先であるプロトコル処理部201に入力する。
【0048】
回線モジュール12は、適用される物理回線402がパケット回線仕様の回線とする点が、前述のATM回線仕様の回線モジュール11と異なっている。したがって、回線モジュール12では、ATM処理を必要とせず、パケット処理によって回線モジュール11と物理回線402との中継を行う。
回線モジュール12は、物理回線収容部102とプロトコル処理部202を備える。
【0049】
物理回線収容部102は、物理回線402を収容し、物理回線402とプロトコル処理部202との接続を行い、物理回線402に適用する物理条件の変換を行う。
【0050】
プロトコル処理部202は、物理回線収容部102と回線モジュール11との通信をパケット処理で中継する。
プロトコル処理部202は、PROC部241とFAP部232を備える。
【0051】
PROC部241は、物理回線収容部102からのパケット情報から送付先のアドレス情報を抽出し、パケット情報に付与してFAP部232に入力する。
また、FAP部232から入力されたパケット情報に付与された送付先情報により、送付先アドレス情報を付与したパケット情報を生成し、物理回線収容部102に入力する。
【0052】
FAP部232は、回線モジュール11と伝送路を介し接続しデータ交換を実施するプロセッサである。
FAP部232は、プロトコル処理部202が指定したあて先ポート番号によって出力先を決定し、あて先ポートの存在する回線モジュール11に対しデータパケットを入力する。
また、FAP部232は、回線モジュール11から入力されたデータパケットを指定されたあて先であるプロトコル処理部202に入力する。
【0053】
次に、図2を参照してATMヘッダ変換部141について説明する。
最初に、ATM回線から受信したATMセルから固定長パケットへの変換処理について説明する。
図2は、ATMヘッダ変換部141におけるATMセルから固定長パケットへの変換部のブロック図である。
【0054】
ATMヘッダ変換部141は、IGBUF部10、IGCELL部20を備える。
IGBUF部10は、図1でのFRAMER部121からのATMセルを入力とし、IGCELL部20で処理するための一時的な記憶領域として、入力されたATMセル記録し、記録されたATMセル情報の読み出し処理を行う。
【0055】
IGBUF部10は、一時的な記憶領域する受信バッファとして機能する入力バッファ部11と12ならびに入力バッファ部11、12からの読み出しを切り換える切換器13を備える。
IGBUF部10は、ATMセルがFRAMER部121から入力された際に入力バッファ部11(あるいは12)にATMセルを記録する。IGBUF部10は、ATMセルの入力を契機として、IGCELL部20にATMセルが入力されたことを通知する。
IGBUF部10は、IGCELL部20に従い、切換器13を入力バッファ部11(あるいは12)側に切り替え、入力バッファ部11(あるいは12)で記憶されるATMセルの読み出しを行い、IGCELL部20にATMセルを出力する。
【0056】
IGCELL部20は、読出制御部21、ヘッダーバッファ部22、ペイロードバッファ部23、拡張ヘッダ生成部24、出力バッファ部25、26、切換器27を備える。
【0057】
読出制御部21は、IGBUF部10における入力バッファ部11(あるいは12)へのATMセルが入力されたことの通知を受信する。また、読出制御部21は、記憶されているATMセルを入力バッファ部11(あるいは12)から読み出してIGCELL部20へ入力させる読み出し開始通知をIGBUF部10に通知する。
【0058】
ヘッダーバッファ部22は、IGBUF部10から入力されたATMセルヘッダー(4オクテット)を一時的に保持し、拡張ヘッダ生成部24に入力し、また、出力バッファ部25(あるいは26)のATMヘッダ情報記録部(header)に記録する。
【0059】
ペイロードバッファ部23は、IGBUF部10から入力されたATMセルペイロード(48オクテット)を一時的に保持し、出力バッファ部25(あるいは26)のATMペイロード情報記録部(payload)に記録する。
【0060】
拡張ヘッダ生成部24は、ヘッダーバッファ部22から入力されたATMセルのヘッダ情報を、出力バッファ部25(あるいは26)の所定の位置に配置させるため、情報の再配置を行って出力バッファ部25(あるいは26)の拡張ATMヘッダ情報記録部(ext#header)に記録する。
【0061】
出力バッファ部25、26は、64オクテットの固定長パケットを有する一時的な記憶領域とする出力バッファであり、情報の入力状況に応じて切り換えて利用する。
出力バッファ部25、26は、中継するATM情報と拡張ATMヘッダ情報を保持する。
【0062】
切換器27は、ヘッダーバッファ部22、ペイロードバッファ部23、拡張ヘッダ生成部24がそれぞれから出力バッファ部25(あるいは26)へ情報を記録すると、情報がそろった出力バッファ25(あるいは26)からの読み出しを行い、プロトコル処理部201への出力を行う。
【0063】
図3と図4を参照し、UNIフォーマットで規定されるATMセル64オクテットの固定長パケットに割り付ける処理についての説明を行う。
図3は、UNIで規定されるATMセル151と、ATMセルの情報を割り付けた固定長パケット251とを示している。
【0064】
UNI ATMセル151は、52オクテットの情報量を有し、ATMセルのヘッダ情報での5オクテット目にあたるHEC(Header Error Control)情報(1オクテット)を除くATMヘッダ156(4オクテット)とペイロード157(48オクテット)を有している。
1オクテット目から順にGFC(Generic Flow Control)152、VPI(Virtual Path Identifier)153、VCI(Virtual Channel Identifier)154、PT(Payload Type)/CLP(Cell Loss Priority)155、ペイロード157の順に隙間なく割り付けられている。
【0065】
固定長パケット251は、64オクテットの情報量を有し、1オクテット目から8オクテット目までを拡張ATMヘッダ258として定義し、ATMヘッダ156に割り付けられている情報を再配置して新たな情報要素として定義する。
拡張ATMヘッダ258に再配置する情報は、ATMヘッダ156に含まれる情報から抽出したGFC152、VPI153、VCI154、PT/CLP155の情報である。
拡張ATMヘッダ258における再配置は、1オクテット目にGFC252、2オクテット目にVPI253、4〜5オクテット目にVCI254、6オクテット目にPT/CLP255の順で割り付ける。情報要素の再配置の割付位置はオクテット単位でのアライメント処理を行っている。それゆえ、固定長パケット251は、4bitで定義されているGFC252、PT/CLP255の場所などに未使用bitが含まれることになる。
【0066】
拡張ATMヘッダ258の情報要素となるGFC252、VPI253、VCI254、PT/CLP255は、ATMヘッダ156に含まれる情報から抽出したGFC152、VPI153、VCI154、PT/CLP155と同じ値をとる。
【0067】
また、固定長パケット251は、拡張ATMヘッダ258に続いて、ATMヘッダ256、ペイロード257を配置する。ATMヘッダ256とペイロード257は、ATMセル151でのATMヘッダ156とペイロード157とをそのまま割り当てる。
固定長パケット251は、ATMヘッダ256とペイロード257を並べて配置することにより、ATMセルの構造を使って利用する用途において、再変換をすることなくそのまま読み出して利用できるという効果がある。
以上の割付により、固定長パケット251には、予備情報261〜264が含まれている。なお、予備情報261〜264の値は、予め定められた値を割り当てることとする。
【0068】
続いて図4を参照し、ATM通信装置1の受信処理について説明する。
図4は、図2で示したATMヘッダ変換部141において、図3に示したATMセルから固定長パケットに変換する処理をフローチャートで示している。
【0069】
まず、物理回線収容部101のTRCV部131は、物理回線401から入力される信号を受信する。
TRCV部131は、物理回線401から入力された信号に対しての物理条件変換を実施し、物理回線401から受信した情報をFRAMER部121に入力する。
【0070】
FRAMER部121は、入力されたSONET/SDHフレームの終端処理およびSONET/SDHフレームから抽出したATMセルをATMヘッダ変換部141に入力する。
【0071】
ATMヘッダ変換部141では、入力されたATMセルから、図3で示したフォーマットに従った64オクテット固定長パケットに変換する。
【0072】
ATMヘッダ変換部141は、FRAMER部121から入力されたATMセルは、図2に示すIGBUF部10の入力バッファ部11(または12)に入力され一時的に記録される。IGBUF部10は、入力バッファ部11(または12)に入力が完了すると、IGCELL部20の読出制御部21に入力完了信号を通知する(ステップSa11)。
【0073】
読出制御部21は、読み出し開始通知をIGBUF部10に返す。IGBUF部10は、切換器13を切換え、入力バッファ部11(または12)からの読み出しを行いIGCELL部20のヘッダーバッファ部22にATMヘッダ156を入力する。
ヘッダーバッファ部22は、入力されたATMヘッダ156を一時的な記憶領域に記録し、ATMヘッダ156を読み出して拡張ヘッダ生成部24に入力する。
拡張ヘッダ生成部24は、入力されたATMヘッダ156から、GFC152情報を抽出し、固定長パケット251を要素とする出力バッファ部25(または26)の1オクテット目であるGFC252に抽出したGFC152を記録する(ステップSa12)。
【0074】
拡張ヘッダ生成部24は、入力されたATMヘッダ156から、VPI153情報を抽出し、固定長パケット251を要素とする出力バッファ部25(または26)の2オクテット目であるVPI253に抽出したVPI153を記録する(ステップSa13)。
【0075】
拡張ヘッダ生成部24は、入力されたATMヘッダ156から、VCI154情報を抽出し、固定長パケット251を要素とする出力バッファ部25(または26)の3、4オクテット目であるVCI254に抽出したVCI154を記録する(ステップSa14)。
【0076】
拡張ヘッダ生成部24は、入力されたATMヘッダ156から、PT/CLP155情報を抽出し、固定長パケット251を要素とする出力バッファ部25(または26)の6オクテット目であるPT/CLP255に抽出したPT/CLP155を記録する(ステップSa15)。
【0077】
拡張ヘッダ生成部24は、固定長パケット251を要素とする出力バッファ部25(または26)の7、8オクテット目に規定値を記録する(ステップSa16)。
【0078】
また、ヘッダーバッファ部22は、一時的に記録されたATMヘッダ156を読み出して、固定長パケット251を要素とする出力バッファ部25(または26)の9から12オクテット目であるATMヘッダ256に記録する(ステップSa17)。
【0079】
またIGBUF部10は、続いて、入力バッファ部11(または12)からの読み出しを行いIGCELL部20のペイロードバッファ部23にペイロード157を入力する。
ペイロードバッファ部23は、一時的に記録されたペイロード157を読み出して、固定長パケット251を要素とする出力バッファ部25(または26)の13から60オクテット目であるペイロード257に記録する(ステップSa18)。
【0080】
IGCELL部20は、固定長パケット251を要素とする出力バッファ部25(または26)の61から64オクテット目に規定値を記録する(ステップSa19)。
【0081】
IGCELL部20は、出力バッファ部25(または26)への情報入力が完了すると、切換器27を切換えて、出力バッファ部25(または26)から読み出して、プロトコル処理部201に入力する(ステップSa20)。
【0082】
以上に説明したようにATMヘッダ変換部141の処理を付加することにより、ATMセルごとに行っているヘッダ情報からの情報要素の抽出に係るプロトコル処理部201の負荷を軽減することができる。
【0083】
(第2実施形態)
第1実施形態では、UNIフォーマットのATMセルへの適用する際の実施形態について説明を行った。第2実施形態では、NNIフォーマットのATMセルに適用する際の実施形態について説明する。
図1に示した概略ブロック図を同じく参照するので、構成ならびに符号の説明は省略する。
【0084】
図5と図6を参照し、NNIフォーマットで規定されるATMセル64オクテットの固定長パケットに割り付ける処理についての説明を行う。
前述のUNIフォーマットと異なる点は、NNIフォーマットには、GFCの割付がなく、少なくなったGECの分がVPI情報としてさらに割り付けられている点が異なる。
【0085】
図5は、NNIで規定されるATMセル171と、ATMセルの情報を割り付けた固定長パケット271とを示している。
【0086】
図5では、固定長パケット271の1オクテット目を予備情報281とする。また、NNI ATMセル171のVPI173を固定長パケット271の2、3オクテット目のVPI273として割り付ける。
上記以外は、図3におけるUNI ATMセルの割付方法と同様である。
【0087】
図6では、図5のUNIフォーマットのATMセルを固定長パケット271へ割り付ける処理で説明したように、ATMヘッダ変換部141は、FRAMER部121から入力されたATMセルは、図2に示すIGBUF部10の入力バッファ部11(または12)に入力され一時的に記録される。IGBUF部10は、入力バッファ部11(または12)に入力が完了すると、IGCELL部20の読出制御部21に入力完了信号を通知する(ステップSa21)。
【0088】
読出制御部21は、読み出し開始通知をIGBUF部10に返す。IGBUF部10は、切換器13を切換え、入力バッファ部11(または12)からの読み出しを行いIGCELL部20のヘッダーバッファ部22にATMヘッダ176を入力する。
ヘッダーバッファ部22は、入力されたATMヘッダ176を一時的な記憶領域に記録し、ATMヘッダ156を読み出して拡張ヘッダ生成部24に入力する。
【0089】
拡張ヘッダ生成部24は、固定長パケット271を要素とする出力バッファ部25(または26)の1オクテット目に規定値を記録する(ステップSa22)。
【0090】
拡張ヘッダ生成部24は、入力されたATMヘッダ176から、VPI173情報を抽出し、固定長パケット271を要素とする出力バッファ部25(または26)の2、2オクテット目であるVPI273に抽出したVPI173を記録する(ステップSa23)。
【0091】
以下、UNIフォーマットと同様な処理により、拡張ヘッダ生成部24は、入力されたATMヘッダ176から、VCI174情報を抽出し、固定長パケット271を要素とする出力バッファ部25(または26)の3、4オクテット目であるVCI274に抽出したVCI174を記録する(ステップSa24)。
【0092】
拡張ヘッダ生成部24は、入力されたATMヘッダ176から、PT/CLP175情報を抽出し、固定長パケット271を要素とする出力バッファ部25(または26)の6オクテット目であるPT/CLP275に抽出したPT/CLP175を記録する(ステップSa25)。
【0093】
拡張ヘッダ生成部24は、固定長パケット271を要素とする出力バッファ部25(または26)の7、8オクテット目に規定値を記録する(ステップSa26)。
【0094】
また、ヘッダーバッファ部22は、一時的に記録されたATMヘッダ176読み出して、固定長パケット271を要素とする出力バッファ部25(または26)の9から12オクテット目であるATMヘッダ276に記録する(ステップSa27)。
【0095】
またIGBUF部10は、続いて、入力バッファ部11(または12)からの読み出しを行いIGCELL部20のペイロードバッファ部23にペイロード177を入力する。
ペイロードバッファ部23は、一時的に記憶されたペイロード177を読み出して、固定長パケット271を要素とする出力バッファ部25(または26)の13から60オクテット目であるペイロード277に記録する(ステップSa28)。
【0096】
IGCELL部20は、固定長パケット271を要素とする出力バッファ部25(または26)の61から64オクテット目に規定値を記録する(ステップSa29)。
【0097】
IGCELL部20は、出力バッファ部25(または26)への情報入力が完了すると、切換器27を切換えて、出力バッファ部25(または26)から読み出して、プロトコル処理部201に入力する(ステップSa30)。
【0098】
(第3実施形態)
第1実施形態、第2実施形態では、ATM回線側からパケット通信回線に向けての受信処理を説明した。
続いて、第3実施形態として、パケット通信回線側からATM回線に向けての送信処理について説明する。
図1に示した概略ブロック図を同じく参照するので、構成ならびに符号の説明は省略する。
【0099】
前述のATM回線からの受信処理の場合には、接続されるATM回線の種別により処理を変える必要があった。
ここで説明するATM回線への送信処理については、前述の受信処理と異なりATMヘッダ変換部141でのATMヘッダの情報を参照しない処理とする方法を説明する。
【0100】
PROC部221から入力される固定長パケット(64オクテット)におけるATMセルの情報(52オクテット)は、ATMヘッダ変換部141が後段のFRAMER部121に入力するATMセル(52オクテット)の構造と一致させることとし、固定長パケットに連続して割り付けることとする。
固定長パケットへの割り付けは、1オクテット目から52オクテット目までの割付とする。
【0101】
これにより、ATMヘッダ変換部141では、PROC部221から入力されるATMセルの情報(特にATMヘッダ情報)を参照する処理を行わないこととすることができる。
また、ATMヘッダ変換部141で拡張ATMヘッダを利用しないので、固定長パケットへの拡張ATMヘッダ情報も割り付けないこととし、拡張ATMヘッダを生成する処理をPROC部221の処理として増やさずにATMセルを生成できる。
【0102】
以上の方法をとることで、本実施形態によるATMヘッダ変換部141は、PROC部222から入力されるATMセルの情報が割り付けられた固定長パケットを一時的な記憶領域に記録し、割り付けられたATMセルとして抽出し、その情報をそのまま読み出して、FRAMER部121に入力することとする。
【0103】
改めて、処理の流れを説明すると、以下のようになる。
プロトコル処理部201に回線モジュール12からデータパケットが入力された際、FAP部231は、回線モジュール12から入力されたデータパケットを指定されたあて先であるプロトコル処理部201に入力する。
【0104】
FAP部231から入力されたパケット情報に付与されたアドレス情報に基づきPROC部221のSAR処理部222において、ATMセル化を行う。
SAR処理部222は、固定長パケットにATMセルの情報を割付け、物理回線収容部101のATMヘッダ変換部141に固定長パケットを入力する。
【0105】
固定長パケットを入力されたATMヘッダ変換部141は、割り付けられたATMセル情報を抽出し、FRAMER部121に入力する。
【0106】
ATMセルを入力されたFRAMER部121は、ATMヘッダ変換部141から入力されるATMセルをSONET/SDHフレームに挿入してTRCV部131に入力する。
【0107】
SONET/SDHフレームに挿入されたATMセルをTRCV部131は、FRAMER部121から入力された情報を物理回線401に送出する。
【0108】
以上の処理をとることにより、ATMヘッダ変換部141におけるATM回線に向けての送信処理としては、ATM回線の種別(UNIとNNI)の違いによって処理を変える必要はない。
【0109】
なお、固定フレームへのATMセル情報、拡張ATMヘッダ情報の割付を図3に示したが、各情報要素の割付順序、位置について上記説明に制限されることはなく、別の割付を行うことも可能である。説明した拡張ATMヘッダへの情報要素の割付方法としては、オクテット単位での割付を行うことを特徴としている。
ATMヘッダの情報要素をオクテット単位の割付を行うことにより、PROC部221によるbitシフト処理などをATMヘッダ変換部141により実現することができる。
【0110】
なお、SAR処理部222の入出力を64オクテットの固定長パケットを使用する方法として説明したが、従来技術におけるSAR機能を利用し、物理回線収容部101と入出力される64オクテットの固定長パケットと従来技術におけるSAR機能との変換処理部をPROC部221などに搭載する実施形態も本実施形態のSAR処理部222の一形態とする。
【0111】
なお、ATM回線からの受信処理における固定長パケット251,271において、ATMヘッダ256,276を割り付けずに予備領域とする構成をとる方法も実施可能である。
【0112】
なお、ATM通信方式によるATM回線の通信品質などを管理するOAM(Operation, Administration, and, Maintenance)機能を使用する際においても、図1のPROC部221の物理回線収容部101側にATM処理部として実装し、固定長パケットに割り付けられた拡張ATMヘッダを参照することにより、OAM機能の処理を行うことができる。
【0113】
なお、FAP部231は、あて先ポート番号として自己が収容する物理回線収容部101内に存在する場合は、FAP部231とFAP部232との間の伝送路を介すことなくPROC部221にデータ送出を実施する構成を取ることも可能である。
また、物理回線収容部101内に複数のATM回線を収容する構成をとり、上記のFAP部231を経由しないで通信するような場合において、固定長パケットへのATMヘッダならびにペイロード位置を送信と受信を合わせることにより、ATM回線間の中継を行う際のPROC部221の中継処理の負荷を軽減することができる。
【0114】
なお、ATMヘッダ変換部141における、入力バッファ部11と12、ならびに、出力バッファ部25と26との切換は、一時的な記憶領域として用いられるためそれぞれの利用状況によって選択されることとする切換制御を行っている。
【図面の簡単な説明】
【0115】
【図1】この発明の第1の実施形態による概略ブロック図である。
【図2】図1のATMセル変換部におけるブロック図である。
【図3】第1の実施形態における固定長パケットへのATMセル情報の割付図(その1)である。
【図4】第1の実施形態における固定長パケットへのATMセル情報の割付処理を行う変換処理に関するフローチャート(その1)である。
【図5】第1の実施形態における固定長パケットへのATMセル情報の割付図(その2)である。
【図6】第1の実施形態における固定長パケットへのATMセル情報の割付処理を行う変換処理に関するフローチャート(その2)である。
【図7】従来技術における概略ブロック図である。
【図8】ATMセルフォーマットの構造である。
【図9】従来技術で行われているATMヘッダ処理に関するフローチャートである。
【符号の説明】
【0116】
1 ATM通信装置
11、12 回線モジュール
101、102 物理回線収容部
121 FRAMER部
131 TRCV部
141 ATMヘッダ変換部
201、202 プロトコル処理部
221、241 PROC部
222 SAR処理部
223 パケット処理部
231、232 FAP部
401、402 物理回線
【特許請求の範囲】
【請求項1】
ATM網に接続されるATM回線に接続するATM回線接続部と、
前記ATM回線から受信した前記ATM回線接続部によって入力されるATMセルに含まれる情報と、前記ATMセルのヘッダ部から抽出したATMヘッダ情報を情報要素ごとにオクテット単位で固定長パケットに割り付けて出力するATMヘッダ変換部と、
前記ATMヘッダ変換部から出力される前記固定長パケットのパケットを中継する中継処理部と、
を備えることを特徴とするATM通信装置。
【請求項2】
前記固定長パケットの長さは、64オクテットであることを特徴とする請求項1に記載のATM通信装置。
【請求項3】
前記ATMヘッダ変換部は、UNIのATMヘッダ情報とNNIのATMヘッダ情報とで共通する情報要素を、前記固定長パケットにおける共通の位置に割り付けることを特徴とする請求項1に記載のATM通信装置。
【請求項4】
前記ATMヘッダ変換部は、前記中継処理部から入力される固定長パケットに割り付けられたATMセルの情報をATMセルとして抽出して前記ATM回線接続部に出力することを特徴とする請求項1に記載のATM通信装置。
【請求項1】
ATM網に接続されるATM回線に接続するATM回線接続部と、
前記ATM回線から受信した前記ATM回線接続部によって入力されるATMセルに含まれる情報と、前記ATMセルのヘッダ部から抽出したATMヘッダ情報を情報要素ごとにオクテット単位で固定長パケットに割り付けて出力するATMヘッダ変換部と、
前記ATMヘッダ変換部から出力される前記固定長パケットのパケットを中継する中継処理部と、
を備えることを特徴とするATM通信装置。
【請求項2】
前記固定長パケットの長さは、64オクテットであることを特徴とする請求項1に記載のATM通信装置。
【請求項3】
前記ATMヘッダ変換部は、UNIのATMヘッダ情報とNNIのATMヘッダ情報とで共通する情報要素を、前記固定長パケットにおける共通の位置に割り付けることを特徴とする請求項1に記載のATM通信装置。
【請求項4】
前記ATMヘッダ変換部は、前記中継処理部から入力される固定長パケットに割り付けられたATMセルの情報をATMセルとして抽出して前記ATM回線接続部に出力することを特徴とする請求項1に記載のATM通信装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【公開番号】特開2009−188533(P2009−188533A)
【公開日】平成21年8月20日(2009.8.20)
【国際特許分類】
【出願番号】特願2008−24169(P2008−24169)
【出願日】平成20年2月4日(2008.2.4)
【出願人】(305017712)エスアイアイ・ネットワーク・システムズ株式会社 (19)
【Fターム(参考)】
【公開日】平成21年8月20日(2009.8.20)
【国際特許分類】
【出願日】平成20年2月4日(2008.2.4)
【出願人】(305017712)エスアイアイ・ネットワーク・システムズ株式会社 (19)
【Fターム(参考)】
[ Back to top ]