ＣＰＵを内蔵した情報記録媒体及びプログラム
【課題】複数の入出力端子からの受信データを、損なうことなく迅速に処理することができるＩＣカードを提供する。
【解決手段】時刻ｔ４において、Ｉ／Ｏポート１１ａから受信したデータがＩ／Ｏバッファ２３ａに（書込４８）、またＩ／Ｏポート１１ｂから受信したデータがＩ／Ｏバッファ２３ｂに同時に書き込まれた場合（書込４７）、Ｉ／Ｏポート１１ａからＩ／Ｏバッファ２３ａに書き込まれたデータが優先され、最初に退避される（退避４９）。Ｉ／Ｏバッファ２３ａ上のデータの退避が終わると、Ｉ／Ｏバッファ２３ｂ上のデータが退避される（退避５０）。Ｉ／Ｏバッファ２３ａ、Ｉ／Ｏバッファ２３ｂのI書き込みが同時に発生した場合、通信プロトコル、通信速度、バッファサイズの３点が考慮されて、バッファの退避処理の優先度が決定される。
【解決手段】時刻ｔ４において、Ｉ／Ｏポート１１ａから受信したデータがＩ／Ｏバッファ２３ａに（書込４８）、またＩ／Ｏポート１１ｂから受信したデータがＩ／Ｏバッファ２３ｂに同時に書き込まれた場合（書込４７）、Ｉ／Ｏポート１１ａからＩ／Ｏバッファ２３ａに書き込まれたデータが優先され、最初に退避される（退避４９）。Ｉ／Ｏバッファ２３ａ上のデータの退避が終わると、Ｉ／Ｏバッファ２３ｂ上のデータが退避される（退避５０）。Ｉ／Ｏバッファ２３ａ、Ｉ／Ｏバッファ２３ｂのI書き込みが同時に発生した場合、通信プロトコル、通信速度、バッファサイズの３点が考慮されて、バッファの退避処理の優先度が決定される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の入出力端子を有するＩＣカード等のＣＰＵを内蔵した情報記録媒体等に関するものである。
【背景技術】
【０００２】
従来、ＩＣカードは、店舗等に設置された端末に差し込んで利用する接触型ＩＣカードと、端末にかざして利用する非接触型ＩＣカードに大別され、サービス要件に基づいてそれぞれ採用されていた。
【０００３】
また、通信分野において、通信機能を持つ携帯型端末を使った決済サービスが登場してきた。このような端末には、通信サービス向けの接触型ＩＣカード機能と、決済サービス向けの非接触型ＩＣカード機能の両者を備えることが求められる。つまり、少なくとも接触型・非接触型の２つの入出力端子（以下Ｉ／Ｏポートと称する。）を有し、それぞれのＩ／Ｏポートから任意のタイミングでコマンドを送受信することが可能なＩＣカードへの要求は高まっている（例えば『特許文献１』参照。）。
【０００４】
例えば、クレジット機能やポイントアプリケーション機能を、接触型Ｉ／Ｏポートを用いて使用し、小額決済機能や入退出管理機能を、非接触型Ｉ／Ｏポートを用いて使用するＩＣカードなどがある。
【０００５】
このようなＩＣカードは、大部分は接触Ｉ／Ｏポートと非接触Ｉ／Ｏポートから送受信されるコマンドを処理する演算処理装置が別れている（２ＣＰＵ構成）。また、二つのＩ／Ｏポートに対して演算処理装置が共通（１ＣＰＵ構成）だとしても、サービス利用の観点から同時に機能する必要性は少なかった（例えば、クレジット決済をしながら入退出はしない等。）。
【特許文献１】特開２００５−２９３３８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、通信機能を有した携帯端末に挿入して使用するＩＣカードにおいて、演算処理装置が一つで接触型・非接触型のＩ／Ｏポートを共に有する場合、利用されるサービス内容次第でそれぞれのＩ／Ｏポートから受信されるコマンドを同時に受け付ける必要が生じてきた。例えば、非接触Ｉ／Ｏポート経由でクレジット決済を実行している間に、携帯端末にメールが着信する場合がある。
【０００７】
このような場合、通信機能を有した携帯端末に挿入して使用するＩＣカードが、１つの演算処理装置で、接触型及び非接触型のＩ／Ｏポートを有する場合、両Ｉ／Ｏポートからのコマンドを同時に処理するための機能が求められる。
【課題を解決するための手段】
【０００８】
本発明は、前述した問題点に鑑みてなされたもので、その目的とすることは複数の入出力端子からの受信データを、損なうことなく迅速に処理するＩＣカードを提供することにある。
【０００９】
前述した目的を達成するために第１の発明は複数の入出力端子と、前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、前記バッファに書き込まれた前記入出力データを退避する退避手段と、を有し、前記退避手段は、通常は複数の前記バッファに書き込まれた順に前記入出力データを退避し、前記バッファへの前記入出力データの書き込みが同時に行われた場合には、バッファの大きさと書込速度によって前記入出力データを退避する順序を決定することを特徴とするＣＰＵを内蔵した情報記録媒体である。
【００１０】
第２の発明は、複数の入出力端子と、前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、前記バッファに書き込まれた前記入出力データを退避する退避手段と、を有し、前記退避手段は、第１の入出力端子から受信したコマンドを処理中に第２の入出力端子から受信データが前記バッファに書き込まれた場合、コマンド処理を中断して前記入出力データの退避を行うことを特徴とするＣＰＵを内蔵した情報記録媒体である。
【００１１】
第３の発明は、複数の入出力端子と、前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、前記バッファに書き込まれた前記入出力データを退避する退避手段と、を有し、前記退避手段は、第１の入出力端子に対してレスポンス送信中に第２の入出力端子からの受信データが前記バッファに書き込まれた場合、レスポンス送信を中断して前記入出力データの退避を行うことを特徴とするＣＰＵを内蔵した情報記録媒体である。
【００１２】
第１の発明から第３の発明までのＣＰＵを内蔵した情報記録媒体では、前記バッファはＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）に置かれ、前記退避手段は、揮発性メモリに前記受信データを退避する。
【００１３】
第４の発明は、コンピュータを第１の発明のＣＰＵを内蔵した情報記録媒体として機能させるプログラムである。
【発明の効果】
【００１４】
本発明のＣＰＵを内蔵した情報記録媒体により、複数の入出力端子からの受信データを、損なうことなく迅速に処理することができる。
【発明を実施するための最良の形態】
【００１５】
以下添付図面に基づいて、本発明の一実施形態に係るＣＰＵを内蔵した情報記録媒体について詳細に説明する。
【００１６】
最初に図１はＣＰＵを内蔵した情報記録媒体であるＩＣカード１の構成の概略を示すブロック図である。
【００１７】
図１に示すように、ＩＣカード１は、接触・非接触の機能を持ったＩＣカードである。ＩＣモジュール端子とリーダ／ライタの端子が接触することで電力供給や通信を行う。
ＩＣカード１には、ＳＩＭ（Ｓｕｂｓｃｒｉｂｅｒ Ｉｄｅｎｔｉｔｙ Ｍｏｄｕｌｅ）、ＵＩＭ（Ｕｎｉｖｅｒｓａｌ Ｉｄｅｎｔｉｔｙ Ｍｏｄｕｌｅ）、ＵＳＩＭ（Ｕｎｉｖｅｒｓａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｉｄｅｎｔｉｔｙ Ｍｏｄｕｌｅ）等がある。
ＩＣカード１は、ＣＰＵ３、ＥＥＰＲＯＭ５（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＲＡＭ７、ＲＯＭ９、Ｉ／Ｏポート１１、ＵＡＲＴ１３（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）等から構成される。
【００１８】
ＣＰＵ３は、ＲＯＭ９等に格納されるプログラムをＲＡＭ７上のワークメモリ領域に呼び出して実行し、演算処理、動作制御を行い、システム全体を制御する。
ＥＥＰＲＯＭ５は、書込み可能な不揮発性メモリであり、ユーザ領域を有し、プラットフォーム型ＯＳに対応したアプリケーションを複数搭載可能とする。例えば、アプリケーションとして、契約端末の認証を行う認証アプリケーション・プログラム、正当使用者／端末を特定するための認証情報（例えば、契約者識別情報等）を搭載、格納する。
【００１９】
ＲＡＭ７は、揮発性メモリであり、ＲＯＭ９等からロードしたプログラム、データ等を一時的に保持するとともに、ＣＰＵ３が各種処理を行う為に使用するワークエリアを備える。
【００２０】
ＲＯＭ９は、プログラム領域を有し、アプリケーションの追加・削除が可能なプラットフォーム型のＯＳを格納する。またアプリケーション・プログラムの一部を格納する。
Ｉ／Ｏポート１１ａ、１１ｂはＣＰＵが周辺機器にデータを送受信するために使う窓口である。それぞれのＩ／Ｏポート１１は固有のＩ／Ｏポートアドレスを持ち、識別される。ここでは、２つのＩ／Ｏポートを持つＩＣカード１を例にとって説明を行う。Ｉ／Ｏポート１１ａを接触型の機能を持つポート、Ｉ／Ｏポート１１ｂを非接触のポートとする。
【００２１】
ＵＡＲＴ１３ａ、１３ｂは、通信回路であり、各Ｉ／Ｏポート１１ａ、１１ｂに対応付けられる。
ＵＡＲＴ１３ａ、１３ｂは、パラレル信号をシリアル信号に変換したり、シリアル信号をパラレル信号に変換したりする。
尚、ＩＣカード１は、この構成に限られるものではない。
【００２２】
次に、図２を参照しながら、それぞれのＩ／Ｏポート１１からＩ／Ｏバッファ２３へのデータの流れについて説明を行う。
図２は接触型のＩ／Ｏポート１１ａと、Ｉ／Ｏポート１１ａに対応するＵＡＲＴ１３ａとのデータの流れを示す図である。
【００２３】
図２に示すように、ＵＡＲＴ１３ａにはシフトレジスタ２１ａ、Ｉ／Ｏバッファ２３ａ等が設けられる。シフトレジスタ２１ａは、受信したパラレル信号を１ビットずつ書き込んで左右に移動させることのできる一時的な記憶場所である。
Ｉ／Ｏバッファ２３ａは、受信したデータをＣＰＵ３が処理するために安全な場所へ退避させるまでの間、一時的に保存しておく場所である。
【００２４】
Ｉ／Ｏポート１１ａから入力されたパラレル信号は、ＵＡＲＴ１３ａのシフトレジスタ２１ａに１ビットずつ書き込まれ（Ａ）、１バイト受信したところでＩ／Ｏバッファ２３ａに書き込まれる（Ｂ）。
【００２５】
次に、図３を参照しながら、Ｉ／Ｏポート１１からコマンドを受信した場合のＣＰＵ３の動作について説明を行う。図３は時間（ｔ）の経過とＣＰＵ３の動作を示す図である。コマンドは、例えば電話の接続時における認証コマンド等である。
【００２６】
図３に示すように、ＣＰＵ３はまずコマンド受信３１を行う。次にＣＰＵ３は受信したコマンドについてコマンド処理３２を行う。次にコマンドに対するレスポンス送信３３を行う。
【００２７】
ここで、複数のＩ／Ｏポート１１が存在する場合には、コマンド受信３１、コマンド処理３２、レスポンス送信３３の各々のタイミングで、他のＩ／Ｏポート１１からのコマンドを受信することがある。
【００２８】
通常、Ｉ／Ｏポートから受信したコマンドは、Ｉ／Ｏバッファ２３に一旦保存される。
【００２９】
次に図４を参照しながら、Ｉ／Ｏバッファ２３に受信データ（コマンド）が順次書き込まれた場合の、Ｉ／Ｏバッファ２３における受信データ（コマンド）の推移について説明を行う。
図４（ａ）は、Ｉ／Ｏバッファ２３の受信データの推移を示す図である。Ｔ１においてＩ／Ｏバッファ２３に、Ｉ／Ｏポート１１から受信した受信データａ（コマンド）が存在しているときに、Ｉ／Ｏポート１１からさらに受信データｂが受信される。このとき、Ｉ／Ｏバッファ２３上の受信データａは受信データｂで置き換えられる。
【００３０】
Ｉ／Ｏバッファ２３上には受信データｂが保存された状態になる。次にＴ２において、Ｉ／Ｏポート１１から受信データｃが受信されると、上記と同様にＩ／Ｏバッファ２３上の受信データｂは受信データｃで置き換えられる。
【００３１】
図４（ｂ）は、Ｉ／Ｏバッファ２３上に複数の受信データを保存するテーブルを保有し、受信データを履歴とともに保存する場合である。Ｔ１１で、Ｉ／Ｏバッファ２３上には受信データａ、受信データｂが保存されている。ここにＩ／Ｏポート１１から受信データｃが受信されると、空いている箇所に保存される。
次に、Ｔ１２において、受信データｄが受信されると、Ｉ／Ｏバッファ２３上の空いている場所に保存される。
次に、Ｔ１３において受信データｅが受信されると、Ｉ／Ｏバッファ２３上に空いている場所がないため、最も古い受信データａが受信データｅに置き換えられる。
【００３２】
このように、Ｉ／Ｏバッファ２３上の受信データは、Ｉ／Ｏバッファ２３に空きスペースがないと、次に受信したデータが、最も古いデータを置き換えてしまう。
【００３３】
次に図５を参照しながら、複数のＩ／Ｏポート１１からデータ（コマンド）を受信し、複数のＩ／Ｏバッファ２３に対する書き込みが行われる場合の並列コマンド処理について説明を行う。即ち、図３におけるコマンド受信３１時における他のＩ／Ｏバッファ２３の処理の割り込みの処理である。コマンド処理３２が実行されるまでの間、受信したコマンドはＩ／Ｏバッファ２３上に置かれる。ＣＰＵ３はコマンド処理３２の際にＩ／Ｏバッファ２３からコマンドを読み出して実行することになるが、図４で前述したようにＩ／Ｏバッファ２３にデータ（コマンド）が置かれている間にＩ／Ｏポート１１からデータ（コマンド）が受信されると、古いデータから順に上書きされて消去されてしまう。
【００３４】
従って、Ｉ／Ｏバッファ２３上のデータ（コマンド）が上書きされる前に、受信データ（コマンド）を安全な場所、即ちＲＡＭ７等の安全な場所に退避させる必要がある。
以下に詳細を述べる。尚、Ｉ／Ｏバッファ２３ａはＩ／Ｏポート１１ａに対応し、Ｉ／Ｏバッファ２３ｂはＩ／Ｏポート１１ｂに対応する。
【００３５】
まず、Ｉ／Ｏポート１１ａから受信したデータが、時刻ｔ１においてＩ／Ｏバッファ２３ａに書き込まれる（書込４１）。Ｉ／Ｏバッファ２３ａに書き込まれたデータは退避４２される。
次に、Ｉ／Ｏポート１１ｂから受信したデータが、時刻ｔ２においてＩ／Ｏバッファ２３ｂに書き込まれる（書込４３）。Ｉ／Ｏバッファ２３ｂに書き込まれたデータは退避４４される。
次に、Ｉ／Ｏポート１１ａから受信したデータが、時刻ｔ３においてＩ／Ｏバッファ２３ａに書き込まれる（書込４５）。Ｉ／Ｏバッファ２３ａに書き込まれたデータは退避４６される。
【００３６】
書込４１から退避４６までの処理については、Ｉ／Ｏバッファ２３ａ、Ｉ／Ｏバッファ２３ｂに書き込まれた順番に退避が行われる。退避されたデータは、処理が実行されるまでＲＡＭ７上に置かれ、コマンド実行の際に再びＣＰＵ３が読み出して実行する。
【００３７】
次に、時刻ｔ４において、Ｉ／Ｏポート１１ａから受信したデータがＩ／Ｏバッファ２３ａに（書込４８）、またＩ／Ｏポート１１ｂから受信したデータがＩ／Ｏバッファ２３ｂに同時に書き込まれたとする（書込４７）。このとき、Ｉ／Ｏポート１１ａからＩ／Ｏバッファ２３ａに書き込まれたデータが優先され、最初に退避される（退避４９）。Ｉ／Ｏバッファ２３ａ上のデータの退避が終わると、Ｉ／Ｏバッファ２３ｂ上のデータが退避される（退避５０）。
【００３８】
Ｉ／Ｏバッファ２３ａ、Ｉ／Ｏバッファ２３ｂの書き込みが同時に発生した場合、どちらのバッファの退避処理を優先すべきかについては、通信プロトコル、通信速度、バッファサイズの３点が考慮される。
尚、優先度は、活性化後およびＰＰＳコマンド実行後に算出される。ＰＰＳコマンドとは通信プロトコルおよび通信速度を変更するコマンドである。
詳細を以下に述べる。
【００３９】
活性化後およびＰＰＳコマンド送信後、ＩＣカードは通信プロトコル、通信速度およびバッファサイズからＩ／Ｏバッファ２３にデータが書き込まれてから次に上書きが発生するまでの時間Ｔ（優先度）を算出する。Ｉ／Ｏバッファ２３ａの優先度（Ｔ）をＭ、Ｉ／Ｏバッファ２３ｂの優先度（Ｔ）をＮとする。尚、この時間はもっとも早く受信処理される場合を想定して計算する。
Ｍ＝Ｉ／Ｏバッファ２３ａのバッファサイズ／通信速度
Ｎ＝Ｉ／Ｏバッファ２３ｂのバッファサイズ／通信速度
【００４０】
Ｉ／Ｏバッファ２３ａ、２３ｂの書き込みが同時に発生した場合はＭおよびＮの値に基づいて優先度を比較する。上書きが発生するまでの時間が短いほうを優先して処理する。
【００４１】
例えば、接触通信において通信速度が１５３．６Ｋｂｐｓでバッファサイズが１ｂｙｔｅの場合、１ｂｙｔｅ受信に１１．８ｅｔｕかかるため、上書きまでに以下の時間が発生する。
１＊１１．８／１５３．６Ｋ＝０．０７６８［ｍｓｅｃ］
尚ｅｔｕとは１ｂｉｔデータを伝送するために必要となる時間の単位である。
【００４２】
また、非接触通信において通信速度が１．６Ｍｂｐｓでバッファサイズが３２ｂｙｔｅの場合、
８＊３２／１．６Ｍ＝０．１６［ｍｓｅｃ］
となる。この結果、接触通信における上書きまでの時間が短いことになり、接触通信のＩ／Ｏバッファ２３ａ上のデータの退避が優先される。
【００４３】
このようにして、優先度の高いＩ／Ｏバッファ２３のデータを優先して退避させるため、データの上書きの危険性を回避することができ、さらに、複数のＩ／Ｏポート１１からの受信データを迅速に同時に処理することができる。
【００４４】
図６は、Ｉ／Ｏポート１１ｂから受信したコマンドの処理中にＩ／Ｏバッファ２３ａへの書き込みがあった場合の、Ｉ／Ｏバッファ２３ａのデータの退避、即ち、図３におけるコマンド処理３２時の割り込みを示すフローチャートである。
【００４５】
ＣＰＵ３は、コマンド処理６１を行う。時間ｔ１１において、Ｉ／Ｏバッファ２３ａには、Ｉ／Ｏポート１１ａから受信したデータが書き込まれる（書込６２）。ＣＰＵ３は直ちにコマンド処理６１を中断し、Ｉ／Ｏバッファ２３ａに書き込まれたデータを退避させる（退避６３）。
【００４６】
退避６３が終了すると、コマンド処理６４が再開される。さらに、時間ｔ１２において上記と同様にＩ／Ｏバッファ２３ａに受信データが書き込まれると（書込６５）、ＣＰＵ３はコマンド処理６４を中断し、Ｉ／Ｏバッファ２３ａに書き込まれたデータの退避６６を行う。
【００４７】
退避６６が終了するとコマンド処理６７が再開される。コマンド処理６７が終了するとＣＰＵ３は、Ｉ／Ｏポート１１ｂに対するレスポンスの送信６８を行う。送信されたデータはＩ／Ｏバッファ２３ｂを経由してＩ／Ｏポート１１ｂに送られる。
【００４８】
さらに、時間ｔ１３においてＩ／Ｏバッファ２３ａに受信データが書き込まれる（書込７０）。ｔ１３では、ＣＰＵ３は既にコマンド処理６７を終えているので、ＣＰＵ３はＩ／Ｏバッファ２３ａに書き込まれたデータを直ちに退避する（退避７１）。
【００４９】
このように、ＣＰＵ３がコマンド処理中の場合には、Ｉ／Ｏバッファ２３に書き込みが行われる都度、ＣＰＵ３はコマンド処理を中断し、Ｉ／Ｏバッファ２３のデータの退避を行う。
【００５０】
図７は、Ｉ／Ｏポート１１ａから受信したコマンドを処理した結果をＩ／Ｏバッファ２３ａに対して送信処理を行うとき、即ち、図３におけるレスポンス送信３３時の割り込みを示すフローチャートである。
【００５１】
ＣＰＵ３は、レスポンス処理８２を行う。Ｉ／Ｏバッファ２３ａには、Ｉ／Ｏポート１１ａに送られるデータが書き込まれる（書込８１）。時間ｔ２１において、Ｉ／Ｏポート１１ｂから受信したデータがＩ／Ｏバッファ２３ｂに書き込まれる（書込８３）。ＣＰＵ３は直ちにレスポンス送信処理８２を中断し、Ｉ／Ｏバッファ２３ｂに書き込まれたデータを退避させる（退避８４）。
【００５２】
退避８４が終了するとＣＰＵ３はレスポンス送信処理８５を再開する。Ｉ／Ｏバッファ２３ａにはＣＰＵ３から送信された送信データの書込８６が行われる。
【００５３】
さらに、時間ｔ２２において、Ｉ／Ｏバッファ２３ｂにＩ／Ｏポート１１ｂから受信したデータが書き込まれる。ＣＰＵ３はレスポンス送信処理８５を終了しているので、直ちにＩ／Ｏバッファ２３ｂのデータを退避させる（退避８８）。
【００５４】
このようにＣＰＵ３は、Ｉ／Ｏバッファ２３ａに対してレスポンスの送信処理を行っているときに、他のＩ／Ｏポート１１ｂからＩ／Ｏバッファ２３ｂへの書込みがあった場合には、レスポンス送信処理を中断してＩ／Ｏバッファ２３ｂの受信データの退避を行う。
【００５５】
以上のように、本発明のＩＣカード１では、複数の入出力端子からのデータを受信した場合には、データの退避のための優先順位が決定され、優先順位の高い順に安全な場所へデータを退避する。また、ＩＣカード１がコマンドの処理を行っている場合には、コマンド処理を中断して他の入出力端子からの入力データをＩ／Ｏバッファより退避させる。また、ＩＣカード１がレスポンス送信処理を行っているときに、他の入出力端子からの受信があった場合には、同様にレスポンス送信処理を中断して他の入出力端子からの入力データをＩ／Ｏバッファより退避させる。これにより、複数の入出力端子からの受信データを、損なうことなく迅速に処理することができる。
【００５６】
以上、添付図面を参照しながら、本発明にかかるＩＣカード等の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、本願で開示した技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００５７】
【図１】ＩＣカード１の構成を示すブロック図
【図２】Ｉ／Ｏバッファ２３ａへの書き込みを示す図
【図３】コマンド受信時のＣＰＵ３の動作を示す図
【図４】Ｉ／Ｏバッファ２３における受信データの推移を示す図
【図５】コマンド受信３１時の割り込みを示す図
【図６】コマンド処理３２時の割り込みを示す図
【図７】レスポンス送信３３時の割り込みを示す図
【符号の説明】
【００５８】
１………ＩＣカード
３………ＣＰＵ
５………ＥＥＰＲＯＭ
７………ＲＡＭ
９………ＲＯＭ
１１………Ｉ／Ｏポート
１３………ＵＡＲＴ
２１………シフトレジスタ
２３………Ｉ／Ｏバッファ
【技術分野】
【０００１】
本発明は、複数の入出力端子を有するＩＣカード等のＣＰＵを内蔵した情報記録媒体等に関するものである。
【背景技術】
【０００２】
従来、ＩＣカードは、店舗等に設置された端末に差し込んで利用する接触型ＩＣカードと、端末にかざして利用する非接触型ＩＣカードに大別され、サービス要件に基づいてそれぞれ採用されていた。
【０００３】
また、通信分野において、通信機能を持つ携帯型端末を使った決済サービスが登場してきた。このような端末には、通信サービス向けの接触型ＩＣカード機能と、決済サービス向けの非接触型ＩＣカード機能の両者を備えることが求められる。つまり、少なくとも接触型・非接触型の２つの入出力端子（以下Ｉ／Ｏポートと称する。）を有し、それぞれのＩ／Ｏポートから任意のタイミングでコマンドを送受信することが可能なＩＣカードへの要求は高まっている（例えば『特許文献１』参照。）。
【０００４】
例えば、クレジット機能やポイントアプリケーション機能を、接触型Ｉ／Ｏポートを用いて使用し、小額決済機能や入退出管理機能を、非接触型Ｉ／Ｏポートを用いて使用するＩＣカードなどがある。
【０００５】
このようなＩＣカードは、大部分は接触Ｉ／Ｏポートと非接触Ｉ／Ｏポートから送受信されるコマンドを処理する演算処理装置が別れている（２ＣＰＵ構成）。また、二つのＩ／Ｏポートに対して演算処理装置が共通（１ＣＰＵ構成）だとしても、サービス利用の観点から同時に機能する必要性は少なかった（例えば、クレジット決済をしながら入退出はしない等。）。
【特許文献１】特開２００５−２９３３８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、通信機能を有した携帯端末に挿入して使用するＩＣカードにおいて、演算処理装置が一つで接触型・非接触型のＩ／Ｏポートを共に有する場合、利用されるサービス内容次第でそれぞれのＩ／Ｏポートから受信されるコマンドを同時に受け付ける必要が生じてきた。例えば、非接触Ｉ／Ｏポート経由でクレジット決済を実行している間に、携帯端末にメールが着信する場合がある。
【０００７】
このような場合、通信機能を有した携帯端末に挿入して使用するＩＣカードが、１つの演算処理装置で、接触型及び非接触型のＩ／Ｏポートを有する場合、両Ｉ／Ｏポートからのコマンドを同時に処理するための機能が求められる。
【課題を解決するための手段】
【０００８】
本発明は、前述した問題点に鑑みてなされたもので、その目的とすることは複数の入出力端子からの受信データを、損なうことなく迅速に処理するＩＣカードを提供することにある。
【０００９】
前述した目的を達成するために第１の発明は複数の入出力端子と、前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、前記バッファに書き込まれた前記入出力データを退避する退避手段と、を有し、前記退避手段は、通常は複数の前記バッファに書き込まれた順に前記入出力データを退避し、前記バッファへの前記入出力データの書き込みが同時に行われた場合には、バッファの大きさと書込速度によって前記入出力データを退避する順序を決定することを特徴とするＣＰＵを内蔵した情報記録媒体である。
【００１０】
第２の発明は、複数の入出力端子と、前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、前記バッファに書き込まれた前記入出力データを退避する退避手段と、を有し、前記退避手段は、第１の入出力端子から受信したコマンドを処理中に第２の入出力端子から受信データが前記バッファに書き込まれた場合、コマンド処理を中断して前記入出力データの退避を行うことを特徴とするＣＰＵを内蔵した情報記録媒体である。
【００１１】
第３の発明は、複数の入出力端子と、前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、前記バッファに書き込まれた前記入出力データを退避する退避手段と、を有し、前記退避手段は、第１の入出力端子に対してレスポンス送信中に第２の入出力端子からの受信データが前記バッファに書き込まれた場合、レスポンス送信を中断して前記入出力データの退避を行うことを特徴とするＣＰＵを内蔵した情報記録媒体である。
【００１２】
第１の発明から第３の発明までのＣＰＵを内蔵した情報記録媒体では、前記バッファはＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）に置かれ、前記退避手段は、揮発性メモリに前記受信データを退避する。
【００１３】
第４の発明は、コンピュータを第１の発明のＣＰＵを内蔵した情報記録媒体として機能させるプログラムである。
【発明の効果】
【００１４】
本発明のＣＰＵを内蔵した情報記録媒体により、複数の入出力端子からの受信データを、損なうことなく迅速に処理することができる。
【発明を実施するための最良の形態】
【００１５】
以下添付図面に基づいて、本発明の一実施形態に係るＣＰＵを内蔵した情報記録媒体について詳細に説明する。
【００１６】
最初に図１はＣＰＵを内蔵した情報記録媒体であるＩＣカード１の構成の概略を示すブロック図である。
【００１７】
図１に示すように、ＩＣカード１は、接触・非接触の機能を持ったＩＣカードである。ＩＣモジュール端子とリーダ／ライタの端子が接触することで電力供給や通信を行う。
ＩＣカード１には、ＳＩＭ（Ｓｕｂｓｃｒｉｂｅｒ Ｉｄｅｎｔｉｔｙ Ｍｏｄｕｌｅ）、ＵＩＭ（Ｕｎｉｖｅｒｓａｌ Ｉｄｅｎｔｉｔｙ Ｍｏｄｕｌｅ）、ＵＳＩＭ（Ｕｎｉｖｅｒｓａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｉｄｅｎｔｉｔｙ Ｍｏｄｕｌｅ）等がある。
ＩＣカード１は、ＣＰＵ３、ＥＥＰＲＯＭ５（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＲＡＭ７、ＲＯＭ９、Ｉ／Ｏポート１１、ＵＡＲＴ１３（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）等から構成される。
【００１８】
ＣＰＵ３は、ＲＯＭ９等に格納されるプログラムをＲＡＭ７上のワークメモリ領域に呼び出して実行し、演算処理、動作制御を行い、システム全体を制御する。
ＥＥＰＲＯＭ５は、書込み可能な不揮発性メモリであり、ユーザ領域を有し、プラットフォーム型ＯＳに対応したアプリケーションを複数搭載可能とする。例えば、アプリケーションとして、契約端末の認証を行う認証アプリケーション・プログラム、正当使用者／端末を特定するための認証情報（例えば、契約者識別情報等）を搭載、格納する。
【００１９】
ＲＡＭ７は、揮発性メモリであり、ＲＯＭ９等からロードしたプログラム、データ等を一時的に保持するとともに、ＣＰＵ３が各種処理を行う為に使用するワークエリアを備える。
【００２０】
ＲＯＭ９は、プログラム領域を有し、アプリケーションの追加・削除が可能なプラットフォーム型のＯＳを格納する。またアプリケーション・プログラムの一部を格納する。
Ｉ／Ｏポート１１ａ、１１ｂはＣＰＵが周辺機器にデータを送受信するために使う窓口である。それぞれのＩ／Ｏポート１１は固有のＩ／Ｏポートアドレスを持ち、識別される。ここでは、２つのＩ／Ｏポートを持つＩＣカード１を例にとって説明を行う。Ｉ／Ｏポート１１ａを接触型の機能を持つポート、Ｉ／Ｏポート１１ｂを非接触のポートとする。
【００２１】
ＵＡＲＴ１３ａ、１３ｂは、通信回路であり、各Ｉ／Ｏポート１１ａ、１１ｂに対応付けられる。
ＵＡＲＴ１３ａ、１３ｂは、パラレル信号をシリアル信号に変換したり、シリアル信号をパラレル信号に変換したりする。
尚、ＩＣカード１は、この構成に限られるものではない。
【００２２】
次に、図２を参照しながら、それぞれのＩ／Ｏポート１１からＩ／Ｏバッファ２３へのデータの流れについて説明を行う。
図２は接触型のＩ／Ｏポート１１ａと、Ｉ／Ｏポート１１ａに対応するＵＡＲＴ１３ａとのデータの流れを示す図である。
【００２３】
図２に示すように、ＵＡＲＴ１３ａにはシフトレジスタ２１ａ、Ｉ／Ｏバッファ２３ａ等が設けられる。シフトレジスタ２１ａは、受信したパラレル信号を１ビットずつ書き込んで左右に移動させることのできる一時的な記憶場所である。
Ｉ／Ｏバッファ２３ａは、受信したデータをＣＰＵ３が処理するために安全な場所へ退避させるまでの間、一時的に保存しておく場所である。
【００２４】
Ｉ／Ｏポート１１ａから入力されたパラレル信号は、ＵＡＲＴ１３ａのシフトレジスタ２１ａに１ビットずつ書き込まれ（Ａ）、１バイト受信したところでＩ／Ｏバッファ２３ａに書き込まれる（Ｂ）。
【００２５】
次に、図３を参照しながら、Ｉ／Ｏポート１１からコマンドを受信した場合のＣＰＵ３の動作について説明を行う。図３は時間（ｔ）の経過とＣＰＵ３の動作を示す図である。コマンドは、例えば電話の接続時における認証コマンド等である。
【００２６】
図３に示すように、ＣＰＵ３はまずコマンド受信３１を行う。次にＣＰＵ３は受信したコマンドについてコマンド処理３２を行う。次にコマンドに対するレスポンス送信３３を行う。
【００２７】
ここで、複数のＩ／Ｏポート１１が存在する場合には、コマンド受信３１、コマンド処理３２、レスポンス送信３３の各々のタイミングで、他のＩ／Ｏポート１１からのコマンドを受信することがある。
【００２８】
通常、Ｉ／Ｏポートから受信したコマンドは、Ｉ／Ｏバッファ２３に一旦保存される。
【００２９】
次に図４を参照しながら、Ｉ／Ｏバッファ２３に受信データ（コマンド）が順次書き込まれた場合の、Ｉ／Ｏバッファ２３における受信データ（コマンド）の推移について説明を行う。
図４（ａ）は、Ｉ／Ｏバッファ２３の受信データの推移を示す図である。Ｔ１においてＩ／Ｏバッファ２３に、Ｉ／Ｏポート１１から受信した受信データａ（コマンド）が存在しているときに、Ｉ／Ｏポート１１からさらに受信データｂが受信される。このとき、Ｉ／Ｏバッファ２３上の受信データａは受信データｂで置き換えられる。
【００３０】
Ｉ／Ｏバッファ２３上には受信データｂが保存された状態になる。次にＴ２において、Ｉ／Ｏポート１１から受信データｃが受信されると、上記と同様にＩ／Ｏバッファ２３上の受信データｂは受信データｃで置き換えられる。
【００３１】
図４（ｂ）は、Ｉ／Ｏバッファ２３上に複数の受信データを保存するテーブルを保有し、受信データを履歴とともに保存する場合である。Ｔ１１で、Ｉ／Ｏバッファ２３上には受信データａ、受信データｂが保存されている。ここにＩ／Ｏポート１１から受信データｃが受信されると、空いている箇所に保存される。
次に、Ｔ１２において、受信データｄが受信されると、Ｉ／Ｏバッファ２３上の空いている場所に保存される。
次に、Ｔ１３において受信データｅが受信されると、Ｉ／Ｏバッファ２３上に空いている場所がないため、最も古い受信データａが受信データｅに置き換えられる。
【００３２】
このように、Ｉ／Ｏバッファ２３上の受信データは、Ｉ／Ｏバッファ２３に空きスペースがないと、次に受信したデータが、最も古いデータを置き換えてしまう。
【００３３】
次に図５を参照しながら、複数のＩ／Ｏポート１１からデータ（コマンド）を受信し、複数のＩ／Ｏバッファ２３に対する書き込みが行われる場合の並列コマンド処理について説明を行う。即ち、図３におけるコマンド受信３１時における他のＩ／Ｏバッファ２３の処理の割り込みの処理である。コマンド処理３２が実行されるまでの間、受信したコマンドはＩ／Ｏバッファ２３上に置かれる。ＣＰＵ３はコマンド処理３２の際にＩ／Ｏバッファ２３からコマンドを読み出して実行することになるが、図４で前述したようにＩ／Ｏバッファ２３にデータ（コマンド）が置かれている間にＩ／Ｏポート１１からデータ（コマンド）が受信されると、古いデータから順に上書きされて消去されてしまう。
【００３４】
従って、Ｉ／Ｏバッファ２３上のデータ（コマンド）が上書きされる前に、受信データ（コマンド）を安全な場所、即ちＲＡＭ７等の安全な場所に退避させる必要がある。
以下に詳細を述べる。尚、Ｉ／Ｏバッファ２３ａはＩ／Ｏポート１１ａに対応し、Ｉ／Ｏバッファ２３ｂはＩ／Ｏポート１１ｂに対応する。
【００３５】
まず、Ｉ／Ｏポート１１ａから受信したデータが、時刻ｔ１においてＩ／Ｏバッファ２３ａに書き込まれる（書込４１）。Ｉ／Ｏバッファ２３ａに書き込まれたデータは退避４２される。
次に、Ｉ／Ｏポート１１ｂから受信したデータが、時刻ｔ２においてＩ／Ｏバッファ２３ｂに書き込まれる（書込４３）。Ｉ／Ｏバッファ２３ｂに書き込まれたデータは退避４４される。
次に、Ｉ／Ｏポート１１ａから受信したデータが、時刻ｔ３においてＩ／Ｏバッファ２３ａに書き込まれる（書込４５）。Ｉ／Ｏバッファ２３ａに書き込まれたデータは退避４６される。
【００３６】
書込４１から退避４６までの処理については、Ｉ／Ｏバッファ２３ａ、Ｉ／Ｏバッファ２３ｂに書き込まれた順番に退避が行われる。退避されたデータは、処理が実行されるまでＲＡＭ７上に置かれ、コマンド実行の際に再びＣＰＵ３が読み出して実行する。
【００３７】
次に、時刻ｔ４において、Ｉ／Ｏポート１１ａから受信したデータがＩ／Ｏバッファ２３ａに（書込４８）、またＩ／Ｏポート１１ｂから受信したデータがＩ／Ｏバッファ２３ｂに同時に書き込まれたとする（書込４７）。このとき、Ｉ／Ｏポート１１ａからＩ／Ｏバッファ２３ａに書き込まれたデータが優先され、最初に退避される（退避４９）。Ｉ／Ｏバッファ２３ａ上のデータの退避が終わると、Ｉ／Ｏバッファ２３ｂ上のデータが退避される（退避５０）。
【００３８】
Ｉ／Ｏバッファ２３ａ、Ｉ／Ｏバッファ２３ｂの書き込みが同時に発生した場合、どちらのバッファの退避処理を優先すべきかについては、通信プロトコル、通信速度、バッファサイズの３点が考慮される。
尚、優先度は、活性化後およびＰＰＳコマンド実行後に算出される。ＰＰＳコマンドとは通信プロトコルおよび通信速度を変更するコマンドである。
詳細を以下に述べる。
【００３９】
活性化後およびＰＰＳコマンド送信後、ＩＣカードは通信プロトコル、通信速度およびバッファサイズからＩ／Ｏバッファ２３にデータが書き込まれてから次に上書きが発生するまでの時間Ｔ（優先度）を算出する。Ｉ／Ｏバッファ２３ａの優先度（Ｔ）をＭ、Ｉ／Ｏバッファ２３ｂの優先度（Ｔ）をＮとする。尚、この時間はもっとも早く受信処理される場合を想定して計算する。
Ｍ＝Ｉ／Ｏバッファ２３ａのバッファサイズ／通信速度
Ｎ＝Ｉ／Ｏバッファ２３ｂのバッファサイズ／通信速度
【００４０】
Ｉ／Ｏバッファ２３ａ、２３ｂの書き込みが同時に発生した場合はＭおよびＮの値に基づいて優先度を比較する。上書きが発生するまでの時間が短いほうを優先して処理する。
【００４１】
例えば、接触通信において通信速度が１５３．６Ｋｂｐｓでバッファサイズが１ｂｙｔｅの場合、１ｂｙｔｅ受信に１１．８ｅｔｕかかるため、上書きまでに以下の時間が発生する。
１＊１１．８／１５３．６Ｋ＝０．０７６８［ｍｓｅｃ］
尚ｅｔｕとは１ｂｉｔデータを伝送するために必要となる時間の単位である。
【００４２】
また、非接触通信において通信速度が１．６Ｍｂｐｓでバッファサイズが３２ｂｙｔｅの場合、
８＊３２／１．６Ｍ＝０．１６［ｍｓｅｃ］
となる。この結果、接触通信における上書きまでの時間が短いことになり、接触通信のＩ／Ｏバッファ２３ａ上のデータの退避が優先される。
【００４３】
このようにして、優先度の高いＩ／Ｏバッファ２３のデータを優先して退避させるため、データの上書きの危険性を回避することができ、さらに、複数のＩ／Ｏポート１１からの受信データを迅速に同時に処理することができる。
【００４４】
図６は、Ｉ／Ｏポート１１ｂから受信したコマンドの処理中にＩ／Ｏバッファ２３ａへの書き込みがあった場合の、Ｉ／Ｏバッファ２３ａのデータの退避、即ち、図３におけるコマンド処理３２時の割り込みを示すフローチャートである。
【００４５】
ＣＰＵ３は、コマンド処理６１を行う。時間ｔ１１において、Ｉ／Ｏバッファ２３ａには、Ｉ／Ｏポート１１ａから受信したデータが書き込まれる（書込６２）。ＣＰＵ３は直ちにコマンド処理６１を中断し、Ｉ／Ｏバッファ２３ａに書き込まれたデータを退避させる（退避６３）。
【００４６】
退避６３が終了すると、コマンド処理６４が再開される。さらに、時間ｔ１２において上記と同様にＩ／Ｏバッファ２３ａに受信データが書き込まれると（書込６５）、ＣＰＵ３はコマンド処理６４を中断し、Ｉ／Ｏバッファ２３ａに書き込まれたデータの退避６６を行う。
【００４７】
退避６６が終了するとコマンド処理６７が再開される。コマンド処理６７が終了するとＣＰＵ３は、Ｉ／Ｏポート１１ｂに対するレスポンスの送信６８を行う。送信されたデータはＩ／Ｏバッファ２３ｂを経由してＩ／Ｏポート１１ｂに送られる。
【００４８】
さらに、時間ｔ１３においてＩ／Ｏバッファ２３ａに受信データが書き込まれる（書込７０）。ｔ１３では、ＣＰＵ３は既にコマンド処理６７を終えているので、ＣＰＵ３はＩ／Ｏバッファ２３ａに書き込まれたデータを直ちに退避する（退避７１）。
【００４９】
このように、ＣＰＵ３がコマンド処理中の場合には、Ｉ／Ｏバッファ２３に書き込みが行われる都度、ＣＰＵ３はコマンド処理を中断し、Ｉ／Ｏバッファ２３のデータの退避を行う。
【００５０】
図７は、Ｉ／Ｏポート１１ａから受信したコマンドを処理した結果をＩ／Ｏバッファ２３ａに対して送信処理を行うとき、即ち、図３におけるレスポンス送信３３時の割り込みを示すフローチャートである。
【００５１】
ＣＰＵ３は、レスポンス処理８２を行う。Ｉ／Ｏバッファ２３ａには、Ｉ／Ｏポート１１ａに送られるデータが書き込まれる（書込８１）。時間ｔ２１において、Ｉ／Ｏポート１１ｂから受信したデータがＩ／Ｏバッファ２３ｂに書き込まれる（書込８３）。ＣＰＵ３は直ちにレスポンス送信処理８２を中断し、Ｉ／Ｏバッファ２３ｂに書き込まれたデータを退避させる（退避８４）。
【００５２】
退避８４が終了するとＣＰＵ３はレスポンス送信処理８５を再開する。Ｉ／Ｏバッファ２３ａにはＣＰＵ３から送信された送信データの書込８６が行われる。
【００５３】
さらに、時間ｔ２２において、Ｉ／Ｏバッファ２３ｂにＩ／Ｏポート１１ｂから受信したデータが書き込まれる。ＣＰＵ３はレスポンス送信処理８５を終了しているので、直ちにＩ／Ｏバッファ２３ｂのデータを退避させる（退避８８）。
【００５４】
このようにＣＰＵ３は、Ｉ／Ｏバッファ２３ａに対してレスポンスの送信処理を行っているときに、他のＩ／Ｏポート１１ｂからＩ／Ｏバッファ２３ｂへの書込みがあった場合には、レスポンス送信処理を中断してＩ／Ｏバッファ２３ｂの受信データの退避を行う。
【００５５】
以上のように、本発明のＩＣカード１では、複数の入出力端子からのデータを受信した場合には、データの退避のための優先順位が決定され、優先順位の高い順に安全な場所へデータを退避する。また、ＩＣカード１がコマンドの処理を行っている場合には、コマンド処理を中断して他の入出力端子からの入力データをＩ／Ｏバッファより退避させる。また、ＩＣカード１がレスポンス送信処理を行っているときに、他の入出力端子からの受信があった場合には、同様にレスポンス送信処理を中断して他の入出力端子からの入力データをＩ／Ｏバッファより退避させる。これにより、複数の入出力端子からの受信データを、損なうことなく迅速に処理することができる。
【００５６】
以上、添付図面を参照しながら、本発明にかかるＩＣカード等の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、本願で開示した技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００５７】
【図１】ＩＣカード１の構成を示すブロック図
【図２】Ｉ／Ｏバッファ２３ａへの書き込みを示す図
【図３】コマンド受信時のＣＰＵ３の動作を示す図
【図４】Ｉ／Ｏバッファ２３における受信データの推移を示す図
【図５】コマンド受信３１時の割り込みを示す図
【図６】コマンド処理３２時の割り込みを示す図
【図７】レスポンス送信３３時の割り込みを示す図
【符号の説明】
【００５８】
１………ＩＣカード
３………ＣＰＵ
５………ＥＥＰＲＯＭ
７………ＲＡＭ
９………ＲＯＭ
１１………Ｉ／Ｏポート
１３………ＵＡＲＴ
２１………シフトレジスタ
２３………Ｉ／Ｏバッファ
【特許請求の範囲】
【請求項１】
複数の入出力端子と、
前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、
前記バッファに書き込まれた前記入出力データを退避する退避手段と、
を有し、
前記退避手段は、
通常は複数の前記バッファに書き込まれた順に前記入出力データを退避し、
前記バッファへの前記入出力データの書き込みが同時に行われた場合には、バッファの大きさと書込速度によって前記入出力データを退避する順序を決定することを特徴とするＣＰＵを内蔵した情報記録媒体。
【請求項２】
複数の入出力端子と、
前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、
前記バッファに書き込まれた前記入出力データを退避する退避手段と、
を有し、
前記退避手段は、
第１の入出力端子から受信したコマンドを処理中に第２の入出力端子から受信データが前記バッファに書き込まれた場合、コマンド処理を中断して前記入出力データの退避を行うことを特徴とするＣＰＵを内蔵した情報記録媒体。
【請求項３】
複数の入出力端子と、
前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、
前記バッファに書き込まれた前記入出力データを退避する退避手段と、
を有し、
前記退避手段は、
第１の入出力端子に対してレスポンス送信中に第２の入出力端子からの受信データが前記バッファに書き込まれた場合、レスポンス送信を中断して前記入出力データの退避を行うことを特徴とするＣＰＵを内蔵した情報記録媒体。
【請求項４】
前記バッファはＵＡＲＴに置かれることを特徴とする請求項１から請求項３のいずれかに記載のＣＰＵを内蔵した情報記録媒体。
【請求項５】
前記退避手段は、揮発性メモリに前記受信データを退避することを特徴とする請求項１から請求項３のいずれかに記載のＣＰＵを内蔵した情報記録媒体。
【請求項６】
コンピュータを請求項１記載のＣＰＵを内蔵した情報記録媒体として機能させるプログラム。
【請求項１】
複数の入出力端子と、
前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、
前記バッファに書き込まれた前記入出力データを退避する退避手段と、
を有し、
前記退避手段は、
通常は複数の前記バッファに書き込まれた順に前記入出力データを退避し、
前記バッファへの前記入出力データの書き込みが同時に行われた場合には、バッファの大きさと書込速度によって前記入出力データを退避する順序を決定することを特徴とするＣＰＵを内蔵した情報記録媒体。
【請求項２】
複数の入出力端子と、
前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、
前記バッファに書き込まれた前記入出力データを退避する退避手段と、
を有し、
前記退避手段は、
第１の入出力端子から受信したコマンドを処理中に第２の入出力端子から受信データが前記バッファに書き込まれた場合、コマンド処理を中断して前記入出力データの退避を行うことを特徴とするＣＰＵを内蔵した情報記録媒体。
【請求項３】
複数の入出力端子と、
前記入出力端子の各々に対応して、前記入出力端子における入出力データを一時的に保管するバッファと、
前記バッファに書き込まれた前記入出力データを退避する退避手段と、
を有し、
前記退避手段は、
第１の入出力端子に対してレスポンス送信中に第２の入出力端子からの受信データが前記バッファに書き込まれた場合、レスポンス送信を中断して前記入出力データの退避を行うことを特徴とするＣＰＵを内蔵した情報記録媒体。
【請求項４】
前記バッファはＵＡＲＴに置かれることを特徴とする請求項１から請求項３のいずれかに記載のＣＰＵを内蔵した情報記録媒体。
【請求項５】
前記退避手段は、揮発性メモリに前記受信データを退避することを特徴とする請求項１から請求項３のいずれかに記載のＣＰＵを内蔵した情報記録媒体。
【請求項６】
コンピュータを請求項１記載のＣＰＵを内蔵した情報記録媒体として機能させるプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００８−９０７９９（Ｐ２００８−９０７９９Ａ）
【公開日】平成２０年４月１７日（２００８．４．１７）
【国際特許分類】
【出願番号】特願２００６−２７４１２６（Ｐ２００６−２７４１２６）
【出願日】平成１８年１０月５日（２００６．１０．５）
【出願人】（０００００２８９７）大日本印刷株式会社 (14,506)
【Ｆターム（参考）】
【公開日】平成２０年４月１７日（２００８．４．１７）
【国際特許分類】
【出願日】平成１８年１０月５日（２００６．１０．５）
【出願人】（０００００２８９７）大日本印刷株式会社 (14,506)
【Ｆターム（参考）】
[ Back to top ]