DC−DCコンバータ
【課題】無負荷から最大負荷までゼロ電圧スイッチングを維持しながら一定のスイッチング周波数とデューティ比で動作し、スイッチング素子の電圧ストレスおよび装置のサイズとコストを低減する。
【解決手段】DC−DCコンバータ21を、DC−ACコンバータの第1変換部24、AC−DCコンバータの第2変換部25、変換制御回路26および電圧検出回路27から構成する。MOSトランジスタQ1がオンオフすると共振電流Irが流れる。インダクタL1と共振用のインダクタLrとをタップ付インダクタLtとして構成したので、MOSトランジスタQ1の電圧ストレスを低減できる。検出した出力電圧Voに基づいて制御変数K(MOSトランジスタQ2、Q3の通電幅)を制御すると、第1変換部24から負荷23に送られるエネルギーを制御することができ、無負荷の状態でも一定のスイッチング周波数とデューティ比で制御できる。
【解決手段】DC−DCコンバータ21を、DC−ACコンバータの第1変換部24、AC−DCコンバータの第2変換部25、変換制御回路26および電圧検出回路27から構成する。MOSトランジスタQ1がオンオフすると共振電流Irが流れる。インダクタL1と共振用のインダクタLrとをタップ付インダクタLtとして構成したので、MOSトランジスタQ1の電圧ストレスを低減できる。検出した出力電圧Voに基づいて制御変数K(MOSトランジスタQ2、Q3の通電幅)を制御すると、第1変換部24から負荷23に送られるエネルギーを制御することができ、無負荷の状態でも一定のスイッチング周波数とデューティ比で制御できる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、共振電流を利用して電圧を変換するDC−DCコンバータに関する。
【背景技術】
【0002】
電源の小型化のためには高周波動作が必要となる。しかし、高周波動作をさせるとスイッチング損失が大きくなり電源の効率を低下させる。また、スイッチング素子を冷却するために大きいヒートシンクが必要になり、システムのサイズとコストを増加させる。
【0003】
図12に示すE級DC−DCコンバータ1は、直流電源2から入力した電圧Vinを変換して負荷3(抵抗で示す)に対し電圧Voを出力する。スイッチング損失が非常に小さいので(理論的にはゼロ)、特に高周波動作に適している(特許文献1参照)。このDC−DCコンバータ1は、入力端子間に直列に接続されたインダクタ4とMOSトランジスタ5、直列共振要素であるインダクタ6とキャパシタ7、これらMOSトランジスタ5、インダクタ6およびキャパシタ7とともに閉回路を形成して負方向の共振電流Irを流すダイオード8、出力キャパシタ9に正方向の共振電流Irを流すダイオード10などから構成されている。MOSトランジスタ5には、キャパシタ11とダイオード12が並列に接続されている。共振電流Irの正方向を図中の矢印で示す。
【0004】
MOSトランジスタ5のドレイン・ソース間電圧VDS(Q1)がゼロにまで低下した時点でMOSトランジスタ5をオンすると、正方向に流れていた共振電流Irが負方向に流れる。その後、MOSトランジスタ5がオフすると、共振電流Irはキャパシタ11に流れ込み、ドレイン・ソース間電圧VDS(Q1)が急激に上昇する。
【0005】
しかし、このようなE級DC−DCコンバータ1には、以下のような不都合な点が存在する。
(1)出力電圧Voは、可変周波数動作によって制御される。負荷電流を調整するためには、スイッチング周波数を広範囲に亘って変化させなければならない。このため、出力電圧が変動すると回路動作が不安定になる。
(2)出力電流が小さいときにゼロ電圧スイッチングを維持することが難しい。
(3)無負荷時に回路が動作しない。
(4)共振動作のため、スイッチング素子(MOSトランジスタ5)に高い電圧ストレスが加わる。
(5)スイッチング素子にかかる電圧ストレスは、キャパシタ11の容量値に大きく依存する。しかし、ゼロ電圧スイッチングを実現するためにキャパシタ11の容量値を大きくすることは難しい。
【0006】
これらの不都合に対し、E級DC−DCコンバータを一定のスイッチング周波数で制御し、さらに無負荷から全負荷の条件でゼロ電圧動作を維持するため、種々の回路形態が考案されている。例えば、非特許文献1に記載された回路は、2つの独立したE級コンバータを結合した構成を備えている。しかし、4つのインダクタと2つの共振ブランチという多くの構成要素が必要であるため、システムのコストとサイズが増大する。また、2つの共振ブランチとキャパシタは、実際に対称動作を行うことが難しい。
【0007】
また、特許文献2に記載された回路は、位相シフト制御技術により固定周波数の動作を実現できる。しかしながら、4つのインダクタと大きな変圧器という多くの構成要素が必要であるため、システムのサイズとコストが増大する。特許文献3に記載された回路は、共振キャパシタと変圧器の一次巻線によって作られる漏れインダクタンスから形成される共振回路を用いて、ゼロ電圧スイッチングと一定のスイッチング周波数を全負荷条件で実現できる。しかし、3巻線の大きな変圧器はサイズとコストを増加させるので、システムの性能を悪化させる。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】米国特許第4607323号明細書
【特許文献2】米国特許第5065300号明細書
【特許文献3】米国特許第7388762号明細書
【非特許文献】
【0009】
【非特許文献1】Chuan-Qiang Hu et al,"Class E combined converter by Phase-shift Control", IEEE PESC'89,June.1989,pp229-234
【発明の概要】
【発明が解決しようとする課題】
【0010】
本発明は上記事情に鑑みてなされたもので、その目的は、無負荷から最大負荷に至るまでゼロ電圧スイッチングを維持しながら一定のスイッチング周波数とデューティ比で動作でき、スイッチング素子に加わる電圧ストレスを低減でき、従来構成よりもサイズとコストを低減可能なDC−DCコンバータを提供することにある。
【課題を解決するための手段】
【0011】
請求項1に記載したDC−DCコンバータは、入力端子を介して直流電圧を入力し交流出力ノードを通して共振による交流電流を出力する第1変換部と、交流出力ノードから交流電流を入力し出力端子を介して直流電圧を出力する第2変換部と、これら第1変換部と第2変換部を制御する変換制御回路とから構成されている。
【0012】
第1変換部は、入力端子の一端と交流出力ノードとの間に直列に接続されたタップ付インダクタおよび共振キャパシタと、タップ付インダクタのタップと入力端子の他端との間に接続された主スイッチング素子と、主スイッチング素子と並列に接続された並列キャパシタおよび並列ダイオードとを備えている。
【0013】
第2変換部は、交流出力ノードと入力端子の他端との間に電流を双方向に流し得る電流経路を形成し、当該電流経路に流れる交流電流に対し少なくとも一方向の電流の通電幅を制御可能な電流制御回路と、出力端子間に設けられた出力キャパシタと、電流制御回路が電流を遮断している期間、当該遮断された向きの電流を整流して出力キャパシタに流す整流回路とを備えている。
【0014】
変換制御回路は、主スイッチング素子を一定の周波数とデューティ比を持つ駆動信号により駆動するとともに、出力端子間の検出電圧に基づいて電流制御回路の通電幅を制御する。この構成による作用、効果は以下の通りである。ただし、ダイオードの順方向電圧は低いのでゼロとする。また、共振による交流電流を共振電流と称す。
【0015】
主スイッチング素子のオフ駆動期間において、並列ダイオードとタップ付インダクタと共振キャパシタと電流制御回路または整流回路からなる経路にこの向き(正方向)の共振電流が流れているとき、主スイッチング素子への印加電圧はゼロになる。このとき主スイッチング素子をオン駆動すると、共振電流はゼロにまで低下した後、主スイッチング素子を介した経路により負方向に流れる。この負方向の共振電流は、電流制御回路を介して還流し或いは整流回路を介して出力キャパシタに流れる。
【0016】
その後、主スイッチング素子をオフ駆動すると、共振電流は並列キャパシタに流れ込み主スイッチング素子の印加電圧が上昇する。タップ付インダクタを用いたので、DC−DCコンバータの入力電圧をVin、出力電圧をVo、タップ付インダクタのタップ前後の巻数をN1、N2とすれば、主スイッチング素子に加わる電圧ストレスは、(Vin・N2+Vo・N1)/(N1+N2)に抑えられる。やがて共振電流は正方向に流れ、並列キャパシタの端子間電圧がゼロになると、並列ダイオードを通して電流が流れる。この正方向の共振電流は、電流制御回路を介して還流し或いは整流回路を介して出力キャパシタに流れる。
【0017】
第1変換部で直流の状態から共振による交流の状態に変換された電力は、第2変換部の電流制御回路の通電幅に応じて負荷に送られる。すなわち、電流制御回路の通電幅を広げると負荷への伝送電力を低減でき、電流制御回路の通電幅を狭めると負荷への伝送電力を増大できる。従って、出力端子間の検出電圧に基づいて電流制御回路の通電幅を制御することにより、無負荷から最大負荷(全負荷)に至るまで共振動作に影響を及ぼすことなくゼロ電圧スイッチングを維持しながら、一定のスイッチング周波数と一定のデューティ比を用いて安定した変換動作が可能となる。本手段は、1つのタップ付インダクタを持つ単一の共振回路を有し、他のインダクタや変圧器などを備えていないので、従来構成よりもサイズとコストを低減できる。
【0018】
請求項2に記載した手段によれば、電流制御回路は、逆導通性を持つ第1スイッチング素子と第2スイッチング素子が中間ノードを挟んで互いに逆向きに直列接続された構成を備えている。整流回路は、電流制御回路の両端から出力端子の一端に至る経路にそれぞれ順方向にダイオードを備え、中間ノードと出力端子の他端とが接続された構成の全波整流回路である。
【0019】
この構成によれば、第1、第2スイッチング素子のうちオン駆動による導電方向が共振電流の向きに一致するスイッチング素子をオン駆動することにより、電流制御回路は通電状態となり、負荷への電力供給が断たれる。一方、第1、第2スイッチング素子をオフ駆動すると電流制御回路は遮断状態となり、共振電流が整流されて負荷側に流れ、負荷に対し電力が供給される。全波整流回路を採用したので、共振電流の正負両期間においてそれぞれ負荷への電力供給を行うことができる。
【0020】
請求項3に記載した手段によれば、整流回路を構成するダイオードのうち交流出力ノードから出力端子の一端に至る経路に順方向に設けられたダイオードと並列に、出力端子の一端から交流出力ノードの向きに電流を流す回生用スイッチング素子を備えた。これにより、例えばモータ等の負荷を駆動する場合において、出力端子に接続された負荷から入力端子に接続された直流電源に電力を回生することができる。
【0021】
請求項4に記載した手段によれば、電流制御回路は、逆導通性を持つスイッチング素子から構成されている。整流回路は、電流制御回路の一端から出力端子の一端に至る経路にダイオードを備え、電流制御回路の他端と出力端子の他端とが接続された構成の半波整流回路である。
【0022】
この構成によれば、スイッチング素子のオン駆動による導電方向が共振電流の向きと逆の期間では、スイッチング素子の逆導通性により電流制御回路は通電状態となり、負荷への電力供給が断たれる。一方、スイッチング素子のオン駆動による導電方向が共振電流の向きと一致する期間では、スイッチング素子のオン駆動により負荷への電力供給が断たれ、オフ駆動により共振電流が負荷側に流れて負荷に対し電力が供給される。すなわち、共振電流の半周期において負荷への電力供給を制御できる。
【0023】
請求項5に記載した手段によれば、整流回路を構成するダイオードと並列に、出力端子の一端から交流出力ノードの向きに電流を流す回生用スイッチング素子を備えた。これにより、例えばモータ等の負荷を駆動する場合において、出力端子に接続された負荷から入力端子に接続された直流電源に電力を回生することができる。
【0024】
請求項6に記載した手段によれば、スイッチング素子はMOSトランジスタから構成されている。MOSトランジスタには、寄生キャパシタおよび寄生ダイオードが形成される。これらは、上述した並列キャパシタおよび並列ダイオードとして用いることができる。また、電流制御回路のスイッチング素子に逆導通性を付与する。
【図面の簡単な説明】
【0025】
【図1】本発明の第1の実施形態を示すDC−DCコンバータの構成図
【図2】(a)は直流電源からMOSトランジスタQ1を介して流れる電流の経路図、(b)はMOSトランジスタQ1の駆動状態とインダクタLtの磁束φを示す図
【図3】第1変換部の波形図
【図4】第1変換部の動作説明図
【図5】第2変換部の波形図
【図6】第2変換部の動作説明図
【図7】本発明の第2の実施形態を示す図1相当図
【図8】MOSトランジスタQ1、Q2の駆動状態と共振電流の波形図
【図9】図6相当図
【図10】本発明の第3の実施形態を示す図1相当図
【図11】本発明の第4の実施形態を示す図1相当図
【図12】従来技術を示す図1相当図
【発明を実施するための形態】
【0026】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
(第1の実施形態)
以下、第1の実施形態について図1ないし図6を参照しながら説明する。図1は、入力した直流電圧を異なるレベルの直流電圧に変換して出力するDC−DCコンバータの構成を示している。このDC−DCコンバータ21は、DC−ACコンバータである第1変換部24、AC−DCコンバータである第2変換部25、変換制御回路26および電圧検出回路27から構成されている。
【0027】
第1変換部24は、直流電源22から入力端子21a、21bを介して直流電圧Vinを入力し、ノードn2(交流出力ノード)を通して共振による交流電流(以下、共振電流と称す)を出力する。第2変換部25は、ノードn2から共振電流を入力し、出力端子21c、21dを介して負荷23(抵抗Roで示す)に対し直流電圧Voを出力する。変換制御回路26は、電圧検出回路27により検出された出力電圧Voと目標電圧Vrefに基づいて第1変換部24と第2変換部25を制御する。電圧検出回路27は、例えば分圧抵抗から構成されており、必要に応じてグランドレベルの変換回路を備えている。
【0028】
第1変換部24において、入力端子21aとノードn2との間には、タップ付のインダクタLtとキャパシタCr(共振キャパシタ)とが直列に接続されている。インダクタLtは、単一のインダクタにタップが設けられた構成であり、タップを挟んで巻数N1、N2を持つインダクタL1、Lrを形成している。タップはノードn1に接続されている。インダクタL1は入力端子21aとノードn1との間に接続され、インダクタLrはノードn1とキャパシタCrとの間に接続されている。
【0029】
ノードn1と入力端子21b(グランド線28)との間にはNチャネル型のMOSトランジスタQ1(主スイッチング素子)が接続されている。このMOSトランジスタQ1と並列にキャパシタC1とダイオードD1が接続されている。MOSトランジスタQ1には寄生キャパシタと寄生ダイオードが形成されるので、これらをキャパシタC1とダイオードD1として用いている。寄生キャパシタでは容量が不足する場合には、別にキャパシタを付加すればよい。
【0030】
第2変換部25において、ノードn2と入力端子21b(グランド線28)との間には、電流を双方向に流すことができる電流制御回路29が接続されている。電流制御回路29は、Nチャネル型のMOSトランジスタQ2(第1スイッチング素子)とMOSトランジスタQ3(第2スイッチング素子)とがノードn3(中間ノード)を挟んで互いに逆向きに直列接続されている。MOSトランジスタQ2に並列に接続されたキャパシタC2とダイオードD2およびMOSトランジスタQ3に並列に接続されたキャパシタC3とダイオードD3は、それぞれMOSトランジスタQ2およびQ3の寄生キャパシタと寄生ダイオードである。寄生キャパシタでは容量が不足する場合には、別にキャパシタを付加すればよい。ダイオードD2、D3があるため、MOSトランジスタQ2、Q3はそれぞれ逆導通性を有している。
【0031】
出力端子21c、21d間にはフィルタ用のキャパシタCo(出力キャパシタ)が接続されている。ダイオードD4、D5から構成された整流回路30は、電流制御回路29が電流を遮断している期間、遮断された向きの電流を整流してキャパシタCoおよび負荷23に流す全波整流回路である。ダイオードD4は、電流制御回路29の一端(ノードn2)から出力端子21cに至る経路に順方向に接続されており、ダイオードD5は、電流制御回路29の他端(入力端子21b)から出力端子21cに至る経路に順方向に接続されている。ノードn3は出力端子21dに接続されている。
【0032】
変換制御回路26は、MOSトランジスタQ1を一定のスイッチング周波数と50%のデューティ比を持つ駆動信号により駆動する。また、検出した出力電圧Vo(検出電圧)に基づいて、電流制御回路29を構成するMOSトランジスタQ2、Q3の通電幅を制御する。
【0033】
次に、図2ないし図6を参照しながら本実施形態の作用を説明する。インダクタLrとキャパシタCrは共振要素であり、この共振ブランチを通して流れる共振電流Irは正弦波と仮定する。
【0034】
図2(a)は、MOSトランジスタQ1がオンしたときに、直流電源22からインダクタL1とMOSトランジスタQ1を通して流れる電流の還流経路を示している。図2(b)は、MOSトランジスタQ1のオンオフ駆動状態とインダクタLtの磁束φを示している。Tsはスイッチング周期である。MOSトランジスタQ1のオン期間中、インダクタLtの磁束φがリニアに増加し、インダクタL1にエネルギーが蓄積される。
【0035】
MOSトランジスタQ1がオフすると、インダクタL1の蓄積エネルギーと直流電源22からの入力エネルギーは、共振ブランチを通して第2変換部25に送られる。MOSトランジスタQ1のオフ期間中、インダクタL1、Lrに電流が流れている限り、インダクタLtの磁束φはリニアに減少する。MOSトランジスタQ1がオンしている間に蓄えられたエネルギーは第2変換部25に送られ、目標電圧Vrefに等しい出力電圧Voを得るために必要なエネルギーが負荷23に供給される。
【0036】
インダクタLtにタップを設けたので、電圧変換に対し追加の制御パラメータが形成される。MOSトランジスタQ1への電圧ストレスVQ1は、入力電圧Vin、出力電圧VoおよびインダクタL1、Lrの巻数N1、N2を用いて(1)式のようになる。
VQ1=(Vin・N2+Vo・N1)/(N1+N2) …(1)
【0037】
このように、タップ付のインダクタLtを用いると、タップ位置の関数としてDC−DCコンバータ21の電圧伝達率Vo/Vinを制御することが容易になり、MOSトランジスタQ1の電圧ストレスを低減できる。なお、従来のE級コンバータでは、50%のデューティのときの主トランジスタ(本実施形態のMOSトランジスタQ1に相当)の電圧ストレスは、入力電圧Vinの約3.6倍になることが知られている。
【0038】
図3は第1変換部24の波形図であり、図4は第1変換部24の動作説明図である。スイッチングの1周期は、電流の状態に基づいてTa1からTa5までの期間に分けられる。図4(a)は、MOSトランジスタQ1がオンして正のドレイン電流ID(Q1)が流れている期間Ta2における実際の電流の向きを示している。図4(b)は、MOSトランジスタQ1がオフしてキャパシタC1に負の放電電流IC1が流れている期間Ta4における実際の電流の向きを示している。図4(c)は、MOSトランジスタQ1がオフしてダイオードD1が通電している期間Ta5における実際の電流の向きを示している。
【0039】
ここで、共振電流Irは、ノードn1からノードn2に流れる向きを正としている。MOSトランジスタQ1のドレイン電流ID(Q1)、キャパシタC1の電流IC1およびダイオードD1の電流ID1は、ノードn1からグランド線28に流れる向きを正としている。また、インダクタL1の電流IL1は、入力端子21aからノードn1に流れる向きを正としている。
【0040】
以下、それぞれの期間の動作について説明する。なお、上記電流の向きから明らかとなるように、期間Ta1、Ta5ではIL1=ID1+Irの関係が成立し、期間Ta2ではIL1=ID(Q1)+Irの関係が成立し、期間Ta3、Ta4ではIL1=IC1+Irの関係が成立する。
【0041】
(1)期間Ta1
期間Ta1の開始時にMOSトランジスタQ1がオンする。MOSトランジスタQ1は、ダイオードD1に電流ID1が流れておりVDS(Q1)=0の時、すなわちキャパシタC1に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、MOSトランジスタQ1がオンしても本期間内では共振電流Irが正方向に流れるので、dVDS(Q1)/d(2π)=0となりゼロ電流スイッチングとなる。
【0042】
(2)期間Ta2
期間Ta2の開始時に共振電流Irが正から負になるので、MOSトランジスタQ1に電流ID(Q1)が流れ、インダクタL1の電流IL1がほぼリニアに増加する。共振電流Irは負方向に増加した後減少に転じる。上述したように、期間Ta1、Ta2にインダクタL1にエネルギーが蓄積される。
【0043】
(3)期間Ta3
期間Ta3の開始時にMOSトランジスタQ1がオフする。MOSトランジスタQ1がオフする時はVDS(Q1)=0であるのでゼロ電圧スイッチングとなる。MOSトランジスタQ1がオフすると共振電流Irが正方向に流れるが、オフする時点と共振電流Irが負から正にゼロクロスする時点とは必ずしも一致しないので、ゼロ電流スイッチングとはならない。
【0044】
MOSトランジスタQ1がオフすると、それまでMOSトランジスタQ1に流れていた共振電流IrがキャパシタC1に流れ込み(IC1>0)、MOSトランジスタQ1の電圧VDS(Q1)が上昇する。電圧VDS(Q1)は、電流IC1がゼロになる本期間Ta3の終了時点で最大となる。上述したように本実施形態ではタップ付きのインダクタLtを採用したので、MOSトランジスタQ1の電圧ストレスVQ1を巻数N1、N2に応じて要求値に調節できる。例えば、N1/N2=1、Vin=288V、Vo=15Vのとき、(1)式によれば電圧ストレスVQ1を152Vに抑えることができる。これに対し、従来構成では約1000V(3.6Vin)にまで上昇する。すなわち、従来のコンバータでは、この高い電圧に耐える高いブレークダウン電圧を有するスイッチング素子が必要であった。
【0045】
(4)期間Ta4
本期間Ta4の開始時にキャパシタC1に流れる電流IC1が正から負に転じ、共振電流IrによりキャパシタC1の電荷が放電される。これに伴って電圧VDS(Q1)が低下する。
【0046】
(5)期間Ta5
本期間Ta5の開始時に電圧VDS(Q1)がゼロになり、以後はダイオードD1を介して共振電流Irが流れるようになる。
【0047】
次に、第2変換部25による出力電圧調節動作について説明する。図5は第2変換部25の波形図であり、図6は第2変換部25の動作説明図である。MOSトランジスタQ1を一定周波数且つ一定デューティ比の駆動信号で駆動しながら出力電圧Voを調節可能とするため、変換制御回路26は、共振電流Irに同期してMOSトランジスタQ2、Q3をオンオフ駆動する。
【0048】
スイッチングの1周期は、電流の状態に基づいてTb1からTb8までの期間に分けられる。図5(a)〜(h)は、それぞれ期間Tb1〜Tb8における電流経路を示している。ただし、第1変換部24におけるMOSトランジスタQ1、キャパシタC1またはダイオードD1を介した電流経路と、第2変換部25において通電していない電流経路は省略している。
【0049】
変換制御回路26は、共振電流Irが負から正にゼロクロスした時にMOSトランジスタQ2をオン駆動し、共振電流Irが正から負にゼロクロスした時にMOSトランジスタQ3をオン駆動する。変換制御回路26は、出力電圧Voが目標電圧Vrefよりも低くなるとMOSトランジスタQ2、Q3のオン通電幅を短くし、出力電圧Voが目標電圧Vrefよりも高くなるとMOSトランジスタQ2、Q3のオン通電幅を長くする。これにより、出力電圧Voを目標電圧Vrefに等しく制御できる。
【0050】
以下、それぞれの期間の動作について説明する。
(1)期間Tb1
期間Tb1の開始時に共振電流Irが負から正になり、MOSトランジスタQ2がオンする。MOSトランジスタQ2は、VDS(Q2)=0の時すなわちキャパシタC2に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、MOSトランジスタQ2は、共振電流Irがゼロクロスした時点でオンするのでゼロ電流スイッチングとなる。
【0051】
一方、MOSトランジスタQ3はオフである。直前の期間Tb8における整流動作により、キャパシタC3には−Voに相当する電荷が蓄積されているので、本期間内では正の共振電流Irによりその電荷が放電される。従って、共振電流Irは、MOSトランジスタQ2とキャパシタC3を介して流れる。
【0052】
(2)期間Tb2
期間Tb2の開始時にキャパシタC3の電圧がゼロになるので、ダイオードD3に電流ID3が流れ始める。共振電流Irは、MOSトランジスタQ2とダイオードD3を介して流れる。
【0053】
(3)期間Tb3
期間Tb3の開始時にMOSトランジスタQ2がオフする。MOSトランジスタQ2がオフする時はVDS(Q2)=0であるのでゼロ電圧スイッチングとなるが、ゼロ電流スイッチングとはならない。MOSトランジスタQ2がオフすると、それまでMOSトランジスタQ2に流れていた共振電流IrがキャパシタC2に流れ込み、その電圧VC2が上昇する。
【0054】
(4)期間Tb4
期間Tb4の開始時に電圧VC2が出力電圧Voに等しくなると、整流回路30のダイオードD4が通電し、共振電流IrはダイオードD4、キャパシタCo(または負荷23)、ダイオードD3を介して流れる。すなわち正の共振電流Irが整流されてキャパシタCoが充電される。以上の期間Tb1〜Tb4により、正方向の共振電流Irに対する通電幅の制御と整流作用が行われ、通電幅に応じたエネルギーが出力側に送られる。
【0055】
(5)期間Tb5
期間Tb5の開始時に共振電流Irが正から負になり、MOSトランジスタQ3がオンする。MOSトランジスタQ3は、VDS(Q3)=0の時すなわちキャパシタC3に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、MOSトランジスタQ3は、共振電流Irがゼロクロスした時点でオンするのでゼロ電流スイッチングとなる。
【0056】
一方、MOSトランジスタQ2はオフである。直前の期間Tb4における整流動作により、キャパシタC2には+Voに相当する電荷が蓄積されているので、本期間内では負の共振電流Irによりその電荷が放電される。従って、共振電流Irは、MOSトランジスタQ3とキャパシタC2を介して流れる。
【0057】
(6)期間Tb6
期間Tb6の開始時にキャパシタC2の電圧がゼロになるので、ダイオードD2に電流ID2が流れ始める。共振電流Irは、MOSトランジスタQ3とダイオードD2を介して流れる。
【0058】
(7)期間Tb7
期間Tb7の開始時にMOSトランジスタQ3がオフする。MOSトランジスタQ3がオフする時はVDS(Q3)=0であるのでゼロ電圧スイッチングとなるが、ゼロ電流スイッチングとはならない。MOSトランジスタQ3がオフすると、それまでMOSトランジスタQ3に流れていた共振電流IrがキャパシタC3に流れ込み、その電圧VC3が負の向きに上昇する。
【0059】
(8)期間Tb8
期間Tb8の開始時に電圧VC3の絶対値が出力電圧Voに等しくなると、整流回路30のダイオードD5が通電し、共振電流IrはダイオードD5、キャパシタCo(または負荷23)、ダイオードD2を介して流れる。すなわち負の共振電流Irが整流されてキャパシタCoが充電される。以上の期間Tb5〜Tb8により、負方向の共振電流Irに対する通電幅の制御と整流作用が行われ、通電幅に応じたエネルギーが出力側に送られる。
【0060】
ここで、MOSトランジスタQ1のスイッチング周期をTs、出力電圧調節のための制御変数(通電幅)をK、共振電流Irの周期を2πとすれば、MOSトランジスタQ2、Q3のオン時間Trは、次の(2)式で示すようになる。制御変数Kを0からπまで変化させることにより、全波整流によりダイオードD4、D5を通過する電流が変化し、DC−DCコンバータ21の出力電圧Voが調節される。
Tr=Ts・K/(2π) …(2)
【0061】
従来のコンバータにおけるゼロ電圧スイッチングと軽負荷時の動作は、実際に駆動する負荷抵抗Roと、軽負荷動作の限界値である負荷抵抗の最大値Ro(max)との関係に依存している。ゼロ電圧スイッチングを維持しながら動作させるには、コンバータ内の回路定数に依存するRo<Ro(max)なる条件を満たさなければならない。これに対し、DC−DCコンバータ21は、新たに導入した第2変換部25のMOSトランジスタQ2、Q3により上記依存性を克服できる。
【0062】
すなわち、無負荷の場合、共振電流Irが正の期間ではMOSトランジスタQ2がオン、ダイオードD3が通電し、共振電流Irが負の期間ではMOSトランジスタQ3がオン、ダイオードD2が通電する。これにより、DC−ACコンバータである第1変換部24から見た等価負荷抵抗はほぼゼロになる。一方、最大負荷(全負荷)の場合、共振電流Irが正の期間ではMOSトランジスタQ2がオフし、共振電流Irが負の期間ではMOSトランジスタQ3がオフする。つまり、第2変換部25の電流制御回路29は常に遮断される。これにより、第1変換部24から見た等価負荷抵抗は、実際の負荷抵抗Roに等しくなる。
【0063】
その結果、負荷23が無負荷から最大負荷まで変化したとき、第1変換部24から見た等価負荷抵抗はゼロから最大負荷に相当する抵抗値まで変化する。そして、MOSトランジスタQ2、Q3の通電時間をK=πからK=0まで制御することにより常にRo<Ro(max)なる条件を満たすことができる。従って、MOSトランジスタQ1は、全ての負荷条件に対しゼロ電圧スイッチングを維持できる。また、最大電力出力能力、MOSトランジスタQ1の電圧/電流ストレスの最適なトレードオフ、実用的な実装に対する都合の良さなどの各要素を考慮すると、MOSトランジスタQ1の駆動信号は50%のデューティ比を選択することが好ましい。
【0064】
以上説明した本実施形態によれば、直流電圧Vinを入力して共振電流Irを出力する第1変換部24において、MOSトランジスタQ1のオンによりエネルギーを蓄積するインダクタL1と共振用のインダクタLrとを1つのタップ付のインダクタLtとして構成した。これにより、インダクタLtのタップ位置の関数として電圧伝達率Vo/Vinを制御することが容易になり、MOSトランジスタQ1に加わる電圧ストレスVQ1を従来知られている3.6Vinから(Vin・N2+Vo・N1)/(N1+N2)に大幅に低減することができる。
【0065】
第1変換部24の後段に電流制御回路29と整流回路30とを備えた第2変換部25を備え、検出した出力電圧Voに基づいて制御変数K(MOSトランジスタQ2、Q3の通電幅)を制御する構成とした。これにより、第1変換部24から見た等価負荷抵抗を負荷23の大きさに応じて動的に変化させることができ、第1変換部24から負荷23に送られるエネルギーを制御することができる。その結果、無負荷から最大負荷までの広い負荷条件において、MOSトランジスタQ1を一定のスイッチング周波数および一定のデューティ比で制御するとともにゼロ電圧スイッチングさせることができる。従来構成では実現が困難であった無負荷の状態でも、安定して電圧変換動作を行うことができる。
【0066】
この場合、キャパシタC2、C3およびダイオードD2、D3の作用によりMOSトランジスタQ2、Q3もゼロ電圧スイッチングとなる。また、MOSトランジスタQ1、Q2、Q3は、ターンオン時にゼロ電流スイッチングとなる。これらゼロ電圧スイッチングおよびゼロ電流スイッチングにより、スイッチング損失を大幅に低減することができる。MOSトランジスタQ1のデューティ比を50%に設定すると、最も高い出力電力能力が得られる。
【0067】
DC−DCコンバータが車両に搭載される場合、MOSトランジスタQ1のスイッチング周波数が広範に変化すると、共振周波数がラジオ放送のAM帯域やFM帯域に入り込みラジオノイズとなり、或いは可聴領域まで低下して耳障りな音響ノイズとなる。本実施形態のDC−DCコンバータ21は、負荷電流の変化や入力電圧Vinの変化に起因して従来構成で発生していた広範な周波数変化を一定化できるので、ラジオノイズまたは音響ノイズを容易に防止でき、また、EMIも低減することができる。
【0068】
可変周波数動作となる従来構成では、MOSトランジスタQ1の電圧ストレスを低減するためにキャパシタC1の容量値を大きくすると、所定期間内に電荷を引き抜くことができなくなりゼロ電圧スイッチングを実現できなかった。これに対し、一定のスイッチング周波数を用いる本実施形態では、ゼロ電圧スイッチングへの影響なくMOSトランジスタQ1の電圧ストレスを抑えられる。このため、電圧ストレスを一層低減するために、キャパシタC1の容量値をより大きくして用いることもできる。
【0069】
共振電流Irを入力し直流電圧Voを出力する第2変換部25は、逆導通性を持つMOSトランジスタQ2、Q3が逆向きに直列接続された電流制御回路29と、全波整流を行う整流回路30を備えている。このため、共振電流の正負両期間においてそれぞれ負荷23への電力供給を行うことができる。また、DC−DCコンバータ21は、1つのインダクタLtを持つ単一の共振回路を有し、他のインダクタや変圧器などを不要としているので、従来構成よりもサイズとコストを低減できる。
【0070】
(第2の実施形態)
次に、第2の実施形態について図7ないし図9を参照しながら説明する。本実施形態のDC−DCコンバータ31は、第1の実施形態で説明したDC−DCコンバータ21の第2変換部25を半波整流回路に変更したものであり、第1変換部24、第2変換部32、変換制御回路33および電圧検出回路27から構成されている。入力端子31a、31bには直流電源22が接続され、出力端子31c、31dには負荷23が接続される。入力端子31bと出力端子31dはグランド線28に接続されている。
【0071】
第2変換部32は、電流制御回路34、整流回路35およびキャパシタCoから構成されている。電流制御回路34は、ノードn2とグランド線28との間に接続されたMOSトランジスタQ2、寄生のキャパシタC2および寄生のダイオードD2から構成されており、電流を双方向に流すことができる。整流回路35は、ノードn2から出力端子31cに至る経路に順方向に接続されたダイオードD4からなる半波整流回路である。
【0072】
変換制御回路33は、MOSトランジスタQ1を一定のスイッチング周波数と50%のデューティ比を持つ駆動信号により駆動する。また、検出した出力電圧Voに基づいて、共振電流Irに同期して正方向の電流に対してMOSトランジスタQ2の通電幅を制御する。
【0073】
図8はMOSトランジスタQ1、Q2の駆動状態と共振電流Irの波形図であり、図9は第2変換部32の動作説明図である。スイッチングの1周期は、電流の状態に基づいてTc1からTc4までの期間に分けられる。図9(a)〜(e)は、それぞれ期間Tc1〜Tc5における電流を示している。ただし、第1変換部24におけるMOSトランジスタQ1、キャパシタC1またはダイオードD1を介した電流経路は省略している。変換制御回路33は、共振電流Irが負から正にゼロクロスした時にMOSトランジスタQ2をオン駆動する。変換制御回路33は、第1の実施形態の変換制御回路26と同様にしてMOSトランジスタQ2のオン通電幅を制御する。
【0074】
以下、それぞれの期間の動作について説明する。
(1)期間Tc1
期間Tc1の開始時に共振電流Irが負から正になり、MOSトランジスタQ2がオンする。MOSトランジスタQ2は、VDS(Q2)=0の時すなわちキャパシタC2に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、MOSトランジスタQ2は、共振電流Irがゼロクロスした時点でオンするのでゼロ電流スイッチングとなる。共振電流Irは、MOSトランジスタQ2を介して流れる。
【0075】
(2)期間Tc2
期間Tc2の開始時にMOSトランジスタQ2がオフする。MOSトランジスタQ2がオフする時はVDS(Q2)=0であるのでゼロ電圧スイッチングとなるが、ゼロ電流スイッチングとはならない。MOSトランジスタQ2がオフすると、それまでMOSトランジスタQ2に流れていた共振電流IrがキャパシタC2に流れ込み、その電圧VC2が上昇する。
【0076】
(3)期間Tc3
期間Tc3の開始時に電圧VC2が出力電圧Voに等しくなると、整流回路35のダイオードD4が通電し、共振電流IrはダイオードD4、キャパシタCo(または負荷23)を介して流れる。すなわち正の共振電流Irが整流されてキャパシタCoが充電される。以上の期間Tc1〜Tc3により、正方向の共振電流Irに対する通電幅の制御と整流作用が行われ、通電幅に応じたエネルギーが出力側に送られる。
【0077】
(4)期間Tc4
期間Tc4の開始時に共振電流Irが正から負になる。直前の期間Tc3における整流動作により、キャパシタC2には+Voに相当する電荷が蓄積されているので、本期間内では負の共振電流Irによりその電荷が放電される。従って、共振電流Irは、キャパシタC2を介して流れる。
【0078】
(5)期間Tc5
期間Tc5の開始時にキャパシタC2の電圧がゼロになるので、ダイオードD2に電流ID2が流れ始める。従って、以後の負の共振電流IrはダイオードD2を介して流れる。なお、電流制御回路34は、負方向の共振電流に対して通電幅を制御するためのMOSトランジスタQ3を備えていないので、期間Tc4、Tc5ではエネルギーを出力側に送ることができない。
【0079】
以上説明した本実施形態によれば、負荷23が無負荷から最大負荷まで変化したとき、MOSトランジスタQ2の通電時間をK=πからK=0まで制御することにより常にRo<Ro(max)なる条件を満たすことができる。従って、本実施形態によっても第1の実施形態と同様の効果が得られる。ただし、第2変換部32は、半波整流回路を採用するため、正方向の共振電流Irが流れている期間にだけ通電幅に応じたエネルギーが出力側に送ることができる。
【0080】
(第3の実施形態)
図10は、第1の実施形態の一部を変形した第3の実施形態を示している。DC−DCコンバータ41の第2変換部42は、整流回路43を構成するダイオードD4と並列に、出力端子41cからノードn2の向きに電流を流すMOSトランジスタQ4(回生用スイッチング素子)を備えている。また、整流回路43を構成するダイオードD5と並列にMOSトランジスタQ5を備えている。並列のダイオードD4とキャパシタC4および並列のダイオードD5とキャパシタC5には、それぞれMOSトランジスタQ4およびQ5の寄生ダイオードと寄生キャパシタを用いている。
【0081】
この構成によれば、第2変換部42は入出力間で双方向に電流を流すことができる。変換制御回路44は、負荷23に対し所望の電圧Voを出力する力行動作のみならず、負荷23例えば車両の駆動モータで得られる発電電力を回生して直流電源22例えばバッテリを充電するように制御することができる。
【0082】
(第4の実施形態)
図11は、第2の実施形態の一部を第3の実施形態と同様に変形した第4の実施形態を示している。すなわち、DC−DCコンバータ51の第2変換部52は、整流回路53を構成するダイオードD4と並列にMOSトランジスタQ4を備えている。この構成によれば、第2変換部52は入出力間で双方向に電流を流すことができる。変換制御回路54は、力行動作のみならず、負荷23側から得られる電力を直流電源22に回生するように制御することができる。
【0083】
(その他の実施形態)
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【0084】
第2の実施形態において、第2変換部32と整流回路35は、MOSトランジスタQ2、キャパシタC2およびダイオードD2、D4に替えて、MOSトランジスタQ3、キャパシタC3およびダイオードD3、D5を備えてもよい。この場合には、共振電流Irに同期して負方向の電流に対してMOSトランジスタQ3の通電幅を制御すればよい。
第3の実施形態においてMOSトランジスタQ5とキャパシタC5は省略してもよい。
MOSトランジスタQ2、Q3の通電幅は互いに異なってもよい。
【符号の説明】
【0085】
図面中、21、31、41、51はDC−DCコンバータ、21a、21b、31a、31b、41a、41b、51a、51bは入力端子、21c、21d、31c、31d、41c、41d、51c、51dは出力端子、24は第1変換部、25、32、42、52は第2変換部、26、33、44、54は変換制御回路、29、34は電流制御回路、30、35、43、53は整流回路、Q1はMOSトランジスタ(主スイッチング素子)、Q2はMOSトランジスタ(第1スイッチング素子)、Q3はMOSトランジスタ(第2スイッチング素子)、Q4はMOSトランジスタ(回生用スイッチング素子)、D1、D4、D5はダイオード、C1はキャパシタ、Crはキャパシタ(共振キャパシタ)、Coはキャパシタ(出力キャパシタ)、Ltはインダクタ(タップ付インダクタ)、n2は交流出力ノード、n3は中間ノードである。
【技術分野】
【0001】
本発明は、共振電流を利用して電圧を変換するDC−DCコンバータに関する。
【背景技術】
【0002】
電源の小型化のためには高周波動作が必要となる。しかし、高周波動作をさせるとスイッチング損失が大きくなり電源の効率を低下させる。また、スイッチング素子を冷却するために大きいヒートシンクが必要になり、システムのサイズとコストを増加させる。
【0003】
図12に示すE級DC−DCコンバータ1は、直流電源2から入力した電圧Vinを変換して負荷3(抵抗で示す)に対し電圧Voを出力する。スイッチング損失が非常に小さいので(理論的にはゼロ)、特に高周波動作に適している(特許文献1参照)。このDC−DCコンバータ1は、入力端子間に直列に接続されたインダクタ4とMOSトランジスタ5、直列共振要素であるインダクタ6とキャパシタ7、これらMOSトランジスタ5、インダクタ6およびキャパシタ7とともに閉回路を形成して負方向の共振電流Irを流すダイオード8、出力キャパシタ9に正方向の共振電流Irを流すダイオード10などから構成されている。MOSトランジスタ5には、キャパシタ11とダイオード12が並列に接続されている。共振電流Irの正方向を図中の矢印で示す。
【0004】
MOSトランジスタ5のドレイン・ソース間電圧VDS(Q1)がゼロにまで低下した時点でMOSトランジスタ5をオンすると、正方向に流れていた共振電流Irが負方向に流れる。その後、MOSトランジスタ5がオフすると、共振電流Irはキャパシタ11に流れ込み、ドレイン・ソース間電圧VDS(Q1)が急激に上昇する。
【0005】
しかし、このようなE級DC−DCコンバータ1には、以下のような不都合な点が存在する。
(1)出力電圧Voは、可変周波数動作によって制御される。負荷電流を調整するためには、スイッチング周波数を広範囲に亘って変化させなければならない。このため、出力電圧が変動すると回路動作が不安定になる。
(2)出力電流が小さいときにゼロ電圧スイッチングを維持することが難しい。
(3)無負荷時に回路が動作しない。
(4)共振動作のため、スイッチング素子(MOSトランジスタ5)に高い電圧ストレスが加わる。
(5)スイッチング素子にかかる電圧ストレスは、キャパシタ11の容量値に大きく依存する。しかし、ゼロ電圧スイッチングを実現するためにキャパシタ11の容量値を大きくすることは難しい。
【0006】
これらの不都合に対し、E級DC−DCコンバータを一定のスイッチング周波数で制御し、さらに無負荷から全負荷の条件でゼロ電圧動作を維持するため、種々の回路形態が考案されている。例えば、非特許文献1に記載された回路は、2つの独立したE級コンバータを結合した構成を備えている。しかし、4つのインダクタと2つの共振ブランチという多くの構成要素が必要であるため、システムのコストとサイズが増大する。また、2つの共振ブランチとキャパシタは、実際に対称動作を行うことが難しい。
【0007】
また、特許文献2に記載された回路は、位相シフト制御技術により固定周波数の動作を実現できる。しかしながら、4つのインダクタと大きな変圧器という多くの構成要素が必要であるため、システムのサイズとコストが増大する。特許文献3に記載された回路は、共振キャパシタと変圧器の一次巻線によって作られる漏れインダクタンスから形成される共振回路を用いて、ゼロ電圧スイッチングと一定のスイッチング周波数を全負荷条件で実現できる。しかし、3巻線の大きな変圧器はサイズとコストを増加させるので、システムの性能を悪化させる。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】米国特許第4607323号明細書
【特許文献2】米国特許第5065300号明細書
【特許文献3】米国特許第7388762号明細書
【非特許文献】
【0009】
【非特許文献1】Chuan-Qiang Hu et al,"Class E combined converter by Phase-shift Control", IEEE PESC'89,June.1989,pp229-234
【発明の概要】
【発明が解決しようとする課題】
【0010】
本発明は上記事情に鑑みてなされたもので、その目的は、無負荷から最大負荷に至るまでゼロ電圧スイッチングを維持しながら一定のスイッチング周波数とデューティ比で動作でき、スイッチング素子に加わる電圧ストレスを低減でき、従来構成よりもサイズとコストを低減可能なDC−DCコンバータを提供することにある。
【課題を解決するための手段】
【0011】
請求項1に記載したDC−DCコンバータは、入力端子を介して直流電圧を入力し交流出力ノードを通して共振による交流電流を出力する第1変換部と、交流出力ノードから交流電流を入力し出力端子を介して直流電圧を出力する第2変換部と、これら第1変換部と第2変換部を制御する変換制御回路とから構成されている。
【0012】
第1変換部は、入力端子の一端と交流出力ノードとの間に直列に接続されたタップ付インダクタおよび共振キャパシタと、タップ付インダクタのタップと入力端子の他端との間に接続された主スイッチング素子と、主スイッチング素子と並列に接続された並列キャパシタおよび並列ダイオードとを備えている。
【0013】
第2変換部は、交流出力ノードと入力端子の他端との間に電流を双方向に流し得る電流経路を形成し、当該電流経路に流れる交流電流に対し少なくとも一方向の電流の通電幅を制御可能な電流制御回路と、出力端子間に設けられた出力キャパシタと、電流制御回路が電流を遮断している期間、当該遮断された向きの電流を整流して出力キャパシタに流す整流回路とを備えている。
【0014】
変換制御回路は、主スイッチング素子を一定の周波数とデューティ比を持つ駆動信号により駆動するとともに、出力端子間の検出電圧に基づいて電流制御回路の通電幅を制御する。この構成による作用、効果は以下の通りである。ただし、ダイオードの順方向電圧は低いのでゼロとする。また、共振による交流電流を共振電流と称す。
【0015】
主スイッチング素子のオフ駆動期間において、並列ダイオードとタップ付インダクタと共振キャパシタと電流制御回路または整流回路からなる経路にこの向き(正方向)の共振電流が流れているとき、主スイッチング素子への印加電圧はゼロになる。このとき主スイッチング素子をオン駆動すると、共振電流はゼロにまで低下した後、主スイッチング素子を介した経路により負方向に流れる。この負方向の共振電流は、電流制御回路を介して還流し或いは整流回路を介して出力キャパシタに流れる。
【0016】
その後、主スイッチング素子をオフ駆動すると、共振電流は並列キャパシタに流れ込み主スイッチング素子の印加電圧が上昇する。タップ付インダクタを用いたので、DC−DCコンバータの入力電圧をVin、出力電圧をVo、タップ付インダクタのタップ前後の巻数をN1、N2とすれば、主スイッチング素子に加わる電圧ストレスは、(Vin・N2+Vo・N1)/(N1+N2)に抑えられる。やがて共振電流は正方向に流れ、並列キャパシタの端子間電圧がゼロになると、並列ダイオードを通して電流が流れる。この正方向の共振電流は、電流制御回路を介して還流し或いは整流回路を介して出力キャパシタに流れる。
【0017】
第1変換部で直流の状態から共振による交流の状態に変換された電力は、第2変換部の電流制御回路の通電幅に応じて負荷に送られる。すなわち、電流制御回路の通電幅を広げると負荷への伝送電力を低減でき、電流制御回路の通電幅を狭めると負荷への伝送電力を増大できる。従って、出力端子間の検出電圧に基づいて電流制御回路の通電幅を制御することにより、無負荷から最大負荷(全負荷)に至るまで共振動作に影響を及ぼすことなくゼロ電圧スイッチングを維持しながら、一定のスイッチング周波数と一定のデューティ比を用いて安定した変換動作が可能となる。本手段は、1つのタップ付インダクタを持つ単一の共振回路を有し、他のインダクタや変圧器などを備えていないので、従来構成よりもサイズとコストを低減できる。
【0018】
請求項2に記載した手段によれば、電流制御回路は、逆導通性を持つ第1スイッチング素子と第2スイッチング素子が中間ノードを挟んで互いに逆向きに直列接続された構成を備えている。整流回路は、電流制御回路の両端から出力端子の一端に至る経路にそれぞれ順方向にダイオードを備え、中間ノードと出力端子の他端とが接続された構成の全波整流回路である。
【0019】
この構成によれば、第1、第2スイッチング素子のうちオン駆動による導電方向が共振電流の向きに一致するスイッチング素子をオン駆動することにより、電流制御回路は通電状態となり、負荷への電力供給が断たれる。一方、第1、第2スイッチング素子をオフ駆動すると電流制御回路は遮断状態となり、共振電流が整流されて負荷側に流れ、負荷に対し電力が供給される。全波整流回路を採用したので、共振電流の正負両期間においてそれぞれ負荷への電力供給を行うことができる。
【0020】
請求項3に記載した手段によれば、整流回路を構成するダイオードのうち交流出力ノードから出力端子の一端に至る経路に順方向に設けられたダイオードと並列に、出力端子の一端から交流出力ノードの向きに電流を流す回生用スイッチング素子を備えた。これにより、例えばモータ等の負荷を駆動する場合において、出力端子に接続された負荷から入力端子に接続された直流電源に電力を回生することができる。
【0021】
請求項4に記載した手段によれば、電流制御回路は、逆導通性を持つスイッチング素子から構成されている。整流回路は、電流制御回路の一端から出力端子の一端に至る経路にダイオードを備え、電流制御回路の他端と出力端子の他端とが接続された構成の半波整流回路である。
【0022】
この構成によれば、スイッチング素子のオン駆動による導電方向が共振電流の向きと逆の期間では、スイッチング素子の逆導通性により電流制御回路は通電状態となり、負荷への電力供給が断たれる。一方、スイッチング素子のオン駆動による導電方向が共振電流の向きと一致する期間では、スイッチング素子のオン駆動により負荷への電力供給が断たれ、オフ駆動により共振電流が負荷側に流れて負荷に対し電力が供給される。すなわち、共振電流の半周期において負荷への電力供給を制御できる。
【0023】
請求項5に記載した手段によれば、整流回路を構成するダイオードと並列に、出力端子の一端から交流出力ノードの向きに電流を流す回生用スイッチング素子を備えた。これにより、例えばモータ等の負荷を駆動する場合において、出力端子に接続された負荷から入力端子に接続された直流電源に電力を回生することができる。
【0024】
請求項6に記載した手段によれば、スイッチング素子はMOSトランジスタから構成されている。MOSトランジスタには、寄生キャパシタおよび寄生ダイオードが形成される。これらは、上述した並列キャパシタおよび並列ダイオードとして用いることができる。また、電流制御回路のスイッチング素子に逆導通性を付与する。
【図面の簡単な説明】
【0025】
【図1】本発明の第1の実施形態を示すDC−DCコンバータの構成図
【図2】(a)は直流電源からMOSトランジスタQ1を介して流れる電流の経路図、(b)はMOSトランジスタQ1の駆動状態とインダクタLtの磁束φを示す図
【図3】第1変換部の波形図
【図4】第1変換部の動作説明図
【図5】第2変換部の波形図
【図6】第2変換部の動作説明図
【図7】本発明の第2の実施形態を示す図1相当図
【図8】MOSトランジスタQ1、Q2の駆動状態と共振電流の波形図
【図9】図6相当図
【図10】本発明の第3の実施形態を示す図1相当図
【図11】本発明の第4の実施形態を示す図1相当図
【図12】従来技術を示す図1相当図
【発明を実施するための形態】
【0026】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
(第1の実施形態)
以下、第1の実施形態について図1ないし図6を参照しながら説明する。図1は、入力した直流電圧を異なるレベルの直流電圧に変換して出力するDC−DCコンバータの構成を示している。このDC−DCコンバータ21は、DC−ACコンバータである第1変換部24、AC−DCコンバータである第2変換部25、変換制御回路26および電圧検出回路27から構成されている。
【0027】
第1変換部24は、直流電源22から入力端子21a、21bを介して直流電圧Vinを入力し、ノードn2(交流出力ノード)を通して共振による交流電流(以下、共振電流と称す)を出力する。第2変換部25は、ノードn2から共振電流を入力し、出力端子21c、21dを介して負荷23(抵抗Roで示す)に対し直流電圧Voを出力する。変換制御回路26は、電圧検出回路27により検出された出力電圧Voと目標電圧Vrefに基づいて第1変換部24と第2変換部25を制御する。電圧検出回路27は、例えば分圧抵抗から構成されており、必要に応じてグランドレベルの変換回路を備えている。
【0028】
第1変換部24において、入力端子21aとノードn2との間には、タップ付のインダクタLtとキャパシタCr(共振キャパシタ)とが直列に接続されている。インダクタLtは、単一のインダクタにタップが設けられた構成であり、タップを挟んで巻数N1、N2を持つインダクタL1、Lrを形成している。タップはノードn1に接続されている。インダクタL1は入力端子21aとノードn1との間に接続され、インダクタLrはノードn1とキャパシタCrとの間に接続されている。
【0029】
ノードn1と入力端子21b(グランド線28)との間にはNチャネル型のMOSトランジスタQ1(主スイッチング素子)が接続されている。このMOSトランジスタQ1と並列にキャパシタC1とダイオードD1が接続されている。MOSトランジスタQ1には寄生キャパシタと寄生ダイオードが形成されるので、これらをキャパシタC1とダイオードD1として用いている。寄生キャパシタでは容量が不足する場合には、別にキャパシタを付加すればよい。
【0030】
第2変換部25において、ノードn2と入力端子21b(グランド線28)との間には、電流を双方向に流すことができる電流制御回路29が接続されている。電流制御回路29は、Nチャネル型のMOSトランジスタQ2(第1スイッチング素子)とMOSトランジスタQ3(第2スイッチング素子)とがノードn3(中間ノード)を挟んで互いに逆向きに直列接続されている。MOSトランジスタQ2に並列に接続されたキャパシタC2とダイオードD2およびMOSトランジスタQ3に並列に接続されたキャパシタC3とダイオードD3は、それぞれMOSトランジスタQ2およびQ3の寄生キャパシタと寄生ダイオードである。寄生キャパシタでは容量が不足する場合には、別にキャパシタを付加すればよい。ダイオードD2、D3があるため、MOSトランジスタQ2、Q3はそれぞれ逆導通性を有している。
【0031】
出力端子21c、21d間にはフィルタ用のキャパシタCo(出力キャパシタ)が接続されている。ダイオードD4、D5から構成された整流回路30は、電流制御回路29が電流を遮断している期間、遮断された向きの電流を整流してキャパシタCoおよび負荷23に流す全波整流回路である。ダイオードD4は、電流制御回路29の一端(ノードn2)から出力端子21cに至る経路に順方向に接続されており、ダイオードD5は、電流制御回路29の他端(入力端子21b)から出力端子21cに至る経路に順方向に接続されている。ノードn3は出力端子21dに接続されている。
【0032】
変換制御回路26は、MOSトランジスタQ1を一定のスイッチング周波数と50%のデューティ比を持つ駆動信号により駆動する。また、検出した出力電圧Vo(検出電圧)に基づいて、電流制御回路29を構成するMOSトランジスタQ2、Q3の通電幅を制御する。
【0033】
次に、図2ないし図6を参照しながら本実施形態の作用を説明する。インダクタLrとキャパシタCrは共振要素であり、この共振ブランチを通して流れる共振電流Irは正弦波と仮定する。
【0034】
図2(a)は、MOSトランジスタQ1がオンしたときに、直流電源22からインダクタL1とMOSトランジスタQ1を通して流れる電流の還流経路を示している。図2(b)は、MOSトランジスタQ1のオンオフ駆動状態とインダクタLtの磁束φを示している。Tsはスイッチング周期である。MOSトランジスタQ1のオン期間中、インダクタLtの磁束φがリニアに増加し、インダクタL1にエネルギーが蓄積される。
【0035】
MOSトランジスタQ1がオフすると、インダクタL1の蓄積エネルギーと直流電源22からの入力エネルギーは、共振ブランチを通して第2変換部25に送られる。MOSトランジスタQ1のオフ期間中、インダクタL1、Lrに電流が流れている限り、インダクタLtの磁束φはリニアに減少する。MOSトランジスタQ1がオンしている間に蓄えられたエネルギーは第2変換部25に送られ、目標電圧Vrefに等しい出力電圧Voを得るために必要なエネルギーが負荷23に供給される。
【0036】
インダクタLtにタップを設けたので、電圧変換に対し追加の制御パラメータが形成される。MOSトランジスタQ1への電圧ストレスVQ1は、入力電圧Vin、出力電圧VoおよびインダクタL1、Lrの巻数N1、N2を用いて(1)式のようになる。
VQ1=(Vin・N2+Vo・N1)/(N1+N2) …(1)
【0037】
このように、タップ付のインダクタLtを用いると、タップ位置の関数としてDC−DCコンバータ21の電圧伝達率Vo/Vinを制御することが容易になり、MOSトランジスタQ1の電圧ストレスを低減できる。なお、従来のE級コンバータでは、50%のデューティのときの主トランジスタ(本実施形態のMOSトランジスタQ1に相当)の電圧ストレスは、入力電圧Vinの約3.6倍になることが知られている。
【0038】
図3は第1変換部24の波形図であり、図4は第1変換部24の動作説明図である。スイッチングの1周期は、電流の状態に基づいてTa1からTa5までの期間に分けられる。図4(a)は、MOSトランジスタQ1がオンして正のドレイン電流ID(Q1)が流れている期間Ta2における実際の電流の向きを示している。図4(b)は、MOSトランジスタQ1がオフしてキャパシタC1に負の放電電流IC1が流れている期間Ta4における実際の電流の向きを示している。図4(c)は、MOSトランジスタQ1がオフしてダイオードD1が通電している期間Ta5における実際の電流の向きを示している。
【0039】
ここで、共振電流Irは、ノードn1からノードn2に流れる向きを正としている。MOSトランジスタQ1のドレイン電流ID(Q1)、キャパシタC1の電流IC1およびダイオードD1の電流ID1は、ノードn1からグランド線28に流れる向きを正としている。また、インダクタL1の電流IL1は、入力端子21aからノードn1に流れる向きを正としている。
【0040】
以下、それぞれの期間の動作について説明する。なお、上記電流の向きから明らかとなるように、期間Ta1、Ta5ではIL1=ID1+Irの関係が成立し、期間Ta2ではIL1=ID(Q1)+Irの関係が成立し、期間Ta3、Ta4ではIL1=IC1+Irの関係が成立する。
【0041】
(1)期間Ta1
期間Ta1の開始時にMOSトランジスタQ1がオンする。MOSトランジスタQ1は、ダイオードD1に電流ID1が流れておりVDS(Q1)=0の時、すなわちキャパシタC1に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、MOSトランジスタQ1がオンしても本期間内では共振電流Irが正方向に流れるので、dVDS(Q1)/d(2π)=0となりゼロ電流スイッチングとなる。
【0042】
(2)期間Ta2
期間Ta2の開始時に共振電流Irが正から負になるので、MOSトランジスタQ1に電流ID(Q1)が流れ、インダクタL1の電流IL1がほぼリニアに増加する。共振電流Irは負方向に増加した後減少に転じる。上述したように、期間Ta1、Ta2にインダクタL1にエネルギーが蓄積される。
【0043】
(3)期間Ta3
期間Ta3の開始時にMOSトランジスタQ1がオフする。MOSトランジスタQ1がオフする時はVDS(Q1)=0であるのでゼロ電圧スイッチングとなる。MOSトランジスタQ1がオフすると共振電流Irが正方向に流れるが、オフする時点と共振電流Irが負から正にゼロクロスする時点とは必ずしも一致しないので、ゼロ電流スイッチングとはならない。
【0044】
MOSトランジスタQ1がオフすると、それまでMOSトランジスタQ1に流れていた共振電流IrがキャパシタC1に流れ込み(IC1>0)、MOSトランジスタQ1の電圧VDS(Q1)が上昇する。電圧VDS(Q1)は、電流IC1がゼロになる本期間Ta3の終了時点で最大となる。上述したように本実施形態ではタップ付きのインダクタLtを採用したので、MOSトランジスタQ1の電圧ストレスVQ1を巻数N1、N2に応じて要求値に調節できる。例えば、N1/N2=1、Vin=288V、Vo=15Vのとき、(1)式によれば電圧ストレスVQ1を152Vに抑えることができる。これに対し、従来構成では約1000V(3.6Vin)にまで上昇する。すなわち、従来のコンバータでは、この高い電圧に耐える高いブレークダウン電圧を有するスイッチング素子が必要であった。
【0045】
(4)期間Ta4
本期間Ta4の開始時にキャパシタC1に流れる電流IC1が正から負に転じ、共振電流IrによりキャパシタC1の電荷が放電される。これに伴って電圧VDS(Q1)が低下する。
【0046】
(5)期間Ta5
本期間Ta5の開始時に電圧VDS(Q1)がゼロになり、以後はダイオードD1を介して共振電流Irが流れるようになる。
【0047】
次に、第2変換部25による出力電圧調節動作について説明する。図5は第2変換部25の波形図であり、図6は第2変換部25の動作説明図である。MOSトランジスタQ1を一定周波数且つ一定デューティ比の駆動信号で駆動しながら出力電圧Voを調節可能とするため、変換制御回路26は、共振電流Irに同期してMOSトランジスタQ2、Q3をオンオフ駆動する。
【0048】
スイッチングの1周期は、電流の状態に基づいてTb1からTb8までの期間に分けられる。図5(a)〜(h)は、それぞれ期間Tb1〜Tb8における電流経路を示している。ただし、第1変換部24におけるMOSトランジスタQ1、キャパシタC1またはダイオードD1を介した電流経路と、第2変換部25において通電していない電流経路は省略している。
【0049】
変換制御回路26は、共振電流Irが負から正にゼロクロスした時にMOSトランジスタQ2をオン駆動し、共振電流Irが正から負にゼロクロスした時にMOSトランジスタQ3をオン駆動する。変換制御回路26は、出力電圧Voが目標電圧Vrefよりも低くなるとMOSトランジスタQ2、Q3のオン通電幅を短くし、出力電圧Voが目標電圧Vrefよりも高くなるとMOSトランジスタQ2、Q3のオン通電幅を長くする。これにより、出力電圧Voを目標電圧Vrefに等しく制御できる。
【0050】
以下、それぞれの期間の動作について説明する。
(1)期間Tb1
期間Tb1の開始時に共振電流Irが負から正になり、MOSトランジスタQ2がオンする。MOSトランジスタQ2は、VDS(Q2)=0の時すなわちキャパシタC2に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、MOSトランジスタQ2は、共振電流Irがゼロクロスした時点でオンするのでゼロ電流スイッチングとなる。
【0051】
一方、MOSトランジスタQ3はオフである。直前の期間Tb8における整流動作により、キャパシタC3には−Voに相当する電荷が蓄積されているので、本期間内では正の共振電流Irによりその電荷が放電される。従って、共振電流Irは、MOSトランジスタQ2とキャパシタC3を介して流れる。
【0052】
(2)期間Tb2
期間Tb2の開始時にキャパシタC3の電圧がゼロになるので、ダイオードD3に電流ID3が流れ始める。共振電流Irは、MOSトランジスタQ2とダイオードD3を介して流れる。
【0053】
(3)期間Tb3
期間Tb3の開始時にMOSトランジスタQ2がオフする。MOSトランジスタQ2がオフする時はVDS(Q2)=0であるのでゼロ電圧スイッチングとなるが、ゼロ電流スイッチングとはならない。MOSトランジスタQ2がオフすると、それまでMOSトランジスタQ2に流れていた共振電流IrがキャパシタC2に流れ込み、その電圧VC2が上昇する。
【0054】
(4)期間Tb4
期間Tb4の開始時に電圧VC2が出力電圧Voに等しくなると、整流回路30のダイオードD4が通電し、共振電流IrはダイオードD4、キャパシタCo(または負荷23)、ダイオードD3を介して流れる。すなわち正の共振電流Irが整流されてキャパシタCoが充電される。以上の期間Tb1〜Tb4により、正方向の共振電流Irに対する通電幅の制御と整流作用が行われ、通電幅に応じたエネルギーが出力側に送られる。
【0055】
(5)期間Tb5
期間Tb5の開始時に共振電流Irが正から負になり、MOSトランジスタQ3がオンする。MOSトランジスタQ3は、VDS(Q3)=0の時すなわちキャパシタC3に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、MOSトランジスタQ3は、共振電流Irがゼロクロスした時点でオンするのでゼロ電流スイッチングとなる。
【0056】
一方、MOSトランジスタQ2はオフである。直前の期間Tb4における整流動作により、キャパシタC2には+Voに相当する電荷が蓄積されているので、本期間内では負の共振電流Irによりその電荷が放電される。従って、共振電流Irは、MOSトランジスタQ3とキャパシタC2を介して流れる。
【0057】
(6)期間Tb6
期間Tb6の開始時にキャパシタC2の電圧がゼロになるので、ダイオードD2に電流ID2が流れ始める。共振電流Irは、MOSトランジスタQ3とダイオードD2を介して流れる。
【0058】
(7)期間Tb7
期間Tb7の開始時にMOSトランジスタQ3がオフする。MOSトランジスタQ3がオフする時はVDS(Q3)=0であるのでゼロ電圧スイッチングとなるが、ゼロ電流スイッチングとはならない。MOSトランジスタQ3がオフすると、それまでMOSトランジスタQ3に流れていた共振電流IrがキャパシタC3に流れ込み、その電圧VC3が負の向きに上昇する。
【0059】
(8)期間Tb8
期間Tb8の開始時に電圧VC3の絶対値が出力電圧Voに等しくなると、整流回路30のダイオードD5が通電し、共振電流IrはダイオードD5、キャパシタCo(または負荷23)、ダイオードD2を介して流れる。すなわち負の共振電流Irが整流されてキャパシタCoが充電される。以上の期間Tb5〜Tb8により、負方向の共振電流Irに対する通電幅の制御と整流作用が行われ、通電幅に応じたエネルギーが出力側に送られる。
【0060】
ここで、MOSトランジスタQ1のスイッチング周期をTs、出力電圧調節のための制御変数(通電幅)をK、共振電流Irの周期を2πとすれば、MOSトランジスタQ2、Q3のオン時間Trは、次の(2)式で示すようになる。制御変数Kを0からπまで変化させることにより、全波整流によりダイオードD4、D5を通過する電流が変化し、DC−DCコンバータ21の出力電圧Voが調節される。
Tr=Ts・K/(2π) …(2)
【0061】
従来のコンバータにおけるゼロ電圧スイッチングと軽負荷時の動作は、実際に駆動する負荷抵抗Roと、軽負荷動作の限界値である負荷抵抗の最大値Ro(max)との関係に依存している。ゼロ電圧スイッチングを維持しながら動作させるには、コンバータ内の回路定数に依存するRo<Ro(max)なる条件を満たさなければならない。これに対し、DC−DCコンバータ21は、新たに導入した第2変換部25のMOSトランジスタQ2、Q3により上記依存性を克服できる。
【0062】
すなわち、無負荷の場合、共振電流Irが正の期間ではMOSトランジスタQ2がオン、ダイオードD3が通電し、共振電流Irが負の期間ではMOSトランジスタQ3がオン、ダイオードD2が通電する。これにより、DC−ACコンバータである第1変換部24から見た等価負荷抵抗はほぼゼロになる。一方、最大負荷(全負荷)の場合、共振電流Irが正の期間ではMOSトランジスタQ2がオフし、共振電流Irが負の期間ではMOSトランジスタQ3がオフする。つまり、第2変換部25の電流制御回路29は常に遮断される。これにより、第1変換部24から見た等価負荷抵抗は、実際の負荷抵抗Roに等しくなる。
【0063】
その結果、負荷23が無負荷から最大負荷まで変化したとき、第1変換部24から見た等価負荷抵抗はゼロから最大負荷に相当する抵抗値まで変化する。そして、MOSトランジスタQ2、Q3の通電時間をK=πからK=0まで制御することにより常にRo<Ro(max)なる条件を満たすことができる。従って、MOSトランジスタQ1は、全ての負荷条件に対しゼロ電圧スイッチングを維持できる。また、最大電力出力能力、MOSトランジスタQ1の電圧/電流ストレスの最適なトレードオフ、実用的な実装に対する都合の良さなどの各要素を考慮すると、MOSトランジスタQ1の駆動信号は50%のデューティ比を選択することが好ましい。
【0064】
以上説明した本実施形態によれば、直流電圧Vinを入力して共振電流Irを出力する第1変換部24において、MOSトランジスタQ1のオンによりエネルギーを蓄積するインダクタL1と共振用のインダクタLrとを1つのタップ付のインダクタLtとして構成した。これにより、インダクタLtのタップ位置の関数として電圧伝達率Vo/Vinを制御することが容易になり、MOSトランジスタQ1に加わる電圧ストレスVQ1を従来知られている3.6Vinから(Vin・N2+Vo・N1)/(N1+N2)に大幅に低減することができる。
【0065】
第1変換部24の後段に電流制御回路29と整流回路30とを備えた第2変換部25を備え、検出した出力電圧Voに基づいて制御変数K(MOSトランジスタQ2、Q3の通電幅)を制御する構成とした。これにより、第1変換部24から見た等価負荷抵抗を負荷23の大きさに応じて動的に変化させることができ、第1変換部24から負荷23に送られるエネルギーを制御することができる。その結果、無負荷から最大負荷までの広い負荷条件において、MOSトランジスタQ1を一定のスイッチング周波数および一定のデューティ比で制御するとともにゼロ電圧スイッチングさせることができる。従来構成では実現が困難であった無負荷の状態でも、安定して電圧変換動作を行うことができる。
【0066】
この場合、キャパシタC2、C3およびダイオードD2、D3の作用によりMOSトランジスタQ2、Q3もゼロ電圧スイッチングとなる。また、MOSトランジスタQ1、Q2、Q3は、ターンオン時にゼロ電流スイッチングとなる。これらゼロ電圧スイッチングおよびゼロ電流スイッチングにより、スイッチング損失を大幅に低減することができる。MOSトランジスタQ1のデューティ比を50%に設定すると、最も高い出力電力能力が得られる。
【0067】
DC−DCコンバータが車両に搭載される場合、MOSトランジスタQ1のスイッチング周波数が広範に変化すると、共振周波数がラジオ放送のAM帯域やFM帯域に入り込みラジオノイズとなり、或いは可聴領域まで低下して耳障りな音響ノイズとなる。本実施形態のDC−DCコンバータ21は、負荷電流の変化や入力電圧Vinの変化に起因して従来構成で発生していた広範な周波数変化を一定化できるので、ラジオノイズまたは音響ノイズを容易に防止でき、また、EMIも低減することができる。
【0068】
可変周波数動作となる従来構成では、MOSトランジスタQ1の電圧ストレスを低減するためにキャパシタC1の容量値を大きくすると、所定期間内に電荷を引き抜くことができなくなりゼロ電圧スイッチングを実現できなかった。これに対し、一定のスイッチング周波数を用いる本実施形態では、ゼロ電圧スイッチングへの影響なくMOSトランジスタQ1の電圧ストレスを抑えられる。このため、電圧ストレスを一層低減するために、キャパシタC1の容量値をより大きくして用いることもできる。
【0069】
共振電流Irを入力し直流電圧Voを出力する第2変換部25は、逆導通性を持つMOSトランジスタQ2、Q3が逆向きに直列接続された電流制御回路29と、全波整流を行う整流回路30を備えている。このため、共振電流の正負両期間においてそれぞれ負荷23への電力供給を行うことができる。また、DC−DCコンバータ21は、1つのインダクタLtを持つ単一の共振回路を有し、他のインダクタや変圧器などを不要としているので、従来構成よりもサイズとコストを低減できる。
【0070】
(第2の実施形態)
次に、第2の実施形態について図7ないし図9を参照しながら説明する。本実施形態のDC−DCコンバータ31は、第1の実施形態で説明したDC−DCコンバータ21の第2変換部25を半波整流回路に変更したものであり、第1変換部24、第2変換部32、変換制御回路33および電圧検出回路27から構成されている。入力端子31a、31bには直流電源22が接続され、出力端子31c、31dには負荷23が接続される。入力端子31bと出力端子31dはグランド線28に接続されている。
【0071】
第2変換部32は、電流制御回路34、整流回路35およびキャパシタCoから構成されている。電流制御回路34は、ノードn2とグランド線28との間に接続されたMOSトランジスタQ2、寄生のキャパシタC2および寄生のダイオードD2から構成されており、電流を双方向に流すことができる。整流回路35は、ノードn2から出力端子31cに至る経路に順方向に接続されたダイオードD4からなる半波整流回路である。
【0072】
変換制御回路33は、MOSトランジスタQ1を一定のスイッチング周波数と50%のデューティ比を持つ駆動信号により駆動する。また、検出した出力電圧Voに基づいて、共振電流Irに同期して正方向の電流に対してMOSトランジスタQ2の通電幅を制御する。
【0073】
図8はMOSトランジスタQ1、Q2の駆動状態と共振電流Irの波形図であり、図9は第2変換部32の動作説明図である。スイッチングの1周期は、電流の状態に基づいてTc1からTc4までの期間に分けられる。図9(a)〜(e)は、それぞれ期間Tc1〜Tc5における電流を示している。ただし、第1変換部24におけるMOSトランジスタQ1、キャパシタC1またはダイオードD1を介した電流経路は省略している。変換制御回路33は、共振電流Irが負から正にゼロクロスした時にMOSトランジスタQ2をオン駆動する。変換制御回路33は、第1の実施形態の変換制御回路26と同様にしてMOSトランジスタQ2のオン通電幅を制御する。
【0074】
以下、それぞれの期間の動作について説明する。
(1)期間Tc1
期間Tc1の開始時に共振電流Irが負から正になり、MOSトランジスタQ2がオンする。MOSトランジスタQ2は、VDS(Q2)=0の時すなわちキャパシタC2に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、MOSトランジスタQ2は、共振電流Irがゼロクロスした時点でオンするのでゼロ電流スイッチングとなる。共振電流Irは、MOSトランジスタQ2を介して流れる。
【0075】
(2)期間Tc2
期間Tc2の開始時にMOSトランジスタQ2がオフする。MOSトランジスタQ2がオフする時はVDS(Q2)=0であるのでゼロ電圧スイッチングとなるが、ゼロ電流スイッチングとはならない。MOSトランジスタQ2がオフすると、それまでMOSトランジスタQ2に流れていた共振電流IrがキャパシタC2に流れ込み、その電圧VC2が上昇する。
【0076】
(3)期間Tc3
期間Tc3の開始時に電圧VC2が出力電圧Voに等しくなると、整流回路35のダイオードD4が通電し、共振電流IrはダイオードD4、キャパシタCo(または負荷23)を介して流れる。すなわち正の共振電流Irが整流されてキャパシタCoが充電される。以上の期間Tc1〜Tc3により、正方向の共振電流Irに対する通電幅の制御と整流作用が行われ、通電幅に応じたエネルギーが出力側に送られる。
【0077】
(4)期間Tc4
期間Tc4の開始時に共振電流Irが正から負になる。直前の期間Tc3における整流動作により、キャパシタC2には+Voに相当する電荷が蓄積されているので、本期間内では負の共振電流Irによりその電荷が放電される。従って、共振電流Irは、キャパシタC2を介して流れる。
【0078】
(5)期間Tc5
期間Tc5の開始時にキャパシタC2の電圧がゼロになるので、ダイオードD2に電流ID2が流れ始める。従って、以後の負の共振電流IrはダイオードD2を介して流れる。なお、電流制御回路34は、負方向の共振電流に対して通電幅を制御するためのMOSトランジスタQ3を備えていないので、期間Tc4、Tc5ではエネルギーを出力側に送ることができない。
【0079】
以上説明した本実施形態によれば、負荷23が無負荷から最大負荷まで変化したとき、MOSトランジスタQ2の通電時間をK=πからK=0まで制御することにより常にRo<Ro(max)なる条件を満たすことができる。従って、本実施形態によっても第1の実施形態と同様の効果が得られる。ただし、第2変換部32は、半波整流回路を採用するため、正方向の共振電流Irが流れている期間にだけ通電幅に応じたエネルギーが出力側に送ることができる。
【0080】
(第3の実施形態)
図10は、第1の実施形態の一部を変形した第3の実施形態を示している。DC−DCコンバータ41の第2変換部42は、整流回路43を構成するダイオードD4と並列に、出力端子41cからノードn2の向きに電流を流すMOSトランジスタQ4(回生用スイッチング素子)を備えている。また、整流回路43を構成するダイオードD5と並列にMOSトランジスタQ5を備えている。並列のダイオードD4とキャパシタC4および並列のダイオードD5とキャパシタC5には、それぞれMOSトランジスタQ4およびQ5の寄生ダイオードと寄生キャパシタを用いている。
【0081】
この構成によれば、第2変換部42は入出力間で双方向に電流を流すことができる。変換制御回路44は、負荷23に対し所望の電圧Voを出力する力行動作のみならず、負荷23例えば車両の駆動モータで得られる発電電力を回生して直流電源22例えばバッテリを充電するように制御することができる。
【0082】
(第4の実施形態)
図11は、第2の実施形態の一部を第3の実施形態と同様に変形した第4の実施形態を示している。すなわち、DC−DCコンバータ51の第2変換部52は、整流回路53を構成するダイオードD4と並列にMOSトランジスタQ4を備えている。この構成によれば、第2変換部52は入出力間で双方向に電流を流すことができる。変換制御回路54は、力行動作のみならず、負荷23側から得られる電力を直流電源22に回生するように制御することができる。
【0083】
(その他の実施形態)
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【0084】
第2の実施形態において、第2変換部32と整流回路35は、MOSトランジスタQ2、キャパシタC2およびダイオードD2、D4に替えて、MOSトランジスタQ3、キャパシタC3およびダイオードD3、D5を備えてもよい。この場合には、共振電流Irに同期して負方向の電流に対してMOSトランジスタQ3の通電幅を制御すればよい。
第3の実施形態においてMOSトランジスタQ5とキャパシタC5は省略してもよい。
MOSトランジスタQ2、Q3の通電幅は互いに異なってもよい。
【符号の説明】
【0085】
図面中、21、31、41、51はDC−DCコンバータ、21a、21b、31a、31b、41a、41b、51a、51bは入力端子、21c、21d、31c、31d、41c、41d、51c、51dは出力端子、24は第1変換部、25、32、42、52は第2変換部、26、33、44、54は変換制御回路、29、34は電流制御回路、30、35、43、53は整流回路、Q1はMOSトランジスタ(主スイッチング素子)、Q2はMOSトランジスタ(第1スイッチング素子)、Q3はMOSトランジスタ(第2スイッチング素子)、Q4はMOSトランジスタ(回生用スイッチング素子)、D1、D4、D5はダイオード、C1はキャパシタ、Crはキャパシタ(共振キャパシタ)、Coはキャパシタ(出力キャパシタ)、Ltはインダクタ(タップ付インダクタ)、n2は交流出力ノード、n3は中間ノードである。
【特許請求の範囲】
【請求項1】
入力端子を介して直流電圧を入力し交流出力ノードを通して共振による交流電流を出力する第1変換部と、前記交流出力ノードから交流電流を入力し出力端子を介して直流電圧を出力する第2変換部と、これら第1変換部と第2変換部を制御する変換制御回路とから構成され、
前記第1変換部は、
前記入力端子の一端と前記交流出力ノードとの間に直列に接続されたタップ付インダクタおよび共振キャパシタと、
前記タップ付インダクタのタップと前記入力端子の他端との間に接続された主スイッチング素子と、
前記主スイッチング素子と並列に接続されたキャパシタおよびダイオードとを備え、
前記第2変換部は、
前記交流出力ノードと前記入力端子の他端との間に電流を双方向に流し得る電流経路を形成し、当該電流経路に流れる交流電流に対し少なくとも一方向の電流の通電幅を制御可能な電流制御回路と、
前記出力端子間に設けられた出力キャパシタと、
前記電流制御回路が電流を遮断している期間、当該遮断された向きの電流を整流して前記出力キャパシタに流す整流回路とを備え、
前記変換制御回路は、前記主スイッチング素子を一定の周波数とデューティ比を持つ駆動信号により駆動するとともに、前記出力端子間の検出電圧に基づいて前記電流制御回路の通電幅を制御することを特徴とするDC−DCコンバータ。
【請求項2】
前記電流制御回路は、逆導通性を持つ第1スイッチング素子と第2スイッチング素子が中間ノードを挟んで互いに逆向きに直列接続された構成を備え、
前記整流回路は、前記電流制御回路の両端から前記出力端子の一端に至る経路にそれぞれ順方向にダイオードを備え、前記中間ノードと前記出力端子の他端とが接続された構成の全波整流回路であることを特徴とする請求項1記載のDC−DCコンバータ。
【請求項3】
前記整流回路を構成するダイオードのうち前記交流出力ノードから前記出力端子の一端に至る経路に順方向に設けられたダイオードと並列に、前記出力端子の一端から前記交流出力ノードの向きに電流を流す回生用スイッチング素子を備えたことを特徴とする請求項2記載のDC−DCコンバータ。
【請求項4】
前記電流制御回路は、逆導通性を持つスイッチング素子から構成され、
前記整流回路は、前記電流制御回路の一端から前記出力端子の一端に至る経路にダイオードを備え、前記電流制御回路の他端と前記出力端子の他端とが接続された構成の半波整流回路であることを特徴とする請求項1記載のDC−DCコンバータ。
【請求項5】
前記整流回路を構成するダイオードと並列に、前記出力端子の一端から前記交流出力ノードの向きに電流を流す回生用スイッチング素子を備えたことを特徴とする請求項4記載のDC−DCコンバータ。
【請求項6】
前記スイッチング素子はMOSトランジスタから構成されていることを特徴とする請求項1ないし5の何れかに記載のDC−DCコンバータ。
【請求項1】
入力端子を介して直流電圧を入力し交流出力ノードを通して共振による交流電流を出力する第1変換部と、前記交流出力ノードから交流電流を入力し出力端子を介して直流電圧を出力する第2変換部と、これら第1変換部と第2変換部を制御する変換制御回路とから構成され、
前記第1変換部は、
前記入力端子の一端と前記交流出力ノードとの間に直列に接続されたタップ付インダクタおよび共振キャパシタと、
前記タップ付インダクタのタップと前記入力端子の他端との間に接続された主スイッチング素子と、
前記主スイッチング素子と並列に接続されたキャパシタおよびダイオードとを備え、
前記第2変換部は、
前記交流出力ノードと前記入力端子の他端との間に電流を双方向に流し得る電流経路を形成し、当該電流経路に流れる交流電流に対し少なくとも一方向の電流の通電幅を制御可能な電流制御回路と、
前記出力端子間に設けられた出力キャパシタと、
前記電流制御回路が電流を遮断している期間、当該遮断された向きの電流を整流して前記出力キャパシタに流す整流回路とを備え、
前記変換制御回路は、前記主スイッチング素子を一定の周波数とデューティ比を持つ駆動信号により駆動するとともに、前記出力端子間の検出電圧に基づいて前記電流制御回路の通電幅を制御することを特徴とするDC−DCコンバータ。
【請求項2】
前記電流制御回路は、逆導通性を持つ第1スイッチング素子と第2スイッチング素子が中間ノードを挟んで互いに逆向きに直列接続された構成を備え、
前記整流回路は、前記電流制御回路の両端から前記出力端子の一端に至る経路にそれぞれ順方向にダイオードを備え、前記中間ノードと前記出力端子の他端とが接続された構成の全波整流回路であることを特徴とする請求項1記載のDC−DCコンバータ。
【請求項3】
前記整流回路を構成するダイオードのうち前記交流出力ノードから前記出力端子の一端に至る経路に順方向に設けられたダイオードと並列に、前記出力端子の一端から前記交流出力ノードの向きに電流を流す回生用スイッチング素子を備えたことを特徴とする請求項2記載のDC−DCコンバータ。
【請求項4】
前記電流制御回路は、逆導通性を持つスイッチング素子から構成され、
前記整流回路は、前記電流制御回路の一端から前記出力端子の一端に至る経路にダイオードを備え、前記電流制御回路の他端と前記出力端子の他端とが接続された構成の半波整流回路であることを特徴とする請求項1記載のDC−DCコンバータ。
【請求項5】
前記整流回路を構成するダイオードと並列に、前記出力端子の一端から前記交流出力ノードの向きに電流を流す回生用スイッチング素子を備えたことを特徴とする請求項4記載のDC−DCコンバータ。
【請求項6】
前記スイッチング素子はMOSトランジスタから構成されていることを特徴とする請求項1ないし5の何れかに記載のDC−DCコンバータ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2013−90477(P2013−90477A)
【公開日】平成25年5月13日(2013.5.13)
【国際特許分類】
【出願番号】特願2011−229688(P2011−229688)
【出願日】平成23年10月19日(2011.10.19)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
【公開日】平成25年5月13日(2013.5.13)
【国際特許分類】
【出願日】平成23年10月19日(2011.10.19)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】
[ Back to top ]