ＥＬ表示パネルモジュール、タイミングジェネレータ、ライトスキャンドライバ及び電子機器
【課題】カソード電位の過渡現象により保持容量に信号電位が正しく書き込まれないことがある。
【解決手段】ＥＬ表示パネルモジュールを、（ａ）ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、（ｂ）各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、（ｃ）ライトスキャン線を通じて画素回路内のサンプリングトランジスタにライトスキャンパルスを供給するライトスキャンドライバと、（ｄ）クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを発生するタイミングジェネレータとで構成する。
【解決手段】ＥＬ表示パネルモジュールを、（ａ）ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、（ｂ）各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、（ｃ）ライトスキャン線を通じて画素回路内のサンプリングトランジスタにライトスキャンパルスを供給するライトスキャンドライバと、（ｄ）クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを発生するタイミングジェネレータとで構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動方式で駆動制御されるＥＬ表示パネルモジュールにおける信号電位のサンプリングタイミングを最適化する技術に関する。なお、この明細書で提案する発明は、ＥＬ表示パネルモジュール、タイミングジェネレータ、ライトスキャンドライバ及び電子機器としての側面を有する。
【背景技術】
【０００２】
現在、有機ＥＬ（Electro Luminescence）パネルディスプレイの実用化が近づいている。有機ＥＬパネルディスプレイは低電圧駆動が可能であるのに加え、軽量かつ薄型化が容易であるという特性を有している。また、応答速度が数μｓ程度と非常に高速であり、動画表示性能に優れるという特性も有している。
【０００３】
以下に、アクティブマトリクス駆動方式を採用する有機ＥＬパネルディスプレイに関する文献を例示する。
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来の駆動技術では、クロストークパターンによる画質の劣化が確認されることがある。図１に、明クロストークの出現例を示す。なお、図１に示す画面パターンは、背景画面１の画面中央に黒ウインドウ３が配置される画面の表示例である。なお、黒ウインドウ３の中央には白線５が配置されている。
【０００５】
以下、図２を用いて明クロストークの発生原因を説明する。図２は、有機ＥＬパネルの画素アレイ部を構成する各画素（１画素がＲ、Ｇ、Ｂの３原色に対応する３つのサブ画素で構成される場合には、各サブ画素）に対応する画素回路の等価回路図である。
【０００６】
図２は、２つのＮチャネル薄膜トランジスタと１つの保持容量Ｃｓとで構成される画素回路を表している。このうち、サンプリングトランジスタＴ１のゲート電極は、ライトスキャンパルスが印加されるライトスキャン線ＷＳＬに接続される。
【０００７】
また、サンプリングトランジスタＴ２の一方の主電極は信号線ＤＴＬに接続される。なお、サンプリングトランジスタＴ１の他方の主電極は、駆動トランジスタＴ２のゲート電極と保持容量Ｃｓの一方の電極に接続される。
【０００８】
駆動トランジスタＴ２の一方の主電極は電源スキャン線ＤＳＬに接続され、他方の主電極は保持容量Ｃｓの他方の電極と共に有機ＥＬ素子ＯＬＥＤのアノード電極に接続される。なお、Ｃoledは、有機ＥＬ素子ＯＬＥＤのアノード電極とカソード電極との間に存在する寄生容量である。
ところで、画素回路内には他の寄生容量Ｃcathが存在する。すなわち、信号線ＤＴＬとカソード電極（共通カソード電極）１１との間に寄生容量Ｃcathが存在する。
【０００９】
明クロストークは、この寄生容量Ｃcathを原因として発生する。図３に、黒ウインドウ３に対応する水平ラインにおける書き込み動作時の電位変動（図３（Ａ））と全白ラインに対応する画素回路における書き込み動作時の電位変動（図３（Ｂ））とを示す。
図３において注目すべきは、信号電位Ｖsig が信号線ＤＴＬに印加された瞬間のカソード電位Ｖcathの揺れである。
【００１０】
例えば１水平ラインの全体が白画素である場合、信号線ＤＴＬの電位変動が同じ水平ライン上に位置する全ての寄生容量Ｃcathを通じてカソード電極１１に伝搬する。このため、カソード電位Ｖcathの電位変動が大きくなる。ところが、黒ウインドウ３に対応する水平ラインでは発光画素の数が少ないため、信号線ＤＴＬの電位変動がカソード電極１１に与える影響が小さい。
【００１１】
ところで、信号電位Ｖsig の書き込み時におけるカソード電位Ｖcathの変動はソース電位Ｖｓの変動に大きく影響する。実際、黒ウインドウ３に対応する水平ラインのソース電位Ｖｓの変動は、全白ラインに対応する水平ラインのソース電位Ｖｓの変動に比べて小さくなっている。
【００１２】
すなわち、黒ウインドウに対応する水平ラインのゲート・ソース間電圧Ｖｇｓ１は、全白ラインのゲート・ソース間電圧Ｖｇｓ２より大きくなる。このことは、黒ウインドウ３上に位置する白線５が本来の信号電位Ｖsig より大きくなることを意味する。これが明クロストークである。
【課題を解決するための手段】
【００１３】
（Ａ）手段１
そこで、発明者らは、（ａ）ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、（ｂ）各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、（ｃ）ライトスキャン線を通じて画素回路内のサンプリングトランジスタにライトスキャンパルスを供給するライトスキャンドライバと、（ｄ）クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを発生するタイミングジェネレータとを有するＥＬ表示パネルモジュールを提案する。
【００１４】
（Ｂ）手段２
また、発明者らは、（ａ）ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、（ｂ）各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、（ｃ）クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを、ライトスキャン線を通じて画素回路内のサンプリングトランジスタに供給するライトスキャンドライバとを有するＥＬ表示パネルモジュールを提案する。
【発明の効果】
【００１５】
発明者らの提案する発明の場合、信号電位の印加に伴いカソード電位が揺れる場合でも、カソード電位が基準カソード電位の変動が輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ信号電位のサンプリング開始タイミングが遅延される。これにより、信号線を通じてカソード電位が変動したとしても、保持容量に書き込まれる電圧に影響を与えないようにできる。すなわち、クロストークの影響のない画像表示を実現できる。
【発明を実施するための最良の形態】
【００１６】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００１７】
（Ａ）形態例
（Ａ−１）外観構成
図４に、有機ＥＬパネルモジュールの外観構成例を示す。形態例に係る有機ＥＬパネルモジュール２１は、支持基板２３のうち画素アレイ部の形成領域に対向部２５を貼り合わせた構造を有している。
【００１８】
対向部２５は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜等が配置される。なお、有機ＥＬパネルモジュール２１には、外部から支持基板２３に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）２７が配置される。
【００１９】
この他、支持基板２３には、不図示の駆動回路が画素アレイ部の周辺に形成又が実装される。なお、駆動回路が特定用途向けＩＣ（ＡＳＩＣ）として独立に形成されている場合、支持基板２３に実装する方法が採用される。勿論、画素アレイ部の形成プロセスの種類によっては、駆動回路は画素アレイ部と同一のプロセスにより支持基板２３上に形成される。
【００２０】
（Ａ−２）システム構成
図５に、有機ＥＬパネルモジュール２１のシステム構成の概略を示す。図５に示すように、有機ＥＬパネルモジュール２１は、画素アレイ部３１と、その駆動回路であるライトスキャンドライバ３３、電源スキャンドライバ３５、水平セレクタ３７、タイミングジェネレータ３９で構成される。
【００２１】
画素アレイ部３１は、有機ＥＬ発光素子と画素回路とで構成されるサブ画素がマトリクス状に配置される。因みに、サブ画素は１画素を構成する画素構造の最小単位であり、１画素は有機ＥＬ材料の異なる３つのサブ画素（Ｒ、Ｇ、Ｂ）で構成される。
図６に、サブ画素に対応する画素回路と駆動回路との接続関係を示す。なお図６は、発光色の配置が垂直方向に同じ場合を表している。勿論、発光色の配置パターンには周知の通り、他にも様々な種類がある。
【００２２】
図７に、画素回路の内部構成を示す。図７に示す画素回路は、２つの薄膜トランジスタと１つの保持容量Ｃｓとで構成される場合の構成例である。勿論、図７以外にも様々な構成の回路構成が従来より提案されている。
【００２３】
この回路構成の場合、ライトスキャンドライバ３３は、ライトスキャン線ＷＳＬを通じてスキャントランジスタＴ１をオン・オフ制御し、保持容量Ｃｓへの電位の書き込みを制御する。因みに、ライトスキャンドライバ３３は、シフトレジスタで構成される。
【００２４】
また、電源スキャンドライバ３５は、給電線ＤＳＬを通じて駆動トランジスタＴ２の一方の主電極に印加される電源電位を２値的に制御し、他の駆動回路と共に画素回路内の特性バラツキの補正動作を制御する。具体的には、駆動トランジスタＴ２の閾値バラツキや移動度バラツキに基づくユニフォーマティの劣化を補正する。
【００２５】
また、水平セレクタ３７は、信号線ＤＴＬに各画素データの階調値に対応する信号電位Ｖsig 又は閾値補正用のオフセット電圧Ｖofs を印加する回路デバイスである。
タイミングジェネレータ３９は、ライトスキャン線ＷＳＬ、給電線ＤＳＬ、信号線ＤＴＬの駆動パルスを生成する回路デバイスである。
【００２６】
この形態例の場合、タイミングジェネレータ３９がライトスキャンパルスを発生し、ライトスキャンパルスドライバ３３に供給する。この際、タイミングジェネレータ３９は、図８に示すように、信号線ＤＴＬへの信号電位Ｖsig の印加時点から設定時間長ｔを経過した後に保持容量Ｃｓへのサンプリング動作が開始されるようにタイミング調整されたライトスキャンパルスを発生する。
【００２７】
すなわち、タイミングジェネレータ３９は、ライトスキャン線ＷＳＬの電位の立ち上りが、信号線ＤＴＬの電位の立ち上がりから設定時間長ｔだけ遅延するようにタイミング調整されたライトスキャンパルスを発生する。
【００２８】
ここでの設定時間長ｔは、パネル中央付近のカソード電位Ｖcathについて、クロストークによるカソード電位の過渡変動が、信号電位のサンプリング開始時までに基準カソード電位の輝度差１％以下に相当する電位に収束するのに必要な時間の実測値としてパネルモジュール毎に設定する。なお、基準カソード電位は、電源線を通じて外部から固定的に与えられる電位の設定値である。
【００２９】
ここで、パネル中央部を基準に設定時間長を定めるのは、画素アレイ３１の中で最も負荷の大きい領域であるためである。すなわち、カソード電位Ｖcathの過渡変動が最も遅くまで残る領域だからである。従って、この領域部分を基準に設定時間長ｔを定めれば、画素アレイ部３１の全ての領域について、カソード電位Ｖcathの過渡変動を輝度差１％以内の電位差に収束させることができる。
【００３０】
図９に、この条件を満たすサンプリングパルスを用いる場合の信号電位Ｖsig と駆動電流との対応関係を示す。図９に示すように、カソード電位Ｖcathに電位変動が無い領域の特性とカソード電位Ｖcathに電位変動がある領域の特性の最大電流差が１％以内に収まっている。
【００３１】
結果的に、どのような画像が表示される場合でも、本来の信号電位Ｖsig と実際に流れる駆動電流との電流差を画面内の全ての領域について１％以内に抑えることができる。なお、有機ＥＬ発光素子の発光輝度は電流に比例するので、信号電位Ｖsig と実際の発光輝度差との関係を常に輝度差の１％以内に抑制できる。
【００３２】
因みに、輝度差が１％以内であれば、多くのユーザーに輝度変化が知覚されることはない。もっとも、より好ましくは輝度差が０．７％以下になるように設定時間長ｔを設定することが望ましい。
【００３３】
また、ここでの設定時間長ｔは、パネルモジュール毎に最適値を設定することが望ましい。パネルモジュール製造バラツキ等を考慮するためである。タイミングジェネレータ３９には、なお、パネルモジュールの種類や画素構造によっても最適値は異なっている。
【００３４】
（Ａ−３）駆動動作例
図１０に、図７に示す画素回路の駆動動作例を示す。なお、図１０は、２水平走査期間を利用して閾値補正を実行する場合の駆動動作例であるが、閾値補正動作から信号電位Ｖsig の書き込みまでの動作を１水平走査期間内に実行しても良い。
【００３５】
因みに、図１０では、給電線ＤＳＬに印加する２種類の電位のうち高電位の方をＶccで表し、低電位の方をＶini で表す。
以下では、給電線ＤＳＬの電位を高電位から低電位に切り換えて発光動作を終了した時点から説明を開始する。このとき、駆動トランジスタＴ２のソース電位ＶｓはＶini となる。この時点から閾値補正動作の準備期間（Ａ）が開始される。
【００３６】
次に、信号線ＤＴＬにオフセット電圧Ｖofs が印加されている状態でライトスキャン線ＷＳＬがオンされると、駆動トランジスタＴ２のゲート電位Ｖｇはオフセット電圧Ｖofs になる。この動作により、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgs（＝Ｖofs −Ｖini ）はその閾値Ｖthより大きい値に初期化される。
【００３７】
やがて、給電線ＤＳＬの電位が高電位に切り替わり、閾値補正期間（Ｂ）が開始される。この開始時点で、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは初期化されている。従って、駆動トランジスタＴ２のドレイン・ソース間に電流が流れ、ソース電位Ｖｓの上昇が開始される（図１０の波形参照）。
【００３８】
なお、信号線ＤＴＬの電位は、他の水平ラインへの信号電位の書き込みのために再び信号電位Ｖsig に切り換えられる。従って、この切り換え前にライトスキャン線ＷＳＬはオフ状態に制御され、スキャントランジスタＴ１をフローティング状態に制御する。図１０では、この期間を（Ｃ）で示す。この期間（Ｃ）が１回目の閾値補正休止期間である。
【００３９】
因みに、１回目の閾値補正期間（Ｂ）における補正が不十分であった場合（Ｖgs＞Ｖth）、この期間（Ｃ）の間も駆動トランジスタＴ２のドレイン・ソース間に電流が流れ、ソース電位Ｖｓが上昇する。この際、保持容量Ｃｓのカップリングにより、ゲート電位Ｖｇも上昇する。
【００４０】
この後、再び信号線ＤＴＬの電位がオフセット電圧Ｖofs に切り替わると共に、ゲート電位Ｖｇが高電位に切り替わると、２回目の閾値補正期間（Ｄ）が開始される。２回目の閾値補正期間（Ｄ）の開始後、ソース電位Ｖｓは徐々に上昇し、保持容量Ｃｓの保持電位が閾値Ｖthになった時点で駆動トランジスタＴ２は自動的にカットオフする。すなわち、閾値補正動作が終了する。
【００４１】
この後、信号電位の書き込みに備えて信号線ＤＴＬの電位が再び信号電位Ｖsig に切り換えられる。なお、この切り換え前にライトスキャン線ＷＳＬは再びオフ状態に制御される。この期間（Ｅ）が２回目の閾値補正休止期間である。なお、駆動トランジスタＴ２はカットオフ状態にあるので、駆動トランジスタＴ１のゲート電位Ｖｇとソース電位Ｖｓに変化は生じない。
【００４２】
そして、１水平走査期間の終了前にライトスキャン線ＷＳＬがオン状態に制御され、信号線ＤＴＬに印加されている信号電位Ｖsig の保持容量Ｃｓへの書き込みが開始される。この開始後の期間（Ｆ）が、信号電位Ｖsig
の書き込み兼移動度補正期間として使用される。すなわち、期間（Ｆ）では、信号電位Ｖsig の書き込みに伴うゲート・ソース間電圧Ｖgsの閾値電圧Ｖthより大きくなり、駆動トランジスタＴ２のドレイン・ソース間に電流が流れ始める。
【００４３】
もっとも、最初のうち、この電流は有機ＥＬ素子ＯＬＥＤには流れず、寄生容量Ｃoledを充電するように流れる。この充電により、ソース電位Ｖｓが上昇するが、この電位の上昇は移動度μに比例する。すなわち、駆動トランジスタＴ２の移動度μが大きいほど、ソース電位Ｖｓを持ち上げるように作用する。これが移動度補正である。
【００４４】
この補正動作の終了後、ライトスキャン線ＷＳＬがオフ制御されると、スキャントランジスタＴ１がフローティング状態に切り替わる。この時点で寄生容量Ｃoledの充電は完了しているので、駆動電流は有機ＥＬ素子ＯＬＥＤに流れ込み、発光期間（Ｇ）が開始される。
【００４５】
（Ａ−４）画素回路内の接続状態と電位の変化
ここでは、図１０で説明した期間（Ａ）〜（Ｇ）に対応する画素回路１内の電位状態の変化を模式的に説明する。ここでは、対応する期間と同じ符号を図番に付して示す。すなわち、図１１Ａ〜図１１Ｇを用いて説明する。なお、図１１Ａ〜図１１Ｇにおいては、サンプリングトランジスタＴ１をスイッチとして表記すると共に、有機ＥＬ素子ＯＬＥＤの寄生容量をＣoledとして明示的に表記する。
【００４６】
（ｉ）発光期間
図１１Ａは、図１０の期間（Ａ）の動作状態に対応する。発光期間である期間（Ａ）では、給電線ＤＳＬ（ｉ）に発光用の高電源電位Ｖccが印加される。このとき、薄膜トランジスタＴ２は、保持容量Ｃｓの保持電圧Ｖgs（＞Ｖth）に対応するドレイン電流Ｉdsを有機ＥＬ素子ＯＬＥＤに供給する。有機ＥＬ素子ＯＬＥＤの発光状態は期間（Ａ）の終了まで継続する。
【００４７】
（ii）閾値補正準備期間
図１１Ｂは、図１０の期間（Ｂ）の動作状態に対応する。期間（Ｂ）において、給電線ＤＳＬ（ｉ）の電位は、発光用の高電源電位Ｖccから初期化用の低電源電位Ｖini に切り替え制御される。この切り替えにより、ドレイン電流Ｉdsの供給は遮断される。
【００４８】
結果的に、駆動トランジスタＴ２のゲート電位Ｖｇとソース電位Ｖｓは、有機ＥＬ素子ＯＬＥＤの発光電圧Ｖelの低下に連動して低下する。そして、ソース電位Ｖｓは、給電線ＤＳＬ（ｉ）に印加された低電源電位Ｖini とほぼ同じ電位にまで低下する。なお、低電源電位Ｖini は、信号線ＤＴＬ（ｊ）に印加される初期化用の基準電位Ｖofs よりも十分低い電位である。
【００４９】
図１１Ｃは、図１０の期間（Ｃ）の動作状態に対応する。期間（Ｃ）において、ライトスキャン線ＷＳＬ（ｉ）の電位は高レベルに変化する。これにより、サンプリングトランジスタＴ１がオン状態に制御され、駆動トランジスタＴ２のゲート電位Ｖｇは、信号線ＤＴＬ（ｊ）に印加された初期化用の基準電位Ｖofs に設定される。
期間（Ｃ）の終了時、保持容量Ｃｓの保持電圧Ｖgsは、駆動トランジスタＴ２の閾値電圧Ｖthより大きい電圧に初期設定される。
【００５０】
（iii）閾値補正動作
図１１Ｄは、図１０の期間（Ｄ）の動作状態に対応する。期間（Ｄ）において、給電線ＤＳＬ（ｉ）の電位は、初期化用の低電源電位Ｖini から発光用の高電源電位Ｖccに遷移される。なお、サンプリングトランジスタＴ１はオン状態に維持される。
【００５１】
結果的に、駆動トランジスタＴ２のゲート電位Ｖｇの初期化用の基準電位Ｖofs
のまま、ソース電位Ｖｓだけが上昇を開始する。期間（Ｄ）の終了までのいずれかの時点で、保持容量Ｃｓの保持電圧Ｖgsは閾値電圧Ｖthとなる。これにより、駆動トランジスタＴ２はオフ動作する。この時点におけるソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖofs ）よりも閾値電圧Ｖthだけ低い電位となる。
【００５２】
（iv）信号電位の書き込みと移動度の補正のための準備動作
図１１Ｅは、図１０の期間（Ｅ）の動作状態に対応する。期間（Ｅ）において、ライトスキャン線ＷＳＬ（ｉ）の電位は、低レベルに変化する。これにより、サンプリングトランジスタＴ１がオフ状態に制御され、駆動トランジスタＴ２のゲート電極はフローティング状態になる。
【００５３】
ただし、駆動トランジスタＴ２のカットオフ状態は維持される。従って、ドレイン電流Ｉdsは流れない。
図１１Ｆは、図１０の期間（Ｆ）の動作状態に対応する。期間（Ｆ）において、信号線ＤＴＬ（ｊ）の電位が閾値補正用の基準電位Ｖofs から階調値に応じた信号電位Ｖsig に変化する。もっとも、サンプリングトランジスタＴ１はオフ状態のままである。
【００５４】
（ｖ）信号電位の書き込み及び移動度の補正動作
図１１Ｇは、図１０の期間（Ｇ）の動作状態に対応する。期間（Ｇ）において、ライトスキャン線ＷＳＬ（ｉ）の電位は、高レベルに変化する。これにより、サンプリングトランジスタＴ１がオン状態に制御され、駆動トランジスタＴ２のゲート電極は信号電位Ｖsig に遷移する。
【００５５】
また、期間（Ｇ）において、給電線ＤＳＬ（ｉ）が発光用の高電源電位Ｖccに変化する。結果的に、駆動トランジスタＴ２がオン動作し、ドレイン電流Ｉdsが流れ始める。ただし、有機ＥＬ素子ＯＬＥＤは、始めカットオフ状態（ハイインピーダンス状態）にある。このため、ドレイン電流Ｉdsは、有機ＥＬ素子ＯＬＥＤではなく、図１１Ｇに示すように、寄生容量Ｃoledに流れ込む。
【００５６】
寄生容量Ｃoledの充電に伴って駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。やがて、保持容量Ｃｓの保持電圧Ｖgsは、Ｖsig ＋Ｖth−ΔＶとなる。このように、信号電位Ｖsig のサンプリングと充電電圧ΔＶによる補正とが並行して実行される。なお、データ電位Ｖsig
が大きいほどドレイン電流Ｉdsも大きくなり、充電電圧ΔＶの絶対値も大きくなる。
【００５７】
これにより、発光輝度レベルに応じた移動度補正が可能となる。なお、信号電位Ｖsig が一定の場合、駆動トランジスタＴ２の移動度μが大きいほど、充電電圧ΔＶの絶対値も大きくなり、負帰還量が大きくなるためである。
【００５８】
（Ａ−５）まとめ
前述したように、信号線ＤＴＬへの信号電位Ｖsig の印加開始タイミングからサンプリング開始タイミングまでの時間として、サンプリング開始タイミングにおけるカソード電位の変動分が基準カソード電位に対して輝度差１％以内に収束するのに十分な時間長以上に設定することにより、寄生容量Ｃcathを通じて信号線ＤＴＬから飛び込むカソード電位Ｖcathの揺れの影響を表示画面から無くすことができる。
【００５９】
すなわち、カソード電位の過渡現象は避け得ないが、その影響がクロストークとして画面上に現れることのない駆動方法を実現することができる。
【００６０】
（Ｂ）他の形態例
（Ｂ−１）サンプリングパルスの他の設定例
前述した形態例の場合には、タイミングジェネレータ３９においてサンプリングパルスを生成する場合について説明した。
しかし、タイミングジェネレータ３９から与えられるタイミング信号に基づいて、ライトスキャンドライバ３３がサンプリングパルスを生成する方式を採用しても良い。
【００６１】
（Ｂ−２）製品例
（ａ）電子機器
前述の形態例では、有機ＥＬパネルモジュールについての形態例を説明した。しかし、前述した有機ＥＬパネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【００６２】
図１２に、電子機器４１の概念構成例を示す。電子機器４１は、前述した有機ＥＬパネル２１及びシステム制御部４３で構成される。システム制御部４３で実行される処理内容は、電子機器４１の商品形態により異なる。
【００６３】
なお、電子機器４１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図１３に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機５１の筐体正面には、フロントパネル５３及びフィルターガラス５５等で構成される表示画面５７が配置される。表示画面５７の部分が、形態例で説明した有機ＥＬパネルモジュール２１に対応する。
【００６４】
また、この種の電子機器４１には、例えばデジタルカメラが想定される。図１４に、デジタルカメラ６１の外観例を示す。図１４（Ａ）が正面側（被写体側）の外観例であり、図１４（Ｂ）が背面側（撮影者側）の外観例である。
【００６５】
デジタルカメラ６１は、保護カバー６３、撮像レンズ部６５、表示画面６７、コントロールスイッチ６９及びシャッターボタン７１で構成される。このうち、表示画面６７の部分が、形態例で説明した有機ＥＬパネルモジュール２１に対応する
【００６６】
また、この種の電子機器４１には、例えばビデオカメラが想定される。図１５に、ビデオカメラ８１の外観例を示す。
ビデオカメラ８１は、本体８３の前方に被写体を撮像する撮像レンズ８５、撮影のスタート／ストップスイッチ８７及び表示画面８９で構成される。このうち、表示画面８９の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する。
【００６７】
また、この種の電子機器４１には、例えば携帯端末装置が想定される。図１６に、携帯端末装置としての携帯電話機９１の外観例を示す。図１６に示す携帯電話機９１は折りたたみ式であり、図１６（Ａ）が筐体を開いた状態の外観例であり、図１６（Ｂ）が筐体を折りたたんだ状態の外観例である。
【００６８】
携帯電話機９１は、上側筐体９３、下側筐体９５、連結部（この例ではヒンジ部）９７、表示画面９９、補助表示画面１０１、ピクチャーライト１０３及び撮像レンズ１０５で構成される。このうち、表示画面９９及び補助表示画面１０１の部分が、形態例で説明した有機ＥＬパネルモジュール２１に対応する。
【００６９】
また、この種の電子機器４１には、例えばコンピュータが想定される。図１７に、ノート型コンピュータ１１１の外観例を示す。
ノート型コンピュータ１１１は、下型筐体１１３、上側筐体１１５、キーボード１１７及び表示画面１１９で構成される。このうち、表示画面１１９の部分が、形態例で説明した有機ＥＬパネルモジュール２１に対応する。
【００７０】
これらの他、電子機器４１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【００７１】
（Ｂ−２）画素回路の他の構成例
前述した形態例では、画素回路が２つの薄膜トランジスタと１つの保持容量Ｃｓとで構成される場合について説明した。
しかし、画素回路は他の回路構成の場合にも適用できる。
【００７２】
（Ｂ−３）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルモジュールに適用する場合について説明した。
しかし、前述したサンプリング開始タイミングの制御は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。
【００７３】
（Ｂ−４）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【００７４】
【図１】クロストークパターンを説明する図である。
【図２】明クロストークの発生原因を説明する図である。
【図３】表示内容に応じたカソード電位の過渡特性を説明する図である。
【図４】有機ＥＬパネルモジュールの外観構成例を示す図である。
【図５】有機ＥＬパネルモジュールのシステム構成を説明する図である。
【図６】画素回路と駆動回路との接続関係を示す図である。
【図７】画素回路の内部構成を示す図である。
【図８】形態例における信号電位とライトスキャンパルスとのタイミング関係を説明する図である。
【図９】カソード電位の揺らぎ量の違いによる信号電位と電流値との関係を説明する図である。
【図１０】駆動動作時の制御タイミングを説明する図である。
【図１１Ａ】図１０の期間Ａに対応する画素回路内の接続状態を説明する図である。
【図１１Ｂ】図１０の期間Ｂに対応する画素回路内の接続状態を説明する図である。
【図１１Ｃ】図１０の期間Ｃに対応する画素回路内の接続状態を説明する図である。
【図１１Ｄ】図１０の期間Ｄに対応する画素回路内の接続状態を説明する図である。
【図１１Ｅ】図１０の期間Ｅに対応する画素回路内の接続状態を説明する図である。
【図１１Ｆ】図１０の期間Ｆに対応する画素回路内の接続状態を説明する図である。
【図１１Ｇ】図１０の期間Ｇに対応する画素回路内の接続状態を説明する図である。
【図１２】電子機器の概念構成例を示す図である。
【図１３】電子機器の商品例を示す図である。
【図１４】電子機器の商品例を示す図である。
【図１５】電子機器の商品例を示す図である。
【図１６】電子機器の商品例を示す図である。
【図１７】電子機器の商品例を示す図である。
【符号の説明】
【００７５】
１ 背景画面
３ 黒ウインドウ
５ 白線
２１ 有機ＥＬパネルモジュール
２３ 支持基板
２５ 対向部
２７ ＦＰＣ
３１ 画素アレイ部
３３ ライトスキャンドライバ
３５ 電源スキャンドライバ
３７ 水平セレクタ
３９ タイミングジェネレータ
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動方式で駆動制御されるＥＬ表示パネルモジュールにおける信号電位のサンプリングタイミングを最適化する技術に関する。なお、この明細書で提案する発明は、ＥＬ表示パネルモジュール、タイミングジェネレータ、ライトスキャンドライバ及び電子機器としての側面を有する。
【背景技術】
【０００２】
現在、有機ＥＬ（Electro Luminescence）パネルディスプレイの実用化が近づいている。有機ＥＬパネルディスプレイは低電圧駆動が可能であるのに加え、軽量かつ薄型化が容易であるという特性を有している。また、応答速度が数μｓ程度と非常に高速であり、動画表示性能に優れるという特性も有している。
【０００３】
以下に、アクティブマトリクス駆動方式を採用する有機ＥＬパネルディスプレイに関する文献を例示する。
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来の駆動技術では、クロストークパターンによる画質の劣化が確認されることがある。図１に、明クロストークの出現例を示す。なお、図１に示す画面パターンは、背景画面１の画面中央に黒ウインドウ３が配置される画面の表示例である。なお、黒ウインドウ３の中央には白線５が配置されている。
【０００５】
以下、図２を用いて明クロストークの発生原因を説明する。図２は、有機ＥＬパネルの画素アレイ部を構成する各画素（１画素がＲ、Ｇ、Ｂの３原色に対応する３つのサブ画素で構成される場合には、各サブ画素）に対応する画素回路の等価回路図である。
【０００６】
図２は、２つのＮチャネル薄膜トランジスタと１つの保持容量Ｃｓとで構成される画素回路を表している。このうち、サンプリングトランジスタＴ１のゲート電極は、ライトスキャンパルスが印加されるライトスキャン線ＷＳＬに接続される。
【０００７】
また、サンプリングトランジスタＴ２の一方の主電極は信号線ＤＴＬに接続される。なお、サンプリングトランジスタＴ１の他方の主電極は、駆動トランジスタＴ２のゲート電極と保持容量Ｃｓの一方の電極に接続される。
【０００８】
駆動トランジスタＴ２の一方の主電極は電源スキャン線ＤＳＬに接続され、他方の主電極は保持容量Ｃｓの他方の電極と共に有機ＥＬ素子ＯＬＥＤのアノード電極に接続される。なお、Ｃoledは、有機ＥＬ素子ＯＬＥＤのアノード電極とカソード電極との間に存在する寄生容量である。
ところで、画素回路内には他の寄生容量Ｃcathが存在する。すなわち、信号線ＤＴＬとカソード電極（共通カソード電極）１１との間に寄生容量Ｃcathが存在する。
【０００９】
明クロストークは、この寄生容量Ｃcathを原因として発生する。図３に、黒ウインドウ３に対応する水平ラインにおける書き込み動作時の電位変動（図３（Ａ））と全白ラインに対応する画素回路における書き込み動作時の電位変動（図３（Ｂ））とを示す。
図３において注目すべきは、信号電位Ｖsig が信号線ＤＴＬに印加された瞬間のカソード電位Ｖcathの揺れである。
【００１０】
例えば１水平ラインの全体が白画素である場合、信号線ＤＴＬの電位変動が同じ水平ライン上に位置する全ての寄生容量Ｃcathを通じてカソード電極１１に伝搬する。このため、カソード電位Ｖcathの電位変動が大きくなる。ところが、黒ウインドウ３に対応する水平ラインでは発光画素の数が少ないため、信号線ＤＴＬの電位変動がカソード電極１１に与える影響が小さい。
【００１１】
ところで、信号電位Ｖsig の書き込み時におけるカソード電位Ｖcathの変動はソース電位Ｖｓの変動に大きく影響する。実際、黒ウインドウ３に対応する水平ラインのソース電位Ｖｓの変動は、全白ラインに対応する水平ラインのソース電位Ｖｓの変動に比べて小さくなっている。
【００１２】
すなわち、黒ウインドウに対応する水平ラインのゲート・ソース間電圧Ｖｇｓ１は、全白ラインのゲート・ソース間電圧Ｖｇｓ２より大きくなる。このことは、黒ウインドウ３上に位置する白線５が本来の信号電位Ｖsig より大きくなることを意味する。これが明クロストークである。
【課題を解決するための手段】
【００１３】
（Ａ）手段１
そこで、発明者らは、（ａ）ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、（ｂ）各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、（ｃ）ライトスキャン線を通じて画素回路内のサンプリングトランジスタにライトスキャンパルスを供給するライトスキャンドライバと、（ｄ）クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを発生するタイミングジェネレータとを有するＥＬ表示パネルモジュールを提案する。
【００１４】
（Ｂ）手段２
また、発明者らは、（ａ）ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、（ｂ）各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、（ｃ）クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを、ライトスキャン線を通じて画素回路内のサンプリングトランジスタに供給するライトスキャンドライバとを有するＥＬ表示パネルモジュールを提案する。
【発明の効果】
【００１５】
発明者らの提案する発明の場合、信号電位の印加に伴いカソード電位が揺れる場合でも、カソード電位が基準カソード電位の変動が輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ信号電位のサンプリング開始タイミングが遅延される。これにより、信号線を通じてカソード電位が変動したとしても、保持容量に書き込まれる電圧に影響を与えないようにできる。すなわち、クロストークの影響のない画像表示を実現できる。
【発明を実施するための最良の形態】
【００１６】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００１７】
（Ａ）形態例
（Ａ−１）外観構成
図４に、有機ＥＬパネルモジュールの外観構成例を示す。形態例に係る有機ＥＬパネルモジュール２１は、支持基板２３のうち画素アレイ部の形成領域に対向部２５を貼り合わせた構造を有している。
【００１８】
対向部２５は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜等が配置される。なお、有機ＥＬパネルモジュール２１には、外部から支持基板２３に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）２７が配置される。
【００１９】
この他、支持基板２３には、不図示の駆動回路が画素アレイ部の周辺に形成又が実装される。なお、駆動回路が特定用途向けＩＣ（ＡＳＩＣ）として独立に形成されている場合、支持基板２３に実装する方法が採用される。勿論、画素アレイ部の形成プロセスの種類によっては、駆動回路は画素アレイ部と同一のプロセスにより支持基板２３上に形成される。
【００２０】
（Ａ−２）システム構成
図５に、有機ＥＬパネルモジュール２１のシステム構成の概略を示す。図５に示すように、有機ＥＬパネルモジュール２１は、画素アレイ部３１と、その駆動回路であるライトスキャンドライバ３３、電源スキャンドライバ３５、水平セレクタ３７、タイミングジェネレータ３９で構成される。
【００２１】
画素アレイ部３１は、有機ＥＬ発光素子と画素回路とで構成されるサブ画素がマトリクス状に配置される。因みに、サブ画素は１画素を構成する画素構造の最小単位であり、１画素は有機ＥＬ材料の異なる３つのサブ画素（Ｒ、Ｇ、Ｂ）で構成される。
図６に、サブ画素に対応する画素回路と駆動回路との接続関係を示す。なお図６は、発光色の配置が垂直方向に同じ場合を表している。勿論、発光色の配置パターンには周知の通り、他にも様々な種類がある。
【００２２】
図７に、画素回路の内部構成を示す。図７に示す画素回路は、２つの薄膜トランジスタと１つの保持容量Ｃｓとで構成される場合の構成例である。勿論、図７以外にも様々な構成の回路構成が従来より提案されている。
【００２３】
この回路構成の場合、ライトスキャンドライバ３３は、ライトスキャン線ＷＳＬを通じてスキャントランジスタＴ１をオン・オフ制御し、保持容量Ｃｓへの電位の書き込みを制御する。因みに、ライトスキャンドライバ３３は、シフトレジスタで構成される。
【００２４】
また、電源スキャンドライバ３５は、給電線ＤＳＬを通じて駆動トランジスタＴ２の一方の主電極に印加される電源電位を２値的に制御し、他の駆動回路と共に画素回路内の特性バラツキの補正動作を制御する。具体的には、駆動トランジスタＴ２の閾値バラツキや移動度バラツキに基づくユニフォーマティの劣化を補正する。
【００２５】
また、水平セレクタ３７は、信号線ＤＴＬに各画素データの階調値に対応する信号電位Ｖsig 又は閾値補正用のオフセット電圧Ｖofs を印加する回路デバイスである。
タイミングジェネレータ３９は、ライトスキャン線ＷＳＬ、給電線ＤＳＬ、信号線ＤＴＬの駆動パルスを生成する回路デバイスである。
【００２６】
この形態例の場合、タイミングジェネレータ３９がライトスキャンパルスを発生し、ライトスキャンパルスドライバ３３に供給する。この際、タイミングジェネレータ３９は、図８に示すように、信号線ＤＴＬへの信号電位Ｖsig の印加時点から設定時間長ｔを経過した後に保持容量Ｃｓへのサンプリング動作が開始されるようにタイミング調整されたライトスキャンパルスを発生する。
【００２７】
すなわち、タイミングジェネレータ３９は、ライトスキャン線ＷＳＬの電位の立ち上りが、信号線ＤＴＬの電位の立ち上がりから設定時間長ｔだけ遅延するようにタイミング調整されたライトスキャンパルスを発生する。
【００２８】
ここでの設定時間長ｔは、パネル中央付近のカソード電位Ｖcathについて、クロストークによるカソード電位の過渡変動が、信号電位のサンプリング開始時までに基準カソード電位の輝度差１％以下に相当する電位に収束するのに必要な時間の実測値としてパネルモジュール毎に設定する。なお、基準カソード電位は、電源線を通じて外部から固定的に与えられる電位の設定値である。
【００２９】
ここで、パネル中央部を基準に設定時間長を定めるのは、画素アレイ３１の中で最も負荷の大きい領域であるためである。すなわち、カソード電位Ｖcathの過渡変動が最も遅くまで残る領域だからである。従って、この領域部分を基準に設定時間長ｔを定めれば、画素アレイ部３１の全ての領域について、カソード電位Ｖcathの過渡変動を輝度差１％以内の電位差に収束させることができる。
【００３０】
図９に、この条件を満たすサンプリングパルスを用いる場合の信号電位Ｖsig と駆動電流との対応関係を示す。図９に示すように、カソード電位Ｖcathに電位変動が無い領域の特性とカソード電位Ｖcathに電位変動がある領域の特性の最大電流差が１％以内に収まっている。
【００３１】
結果的に、どのような画像が表示される場合でも、本来の信号電位Ｖsig と実際に流れる駆動電流との電流差を画面内の全ての領域について１％以内に抑えることができる。なお、有機ＥＬ発光素子の発光輝度は電流に比例するので、信号電位Ｖsig と実際の発光輝度差との関係を常に輝度差の１％以内に抑制できる。
【００３２】
因みに、輝度差が１％以内であれば、多くのユーザーに輝度変化が知覚されることはない。もっとも、より好ましくは輝度差が０．７％以下になるように設定時間長ｔを設定することが望ましい。
【００３３】
また、ここでの設定時間長ｔは、パネルモジュール毎に最適値を設定することが望ましい。パネルモジュール製造バラツキ等を考慮するためである。タイミングジェネレータ３９には、なお、パネルモジュールの種類や画素構造によっても最適値は異なっている。
【００３４】
（Ａ−３）駆動動作例
図１０に、図７に示す画素回路の駆動動作例を示す。なお、図１０は、２水平走査期間を利用して閾値補正を実行する場合の駆動動作例であるが、閾値補正動作から信号電位Ｖsig の書き込みまでの動作を１水平走査期間内に実行しても良い。
【００３５】
因みに、図１０では、給電線ＤＳＬに印加する２種類の電位のうち高電位の方をＶccで表し、低電位の方をＶini で表す。
以下では、給電線ＤＳＬの電位を高電位から低電位に切り換えて発光動作を終了した時点から説明を開始する。このとき、駆動トランジスタＴ２のソース電位ＶｓはＶini となる。この時点から閾値補正動作の準備期間（Ａ）が開始される。
【００３６】
次に、信号線ＤＴＬにオフセット電圧Ｖofs が印加されている状態でライトスキャン線ＷＳＬがオンされると、駆動トランジスタＴ２のゲート電位Ｖｇはオフセット電圧Ｖofs になる。この動作により、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgs（＝Ｖofs −Ｖini ）はその閾値Ｖthより大きい値に初期化される。
【００３７】
やがて、給電線ＤＳＬの電位が高電位に切り替わり、閾値補正期間（Ｂ）が開始される。この開始時点で、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは初期化されている。従って、駆動トランジスタＴ２のドレイン・ソース間に電流が流れ、ソース電位Ｖｓの上昇が開始される（図１０の波形参照）。
【００３８】
なお、信号線ＤＴＬの電位は、他の水平ラインへの信号電位の書き込みのために再び信号電位Ｖsig に切り換えられる。従って、この切り換え前にライトスキャン線ＷＳＬはオフ状態に制御され、スキャントランジスタＴ１をフローティング状態に制御する。図１０では、この期間を（Ｃ）で示す。この期間（Ｃ）が１回目の閾値補正休止期間である。
【００３９】
因みに、１回目の閾値補正期間（Ｂ）における補正が不十分であった場合（Ｖgs＞Ｖth）、この期間（Ｃ）の間も駆動トランジスタＴ２のドレイン・ソース間に電流が流れ、ソース電位Ｖｓが上昇する。この際、保持容量Ｃｓのカップリングにより、ゲート電位Ｖｇも上昇する。
【００４０】
この後、再び信号線ＤＴＬの電位がオフセット電圧Ｖofs に切り替わると共に、ゲート電位Ｖｇが高電位に切り替わると、２回目の閾値補正期間（Ｄ）が開始される。２回目の閾値補正期間（Ｄ）の開始後、ソース電位Ｖｓは徐々に上昇し、保持容量Ｃｓの保持電位が閾値Ｖthになった時点で駆動トランジスタＴ２は自動的にカットオフする。すなわち、閾値補正動作が終了する。
【００４１】
この後、信号電位の書き込みに備えて信号線ＤＴＬの電位が再び信号電位Ｖsig に切り換えられる。なお、この切り換え前にライトスキャン線ＷＳＬは再びオフ状態に制御される。この期間（Ｅ）が２回目の閾値補正休止期間である。なお、駆動トランジスタＴ２はカットオフ状態にあるので、駆動トランジスタＴ１のゲート電位Ｖｇとソース電位Ｖｓに変化は生じない。
【００４２】
そして、１水平走査期間の終了前にライトスキャン線ＷＳＬがオン状態に制御され、信号線ＤＴＬに印加されている信号電位Ｖsig の保持容量Ｃｓへの書き込みが開始される。この開始後の期間（Ｆ）が、信号電位Ｖsig
の書き込み兼移動度補正期間として使用される。すなわち、期間（Ｆ）では、信号電位Ｖsig の書き込みに伴うゲート・ソース間電圧Ｖgsの閾値電圧Ｖthより大きくなり、駆動トランジスタＴ２のドレイン・ソース間に電流が流れ始める。
【００４３】
もっとも、最初のうち、この電流は有機ＥＬ素子ＯＬＥＤには流れず、寄生容量Ｃoledを充電するように流れる。この充電により、ソース電位Ｖｓが上昇するが、この電位の上昇は移動度μに比例する。すなわち、駆動トランジスタＴ２の移動度μが大きいほど、ソース電位Ｖｓを持ち上げるように作用する。これが移動度補正である。
【００４４】
この補正動作の終了後、ライトスキャン線ＷＳＬがオフ制御されると、スキャントランジスタＴ１がフローティング状態に切り替わる。この時点で寄生容量Ｃoledの充電は完了しているので、駆動電流は有機ＥＬ素子ＯＬＥＤに流れ込み、発光期間（Ｇ）が開始される。
【００４５】
（Ａ−４）画素回路内の接続状態と電位の変化
ここでは、図１０で説明した期間（Ａ）〜（Ｇ）に対応する画素回路１内の電位状態の変化を模式的に説明する。ここでは、対応する期間と同じ符号を図番に付して示す。すなわち、図１１Ａ〜図１１Ｇを用いて説明する。なお、図１１Ａ〜図１１Ｇにおいては、サンプリングトランジスタＴ１をスイッチとして表記すると共に、有機ＥＬ素子ＯＬＥＤの寄生容量をＣoledとして明示的に表記する。
【００４６】
（ｉ）発光期間
図１１Ａは、図１０の期間（Ａ）の動作状態に対応する。発光期間である期間（Ａ）では、給電線ＤＳＬ（ｉ）に発光用の高電源電位Ｖccが印加される。このとき、薄膜トランジスタＴ２は、保持容量Ｃｓの保持電圧Ｖgs（＞Ｖth）に対応するドレイン電流Ｉdsを有機ＥＬ素子ＯＬＥＤに供給する。有機ＥＬ素子ＯＬＥＤの発光状態は期間（Ａ）の終了まで継続する。
【００４７】
（ii）閾値補正準備期間
図１１Ｂは、図１０の期間（Ｂ）の動作状態に対応する。期間（Ｂ）において、給電線ＤＳＬ（ｉ）の電位は、発光用の高電源電位Ｖccから初期化用の低電源電位Ｖini に切り替え制御される。この切り替えにより、ドレイン電流Ｉdsの供給は遮断される。
【００４８】
結果的に、駆動トランジスタＴ２のゲート電位Ｖｇとソース電位Ｖｓは、有機ＥＬ素子ＯＬＥＤの発光電圧Ｖelの低下に連動して低下する。そして、ソース電位Ｖｓは、給電線ＤＳＬ（ｉ）に印加された低電源電位Ｖini とほぼ同じ電位にまで低下する。なお、低電源電位Ｖini は、信号線ＤＴＬ（ｊ）に印加される初期化用の基準電位Ｖofs よりも十分低い電位である。
【００４９】
図１１Ｃは、図１０の期間（Ｃ）の動作状態に対応する。期間（Ｃ）において、ライトスキャン線ＷＳＬ（ｉ）の電位は高レベルに変化する。これにより、サンプリングトランジスタＴ１がオン状態に制御され、駆動トランジスタＴ２のゲート電位Ｖｇは、信号線ＤＴＬ（ｊ）に印加された初期化用の基準電位Ｖofs に設定される。
期間（Ｃ）の終了時、保持容量Ｃｓの保持電圧Ｖgsは、駆動トランジスタＴ２の閾値電圧Ｖthより大きい電圧に初期設定される。
【００５０】
（iii）閾値補正動作
図１１Ｄは、図１０の期間（Ｄ）の動作状態に対応する。期間（Ｄ）において、給電線ＤＳＬ（ｉ）の電位は、初期化用の低電源電位Ｖini から発光用の高電源電位Ｖccに遷移される。なお、サンプリングトランジスタＴ１はオン状態に維持される。
【００５１】
結果的に、駆動トランジスタＴ２のゲート電位Ｖｇの初期化用の基準電位Ｖofs
のまま、ソース電位Ｖｓだけが上昇を開始する。期間（Ｄ）の終了までのいずれかの時点で、保持容量Ｃｓの保持電圧Ｖgsは閾値電圧Ｖthとなる。これにより、駆動トランジスタＴ２はオフ動作する。この時点におけるソース電位Ｖｓは、ゲート電位Ｖｇ（＝Ｖofs ）よりも閾値電圧Ｖthだけ低い電位となる。
【００５２】
（iv）信号電位の書き込みと移動度の補正のための準備動作
図１１Ｅは、図１０の期間（Ｅ）の動作状態に対応する。期間（Ｅ）において、ライトスキャン線ＷＳＬ（ｉ）の電位は、低レベルに変化する。これにより、サンプリングトランジスタＴ１がオフ状態に制御され、駆動トランジスタＴ２のゲート電極はフローティング状態になる。
【００５３】
ただし、駆動トランジスタＴ２のカットオフ状態は維持される。従って、ドレイン電流Ｉdsは流れない。
図１１Ｆは、図１０の期間（Ｆ）の動作状態に対応する。期間（Ｆ）において、信号線ＤＴＬ（ｊ）の電位が閾値補正用の基準電位Ｖofs から階調値に応じた信号電位Ｖsig に変化する。もっとも、サンプリングトランジスタＴ１はオフ状態のままである。
【００５４】
（ｖ）信号電位の書き込み及び移動度の補正動作
図１１Ｇは、図１０の期間（Ｇ）の動作状態に対応する。期間（Ｇ）において、ライトスキャン線ＷＳＬ（ｉ）の電位は、高レベルに変化する。これにより、サンプリングトランジスタＴ１がオン状態に制御され、駆動トランジスタＴ２のゲート電極は信号電位Ｖsig に遷移する。
【００５５】
また、期間（Ｇ）において、給電線ＤＳＬ（ｉ）が発光用の高電源電位Ｖccに変化する。結果的に、駆動トランジスタＴ２がオン動作し、ドレイン電流Ｉdsが流れ始める。ただし、有機ＥＬ素子ＯＬＥＤは、始めカットオフ状態（ハイインピーダンス状態）にある。このため、ドレイン電流Ｉdsは、有機ＥＬ素子ＯＬＥＤではなく、図１１Ｇに示すように、寄生容量Ｃoledに流れ込む。
【００５６】
寄生容量Ｃoledの充電に伴って駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。やがて、保持容量Ｃｓの保持電圧Ｖgsは、Ｖsig ＋Ｖth−ΔＶとなる。このように、信号電位Ｖsig のサンプリングと充電電圧ΔＶによる補正とが並行して実行される。なお、データ電位Ｖsig
が大きいほどドレイン電流Ｉdsも大きくなり、充電電圧ΔＶの絶対値も大きくなる。
【００５７】
これにより、発光輝度レベルに応じた移動度補正が可能となる。なお、信号電位Ｖsig が一定の場合、駆動トランジスタＴ２の移動度μが大きいほど、充電電圧ΔＶの絶対値も大きくなり、負帰還量が大きくなるためである。
【００５８】
（Ａ−５）まとめ
前述したように、信号線ＤＴＬへの信号電位Ｖsig の印加開始タイミングからサンプリング開始タイミングまでの時間として、サンプリング開始タイミングにおけるカソード電位の変動分が基準カソード電位に対して輝度差１％以内に収束するのに十分な時間長以上に設定することにより、寄生容量Ｃcathを通じて信号線ＤＴＬから飛び込むカソード電位Ｖcathの揺れの影響を表示画面から無くすことができる。
【００５９】
すなわち、カソード電位の過渡現象は避け得ないが、その影響がクロストークとして画面上に現れることのない駆動方法を実現することができる。
【００６０】
（Ｂ）他の形態例
（Ｂ−１）サンプリングパルスの他の設定例
前述した形態例の場合には、タイミングジェネレータ３９においてサンプリングパルスを生成する場合について説明した。
しかし、タイミングジェネレータ３９から与えられるタイミング信号に基づいて、ライトスキャンドライバ３３がサンプリングパルスを生成する方式を採用しても良い。
【００６１】
（Ｂ−２）製品例
（ａ）電子機器
前述の形態例では、有機ＥＬパネルモジュールについての形態例を説明した。しかし、前述した有機ＥＬパネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【００６２】
図１２に、電子機器４１の概念構成例を示す。電子機器４１は、前述した有機ＥＬパネル２１及びシステム制御部４３で構成される。システム制御部４３で実行される処理内容は、電子機器４１の商品形態により異なる。
【００６３】
なお、電子機器４１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図１３に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機５１の筐体正面には、フロントパネル５３及びフィルターガラス５５等で構成される表示画面５７が配置される。表示画面５７の部分が、形態例で説明した有機ＥＬパネルモジュール２１に対応する。
【００６４】
また、この種の電子機器４１には、例えばデジタルカメラが想定される。図１４に、デジタルカメラ６１の外観例を示す。図１４（Ａ）が正面側（被写体側）の外観例であり、図１４（Ｂ）が背面側（撮影者側）の外観例である。
【００６５】
デジタルカメラ６１は、保護カバー６３、撮像レンズ部６５、表示画面６７、コントロールスイッチ６９及びシャッターボタン７１で構成される。このうち、表示画面６７の部分が、形態例で説明した有機ＥＬパネルモジュール２１に対応する
【００６６】
また、この種の電子機器４１には、例えばビデオカメラが想定される。図１５に、ビデオカメラ８１の外観例を示す。
ビデオカメラ８１は、本体８３の前方に被写体を撮像する撮像レンズ８５、撮影のスタート／ストップスイッチ８７及び表示画面８９で構成される。このうち、表示画面８９の部分が、形態例で説明した有機ＥＬパネルモジュールに対応する。
【００６７】
また、この種の電子機器４１には、例えば携帯端末装置が想定される。図１６に、携帯端末装置としての携帯電話機９１の外観例を示す。図１６に示す携帯電話機９１は折りたたみ式であり、図１６（Ａ）が筐体を開いた状態の外観例であり、図１６（Ｂ）が筐体を折りたたんだ状態の外観例である。
【００６８】
携帯電話機９１は、上側筐体９３、下側筐体９５、連結部（この例ではヒンジ部）９７、表示画面９９、補助表示画面１０１、ピクチャーライト１０３及び撮像レンズ１０５で構成される。このうち、表示画面９９及び補助表示画面１０１の部分が、形態例で説明した有機ＥＬパネルモジュール２１に対応する。
【００６９】
また、この種の電子機器４１には、例えばコンピュータが想定される。図１７に、ノート型コンピュータ１１１の外観例を示す。
ノート型コンピュータ１１１は、下型筐体１１３、上側筐体１１５、キーボード１１７及び表示画面１１９で構成される。このうち、表示画面１１９の部分が、形態例で説明した有機ＥＬパネルモジュール２１に対応する。
【００７０】
これらの他、電子機器４１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【００７１】
（Ｂ−２）画素回路の他の構成例
前述した形態例では、画素回路が２つの薄膜トランジスタと１つの保持容量Ｃｓとで構成される場合について説明した。
しかし、画素回路は他の回路構成の場合にも適用できる。
【００７２】
（Ｂ−３）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルモジュールに適用する場合について説明した。
しかし、前述したサンプリング開始タイミングの制御は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。
【００７３】
（Ｂ−４）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【００７４】
【図１】クロストークパターンを説明する図である。
【図２】明クロストークの発生原因を説明する図である。
【図３】表示内容に応じたカソード電位の過渡特性を説明する図である。
【図４】有機ＥＬパネルモジュールの外観構成例を示す図である。
【図５】有機ＥＬパネルモジュールのシステム構成を説明する図である。
【図６】画素回路と駆動回路との接続関係を示す図である。
【図７】画素回路の内部構成を示す図である。
【図８】形態例における信号電位とライトスキャンパルスとのタイミング関係を説明する図である。
【図９】カソード電位の揺らぎ量の違いによる信号電位と電流値との関係を説明する図である。
【図１０】駆動動作時の制御タイミングを説明する図である。
【図１１Ａ】図１０の期間Ａに対応する画素回路内の接続状態を説明する図である。
【図１１Ｂ】図１０の期間Ｂに対応する画素回路内の接続状態を説明する図である。
【図１１Ｃ】図１０の期間Ｃに対応する画素回路内の接続状態を説明する図である。
【図１１Ｄ】図１０の期間Ｄに対応する画素回路内の接続状態を説明する図である。
【図１１Ｅ】図１０の期間Ｅに対応する画素回路内の接続状態を説明する図である。
【図１１Ｆ】図１０の期間Ｆに対応する画素回路内の接続状態を説明する図である。
【図１１Ｇ】図１０の期間Ｇに対応する画素回路内の接続状態を説明する図である。
【図１２】電子機器の概念構成例を示す図である。
【図１３】電子機器の商品例を示す図である。
【図１４】電子機器の商品例を示す図である。
【図１５】電子機器の商品例を示す図である。
【図１６】電子機器の商品例を示す図である。
【図１７】電子機器の商品例を示す図である。
【符号の説明】
【００７５】
１ 背景画面
３ 黒ウインドウ
５ 白線
２１ 有機ＥＬパネルモジュール
２３ 支持基板
２５ 対向部
２７ ＦＰＣ
３１ 画素アレイ部
３３ ライトスキャンドライバ
３５ 電源スキャンドライバ
３７ 水平セレクタ
３９ タイミングジェネレータ
【特許請求の範囲】
【請求項１】
ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、
各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、
ライトスキャン線を通じて画素回路内のサンプリングトランジスタにライトスキャンパルスを供給するライトスキャンドライバと、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを発生するタイミングジェネレータと
を有することを特徴とするＥＬ表示パネルモジュール。
【請求項２】
請求項１に記載のＥＬ表示パネルモジュールにおいて、
前記設定時間長は、カソード電位の給電線から最も遠い領域部分を基準に設定される
ことを特徴とする表示パネルモジュール。
【請求項３】
ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、
各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを、ライトスキャン線を通じて画素回路内のサンプリングトランジスタに供給するライトスキャンドライバと
を有することを特徴とするＥＬ表示パネルモジュール。
【請求項４】
アクティブマトリクス駆動方式で駆動制御される画素アレイ部を有するＥＬ表示パネルにライトスキャンパルスその他のタイミングパルスを供給するタイミングジェネレータであって、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを発生する
ことを特徴とするタイミングジェネレータ。
【請求項５】
アクティブマトリクス駆動方式で駆動制御される画素アレイ部を有するＥＬ表示パネルのライトスキャン線にライトスキャンパルスを供給するライトスキャンドライバであって、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを、スキャン線を通じて画素回路内のサンプリングトランジスタに供給する
ことを特徴とするライトスキャンドライバ。
【請求項６】
ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、
各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、
ライトスキャン線を通じて画素回路内のサンプリングトランジスタにライトスキャンパルスを供給するライトスキャンドライバと、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを発生するタイミングジェネレータと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。
【請求項７】
ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、
各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを、ライトスキャン線を通じて画素回路内のサンプリングトランジスタに供給するライトスキャンドライバと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。
【請求項１】
ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、
各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、
ライトスキャン線を通じて画素回路内のサンプリングトランジスタにライトスキャンパルスを供給するライトスキャンドライバと、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを発生するタイミングジェネレータと
を有することを特徴とするＥＬ表示パネルモジュール。
【請求項２】
請求項１に記載のＥＬ表示パネルモジュールにおいて、
前記設定時間長は、カソード電位の給電線から最も遠い領域部分を基準に設定される
ことを特徴とする表示パネルモジュール。
【請求項３】
ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、
各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを、ライトスキャン線を通じて画素回路内のサンプリングトランジスタに供給するライトスキャンドライバと
を有することを特徴とするＥＬ表示パネルモジュール。
【請求項４】
アクティブマトリクス駆動方式で駆動制御される画素アレイ部を有するＥＬ表示パネルにライトスキャンパルスその他のタイミングパルスを供給するタイミングジェネレータであって、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを発生する
ことを特徴とするタイミングジェネレータ。
【請求項５】
アクティブマトリクス駆動方式で駆動制御される画素アレイ部を有するＥＬ表示パネルのライトスキャン線にライトスキャンパルスを供給するライトスキャンドライバであって、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを、スキャン線を通じて画素回路内のサンプリングトランジスタに供給する
ことを特徴とするライトスキャンドライバ。
【請求項６】
ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、
各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、
ライトスキャン線を通じて画素回路内のサンプリングトランジスタにライトスキャンパルスを供給するライトスキャンドライバと、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを発生するタイミングジェネレータと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。
【請求項７】
ＥＬ発光素子とその画素回路とで構成される画素がマトリクス状に配置される画素アレイ部と、
各信号線に階調レベルに応じた信号電位を供給する水平セレクタと、
クロストークによるカソード電位の変動が、信号電位のサンプリング開始タイミングまでに基準カソード電位の輝度差１％以下に相当する電位まで収束するのに必要な設定時間長だけ、信号線への信号電位の印加開始タイミングに対してサンプリング開始タイミングを遅延させたライトスキャンパルスを、ライトスキャン線を通じて画素回路内のサンプリングトランジスタに供給するライトスキャンドライバと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有することを特徴とする電子機器。
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１１Ｅ】
【図１１Ｆ】
【図１１Ｇ】
【図１２】
【図１】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１１Ｅ】
【図１１Ｆ】
【図１１Ｇ】
【図１２】
【図１】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００９−５３２９８（Ｐ２００９−５３２９８Ａ）
【公開日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願番号】特願２００７−２１７８５６（Ｐ２００７−２１７８５６）
【出願日】平成１９年８月２４日（２００７．８．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２１年３月１２日（２００９．３．１２）
【国際特許分類】
【出願日】平成１９年８月２４日（２００７．８．２４）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]