FIB断面加工方法及び導体装置の製造方法
【課題】FIB断面加工方法に関し、精度の高い断面加工を施すことができるFIB断面加工方法及びその加工方法を用いて製品断面解析を行った結果を利用する半導体装置の製造方法を提供する。
【解決手段】FIB断面加工方法は、半導体チップの解析ポイント8が、第1のパターンの端辺と第2のパターンの端辺とが交差する第1の交点に位置する際に、半導体チップにFIBによって粗加工9を施し、粗加工9により得られた粗加工断面9aと第1のパターンの端辺とが交差する第2の交点αと、粗加工断面9aと記第2のパターンの端辺とが交差する第3の交点βと、第1の交点8とを頂点とする三角形を形成し、三角形の辺の長さ又は角度θを用いることにより、粗加工断面9aと第1の交点8との距離bを求め、粗加工断面9aから距離bだけ半導体チップにFIBによって断面加工を施すことにより、解析ポイント8が露出した断面を得ることを特徴とする。
【解決手段】FIB断面加工方法は、半導体チップの解析ポイント8が、第1のパターンの端辺と第2のパターンの端辺とが交差する第1の交点に位置する際に、半導体チップにFIBによって粗加工9を施し、粗加工9により得られた粗加工断面9aと第1のパターンの端辺とが交差する第2の交点αと、粗加工断面9aと記第2のパターンの端辺とが交差する第3の交点βと、第1の交点8とを頂点とする三角形を形成し、三角形の辺の長さ又は角度θを用いることにより、粗加工断面9aと第1の交点8との距離bを求め、粗加工断面9aから距離bだけ半導体チップにFIBによって断面加工を施すことにより、解析ポイント8が露出した断面を得ることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、FIB断面加工方法に関し、特に半導体チップの製品断面解析において、精度の高い断面加工を施すことができるFIB断面加工方法及びその加工方法を用いて製品断面解析を行った結果を利用する半導体装置の製造方法に関する。
【背景技術】
【0002】
従来の主な故障解析方法としては、電流リーク箇所から発生する微弱な光を検出することによって故障解析を行う発光解析や、レーザービームの照射によって発生する起電流または電源電流の変化を像に変換することにより故障箇所を特定するOBRCH(Optical Beam Induced Resistance CHange)等がある。このような解析方法によって半導体チップの故障箇所である解析ポイントを特定した後、半導体チップの製品断面解析を行う。
【0003】
半導体チップの製品断面解析において、回路等の故障解析では断面観察したい解析ポイントがミクロン単位で絞られる為、観察断面を出す方法として、試料を通常FIB(Focused Ion Beam)加工による断面解析が行われる。
【0004】
図7〜図9は、故障解析の対象物である製品チップにおける解析ポイントの断面を露出させるために、従来のFIBによって製品チップを加工する方法を示す平面図であり、FIB加工による断面加工の順序を示す図である。また、図12は、図8に示すC−C'部の断面図であり、解析対象物である製品チップをFIB加工により解析用に加工した後に相当する断面図である。
【0005】
図12に示す製品チップは、シリコン基板51に形成されたLOCOS酸化膜55、LDD領域の拡散層64、ソース・ドレイン領域の拡散層53、ゲート電極52、サイドウォール56、層間絶縁膜57、配線54及びキャップ膜60を有している。また、ゲート電極52と配線54の間には複数の層間絶縁膜及び配線を有しており、配線54は最上層の配線層を示している。
【0006】
次に、図7〜図9に示すFIB断面加工方法について説明する。
まず、図7に示すように、光学顕微鏡あるいはレーザー顕微鏡等で試料内における故障箇所を特定して解析ポイント58を決定する。次いで、図8に示すように、解析ポイント58の近傍に、解析ポイント58を挟む位置においてイオンビームを試料に照射することによりマーキング63を施す。その後、図9に示すように、マーキング63を参考にしながら、FIBによって断面加工を行う。この際に、FIBによる断面加工は分割して行い、解析ポイント58から離れた位置より粗加工59を行い、次いで中間加工61を行う。最終的に仕上げ加工を施して断面加工される。その後、図12に示す解析ポイント58の断面を観察する(例えば特許文献1参照)。
【0007】
【特許文献1】特開2001−15570号公報(段落0001〜0007)
【発明の開示】
【発明が解決しようとする課題】
【0008】
図12に示すように、解析ポイント58がシリコン基板51とゲート電極52の界面などの下層部分に位置し、最上層には太い配線層54やダミーパターン等が配置されている場合が多い。その際に、解析ポイント58の位置を直接特定することが困難なことがある。その為、予め回路図面を参考にして、最上層の配線層54のパターンを基準にして下層にある解析ポイント58の位置を割り出すべく製品チップ上方からマーキング63を施すことが必要となる。
【0009】
図10及び図11は、従来技術によるFIB断面の加工例の拡大図であり、従来技術に対する課題を示している。図10に示すように、実際の解析ポイント58の手前にマーキング63を施してしまった場合においては、さらに追加してFIBによる断面加工が必要となる。また、図11に示すように、実際の解析ポイント58の奥にマーキング63を施してしまった場合においては、FIBによる断面加工が解析ポイント58を過ぎてしまい、加工済みエリア62によって解析ポイント58を破壊してしまう。このように、従来のFIBによる断面加工方法では高い精度で解析ポイントを露出させることが困難である。そこで、より精度の高いFIBによる断面加工を行うことが必要である。
【0010】
本発明に係る幾つかの態様は、半導体チップの製品断面解析において、精度の高い断面加工を施すことができるFIB断面加工方法及びその加工方法を用いて製品断面解析を行った結果を利用する半導体装置の製造方法である。
【課題を解決するための手段】
【0011】
上記課題を解決するため、本発明に係るFIB断面加工方法は、半導体チップの解析ポイントが、第1のパターンの端辺と第2のパターンの端辺とが交差する第1の交点に位置し、前記解析ポイントの断面をFIBによって加工するFIB断面加工方法において、
前記半導体チップにFIBによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第1のパターンの端辺とが交差する第2の交点と、前記粗加工断面と前記記第2のパターンの端辺とが交差する第3の交点と、前記第1の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ又は角度を用いることにより、前記粗加工断面と前記第1の交点との距離bを求め、
前記粗加工断面から前記距離bだけ前記半導体チップにFIBによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とする。
【0012】
上記FIB断面加工方法によれば、半導体チップにFIBによって粗加工を施し、解析ポイントから離れた位置において、前記三角形の辺の長さ又は角度を用いることにより、前記粗加工断面と前記第1の交点との距離bを求めている。これにより、仕上げ加工に必要な加工距離が正確に把握することができる。その為、従来のマーキングを使用することなく、解析ポイントまで安定し、さらに精度の高いFIBによる断面加工が可能となる。
【0013】
また、本発明に係るFIB断面加工方法において、前記距離bを下記式(1)により求めることが好ましい。
b=a×sinθcosθ ・・・(1)
ただし、aは、前記第2の交点と前記第3の交点との距離であり、θは、前記粗加工断面と前記第1のパターンの端辺とで作る角度である。
【0014】
本発明に係るFIB断面加工方法は、半導体チップの解析ポイントが、第1のパターンの中央線と第2のパターンの中央線とが交差する第1の交点に位置し、前記解析ポイントの断面をFIBによって加工するFIB断面加工方法において、
前記半導体チップにFIBによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第1のパターンの中央線とが交差する第2の交点と、前記粗加工断面と前記記第2のパターンの中央線とが交差する第3の交点と、前記第1の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ、角度又は第1及び第2のパターンそれぞれの幅を用いることにより、前記粗加工断面と前記第1の交点との距離bを求め、
前記粗加工断面から前記距離bだけ前記半導体チップにFIBによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とする。
【0015】
また、本発明に係るFIB断面加工方法において、前記第1のパターンの端辺と前記粗加工断面とが交差する第4の交点であって前記第2の交点より前記三角形の内側に位置する第4の交点と、前記第2の交点との距離a1を下記式(2)により求め、
前記第2のパターンの端辺と前記粗加工断面とが交差する第5の交点であって前記第3の交点より前記三角形の内側に位置する第5の交点と、前記第3の交点との距離a2を下記式(3)により求め、
前記距離bを下記式(4)により求めることが好ましい。
a1=(c1/2)/sinθ ・・・(2)
a2=(c2/2)/cosθ ・・・(3)
b={a+(c1/2)/sinθ+(c2/2)/cosθ}×sinθcosθ ・・・(4)
ただし、c1は、前記第1のパターンの幅であり、前記c2は、前記第2のパターンの幅であり、aは、前記第2の交点と前記第3の交点との距離であり、θは、前記粗加工断面と前記第1のパターンの端辺とで作る角度である。
【0016】
本発明に係る半導体装置の製造方法は、前述したFIB断面加工方法によって得られた前記解析ポイントが露出した断面を観察することにより故障解析を行う工程と、
前記故障解析の結果を利用して半導体チップを製造する工程と、
を具備することを特徴とする。
【発明を実施するための最良の形態】
【0017】
以下、図面を参照して本発明の実施形態について説明する。
図1〜図3は本発明の第1の実施形態に係るFIB断面加工方法を示す平面図であり、FIB加工による断面加工の順序を示す図である。また、図4は図2(a)に示すA−A'部の断面図であり、図5は図3に示すB−B'部の断面図である。また、図5は解析対象物である製品チップをFIB加工により解析用に加工した後に相当する断面図である。
【0018】
図5に示す半導体チップは、シリコン基板1に形成されたLOCOS酸化膜5、ソース・ドレイン領域の拡散層(能動領域)3、ゲート配線2、サイドウォー56、層間絶縁膜7、配線層4及びキャップ膜10を有している。また、ゲート配線2と配線層4の間には複数の層間絶縁膜及び配線を有しており、配線層4は最上層の配線層を示している。
【0019】
次に、図1〜図3に示すFIB断面加工方法について詳細に説明する。
まず、図1に示すように、光学顕微鏡あるいはレーザー顕微鏡等で半導体チップから採取した試料内における故障箇所を特定して解析ポイント8を決定する。また、解析ポイント8は能動領域3のパターンの端辺3aとゲート電極2のパターンの端辺2aが交差する第1の交点に位置する。さらに、解析ポイント8は能動領域3、ゲート電極2及びLOCOS酸化膜5が交わる箇所にある。
【0020】
次いで、図2(a)に示すように、解析ポイント8とその周囲のパターンを考慮し、FIBによる断面加工を行うのに最適な加工方向を決定した上で粗加工9を開始する。FIBによる断面加工は、イオンビームを試料に照射してスパッタリングすることによって行っている。この際に、解析ポイント8があるゲート配線2のパターンの端辺2aと前記粗加工によって得られた粗加工断面9aとのなす角θが30°〜60°の範囲にある方向より、FIBによる断面加工を行う(図2(b)参照)。また、FIBによる断面加工は、解析ポイント8から離れた位置9bより矢印の方向に向かって粗加工9を行い、途中の断面9aで断面加工を止める。
【0021】
図4は図2(a)に示すA−A'部の断面図であり、FIBによって粗加工9を行い、途中の位置9aで断面加工を止めた時の断面図である。この際に、FIBによる断面加工した試料を傾けて、FIBのSIM像によって断面観察を行い、断面画像を確認してゲート配線2と能動領域3の距離aを測定する。
【0022】
また、図2(b)は解析ポイント8と粗加工9を行った面を拡大した図である。図2(b)に示すように、解析ポイント8から離れた位置9bより粗加工9を行い、途中の断面9aで断面加工を止めた際に、解析ポイント8を頂点とし、さらに図4に示す断面図から求めたゲート配線2と能動領域3の距離aを底辺として、それぞれを線で結んだときに三角形ができる。図2(c)は、図2(b)に示すFIBによる断面加工途中にできた三角形を拡大した図である。この三角形をさらにS1とS2の2つの三角形に分割し、三角関数を応用した下記式1を用いることによって粗加工9を行った途中の粗加工断面9aから解析ポイント8までの正確な加工距離bを算出する。
【0023】
b=(a1+a2)cosθ×cos(90−θ)
=(a1+a2)cosθ×sin(θ)
=a×sinθcosθ ・・・(1)
ただし、aは、第2の交点αと第3の交点βとの距離であり、θは、粗加工断面9aとゲート配線2のパターンの端辺2aとで作る角度である。
【0024】
その後、図3に示すように、上記の計算方法によって算出された粗加工9を行った途中の位置9aから解析ポイント8までの加工距離bを中間加工及び仕上げ加工によって断面加工を施す。図5は図3に示すB−B'部の断面図であり、FIBによる断面加工面9cの図である。図5に示すように、解析ポイント8は能動領域3、ゲート配線2及びLOCOS酸化膜5のそれぞれが交わる箇所に位置している。
【0025】
上記のFIB断面の加工方法によって試料の観察断面を出した後、走査型電子顕微鏡(SEM)等によって断面観察を行う。その後、断面観察をもとに速やかに故障解析を行い、半導体装置の不良原因を究明することにより、半導体装置の製造プロセスへフィードバックし、これを利用して半導体装置を製造する。
【0026】
以上、本発明の第1の実施形態によれば、FIBによる断面加工は解析ポイント8から離れた位置で一旦断面加工を止め、断面加工中の断面画像の確認による情報から、正確な解析ポイントまでの加工距離bを測定している。これにより、仕上げ加工に必要な加工距離bが正確に把握することができる。その為、従来のマーキングを使用することなく、解析ポイントまで安定し、さらに精度の高いFIBによる断面加工が可能となる。
【0027】
次に、本発明の第2の実施形態に係るFIB断面加工方法について図6(a)〜(c)を参照して説明する。図6(a)は第2の実施形態に係る解析対象である製品チップにおける解析ポイント8と粗加工を行った部分を拡大した平面図である。図6(b)は図6(a)に示すD−D'部の断面図であり、FIBによって粗加工を行い、途中の位置で断面加工を止めた時の断面図である。図6(c)は図6(a)に示すE−E'部の断面図であり、解析対象物である製品チップをFIB加工により解析用に加工した後に相当する断面図である。
【0028】
図6(c)に示す半導体チップは、シリコン基板1に形成されたLOCOS酸化膜5、ソース・ドレイン領域の拡散層(能動領域)3、ゲート配線2、サイドウォー6、層間絶縁膜7、第1の配線層13、viaホール14、viaホールに埋め込まれたプラグ18及び第2の配線層12を有している。また、また、ゲート配線2と第1の配線層13の間には複数の層間絶縁膜及び配線を有しており、層間絶縁膜15、16及び第1の配線層13、第2の配線層12は中間層の層間絶縁膜及び配線層を示している。
【0029】
次に、FIB断面加工方法について詳細に説明する。
図6(a)に示すように、光学顕微鏡あるいはレーザー顕微鏡等で半導体チップから採取した試料内における故障箇所を特定して解析ポイント8を決定する。また、解析ポイント8は、第1の配線層13のパターンの中央線13aと第2の配線層12のパターンの中央線12aが交差する第1の交点に位置し、第1の配線層13と第2の配線層12を接続しているviaホール14内に位置する。この解析ポイント8は、viaホール14内に埋め込まれたプラグ18の埋め込み性や第1の配線層13とviaホール14又は第2の配線層12とviaホール14の接続不良を解析しようとするものである。
【0030】
次いで、解析ポイント8とその周囲のパターンを考慮し、FIBによる断面加工を行うのに最適な加工方向を決定した上で粗加工を開始する。FIBによる断面加工は、イオンビームを試料に照射してスパッタリングすることによって行っている。この際に、解析ポイント8がある第2の配線層12のパターンの端辺12bと前記粗加工によって得られた粗加工断面とのなす角θが30°〜60°の範囲にある方向より、FIBによる断面加工を行う。
【0031】
図6(b)は図6(a)に示すD−D'部の断面図であり、FIBによって粗加工を行い、途中の位置で断面加工を止めた時の断面図である。この際に、FIBによる断面加工した試料を傾けて、FIBのSIM像によって断面観察を行い、断面画像を確認して第1の配線層13と第2の配線層12の距離aを測定する。
【0032】
図6(a)は、解析ポイント8と粗加工9を行った面を拡大した平面図である。図6(a)に示すように、解析ポイント8は第1の配線層13と第2の配線層12が交差し、viaホール14の中心に位置しており、それぞれのパターンの中央線12a,13aの交点に位置している。また、解析ポイント8から離れた位置より粗加工を行い、途中の位置で断面加工を止めた際に、解析ポイント8を頂点とし、第2の配線層12の中央線12aと粗加工断面が交差する第2の交点αと第1の配線層13の中央線13aと粗加工断面が交差する第3の交点βとの距離a3を底辺として、第2の交点α及び第3の交点βそれぞれと解析ポイント(第1の交点)8を線で結んだときに三角形ができる。この三角形より三角関数を応用した式2、式3及び式4を用いることによって前記粗加工断面から解析ポイント8までの正確な加工距離bを算出する。
【0033】
まず、式2及び式3を用いて、図6(a)に示すa1及びa2の距離を求める。その後、FIBのSIM像によって断面観察を行い、その断面画像より測定した第1の配線層13のパターンの端辺13bと第2の配線層12のパターンの端辺12bとの距離aと合わせることにより、第1の配線層13と第2の配線層12の中央線間の距離a3を求める。次いで、式4を用いることにより粗加工を行った面から解析ポイント8までの正確な加工距離bを算出する。
【0034】
a1=(c1/2)/sinθ ・・・(2)
ただし、c1は、第2の配線層12のパターン幅であり、θは、前記粗加工断面と前記第2の配線層12のパターンの端辺とで作る角度である。
【0035】
a2=(c2/2)/cosθ ・・・(3)
ただし、c2は、第1の配線層13のパターン幅である。
【0036】
b=a3×sinθcosθ
=(a+a1+a2)×sinθcosθ
={a+(c1/2)/sinθ+(c2/2)/cosθ}×sinθcosθ ・・・(4)
【0037】
その後、上記の計算方法によって算出された粗加工を行った途中の位置から解析ポイント8までの加工距離bを中間加工及び仕上げ加工によって断面加工を施す。図6(c)は図6(a)に示すE−E'部の断面図であり、FIBによる断面加工面の図である。図6(c)に示すように、解析ポイント8は第1の配線層13と第2の配線層12が交差し、それぞれを接続しているviaホール14内に位置している。
【0038】
上記のFIB断面の加工方法によって試料の観察断面を出した後、走査型電子顕微鏡(SEM)等によって断面観察を行う。その後、断面観察をもとに速やかに故障解析を行い、半導体装置の不良原因を究明することにより、半導体装置の製造プロセスへフィードバックし、これを利用して半導体装置を製造する。
【0039】
以上、本発明の第2の実施形態においても第1の実施の形態と同様の効果を得ることができる。
【0040】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【0041】
【図1】本発明の第1の実施形態に係るFIB断面の加工方法を示す平面図。
【図2】(a)は本発明の第1の実施形態に係るFIB断面の加工方法を示す平面図。(b)は(a)の拡大図。(c)はFIBによる断面加工途中にできた三角形を拡大した図。
【図3】本発明の第1の実施形態に係るFIB断面の加工方法を示す平面図。
【図4】図2(a)に示すA−A'部の断面図。
【図5】図3に示すB−B'部の断面図。
【図6】(a)は本発明の第2の実施形態に係るFIB断面の加工方法を示す平面図。(b)は図6(a)に示すD−D'部の断面図。(c)は図6(a)に示すE−E'部の断面図。
【図7】従来のFIB断面の加工方法を示す平面図。
【図8】従来のFIB断面の加工方法を示す平面図。
【図9】従来のFIB断面の加工方法を示す平面図。
【図10】従来のFIB断面の加工例の拡大図。
【図11】従来のFIB断面の加工例の拡大図。
【図12】図8に示すC−C'部の断面図。
【符号の説明】
【0042】
1,51・・・シリコン基板、2,52・・・ゲート配線(ゲート電極)、3,53・・・ソース・ドレイン領域の拡散層(能動領域)、4,54・・・配線層、5,55・・・LOCOS酸化膜、6,56・・・サイドウォール、7,15,16,57・・・層間絶縁膜、8,58・・・解析ポイント(第1の交点)、9,59・・・粗加工領域、10,60・・・キャップ膜、61・・・中間加工、62・・・加工済みエリア、63・・・マーキング、9a・・・粗加工面、9a・・・粗加工開始面、9c・・・断面加工面、12・・・第2の配線層、13・・・第1の配線層、14・・・viaホール、18・・・プラグ、2a,3a,12b,13b・・・パターンの端辺、α・・・第2の交点、β・・・第3の交点
【技術分野】
【0001】
本発明は、FIB断面加工方法に関し、特に半導体チップの製品断面解析において、精度の高い断面加工を施すことができるFIB断面加工方法及びその加工方法を用いて製品断面解析を行った結果を利用する半導体装置の製造方法に関する。
【背景技術】
【0002】
従来の主な故障解析方法としては、電流リーク箇所から発生する微弱な光を検出することによって故障解析を行う発光解析や、レーザービームの照射によって発生する起電流または電源電流の変化を像に変換することにより故障箇所を特定するOBRCH(Optical Beam Induced Resistance CHange)等がある。このような解析方法によって半導体チップの故障箇所である解析ポイントを特定した後、半導体チップの製品断面解析を行う。
【0003】
半導体チップの製品断面解析において、回路等の故障解析では断面観察したい解析ポイントがミクロン単位で絞られる為、観察断面を出す方法として、試料を通常FIB(Focused Ion Beam)加工による断面解析が行われる。
【0004】
図7〜図9は、故障解析の対象物である製品チップにおける解析ポイントの断面を露出させるために、従来のFIBによって製品チップを加工する方法を示す平面図であり、FIB加工による断面加工の順序を示す図である。また、図12は、図8に示すC−C'部の断面図であり、解析対象物である製品チップをFIB加工により解析用に加工した後に相当する断面図である。
【0005】
図12に示す製品チップは、シリコン基板51に形成されたLOCOS酸化膜55、LDD領域の拡散層64、ソース・ドレイン領域の拡散層53、ゲート電極52、サイドウォール56、層間絶縁膜57、配線54及びキャップ膜60を有している。また、ゲート電極52と配線54の間には複数の層間絶縁膜及び配線を有しており、配線54は最上層の配線層を示している。
【0006】
次に、図7〜図9に示すFIB断面加工方法について説明する。
まず、図7に示すように、光学顕微鏡あるいはレーザー顕微鏡等で試料内における故障箇所を特定して解析ポイント58を決定する。次いで、図8に示すように、解析ポイント58の近傍に、解析ポイント58を挟む位置においてイオンビームを試料に照射することによりマーキング63を施す。その後、図9に示すように、マーキング63を参考にしながら、FIBによって断面加工を行う。この際に、FIBによる断面加工は分割して行い、解析ポイント58から離れた位置より粗加工59を行い、次いで中間加工61を行う。最終的に仕上げ加工を施して断面加工される。その後、図12に示す解析ポイント58の断面を観察する(例えば特許文献1参照)。
【0007】
【特許文献1】特開2001−15570号公報(段落0001〜0007)
【発明の開示】
【発明が解決しようとする課題】
【0008】
図12に示すように、解析ポイント58がシリコン基板51とゲート電極52の界面などの下層部分に位置し、最上層には太い配線層54やダミーパターン等が配置されている場合が多い。その際に、解析ポイント58の位置を直接特定することが困難なことがある。その為、予め回路図面を参考にして、最上層の配線層54のパターンを基準にして下層にある解析ポイント58の位置を割り出すべく製品チップ上方からマーキング63を施すことが必要となる。
【0009】
図10及び図11は、従来技術によるFIB断面の加工例の拡大図であり、従来技術に対する課題を示している。図10に示すように、実際の解析ポイント58の手前にマーキング63を施してしまった場合においては、さらに追加してFIBによる断面加工が必要となる。また、図11に示すように、実際の解析ポイント58の奥にマーキング63を施してしまった場合においては、FIBによる断面加工が解析ポイント58を過ぎてしまい、加工済みエリア62によって解析ポイント58を破壊してしまう。このように、従来のFIBによる断面加工方法では高い精度で解析ポイントを露出させることが困難である。そこで、より精度の高いFIBによる断面加工を行うことが必要である。
【0010】
本発明に係る幾つかの態様は、半導体チップの製品断面解析において、精度の高い断面加工を施すことができるFIB断面加工方法及びその加工方法を用いて製品断面解析を行った結果を利用する半導体装置の製造方法である。
【課題を解決するための手段】
【0011】
上記課題を解決するため、本発明に係るFIB断面加工方法は、半導体チップの解析ポイントが、第1のパターンの端辺と第2のパターンの端辺とが交差する第1の交点に位置し、前記解析ポイントの断面をFIBによって加工するFIB断面加工方法において、
前記半導体チップにFIBによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第1のパターンの端辺とが交差する第2の交点と、前記粗加工断面と前記記第2のパターンの端辺とが交差する第3の交点と、前記第1の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ又は角度を用いることにより、前記粗加工断面と前記第1の交点との距離bを求め、
前記粗加工断面から前記距離bだけ前記半導体チップにFIBによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とする。
【0012】
上記FIB断面加工方法によれば、半導体チップにFIBによって粗加工を施し、解析ポイントから離れた位置において、前記三角形の辺の長さ又は角度を用いることにより、前記粗加工断面と前記第1の交点との距離bを求めている。これにより、仕上げ加工に必要な加工距離が正確に把握することができる。その為、従来のマーキングを使用することなく、解析ポイントまで安定し、さらに精度の高いFIBによる断面加工が可能となる。
【0013】
また、本発明に係るFIB断面加工方法において、前記距離bを下記式(1)により求めることが好ましい。
b=a×sinθcosθ ・・・(1)
ただし、aは、前記第2の交点と前記第3の交点との距離であり、θは、前記粗加工断面と前記第1のパターンの端辺とで作る角度である。
【0014】
本発明に係るFIB断面加工方法は、半導体チップの解析ポイントが、第1のパターンの中央線と第2のパターンの中央線とが交差する第1の交点に位置し、前記解析ポイントの断面をFIBによって加工するFIB断面加工方法において、
前記半導体チップにFIBによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第1のパターンの中央線とが交差する第2の交点と、前記粗加工断面と前記記第2のパターンの中央線とが交差する第3の交点と、前記第1の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ、角度又は第1及び第2のパターンそれぞれの幅を用いることにより、前記粗加工断面と前記第1の交点との距離bを求め、
前記粗加工断面から前記距離bだけ前記半導体チップにFIBによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とする。
【0015】
また、本発明に係るFIB断面加工方法において、前記第1のパターンの端辺と前記粗加工断面とが交差する第4の交点であって前記第2の交点より前記三角形の内側に位置する第4の交点と、前記第2の交点との距離a1を下記式(2)により求め、
前記第2のパターンの端辺と前記粗加工断面とが交差する第5の交点であって前記第3の交点より前記三角形の内側に位置する第5の交点と、前記第3の交点との距離a2を下記式(3)により求め、
前記距離bを下記式(4)により求めることが好ましい。
a1=(c1/2)/sinθ ・・・(2)
a2=(c2/2)/cosθ ・・・(3)
b={a+(c1/2)/sinθ+(c2/2)/cosθ}×sinθcosθ ・・・(4)
ただし、c1は、前記第1のパターンの幅であり、前記c2は、前記第2のパターンの幅であり、aは、前記第2の交点と前記第3の交点との距離であり、θは、前記粗加工断面と前記第1のパターンの端辺とで作る角度である。
【0016】
本発明に係る半導体装置の製造方法は、前述したFIB断面加工方法によって得られた前記解析ポイントが露出した断面を観察することにより故障解析を行う工程と、
前記故障解析の結果を利用して半導体チップを製造する工程と、
を具備することを特徴とする。
【発明を実施するための最良の形態】
【0017】
以下、図面を参照して本発明の実施形態について説明する。
図1〜図3は本発明の第1の実施形態に係るFIB断面加工方法を示す平面図であり、FIB加工による断面加工の順序を示す図である。また、図4は図2(a)に示すA−A'部の断面図であり、図5は図3に示すB−B'部の断面図である。また、図5は解析対象物である製品チップをFIB加工により解析用に加工した後に相当する断面図である。
【0018】
図5に示す半導体チップは、シリコン基板1に形成されたLOCOS酸化膜5、ソース・ドレイン領域の拡散層(能動領域)3、ゲート配線2、サイドウォー56、層間絶縁膜7、配線層4及びキャップ膜10を有している。また、ゲート配線2と配線層4の間には複数の層間絶縁膜及び配線を有しており、配線層4は最上層の配線層を示している。
【0019】
次に、図1〜図3に示すFIB断面加工方法について詳細に説明する。
まず、図1に示すように、光学顕微鏡あるいはレーザー顕微鏡等で半導体チップから採取した試料内における故障箇所を特定して解析ポイント8を決定する。また、解析ポイント8は能動領域3のパターンの端辺3aとゲート電極2のパターンの端辺2aが交差する第1の交点に位置する。さらに、解析ポイント8は能動領域3、ゲート電極2及びLOCOS酸化膜5が交わる箇所にある。
【0020】
次いで、図2(a)に示すように、解析ポイント8とその周囲のパターンを考慮し、FIBによる断面加工を行うのに最適な加工方向を決定した上で粗加工9を開始する。FIBによる断面加工は、イオンビームを試料に照射してスパッタリングすることによって行っている。この際に、解析ポイント8があるゲート配線2のパターンの端辺2aと前記粗加工によって得られた粗加工断面9aとのなす角θが30°〜60°の範囲にある方向より、FIBによる断面加工を行う(図2(b)参照)。また、FIBによる断面加工は、解析ポイント8から離れた位置9bより矢印の方向に向かって粗加工9を行い、途中の断面9aで断面加工を止める。
【0021】
図4は図2(a)に示すA−A'部の断面図であり、FIBによって粗加工9を行い、途中の位置9aで断面加工を止めた時の断面図である。この際に、FIBによる断面加工した試料を傾けて、FIBのSIM像によって断面観察を行い、断面画像を確認してゲート配線2と能動領域3の距離aを測定する。
【0022】
また、図2(b)は解析ポイント8と粗加工9を行った面を拡大した図である。図2(b)に示すように、解析ポイント8から離れた位置9bより粗加工9を行い、途中の断面9aで断面加工を止めた際に、解析ポイント8を頂点とし、さらに図4に示す断面図から求めたゲート配線2と能動領域3の距離aを底辺として、それぞれを線で結んだときに三角形ができる。図2(c)は、図2(b)に示すFIBによる断面加工途中にできた三角形を拡大した図である。この三角形をさらにS1とS2の2つの三角形に分割し、三角関数を応用した下記式1を用いることによって粗加工9を行った途中の粗加工断面9aから解析ポイント8までの正確な加工距離bを算出する。
【0023】
b=(a1+a2)cosθ×cos(90−θ)
=(a1+a2)cosθ×sin(θ)
=a×sinθcosθ ・・・(1)
ただし、aは、第2の交点αと第3の交点βとの距離であり、θは、粗加工断面9aとゲート配線2のパターンの端辺2aとで作る角度である。
【0024】
その後、図3に示すように、上記の計算方法によって算出された粗加工9を行った途中の位置9aから解析ポイント8までの加工距離bを中間加工及び仕上げ加工によって断面加工を施す。図5は図3に示すB−B'部の断面図であり、FIBによる断面加工面9cの図である。図5に示すように、解析ポイント8は能動領域3、ゲート配線2及びLOCOS酸化膜5のそれぞれが交わる箇所に位置している。
【0025】
上記のFIB断面の加工方法によって試料の観察断面を出した後、走査型電子顕微鏡(SEM)等によって断面観察を行う。その後、断面観察をもとに速やかに故障解析を行い、半導体装置の不良原因を究明することにより、半導体装置の製造プロセスへフィードバックし、これを利用して半導体装置を製造する。
【0026】
以上、本発明の第1の実施形態によれば、FIBによる断面加工は解析ポイント8から離れた位置で一旦断面加工を止め、断面加工中の断面画像の確認による情報から、正確な解析ポイントまでの加工距離bを測定している。これにより、仕上げ加工に必要な加工距離bが正確に把握することができる。その為、従来のマーキングを使用することなく、解析ポイントまで安定し、さらに精度の高いFIBによる断面加工が可能となる。
【0027】
次に、本発明の第2の実施形態に係るFIB断面加工方法について図6(a)〜(c)を参照して説明する。図6(a)は第2の実施形態に係る解析対象である製品チップにおける解析ポイント8と粗加工を行った部分を拡大した平面図である。図6(b)は図6(a)に示すD−D'部の断面図であり、FIBによって粗加工を行い、途中の位置で断面加工を止めた時の断面図である。図6(c)は図6(a)に示すE−E'部の断面図であり、解析対象物である製品チップをFIB加工により解析用に加工した後に相当する断面図である。
【0028】
図6(c)に示す半導体チップは、シリコン基板1に形成されたLOCOS酸化膜5、ソース・ドレイン領域の拡散層(能動領域)3、ゲート配線2、サイドウォー6、層間絶縁膜7、第1の配線層13、viaホール14、viaホールに埋め込まれたプラグ18及び第2の配線層12を有している。また、また、ゲート配線2と第1の配線層13の間には複数の層間絶縁膜及び配線を有しており、層間絶縁膜15、16及び第1の配線層13、第2の配線層12は中間層の層間絶縁膜及び配線層を示している。
【0029】
次に、FIB断面加工方法について詳細に説明する。
図6(a)に示すように、光学顕微鏡あるいはレーザー顕微鏡等で半導体チップから採取した試料内における故障箇所を特定して解析ポイント8を決定する。また、解析ポイント8は、第1の配線層13のパターンの中央線13aと第2の配線層12のパターンの中央線12aが交差する第1の交点に位置し、第1の配線層13と第2の配線層12を接続しているviaホール14内に位置する。この解析ポイント8は、viaホール14内に埋め込まれたプラグ18の埋め込み性や第1の配線層13とviaホール14又は第2の配線層12とviaホール14の接続不良を解析しようとするものである。
【0030】
次いで、解析ポイント8とその周囲のパターンを考慮し、FIBによる断面加工を行うのに最適な加工方向を決定した上で粗加工を開始する。FIBによる断面加工は、イオンビームを試料に照射してスパッタリングすることによって行っている。この際に、解析ポイント8がある第2の配線層12のパターンの端辺12bと前記粗加工によって得られた粗加工断面とのなす角θが30°〜60°の範囲にある方向より、FIBによる断面加工を行う。
【0031】
図6(b)は図6(a)に示すD−D'部の断面図であり、FIBによって粗加工を行い、途中の位置で断面加工を止めた時の断面図である。この際に、FIBによる断面加工した試料を傾けて、FIBのSIM像によって断面観察を行い、断面画像を確認して第1の配線層13と第2の配線層12の距離aを測定する。
【0032】
図6(a)は、解析ポイント8と粗加工9を行った面を拡大した平面図である。図6(a)に示すように、解析ポイント8は第1の配線層13と第2の配線層12が交差し、viaホール14の中心に位置しており、それぞれのパターンの中央線12a,13aの交点に位置している。また、解析ポイント8から離れた位置より粗加工を行い、途中の位置で断面加工を止めた際に、解析ポイント8を頂点とし、第2の配線層12の中央線12aと粗加工断面が交差する第2の交点αと第1の配線層13の中央線13aと粗加工断面が交差する第3の交点βとの距離a3を底辺として、第2の交点α及び第3の交点βそれぞれと解析ポイント(第1の交点)8を線で結んだときに三角形ができる。この三角形より三角関数を応用した式2、式3及び式4を用いることによって前記粗加工断面から解析ポイント8までの正確な加工距離bを算出する。
【0033】
まず、式2及び式3を用いて、図6(a)に示すa1及びa2の距離を求める。その後、FIBのSIM像によって断面観察を行い、その断面画像より測定した第1の配線層13のパターンの端辺13bと第2の配線層12のパターンの端辺12bとの距離aと合わせることにより、第1の配線層13と第2の配線層12の中央線間の距離a3を求める。次いで、式4を用いることにより粗加工を行った面から解析ポイント8までの正確な加工距離bを算出する。
【0034】
a1=(c1/2)/sinθ ・・・(2)
ただし、c1は、第2の配線層12のパターン幅であり、θは、前記粗加工断面と前記第2の配線層12のパターンの端辺とで作る角度である。
【0035】
a2=(c2/2)/cosθ ・・・(3)
ただし、c2は、第1の配線層13のパターン幅である。
【0036】
b=a3×sinθcosθ
=(a+a1+a2)×sinθcosθ
={a+(c1/2)/sinθ+(c2/2)/cosθ}×sinθcosθ ・・・(4)
【0037】
その後、上記の計算方法によって算出された粗加工を行った途中の位置から解析ポイント8までの加工距離bを中間加工及び仕上げ加工によって断面加工を施す。図6(c)は図6(a)に示すE−E'部の断面図であり、FIBによる断面加工面の図である。図6(c)に示すように、解析ポイント8は第1の配線層13と第2の配線層12が交差し、それぞれを接続しているviaホール14内に位置している。
【0038】
上記のFIB断面の加工方法によって試料の観察断面を出した後、走査型電子顕微鏡(SEM)等によって断面観察を行う。その後、断面観察をもとに速やかに故障解析を行い、半導体装置の不良原因を究明することにより、半導体装置の製造プロセスへフィードバックし、これを利用して半導体装置を製造する。
【0039】
以上、本発明の第2の実施形態においても第1の実施の形態と同様の効果を得ることができる。
【0040】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【0041】
【図1】本発明の第1の実施形態に係るFIB断面の加工方法を示す平面図。
【図2】(a)は本発明の第1の実施形態に係るFIB断面の加工方法を示す平面図。(b)は(a)の拡大図。(c)はFIBによる断面加工途中にできた三角形を拡大した図。
【図3】本発明の第1の実施形態に係るFIB断面の加工方法を示す平面図。
【図4】図2(a)に示すA−A'部の断面図。
【図5】図3に示すB−B'部の断面図。
【図6】(a)は本発明の第2の実施形態に係るFIB断面の加工方法を示す平面図。(b)は図6(a)に示すD−D'部の断面図。(c)は図6(a)に示すE−E'部の断面図。
【図7】従来のFIB断面の加工方法を示す平面図。
【図8】従来のFIB断面の加工方法を示す平面図。
【図9】従来のFIB断面の加工方法を示す平面図。
【図10】従来のFIB断面の加工例の拡大図。
【図11】従来のFIB断面の加工例の拡大図。
【図12】図8に示すC−C'部の断面図。
【符号の説明】
【0042】
1,51・・・シリコン基板、2,52・・・ゲート配線(ゲート電極)、3,53・・・ソース・ドレイン領域の拡散層(能動領域)、4,54・・・配線層、5,55・・・LOCOS酸化膜、6,56・・・サイドウォール、7,15,16,57・・・層間絶縁膜、8,58・・・解析ポイント(第1の交点)、9,59・・・粗加工領域、10,60・・・キャップ膜、61・・・中間加工、62・・・加工済みエリア、63・・・マーキング、9a・・・粗加工面、9a・・・粗加工開始面、9c・・・断面加工面、12・・・第2の配線層、13・・・第1の配線層、14・・・viaホール、18・・・プラグ、2a,3a,12b,13b・・・パターンの端辺、α・・・第2の交点、β・・・第3の交点
【特許請求の範囲】
【請求項1】
半導体チップの解析ポイントが、第1のパターンの端辺と第2のパターンの端辺とが交差する第1の交点に位置し、前記解析ポイントの断面をFIBによって加工するFIB断面加工方法において、
前記半導体チップにFIBによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第1のパターンの端辺とが交差する第2の交点と、前記粗加工断面と前記記第2のパターンの端辺とが交差する第3の交点と、前記第1の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ又は角度を用いることにより、前記粗加工断面と前記第1の交点との距離bを求め、
前記粗加工断面から前記距離bだけ前記半導体チップにFIBによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とするFIB断面加工方法。
【請求項2】
請求項1において、前記距離bを下記式(1)により求めることを特徴とするFIB断面加工方法。
b=a×sinθcosθ ・・・(1)
ただし、aは、前記第2の交点と前記第3の交点との距離であり、θは、前記粗加工断面と前記第1のパターンの端辺とで作る角度である。
【請求項3】
半導体チップの解析ポイントが、第1のパターンの中央線と第2のパターンの中央線とが交差する第1の交点に位置し、前記解析ポイントの断面をFIBによって加工するFIB断面加工方法において、
前記半導体チップにFIBによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第1のパターンの中央線とが交差する第2の交点と、前記粗加工断面と前記記第2のパターンの中央線とが交差する第3の交点と、前記第1の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ、角度又は第1及び第2のパターンそれぞれの幅を用いることにより、前記粗加工断面と前記第1の交点との距離bを求め、
前記粗加工断面から前記距離bだけ前記半導体チップにFIBによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とするFIB断面加工方法。
【請求項4】
請求項3において、前記第1のパターンの端辺と前記粗加工断面とが交差する第4の交点であって前記第2の交点より前記三角形の内側に位置する第4の交点と、前記第2の交点との距離a1を下記式(2)により求め、
前記第2のパターンの端辺と前記粗加工断面とが交差する第5の交点であって前記第3の交点より前記三角形の内側に位置する第5の交点と、前記第3の交点との距離a2を下記式(3)により求め、
前記距離bを下記式(4)により求めることを特徴とするFIB断面加工方法。
a1=(c1/2)/sinθ ・・・(2)
a2=(c2/2)/cosθ ・・・(3)
b={a+(c1/2)/sinθ+(c2/2)/cosθ}×sinθcosθ ・・・(4)
ただし、c1は、前記第1のパターンの幅であり、前記c2は、前記第2のパターンの幅であり、aは、前記第2の交点と前記第3の交点との距離であり、θは、前記粗加工断面と前記第1のパターンの端辺とで作る角度である。
【請求項5】
請求項1乃至4のいずれか一項に記載したFIB断面加工方法によって得られた前記解析ポイントが露出した断面を観察することにより故障解析を行う工程と、
前記故障解析の結果を利用して半導体チップを製造する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項1】
半導体チップの解析ポイントが、第1のパターンの端辺と第2のパターンの端辺とが交差する第1の交点に位置し、前記解析ポイントの断面をFIBによって加工するFIB断面加工方法において、
前記半導体チップにFIBによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第1のパターンの端辺とが交差する第2の交点と、前記粗加工断面と前記記第2のパターンの端辺とが交差する第3の交点と、前記第1の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ又は角度を用いることにより、前記粗加工断面と前記第1の交点との距離bを求め、
前記粗加工断面から前記距離bだけ前記半導体チップにFIBによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とするFIB断面加工方法。
【請求項2】
請求項1において、前記距離bを下記式(1)により求めることを特徴とするFIB断面加工方法。
b=a×sinθcosθ ・・・(1)
ただし、aは、前記第2の交点と前記第3の交点との距離であり、θは、前記粗加工断面と前記第1のパターンの端辺とで作る角度である。
【請求項3】
半導体チップの解析ポイントが、第1のパターンの中央線と第2のパターンの中央線とが交差する第1の交点に位置し、前記解析ポイントの断面をFIBによって加工するFIB断面加工方法において、
前記半導体チップにFIBによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第1のパターンの中央線とが交差する第2の交点と、前記粗加工断面と前記記第2のパターンの中央線とが交差する第3の交点と、前記第1の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ、角度又は第1及び第2のパターンそれぞれの幅を用いることにより、前記粗加工断面と前記第1の交点との距離bを求め、
前記粗加工断面から前記距離bだけ前記半導体チップにFIBによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とするFIB断面加工方法。
【請求項4】
請求項3において、前記第1のパターンの端辺と前記粗加工断面とが交差する第4の交点であって前記第2の交点より前記三角形の内側に位置する第4の交点と、前記第2の交点との距離a1を下記式(2)により求め、
前記第2のパターンの端辺と前記粗加工断面とが交差する第5の交点であって前記第3の交点より前記三角形の内側に位置する第5の交点と、前記第3の交点との距離a2を下記式(3)により求め、
前記距離bを下記式(4)により求めることを特徴とするFIB断面加工方法。
a1=(c1/2)/sinθ ・・・(2)
a2=(c2/2)/cosθ ・・・(3)
b={a+(c1/2)/sinθ+(c2/2)/cosθ}×sinθcosθ ・・・(4)
ただし、c1は、前記第1のパターンの幅であり、前記c2は、前記第2のパターンの幅であり、aは、前記第2の交点と前記第3の交点との距離であり、θは、前記粗加工断面と前記第1のパターンの端辺とで作る角度である。
【請求項5】
請求項1乃至4のいずれか一項に記載したFIB断面加工方法によって得られた前記解析ポイントが露出した断面を観察することにより故障解析を行う工程と、
前記故障解析の結果を利用して半導体チップを製造する工程と、
を具備することを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−50245(P2010−50245A)
【公開日】平成22年3月4日(2010.3.4)
【国際特許分類】
【出願番号】特願2008−212479(P2008−212479)
【出願日】平成20年8月21日(2008.8.21)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成22年3月4日(2010.3.4)
【国際特許分類】
【出願日】平成20年8月21日(2008.8.21)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]