LED駆動回路および半導体素子ならびに画像表示装置
【課題】LEDアレイに大電流を流す場合であっても実装面積の増大を抑制して定電流駆動することができ、また、定常動作時だけでなくデジタル調光時にも有効なLED駆動回路を提供する。
【解決手段】LEDアレイ100を駆動するLED駆動回路1であって、各LEDストリングにそれぞれ直列に接続され、各LEDストリングを定電流駆動するn個の縦型構造の定電流駆動素子50と、各LEDストリングに流れる電流が定電流となるように各定電流駆動素子50のオン電圧を制御するn個の定電流制御回路60と、各定電流駆動素子50におけるLEDストリング側の各端子電圧を入力として、各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて指令信号80を出力する最小電圧検出回路30と、指令信号80に基づいてLEDアレイ100への印加電圧を初期設定電圧より小さい電圧に制御する電源制御回路20とを有する。
【解決手段】LEDアレイ100を駆動するLED駆動回路1であって、各LEDストリングにそれぞれ直列に接続され、各LEDストリングを定電流駆動するn個の縦型構造の定電流駆動素子50と、各LEDストリングに流れる電流が定電流となるように各定電流駆動素子50のオン電圧を制御するn個の定電流制御回路60と、各定電流駆動素子50におけるLEDストリング側の各端子電圧を入力として、各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて指令信号80を出力する最小電圧検出回路30と、指令信号80に基づいてLEDアレイ100への印加電圧を初期設定電圧より小さい電圧に制御する電源制御回路20とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はLED(Light Emitting Diode:発光ダイオード)の駆動技術に関し、特に、LEDアレイを駆動するLED駆動回路および当該LED駆動回路に用いられる半導体素子ならびにLEDアレイと当該LED駆動回路とを有する画像表示装置に適用して有効な技術に関するものである。
【背景技術】
【0002】
携帯電話等に用いられる液晶パネルのバックライトには白色発光するLEDが用いられてきている。LEDの発光輝度をムラ無く均一にするには、LEDに所定の一定電流が流れるようにLEDを定電流駆動する必要がある。
【0003】
これに関する技術として、特許文献1には、LED素子が多直列かつ多並列に並んだLEDアレイを均一に発光させるための技術が開示されている。また、特許文献2や特許文献3には、定電流駆動素子に掛かる電圧が不必要に大きくならないよう、LEDの順方向電圧VFのバラツキに応じてLEDアレイに印加する電圧を制御する技術が開示されている。さらに、非特許文献1には、LEDアレイをデジタル調光する際に生じるLEDへの突入電流を抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第6621235号明細書
【特許文献2】特開2006−319057号公報
【特許文献3】特表2005−537669号公報
【非特許文献】
【0005】
【非特許文献1】LM3432データシート「LM3432/LM3432B 6-Channel Current Regulator for LED Backlight Application」、ナショナルセミコンダクター社、2008年5月22日
【発明の概要】
【発明が解決しようとする課題】
【0006】
テレビやディスプレイ等に用いられる大型の液晶パネルのバックライトにLEDを用いる場合、LEDアレイに流れる電流をさらに大きくする必要がある。しかしながら、特許文献1に開示された技術では、複数の定電流駆動素子(トランジスタまたはMOSFET(Metal Oxide Semiconductor Field Effect Transistor))が1チップに集積化(IC(Integrated Circuit)化)されているため、LED電流が大きくなった場合のチップ面積の増大と発熱が問題となる。これを避けるために並列に配置された複数の定電流駆動素子によってLEDアレイの1列(1ストリング)分の電流を駆動することが考えられる。しかし、この場合は必要な駆動素子数が増え、その結果ICチップの使用数が増えるという問題があった。
【0007】
また、特許文献2および特許文献3に開示された技術では、デジタル調光時のようにLED電流を定電流からゼロ電流へ、あるいはゼロ電流から定電流へ急激に変化させる場合の電源回路の制御に関しては考慮されていなかった。また、非特許文献1に開示された技術では、LED電流の大電流化に伴って、上記のように定電流駆動のためのICチップが複数になった際の、調光信号配線の増大については考慮されていない。
【0008】
そこで、本発明の目的は、LEDアレイに大電流を流す場合であっても実装面積の増大を抑制して定電流駆動することができるLED駆動回路を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0009】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0010】
本発明の代表的な実施の形態によるLED駆動回路は、LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイを駆動するLED駆動回路であって、前記各LEDストリングにそれぞれ直列に接続され、前記各LEDストリングを定電流駆動するn個の縦型構造の第1の半導体素子と、前記各LEDストリングに流れる電流が定電流となるように前記各第1の半導体素子のオン電圧を制御するn個の定電流制御回路と、前記各第1の半導体素子における前記LEDストリング側の各端子電圧を入力として、前記各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて指令信号を出力する最小電圧検出回路と、前記最小電圧検出回路からの前記指令信号に基づいて、前記LEDアレイへの印加電圧を初期設定電圧より小さい電圧に制御する電源制御回路とを有することを特徴とするものである。
【発明の効果】
【0011】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0012】
本発明の代表的な実施の形態によれば、LEDを定電流駆動するための素子数を減らすことができ、LEDに大電流を流す場合であっても実装面積の増大を抑制することができる。
【図面の簡単な説明】
【0013】
【図1】本発明の実施の形態1であるLED駆動回路の構成例を示した機能ブロック図である。
【図2】本発明の実施の形態1におけるLEDアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図3】(a)は本発明の実施の形態1における定電流駆動素子(nチャネル縦型MOSFET)の構造の例を示した平面図であり、(b)はnチャネル縦型MOSFETを構成する単位セルの構造の例を示した断面図である。
【図4】本発明の実施の形態1における定電流駆動素子と定電流制御回路およびこれらをパッケージに実装したときの回路構成の例を示した機能ブロック図である。
【図5】本発明の実施の形態1におけるLED駆動回路および電源制御回路の構成例を示した機能ブロック図である。
【図6】本発明の実施の形態1における最小電圧検出回路の構成例を示した機能ブロック図である。
【図7】本発明の実施の形態1におけるデジタル調光時のLED電流と調光信号の動作波形の例を示した図である。
【図8】本発明の実施の形態1における従来技術による調光信号配線を用いた場合のLEDアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図9】本発明の実施の形態1におけるLEDの直列数と並列数および定電流駆動素子の定格電圧の関係を示したグラフである。
【図10】本発明の実施の形態1と従来技術のLED駆動回路における出力電流とLED総数の関係を示したグラフである。
【図11】本発明の実施の形態2であるLED駆動回路におけるLEDアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図12】本発明の実施の形態2における複数の定電流駆動素子と定電流制御回路を1つのパッケージに実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。
【図13】本発明の実施の形態2におけるパッケージの実装状態の例を示した図である。
【図14】本発明の実施の形態1および2と従来技術のLED駆動回路における1チャネルあたりのLED電流と電流レギュレータの実装面積の関係を示したグラフである。
【図15】本発明の実施の形態3であるLED駆動回路の構成例を示した機能ブロック図である。
【図16】本発明の実施の形態3における複数の定電流駆動素子と定電流制御回路を1つのパッケージに実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。
【図17】本発明の実施の形態3におけるパッケージの実装状態の例を示した図である。
【図18】本発明の実施の形態3における最小電圧検出回路の回路構成の例を示した機能ブロック図である。
【図19】本発明の実施の形態4における複数の定電流駆動素子と定電流制御回路を1つのパッケージに実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。
【図20】本発明の実施の形態4におけるパッケージの実装状態の例を示した図である。
【図21】従来技術におけるLEDアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図22】従来技術における1チャネルあたりのLED電流と電流レギュレータの実装面積の関係を示したグラフである。
【発明を実施するための形態】
【0014】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
【0015】
本発明の一実施の形態であるLED駆動回路は、LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイの駆動回路であって、LEDアレイに均一な一定電流が流れるように制御する複数の半導体素子を有するものである。
【0016】
ここで、各LEDストリングに直列に接続され、各LEDストリングを定電流駆動する半導体素子である定電流駆動素子に、横型素子に比べてオン抵抗の低い縦型素子を用いることにより、LEDの直列数mを増やして並列数nを減らし、LEDを定電流駆動するための素子(定電流駆動素子、および定電流駆動素子が定電流駆動となるよう制御する定電流制御回路)の数を削減する。
【0017】
また、n個ある定電流駆動素子におけるLEDストリング側の各端子電圧の最小電圧を選択し、最小電圧と所定の設定電圧とを比較して、その差分に基づいて指令信号を出力する最小電圧検出回路を有している。この最小電圧検出回路からの指令信号に基づいて、電源制御回路は、LEDアレイへの印加電圧を初期設定電圧より小さい適切な電圧に制御する。また、最小電圧検出回路は、デジタル調光時にはデジタル調光信号に基づいて、定電流駆動素子が定電流駆動している状態(デジタル調光信号がローレベル)にあるときには指令信号を出力し、定電流駆動素子がオフまたはオフに近い状態(デジタル調光信号がハイレベル)にあるときには指令信号の出力を停止する。
【0018】
さらに、本発明の一実施の形態であるLED駆動回路は、定電流制御回路に入力されたデジタル調光信号を遅延させる遅延回路を有している。定電流制御回路は、遅延回路により遅延されたデジタル調光信号を出力して、次段の定電流制御回路、すなわち、次チャンネルのLEDストリングの電流を制御する定電流制御回路に入力する。
【0019】
<実施の形態1>
以下、図1〜図10を用いて、本発明の実施の形態1であるLED駆動回路について説明する。図1は、本発明の実施の形態1であるLED駆動回路の構成例を示した機能ブロック図である。図1において、LED駆動回路1は、LEDアレイ100に接続され、LEDに印加する電圧を供給する電源回路であるLEDドライバ10、LEDアレイ100を定電流駆動するための電流レギュレータ40、および最小電圧検出回路30を有している。
【0020】
LEDアレイ100は、エッジライト方式の液晶パネル200のLEDバックライトとして、液晶パネル200の底面210側に一列に並んで配置されている。底面210から入射された光は、液晶パネル200内部の導光板(図示せず)の中を進み、光拡散フィルム(図示せず)で拡散されて液晶パネル200の背面を白色で照らす。この白色光を液晶素子(図示せず)で偏光することによって、液晶パネル200の表面に画像を表示する。
【0021】
以下に、本実施の形態のLED駆動回路における、電流レギュレータ40、最小電圧検出回路30、およびLEDドライバ10の内部構成とその動作について説明する。
【0022】
電流レギュレータ40は、複数のLEDが直列に接続されたLEDストリングに対して直列に接続される。電流レギュレータ40は、LEDアレイ100を定電流駆動する複数の定電流駆動素子50と、各LEDストリングに流れるLED電流が定電流となるように各定電流駆動素子50のオン電圧を制御する複数の定電流制御回路60からなり、各定電流駆動素子50および定電流制御回路60は、それぞれパッケージ41、42に実装されている。
【0023】
図2は、図1におけるLEDアレイ100と電流レギュレータ40の構成例を示した機能ブロック図である。図2の例では、LEDの総数が144個の場合を示しており、18個のLEDが直列に接続されたLEDストリングが8本(LEDストリング101〜108)並列に接続されてLEDアレイ100の各チャネル(チャネル1〜8)を構成している。
【0024】
LEDストリング101の電流を制御する定電流制御回路60には、調光信号が調光信号配線70を介して入力され、後述する内部の遅延回路で遅延された調光信号が出力される。出力された調光信号は、調光信号配線70−1を介して次のLEDストリング102の電流を制御する定電流制御回路60に入力され、同様に、内部の遅延回路で遅延された調光信号が出力される。このように、調光信号は、定電流制御回路60の内部の遅延回路によって遅延され、次々と次段の定電流制御回路60に伝送される。
【0025】
ここで、定電流駆動素子50には、縦型構造の半導体素子を用いる。図3は、定電流駆動素子50の一例であるnチャネルの縦型MOSFETの構造の例を示した図である。図3(a)は、定電流駆動素子50(nチャネル縦型MOSFET)の構造の例を示した平面図であり、図3(b)は、図3(a)に示したnチャネル縦型MOSFETを構成する単位セルの構造の例を示した断面図である。
【0026】
図3(b)において、単位セルC50は、ソース電極52となる金属薄膜(例えばアルミニウム薄膜)C51、絶縁膜C52、n+型半導体領域C53、p型半導体領域C54、ゲート電極53となるn+型多結晶半導体領域C55、ゲート酸化膜C56、n−型半導体領域C57、n+型半導体領域C58、ドレイン電極54となる金属薄膜C59からなる。単位セルC50の幅は1〜2μm程度で、この単位セルC50が数千個並ぶことにより、定電流駆動素子50(nチャネル縦型MOSFETチップ)のトランジスタ部が形成される。例えば、金属薄膜C51の集合が、図3(a)におけるソース電極パッド52−1となる。
【0027】
図3(a)では、定電流駆動素子50(nチャネル縦型MOSFET)は、さらに、ゲート電極パッド53−1、および金属薄膜(例えばアルミニウム薄膜)で形成されたゲートフィンガ配線51を有する。ゲートフィンガ配線51は、ゲート電極53を形成するn+型多結晶半導体領域C55からゲート電極パッド53−1までの配線抵抗を下げるために設けられる。
【0028】
なお、図3(b)では、単位セルC50の電極構造を分り易くするために、各電極となる領域から端子線を引き出してそれぞれS(ソース)、G(ゲート)、D(ドレイン)の様に模式的に示した。単位セルC50において、電流は、ドレイン電極54側(金属薄膜C59側)からソース電極52側(金属薄膜C51側)へと縦方向に流れる。縦型MOSFETは、チャネルが半導体チップの縦方向(厚さ方向)に形成される素子であり、横型MOSFETに比べて単位面積あたりのチャネル幅を大きくすることができ、横型素子に比べてオン抵抗が低いという特徴を有する。
【0029】
図4は、定電流駆動素子50と定電流制御回路60、およびこれらをパッケージに実装したときの回路構成の例を示した機能ブロック図である。定電流制御回路60は、バンドギャップリファレンス基準電源(BGR)61、LED電流設定用の電圧レベルシフト素子(Iref)62、オペアンプ63、入力された調光信号を遅延させる遅延回路(Delay)65、および、遅延された調光信号を出力するドライブ回路(DRV)64を1チップに集積した半導体集積回路である。
【0030】
定電流制御回路60を実装するパッケージ42には、電源端子VCC、LED電流設定端子IREF、デジタル調光信号(以下では単に「調光信号」と記載する場合がある)の入力端子PWMINと出力端子PWMOUT、オペアンプ63の出力端子OUT、電流センス端子CS、センス抵抗端子CSR、および、ロジックグランド端子CGNDが設けられている。定電流駆動素子50と定電流制御回路60の電極パッド55と66は、それぞれ、パッケージ41と42の各端子と金ワイヤーなどで接続されている。定電流駆動素子50を実装したパッケージ41の端子は、ドレイン端子DがLEDストリング101のカソードに接続され、ゲート端子Gがオペアンプ63の出力端子OUTに接続され、ソース端子SがCS端子に接続されている。
【0031】
LEDストリング101を流れたLED電流は、定電流駆動素子50のドレインに入りソースから出力され、定電流制御回路60のCS端子、CSR端子(CS端子とCSR端子は内部で短絡)を経てセンス抵抗RCSを流れてグランドに至る。センス抵抗RCSを流れたLED電流によりCSR端子に発生した電圧は、オペアンプ63の反転入力端子に入る。この電圧がIREF端子の抵抗R−IREFで設定された電圧と一致するようにオペアンプ63の出力にフィードバックが掛かり、定電流駆動素子50のオン抵抗が調整される。このため、LEDストリング101には所定の一定電流が流れる。この一連の動作は他のLEDストリング102〜108についても同様である。
【0032】
なお、オペアンプ63は、従来のオペアンプ回路の他にスイッチ回路(図示せず)を内蔵し、PWMIN端子から入力される調光信号の電圧がハイレベルの際には、定電流駆動素子50のゲート電圧を強制的にローレベルにして縦型MOSFETをオフにする機能を有するものとする。これは以降の実施の形態においても同様である。
【0033】
ここで、従来技術に関して図21、図22を用いて簡単に説明する。図21は、従来技術におけるLEDアレイと電流レギュレータの構成例を示した機能ブロック図である。図21の例では、LEDの総数が図2の場合と同様に144個の場合を示しており、8個のLEDが直列に接続されたLEDストリングが18本(LEDストリング111〜128)並列に接続されてLEDアレイ110の各チャネル(チャネル1〜18)を構成している。
【0034】
LEDアレイ110には、図2の場合と同様に電流レギュレータ40が接続されている。電流レギュレータ40は、電流レギュレータIC450を実装するパッケージ460を有しており、電流レギュレータIC450は、LEDアレイ110を定電流駆動する定電流駆動素子550、LED電流が定電流となるように定電流駆動素子550を制御する定電流制御回路650、および入力されたデジタル調光信号(調光信号1、2)を、電流レギュレータIC450内の各定電流制御回路650に対して少しずつタイミングを変えて出力するタイミング生成回路470を有している。
【0035】
従来技術における電流レギュレータIC450に用いられている定電流駆動素子550は横型構造の半導体素子(例えば横型MOSFET)であり、図3に示したような縦型素子に比べてオン抵抗が大きい。従って、多くの場合、その最大定格電圧は45V程度(オン抵抗は数Ω)、最大定格電流は50〜60mA程度、1つの電流レギュレータIC450に流せる総LED電流は900〜1000mA程度である。
【0036】
最大定格電圧が45V程度なので、LEDの順方向電圧VFのバラツキを考慮するとLEDの直列数は8個までとなり、LED総数が144個のLEDアレイでは、並列数は18個になる。さらに、LED電流が100mAと大きい場合は、2つの定電流駆動素子550を並列に使用して1チャネルのLEDストリングを駆動することになる。従って、定電流駆動素子550および定電流制御回路650の数は、それぞれ18個の2倍の36個となり、電流レギュレータIC450は2個必要になる。
【0037】
図22は、従来技術における1チャネルあたりのLED電流と電流レギュレータ40の実装面積の関係を示したグラフである。現状(50mA/チャネル)と比較して、チャネルあたりのLED電流が大きくなるに従って、上述したように電流レギュレータIC450の必要個数が増えるため、電流レギュレータ40の実装面積が増大することが分かる。
【0038】
本実施の形態のLED駆動回路1では、このようなLED電流の大電流化に伴う実装面積の増大という問題に対して、上述したように、定電流駆動素子50に、60V以上の高耐圧でも横型素子に比べてオン抵抗の小さい縦型素子(例えば、縦型MOSFETでは、1mm2程度のサイズでオン抵抗は数十mΩ)を用いる。これにより、LEDの総数が80〜200程度の大型パネル用途において、LEDの直列数を12個以上に増やして、LEDの直列数を並列数よりも多くして並列数を削減し、定電流駆動素子50および定電流制御回路60の必要数を削減することができる。
【0039】
しかしながら、LEDの直列数を増やすと各LEDの順方向電圧VFの和が大きくなるため、図1におけるLEDドライバ10の出力電圧VOUTを高くする必要がある。このとき、各LEDの順方向電圧VFのバラツキを考慮し、一般には最大の順方向電圧VFを持つLEDが全て直列に並んだ場合を想定して出力電圧VOUTが設定される。しかし、実際には直列に並んだ全てのLEDで順方向電圧VFが最大にはならないため、不必要に高い電圧が定電流駆動素子50に掛かることになる。その結果、定電流駆動素子50で無駄な電力を消費し、さらに、発熱によりパッケージ41等にも負担が掛かる。これを防ぐため、本実施の形態のLED駆動回路1では、以下に述べるような対策を施している。
【0040】
図5は、図1に示したLED駆動回路1および電源制御回路20の構成例を示した機能ブロック図である。図5において、電源制御回路20は、オシレータ(OSC)21、フリップフロップ回路22、ドライバ回路23、論理回路24、コンパレータ25、26、およびエラーアンプ27からなる。この電源制御回路20を用いたLEDドライバ10の基本的な回路構成は、一般的な昇圧スイッチング電源回路と同じである。すなわち、LEDドライバ10は、スイッチング素子13、チョークコイル11、ショットキーダイオード12、抵抗R1、R2、R3、および電源制御回路20からなり、入力側には入力コンデンサ81、出力側には出力コンデンサ82が接続されている。
【0041】
LEDドライバ10では、入力電圧VINをチョークコイル11を介してスイッチング素子13のスイッチング動作により昇圧し、ショットキーダイオード12を経てLEDアレイ100に出力電圧VOUTとして供給する。出力電圧VOUTの初期設定電圧は抵抗R1、R2によって設定される。例えば、電源制御回路20のFB端子の基準電圧が1.25Vの場合、VOUT=1.25×(R1+R2)/R1となるように、電源制御回路20によって、FB端子電圧とCS端子(電流センス端子)電圧をコンパレータ26で比較しながらスイッチング素子13のオン期間を制御する。
【0042】
白色LEDの順方向電圧VFは、例えば、LED電流60mAで標準3.4V、最大4.0Vである。従って、LEDの直列数が18個の場合には、順方向電圧VFのバラツキの最悪条件(最大の場合)を考慮して出力電圧VOUTは75〜80Vに設定される。しかし、実際にはそのような最悪条件は生じない。例えば、順方向電圧VFが平均して標準の3.4Vであった場合、定電流駆動素子50には14〜19Vの電圧が不必要に加わり、LED電流60mAでは、定電流駆動素子50の1素子あたり0.8〜1.1Wの損失が生じることになる。LED電流が100mA以上の大電流では損失はさらに増加する。
【0043】
この問題を防ぐために、定電流駆動素子50のLEDストリング側の端子電圧の最小電圧(すなわちLEDストリングに最大電圧がかかっているもの)を検出し、その最小電圧が定電流駆動に必要な最小電圧となるまでLEDドライバ10の出力電圧VOUTを下げる手法が、特許文献2や特許文献3などに開示されている。しかし、これらの従来技術においては、デジタル調光時のようにLED電流を定電流からゼロ電流へ、あるいはゼロ電流から定電流へ急激に変化させる場合の制御に関しては考慮されていない。
【0044】
そこで、本実施の形態のLED駆動回路1では、デジタル調光時の制御を考慮した電源制御回路20および最小電圧検出回路30を有している。図6は、最小電圧検出回路30の構成例を示した機能ブロック図である。図6において、最小電圧検出回路30は、8つの定電流源31、8つの調光時遮断スイッチ32、バンドギャップリファレンス基準電源(BGR)33、8つの短絡検出回路34とそれらの出力を入力とする否定論理和回路(NOR)361およびインバータ回路362、最小電圧選択回路35、調光状態の判定に用いる論理和回路(OR)364とインバータ回路363からなる。
【0045】
最小電圧選択回路35は、8個のダイオード351−1〜8とダイオード352、高抵抗R7、エラーアンプ354および定電圧源353からなる。各ダイオード351−1〜8のカソードは、それぞれ各調光時遮断スイッチ32のソース(ノードN32−S)に接続される。また、各ダイオード351−1〜8のアノードは、ノードNDX−Aに纏められ、エラーアンプ354の反転入力端子に接続されている。
【0046】
短絡検出回路34は、ツェナーダイオード341、タイマー回路342、コンパレータ343、定電圧源344および抵抗R5、R6からなり、最小電圧選択回路35と後述する調光時遮断スイッチ32との間に配置される。ノードN32−Sの電圧がツェナーダイオード341のツェナー電圧を超えるとタイマー回路342が起動する。所定の時間を経過してもノードN32−Sの電圧がツェナー電圧を超えている場合は、コンパレータ343の出力電圧のレベルがハイとなる。これにより、最小電圧検出回路30のFLT端子の電圧レベルもハイとなり、マイコン(図示せず)に異常を検出したことを示す異常検出信号を出力することができる。
【0047】
本実施の形態の最小電圧検出回路30では、ILED−1〜8端子に定電流駆動素子50のLEDストリング側の端子電圧をそれぞれ入力し、最小電圧選択回路35でそれらのうちの最小電圧VDxを選択してエラーアンプ354の反転入力端子に電圧VDx+VBE(VBEはダイオードの順方向電圧)を入力する。エラーアンプ354の非反転入力端子には、電圧VD0+VBE(VD0は定電流駆動に必要な最小電圧)が入力されており、VDxとVD0の差分を増幅してVDM端子より電源制御回路20への指令信号80として出力する。
【0048】
図5において、LEDドライバ10が起動する際は、電源制御回路20は初期設定電圧に従って出力電圧VOUTの電圧を昇圧するが、所定の時間が過ぎた後はフィードバック制御のループを切り替え、指令信号80の電圧に従って出力電圧を制御する。すなわち、電源制御回路20はVDM端子電圧とCS端子(電流センス端子)電圧をコンパレータ25で比較しながらスイッチング素子13のオン期間を制御する。その結果、図6における最小電圧VDxは、定電流駆動に必要な最小電圧VD0に等しくなるように制御される。ここで、図5における抵抗R4およびコンデンサ83は、LEDドライバ10のフィードバック制御を安定にするため、VDM信号の変化の時定数をスイッチング周期より長くする働きを有する。
【0049】
通常動作の場合は上記のような制御で問題は無いが、デジタル調光した場合は以下のような問題が生じる。図7は、デジタル調光時のLED電流と調光信号の動作波形の例を示した図である。図7に示すように、調光信号の信号レベルがローレベルの時はLEDに一定電流(本実施の形態では例えば100mA)が流れ、ハイレベルの時はLED電流が0mAとなる。
【0050】
調光信号がハイレベルの期間はLEDに電流が流れないので、最小電圧検出回路30のILED−1〜8端子の電圧は出力電圧VOUTにほぼ等しくなり、出力信号VDMは最高電圧レベルに保たれる。このため、調光周期のほとんどの期間をLED電流0mAの状態が占める「高調光比」の制御を長時間続けると、出力電圧VOUTが著しく低下する。従って、LED電流が100mAの定電流状態に戻るまでの時間が長くなり、高調光比を維持できなくなる。
【0051】
そこで本実施の形態では、最小電圧検出回路30において、調光信号の信号レベルがハイレベルの時には最小電圧選択回路35とLEDアレイ100との接続を遮断する、すなわち、最小電圧選択回路35への定電流駆動素子50におけるLEDストリング側の各端子電圧(ILED−1〜8端子の電圧)の入力を遮断するようにした。このために、調光状態の判定に用いる論理和回路(OR)364とインバータ回路363、および調光時遮断スイッチ32を有している。
【0052】
これにより、最小電圧検出回路30の出力電圧は調光信号がハイレベルになる直前の電圧に保たれるとともに、VDM端子の出力電圧も図5におけるコンデンサ83によって保持され、出力電圧VOUTの低下はほとんど生じない。また、調光信号の信号レベルがハイレベルの時にはILED−1〜8端子の電圧は短絡検出回路34にも入力されないので、短絡検出回路34が誤動作することもない。
【0053】
最小電圧検出回路30における8つの定電流源31は、調光信号の信号レベルがハイレベルの時に、各LEDストリングに発光しない程度の微小電流(μAオーダー)を流してILED−1〜8端子の電圧を十数V程度で一定となるように制御するためのものである。これにより、出力電圧VOUTが高電圧の場合でも、調光時のILED−1〜8端子の電圧の変化量が小さくなるので、LED電流のオン(100mA)、オフ(0mA)の切り替えが高速になり、高調光比を維持することができる。なお、定電流源31の代わりに十数Vのツェナー電圧を持つツェナーダイオードを用いることも可能である。これは以降の実施の形態においても同様である。
【0054】
次に、LED電流の大電流化に伴うもう1つの課題であるデジタル調光時の突入電流の防止策について説明する。上述の図7に示すように、調光信号がハイレベルからローレベルまたはローレベルからハイレベルに切り替わる際に、LED電流が急激に変化する。このため、配線の寄生インダクタンスや寄生容量により共振振動して、図示するような突入電流が発生し、ノイズやチラツキを引き起こす。このノイズやチラツキは、各LEDストリングに対する調光信号の切り替わりのタイミングを少しずつ変えて、LED電流が急激に変化するタイミングを各LEDストリング間でずらすことで低減が可能である。
【0055】
しかし、従来技術による調光信号の伝達手段でこれを行うと、調光信号配線が増えてしまう。図8は、従来技術による調光信号配線を用いた場合のLEDアレイ100と電流レギュレータ40の構成例を示した機能ブロック図である。図8に示すように、上述した8つの定電流制御回路60に対して、それぞれタイミングをずらした調光信号を入力するため、8本の調光信号配線71〜78が必要となる。これにより、プリント基板上で広い配線領域が必要となり、また、タイミングをずらした信号をそれぞれ発生するマイコン(図示しない)の回路規模も増え、実装面積も増大する。さらに、LEDを適用したシステムとして最適になるよう調光の周波数をユーザーが調整する際にも、周波数とタイミングを変更する手間が大きくなる。
【0056】
そこで、本実施の形態では、図4に示すように、調光信号が調光信号配線70を介してPWMIN端子からLEDストリング101の電流を制御する定電流制御回路60に入力される。入力された調光信号は、内部の遅延回路65で遅延された後、ドライブ回路64によりPWMOUT端子から出力される。出力された調光信号は、調光信号配線70−1を介して次のLEDストリング102の電流を制御する別の定電流制御回路60に入力される。入力された調光信号は、同様に内部の遅延回路65で遅延され、次々と次段の定電流制御回路60に伝送される。
【0057】
これにより、調光信号の配線領域は調光信号1本分で済み、また、マイコンで発生する調光信号は1つで済む。なお、ここで示した調光信号の伝達手法は、本実施の形態の電流レギュレータ40に限らず、図21に示した従来技術による電流レギュレータIC440にも適用可能である。
【0058】
図9は、LEDアレイ100におけるLEDの直列数と並列数および定電流駆動素子50の定格電圧の関係を示したグラフである。本実施の形態のLED駆動回路1では、図9に示すように、LEDの総数が80〜200程度の大型パネル用途において、LEDの直列数を並列数よりも多くする(図中の1:1の破線より左上の領域)ことができる。すなわちLEDの直列数を12個以上に増やして並列数を削減し、定電流駆動素子50および定電流制御回路60の必要数を削減することができる。なお、これによりLEDドライバ10の出力電流を減らす効果も得ることができる。
【0059】
図10は、従来技術および本実施の形態のLED駆動回路における出力電流とLED総数の関係を示したグラフである。図10では、1チャネルあたりのLED電流が0.1Aの時の出力電流とLED総数の関係を示している。LEDの直列数を並列数以上とすることで(図9における1:1の破線より左上の領域)、電流レギュレータIC440を用いた従来技術に比べて出力電流を50〜33%低減できる。これにより、図1におけるショットキーダイオード12の消費電力も50〜33%低減できるとともに、LEDアレイ100を流れる総電流が減るため、デジタル調光時のノイズの発生量(頻度)を減らすことができる。
【0060】
以上に説明したように、本実施の形態のLED駆動回路1によれば、LEDを定電流駆動するための素子(定電流駆動素子50、定電流制御回路60)の数を減らすことができ、LEDに大電流を流す場合であっても実装面積の増大を抑制することができる。
【0061】
また、定常動作時だけでなく、デジタル調光時にもLEDに印加する電圧を適切に制御し、定電流駆動素子50での損失・発熱を低減することができる。また、LEDアレイ1を流れる総電流を低減することができるため、デジタル調光時のノイズの発生量を低減することができる。
【0062】
また、少ない調光信号配線でデジタル調光時に生じるLEDアレイ100への突入電流を抑制することができるため、調光信号配線領域を削減することができる。また、調光信号の発生が容易となるため、調光信号を発生するマイコン等への負担を軽減して回路規模の増大を抑制することができる。
【0063】
<実施の形態2>
以下、図11〜図13を用いて、本発明の実施の形態2であるLED駆動回路について説明する。図11は、本発明の実施の形態2であるLED駆動回路におけるLEDアレイ100と電流レギュレータ40の構成例を示した機能ブロック図である。実施の形態1の図2に示した電流レギュレータ40と異なる点は、複数(本実施の形態では4つ)のチャネルを定電流駆動する定電流駆動素子50(50a〜d)とそれらを定電流駆動するように制御する定電流制御回路600を1つのパッケージ400に実装したことである。
【0064】
図12は、複数の定電流駆動素子50a〜dと定電流制御回路600を1つのパッケージ400に実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。パッケージ400内には4つの定電流駆動素子50a〜d、およびこれらを定電流駆動するよう制御する定電流制御回路600の計5つの半導体素子が内蔵されている。定電流制御回路600は、実施の形態1の図4に示した定電流制御回路60を4つ集積したものに相当し、バンドギャップリファレンス基準電源(BGR)61、LED電流設定用の電圧レベルシフト素子(Iref)62、4つのオペアンプ63a〜d、入力された調光信号を遅延させる4つの遅延回路65a〜d、および遅延された調光信号を出力するドライブ回路(DRV)64を内蔵した半導体素子(半導体集積回路)である。
【0065】
調光信号が調光信号配線70を介してPWMIN端子から定電流制御回路600に入力され、オペアンプ63aおよび遅延回路65aに入る。オペアンプ63aは、調光信号に従って定電流駆動素子50aをオン(定電流状態)もしくはオフ(電流ゼロ状態)にする。遅延回路65aで遅延された調光信号は、オペアンプ63bおよび遅延回路65bに入る。オペアンプ63bは、調光信号に従って定電流駆動素子50bをオンもしくはオフにする。遅延回路65bで遅延された調光信号は、オペアンプ63cおよび遅延回路65cに入る。オペアンプ63cは、調光信号に従って定電流駆動素子50cをオンもしくはオフにする。遅延回路65cで遅延された調光信号は、オペアンプ63dおよび遅延回路65dに入る。オペアンプ63dは、調光信号に従って定電流駆動素子50dをオンもしくはオフにする。
【0066】
遅延回路65dで遅延された調光信号は、ドライブ回路64によりPWMOUT端子から出力され、調光信号配線70−4を介して次のLEDストリング105の電流を制御する別の定電流制御回路600に入力される。入力された調光信号は、同様に内部で遅延されて次々と次段の定電流制御回路600に伝送される。これにより、実施の形態1と同様に、調光信号の配線領域は調光信号1本分で済み、マイコンで発生する調光信号は1つで済む。なお、LED電流を定電流制御する際の動作に関しては、実施の形態1で説明した内容と同様であるため説明は省略する。
【0067】
図13は、図12におけるパッケージ400の実装状態の例を示した図である。4つの定電流駆動素子50a〜dは、それぞれ実施の形態1の図3で示したnチャネル縦型MOSFETであり、リードフレーム401a〜d上にそれぞれ電気的に接続されている。すなわち、nチャネル縦型MOSFETのドレイン電極(図13では図示しないが、図3に示すように定電流駆動素子50a〜dの裏面にそれぞれ形成されている)は、各リードフレーム401a〜dと、例えば、銀ペーストなどのダイボンディング材を介して接続されている。また、定電流制御回路600が、リードフレーム402上に電気的に接続されている。
【0068】
リードフレーム401a〜dは、それぞれILED−1〜4端子およびパッケージ400の裏面に露出したリードフレーム401a〜d自身を介して、図12におけるLEDストリング101〜104に接続される金属薄膜配線および金属薄膜パッド(図示せず)とプリント基板(図示せず)上で接続される。また、リードフレーム402は、CGND端子およびパッケージ400の裏面に露出したリードフレーム402自身を介して、グランド電位に固定された金属薄膜配線および金属薄膜パッド(図示せず)とプリント基板(図示せず)上で接続される。
【0069】
定電流駆動素子50aの表面には、ソース電極パッド52aおよびゲート電極パッド53aが形成されており、定電流制御回路600上の電極パッド601a、602aと金属ワイヤーでそれぞれ接続されている。ここで、電極パッド601aおよび602aは、図12に示すように、それぞれオペアンプ63aの反転入力端子およびオペアンプ63aの出力端子に、素子内部の金属薄膜配線で接続されている。他の定電流駆動素子50b〜dについても、50aと同様の配線が実施されている。
【0070】
図14は、従来技術および実施の形態1および2のLED駆動回路における、1チャネルあたりのLED電流と電流レギュレータの実装面積の関係を示したグラフである。図21に示した従来技術による電流レギュレータIC450を用いた場合は、図22に示したのと同様に、現状での1チャネルあたりのLED電流は50mA程度であり、LED電流が増えるのに比例して実装面積は増大する。
【0071】
これに対して実施の形態1および2のLED駆動回路1における電流レギュレータ40(図2および図11)を用いれば、高耐圧でオン抵抗の低い縦型素子を用いることができ、LEDを定電流駆動するための素子数を減らせるため、1チャネルあたりのLED電流が350mA程度の大電流となっても実装面積は50mAの場合とほぼ同等に保つことができる。また、本実施の形態のように、5つの半導体素子をパッケージ400に集積したほうが実装面積をより小さくすることができる。
【0072】
このように、本実施の形態のLED駆動回路1によれば、複数の定電流駆動素子50a〜dとそれらを定電流駆動するように制御する定電流制御回路600を1つのパッケージ400に実装することにより、複数の定電流駆動素子50で定電流制御回路600の構成の一部を共用することができる。これにより、実装面積をさらに小さくすることができる。
【0073】
<実施の形態3>
以下、図15〜図18を用いて、本発明の実施の形態3であるLED駆動回路について説明する。図15は、本発明の実施の形態3であるLED駆動回路1の構成例を示した機能ブロック図である。実施の形態1および2の構成例と異なる点は、後述するように最小電圧検出回路30が定電流制御回路610に内蔵されている点である。これにより、定電流制御回路610が、パッケージ410に内蔵された4つの定電流駆動素子50a〜dのドレイン電圧の最小値を検出して、各パッケージのVDM端子から指令信号を出力する構成となっている。また、これに伴い、各パッケージ410から出力された指令信号(図中のVDM−1、VDM−2)の中から最大の電圧を選択する指令信号選択回路37を有する点も異なる。
【0074】
指令信号選択回路37は、2つのダイオード372−1、2と抵抗373からなる。同一ノードに纏められたダイオード372−1、372−2のアノード(指令信号選択回路37の出力)は、抵抗R4とコンデンサ83を介して電源制御回路20のVDM端子に接続されている。
【0075】
図16は、複数の定電流駆動素子50a〜dと定電流制御回路610を1つのパッケージ410に実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。実施の形態2の図12に示す構成例と異なる点は、定電流制御回路610に最小電圧検出回路310が内蔵されている点である。これに伴い、指令信号の出力端子VDM、エラーアンプの補償回路接続端子VAM、異常検出信号の出力端子FLTが設けられている。
【0076】
図17は、図16におけるパッケージ410の実装状態の例を示した図である。実施の形態2の図13に示した実装状態の例と比較すると、上述した新たに追加された各端子と、定電流制御回路610上に新たに追加されたパッド、およびこれらを接続する金ワイヤーを除いて基本的に同様である。
【0077】
図18は、最小電圧検出回路310の回路構成の例を示した機能ブロック図である。実施の形態1の図6に示した最小電圧検出回路30と異なる点は、定電流駆動素子50の端子電圧の検出数が、パッケージ410によって定電流制御されるLEDストリングの数に対応して4つ(ILED−1〜4)になっている点である。これに伴い、調光時遮断スイッチ32、最小電圧選択回路35のダイオード351−1〜4、短絡検出回路34、および定電流回路31もそれぞれ4つになっている。これらの点を除いて、実施の形態1の図6に示した最小電圧検出回路30と、回路構成およびその動作は同じである。
【0078】
このように、本実施の形態のLED駆動回路1によれば、複数の定電流駆動素子50a〜dとそれらを定電流駆動するように制御する定電流制御回路610を1つのパッケージ410に実装し、さらに、最小電圧制御回路310を電流制御回路610に内蔵することで、LED駆動回路1の実装を容易にすることができる。
【0079】
<実施の形態4>
以下、図19〜図20を用いて、本発明の実施の形態4であるLED駆動回路について説明する。図19は、複数の定電流駆動素子500a〜dと定電流制御回路620を1つのパッケージ420に実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。実施の形態3の図16に示す構成例と異なる点は、図16の最小電圧検出回路320内の調光時遮断スイッチ32に相当する部分を定電流駆動素子500a〜dの一部に内蔵し、他の部分を最小電圧検出回路320として定電流制御回路620に内蔵した点である。
【0080】
図19において、定電流駆動素子500a〜dが、図16の定電流駆動素子50a〜dに相当し、調光時遮断スイッチ320a〜dが、図18の各調光時遮断スイッチ32に相当する。以下、定電流駆動素子500aおよび調光時遮断スイッチ320aについてその構成を説明する。なお、他の定電流駆動素子500b〜dおよび調光時遮断スイッチ320b〜dについても同様の構成を有する。
【0081】
調光時遮断スイッチ320aは、定電流駆動素子500aと同様にnチャネル縦型MOSFETとして構成される。定電流駆動素子500aと調光時遮断スイッチ320aを構成する各MOSFETは、ゲート電極とソース電極を個別に有するが、ドレイン電極は共有しており、1チップに形成されてnチャネル縦型MOSFET423aとしてパッケージ420に実装される。
【0082】
図20は、図19におけるパッケージ420の実装状態の例を示した図である。調光時遮断スイッチ320aのソース電極パッドおよびゲート電極パッドは、金ワイヤーを介して定電流制御回路620上のパッド603aおよび604aとそれぞれ接続される。なお、定電流駆動素子500aと調光時遮断スイッチ320aは、動作時のソース電位が異なるので、チップ内部の拡散層によりソース領域は互いに電位分離されている。
【0083】
このように、本実施の形態のLED駆動回路1によれば、耐圧の高いMOSFETからなる調光時遮断スイッチ320a〜dを、定電流制御回路620の外に、定電流駆動素子500a〜dのMOSFETに内蔵して実装することにより、定電流制御回路620の耐圧を下げることができる。
【0084】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0085】
例えば、図1、図5および図15に示すように、実施の形態1〜4のLED駆動回路1では、LEDドライバ10は昇圧スイッチング電源回路としているが、入力電圧VINの大きさに応じて、降圧スイッチング電源回路あるいは昇降圧スイッチング電源回路であっても同様の効果を得ることができる。また、図3に示すように、実施の形態1〜4のLED駆動回路1では、定電流駆動素子50を縦型MOSFETとしているが、縦型バイポーラトランジスタでもよいことは言うまでもない。また、実施の形態2〜4のLED駆動回路1では、4チャネル分の定電流駆動素子と、その定電流制御回路のチップを1パッケージに集積する構成としているが、定電流駆動するチャネル数および集積するチップ数はこれに限らず適宜変更することができる。
【産業上の利用可能性】
【0086】
本発明のLED駆動回路は、多直列、多並列のLEDアレイに均一な一定電流が流れるように駆動する際に有効であり、液晶テレビやPC等の液晶ディスプレイに用いられるLEDバックライト、大型LED照明などの電源回路に利用可能である。
【符号の説明】
【0087】
1…LED駆動回路、
10…LEDドライバ、11…チョークコイル、12…ショットキーダイオード、13…スイッチング素子、
20…電源制御回路、21…オシレータ、22…フリップフロップ回路、23…ドライバ回路、24…論理回路、25、26…コンパレータ、27…エラーアンプ、
30、310、320…最小電圧検出回路、31…定電流源、32、320a〜d…調光時遮断スイッチ、33…バンドギャップリファレンス基準電源、34…短絡検出回路、35…最小電圧選択回路、37…指令信号選択回路、341…ツェナーダイオード、342…タイマー回路、343…コンパレータ、344…定電圧源、351−1〜8…ダイオード、353…定電圧源、354…エラーアンプ、361…否定論理和回路、362、363…インバータ回路、364…論理和回路、372−1〜2…ダイオード、373…抵抗、
40…電流レギュレータ、41、42、400、410、420…パッケージ、401a〜d、402、411a〜d、412、421a〜d、422…リードフレーム、423a〜d…nチャネル縦型MOSFET、450…電流レギュレータIC、460…パッケージ、470…タイミング生成回路、
50、50a〜d、500a〜d、550…定電流駆動素子、51…ゲートフィンガ配線、52…ソース電極、52−1〜2、52a〜d…ソース電極パッド、53…ゲート電極、53−1、53a〜d…ゲート電極パッド、54…ドレイン電極、55…電極パッド、C50…単位セル、C51…金属薄膜、C52…絶縁膜、C53…n+型半導体領域、C54…p型半導体領域、C55…n+型多結晶半導体領域、C56…ゲート酸化膜、C57…n−型半導体領域、C58…n+型半導体領域、C59…金属薄膜、
60、600、610、620、650…定電流制御回路、61…バンドギャップリファレンス基準電源、62…電圧レベルシフト素子、63、63a〜d…オペアンプ、64…ドライブ回路、65、65a〜d…遅延回路、66、601a〜d、602a〜d、603a〜d、604a〜d…電極パッド、
70、70−1〜8、71〜78…調光信号配線、
80…指令信号、81〜83…コンデンサ、
100…LEDアレイ、101〜108…LEDストリング、
200…液晶パネル、210…底面。
【技術分野】
【0001】
本発明はLED(Light Emitting Diode:発光ダイオード)の駆動技術に関し、特に、LEDアレイを駆動するLED駆動回路および当該LED駆動回路に用いられる半導体素子ならびにLEDアレイと当該LED駆動回路とを有する画像表示装置に適用して有効な技術に関するものである。
【背景技術】
【0002】
携帯電話等に用いられる液晶パネルのバックライトには白色発光するLEDが用いられてきている。LEDの発光輝度をムラ無く均一にするには、LEDに所定の一定電流が流れるようにLEDを定電流駆動する必要がある。
【0003】
これに関する技術として、特許文献1には、LED素子が多直列かつ多並列に並んだLEDアレイを均一に発光させるための技術が開示されている。また、特許文献2や特許文献3には、定電流駆動素子に掛かる電圧が不必要に大きくならないよう、LEDの順方向電圧VFのバラツキに応じてLEDアレイに印加する電圧を制御する技術が開示されている。さらに、非特許文献1には、LEDアレイをデジタル調光する際に生じるLEDへの突入電流を抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第6621235号明細書
【特許文献2】特開2006−319057号公報
【特許文献3】特表2005−537669号公報
【非特許文献】
【0005】
【非特許文献1】LM3432データシート「LM3432/LM3432B 6-Channel Current Regulator for LED Backlight Application」、ナショナルセミコンダクター社、2008年5月22日
【発明の概要】
【発明が解決しようとする課題】
【0006】
テレビやディスプレイ等に用いられる大型の液晶パネルのバックライトにLEDを用いる場合、LEDアレイに流れる電流をさらに大きくする必要がある。しかしながら、特許文献1に開示された技術では、複数の定電流駆動素子(トランジスタまたはMOSFET(Metal Oxide Semiconductor Field Effect Transistor))が1チップに集積化(IC(Integrated Circuit)化)されているため、LED電流が大きくなった場合のチップ面積の増大と発熱が問題となる。これを避けるために並列に配置された複数の定電流駆動素子によってLEDアレイの1列(1ストリング)分の電流を駆動することが考えられる。しかし、この場合は必要な駆動素子数が増え、その結果ICチップの使用数が増えるという問題があった。
【0007】
また、特許文献2および特許文献3に開示された技術では、デジタル調光時のようにLED電流を定電流からゼロ電流へ、あるいはゼロ電流から定電流へ急激に変化させる場合の電源回路の制御に関しては考慮されていなかった。また、非特許文献1に開示された技術では、LED電流の大電流化に伴って、上記のように定電流駆動のためのICチップが複数になった際の、調光信号配線の増大については考慮されていない。
【0008】
そこで、本発明の目的は、LEDアレイに大電流を流す場合であっても実装面積の増大を抑制して定電流駆動することができるLED駆動回路を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0009】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0010】
本発明の代表的な実施の形態によるLED駆動回路は、LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイを駆動するLED駆動回路であって、前記各LEDストリングにそれぞれ直列に接続され、前記各LEDストリングを定電流駆動するn個の縦型構造の第1の半導体素子と、前記各LEDストリングに流れる電流が定電流となるように前記各第1の半導体素子のオン電圧を制御するn個の定電流制御回路と、前記各第1の半導体素子における前記LEDストリング側の各端子電圧を入力として、前記各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて指令信号を出力する最小電圧検出回路と、前記最小電圧検出回路からの前記指令信号に基づいて、前記LEDアレイへの印加電圧を初期設定電圧より小さい電圧に制御する電源制御回路とを有することを特徴とするものである。
【発明の効果】
【0011】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0012】
本発明の代表的な実施の形態によれば、LEDを定電流駆動するための素子数を減らすことができ、LEDに大電流を流す場合であっても実装面積の増大を抑制することができる。
【図面の簡単な説明】
【0013】
【図1】本発明の実施の形態1であるLED駆動回路の構成例を示した機能ブロック図である。
【図2】本発明の実施の形態1におけるLEDアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図3】(a)は本発明の実施の形態1における定電流駆動素子(nチャネル縦型MOSFET)の構造の例を示した平面図であり、(b)はnチャネル縦型MOSFETを構成する単位セルの構造の例を示した断面図である。
【図4】本発明の実施の形態1における定電流駆動素子と定電流制御回路およびこれらをパッケージに実装したときの回路構成の例を示した機能ブロック図である。
【図5】本発明の実施の形態1におけるLED駆動回路および電源制御回路の構成例を示した機能ブロック図である。
【図6】本発明の実施の形態1における最小電圧検出回路の構成例を示した機能ブロック図である。
【図7】本発明の実施の形態1におけるデジタル調光時のLED電流と調光信号の動作波形の例を示した図である。
【図8】本発明の実施の形態1における従来技術による調光信号配線を用いた場合のLEDアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図9】本発明の実施の形態1におけるLEDの直列数と並列数および定電流駆動素子の定格電圧の関係を示したグラフである。
【図10】本発明の実施の形態1と従来技術のLED駆動回路における出力電流とLED総数の関係を示したグラフである。
【図11】本発明の実施の形態2であるLED駆動回路におけるLEDアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図12】本発明の実施の形態2における複数の定電流駆動素子と定電流制御回路を1つのパッケージに実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。
【図13】本発明の実施の形態2におけるパッケージの実装状態の例を示した図である。
【図14】本発明の実施の形態1および2と従来技術のLED駆動回路における1チャネルあたりのLED電流と電流レギュレータの実装面積の関係を示したグラフである。
【図15】本発明の実施の形態3であるLED駆動回路の構成例を示した機能ブロック図である。
【図16】本発明の実施の形態3における複数の定電流駆動素子と定電流制御回路を1つのパッケージに実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。
【図17】本発明の実施の形態3におけるパッケージの実装状態の例を示した図である。
【図18】本発明の実施の形態3における最小電圧検出回路の回路構成の例を示した機能ブロック図である。
【図19】本発明の実施の形態4における複数の定電流駆動素子と定電流制御回路を1つのパッケージに実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。
【図20】本発明の実施の形態4におけるパッケージの実装状態の例を示した図である。
【図21】従来技術におけるLEDアレイと電流レギュレータの構成例を示した機能ブロック図である。
【図22】従来技術における1チャネルあたりのLED電流と電流レギュレータの実装面積の関係を示したグラフである。
【発明を実施するための形態】
【0014】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
【0015】
本発明の一実施の形態であるLED駆動回路は、LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイの駆動回路であって、LEDアレイに均一な一定電流が流れるように制御する複数の半導体素子を有するものである。
【0016】
ここで、各LEDストリングに直列に接続され、各LEDストリングを定電流駆動する半導体素子である定電流駆動素子に、横型素子に比べてオン抵抗の低い縦型素子を用いることにより、LEDの直列数mを増やして並列数nを減らし、LEDを定電流駆動するための素子(定電流駆動素子、および定電流駆動素子が定電流駆動となるよう制御する定電流制御回路)の数を削減する。
【0017】
また、n個ある定電流駆動素子におけるLEDストリング側の各端子電圧の最小電圧を選択し、最小電圧と所定の設定電圧とを比較して、その差分に基づいて指令信号を出力する最小電圧検出回路を有している。この最小電圧検出回路からの指令信号に基づいて、電源制御回路は、LEDアレイへの印加電圧を初期設定電圧より小さい適切な電圧に制御する。また、最小電圧検出回路は、デジタル調光時にはデジタル調光信号に基づいて、定電流駆動素子が定電流駆動している状態(デジタル調光信号がローレベル)にあるときには指令信号を出力し、定電流駆動素子がオフまたはオフに近い状態(デジタル調光信号がハイレベル)にあるときには指令信号の出力を停止する。
【0018】
さらに、本発明の一実施の形態であるLED駆動回路は、定電流制御回路に入力されたデジタル調光信号を遅延させる遅延回路を有している。定電流制御回路は、遅延回路により遅延されたデジタル調光信号を出力して、次段の定電流制御回路、すなわち、次チャンネルのLEDストリングの電流を制御する定電流制御回路に入力する。
【0019】
<実施の形態1>
以下、図1〜図10を用いて、本発明の実施の形態1であるLED駆動回路について説明する。図1は、本発明の実施の形態1であるLED駆動回路の構成例を示した機能ブロック図である。図1において、LED駆動回路1は、LEDアレイ100に接続され、LEDに印加する電圧を供給する電源回路であるLEDドライバ10、LEDアレイ100を定電流駆動するための電流レギュレータ40、および最小電圧検出回路30を有している。
【0020】
LEDアレイ100は、エッジライト方式の液晶パネル200のLEDバックライトとして、液晶パネル200の底面210側に一列に並んで配置されている。底面210から入射された光は、液晶パネル200内部の導光板(図示せず)の中を進み、光拡散フィルム(図示せず)で拡散されて液晶パネル200の背面を白色で照らす。この白色光を液晶素子(図示せず)で偏光することによって、液晶パネル200の表面に画像を表示する。
【0021】
以下に、本実施の形態のLED駆動回路における、電流レギュレータ40、最小電圧検出回路30、およびLEDドライバ10の内部構成とその動作について説明する。
【0022】
電流レギュレータ40は、複数のLEDが直列に接続されたLEDストリングに対して直列に接続される。電流レギュレータ40は、LEDアレイ100を定電流駆動する複数の定電流駆動素子50と、各LEDストリングに流れるLED電流が定電流となるように各定電流駆動素子50のオン電圧を制御する複数の定電流制御回路60からなり、各定電流駆動素子50および定電流制御回路60は、それぞれパッケージ41、42に実装されている。
【0023】
図2は、図1におけるLEDアレイ100と電流レギュレータ40の構成例を示した機能ブロック図である。図2の例では、LEDの総数が144個の場合を示しており、18個のLEDが直列に接続されたLEDストリングが8本(LEDストリング101〜108)並列に接続されてLEDアレイ100の各チャネル(チャネル1〜8)を構成している。
【0024】
LEDストリング101の電流を制御する定電流制御回路60には、調光信号が調光信号配線70を介して入力され、後述する内部の遅延回路で遅延された調光信号が出力される。出力された調光信号は、調光信号配線70−1を介して次のLEDストリング102の電流を制御する定電流制御回路60に入力され、同様に、内部の遅延回路で遅延された調光信号が出力される。このように、調光信号は、定電流制御回路60の内部の遅延回路によって遅延され、次々と次段の定電流制御回路60に伝送される。
【0025】
ここで、定電流駆動素子50には、縦型構造の半導体素子を用いる。図3は、定電流駆動素子50の一例であるnチャネルの縦型MOSFETの構造の例を示した図である。図3(a)は、定電流駆動素子50(nチャネル縦型MOSFET)の構造の例を示した平面図であり、図3(b)は、図3(a)に示したnチャネル縦型MOSFETを構成する単位セルの構造の例を示した断面図である。
【0026】
図3(b)において、単位セルC50は、ソース電極52となる金属薄膜(例えばアルミニウム薄膜)C51、絶縁膜C52、n+型半導体領域C53、p型半導体領域C54、ゲート電極53となるn+型多結晶半導体領域C55、ゲート酸化膜C56、n−型半導体領域C57、n+型半導体領域C58、ドレイン電極54となる金属薄膜C59からなる。単位セルC50の幅は1〜2μm程度で、この単位セルC50が数千個並ぶことにより、定電流駆動素子50(nチャネル縦型MOSFETチップ)のトランジスタ部が形成される。例えば、金属薄膜C51の集合が、図3(a)におけるソース電極パッド52−1となる。
【0027】
図3(a)では、定電流駆動素子50(nチャネル縦型MOSFET)は、さらに、ゲート電極パッド53−1、および金属薄膜(例えばアルミニウム薄膜)で形成されたゲートフィンガ配線51を有する。ゲートフィンガ配線51は、ゲート電極53を形成するn+型多結晶半導体領域C55からゲート電極パッド53−1までの配線抵抗を下げるために設けられる。
【0028】
なお、図3(b)では、単位セルC50の電極構造を分り易くするために、各電極となる領域から端子線を引き出してそれぞれS(ソース)、G(ゲート)、D(ドレイン)の様に模式的に示した。単位セルC50において、電流は、ドレイン電極54側(金属薄膜C59側)からソース電極52側(金属薄膜C51側)へと縦方向に流れる。縦型MOSFETは、チャネルが半導体チップの縦方向(厚さ方向)に形成される素子であり、横型MOSFETに比べて単位面積あたりのチャネル幅を大きくすることができ、横型素子に比べてオン抵抗が低いという特徴を有する。
【0029】
図4は、定電流駆動素子50と定電流制御回路60、およびこれらをパッケージに実装したときの回路構成の例を示した機能ブロック図である。定電流制御回路60は、バンドギャップリファレンス基準電源(BGR)61、LED電流設定用の電圧レベルシフト素子(Iref)62、オペアンプ63、入力された調光信号を遅延させる遅延回路(Delay)65、および、遅延された調光信号を出力するドライブ回路(DRV)64を1チップに集積した半導体集積回路である。
【0030】
定電流制御回路60を実装するパッケージ42には、電源端子VCC、LED電流設定端子IREF、デジタル調光信号(以下では単に「調光信号」と記載する場合がある)の入力端子PWMINと出力端子PWMOUT、オペアンプ63の出力端子OUT、電流センス端子CS、センス抵抗端子CSR、および、ロジックグランド端子CGNDが設けられている。定電流駆動素子50と定電流制御回路60の電極パッド55と66は、それぞれ、パッケージ41と42の各端子と金ワイヤーなどで接続されている。定電流駆動素子50を実装したパッケージ41の端子は、ドレイン端子DがLEDストリング101のカソードに接続され、ゲート端子Gがオペアンプ63の出力端子OUTに接続され、ソース端子SがCS端子に接続されている。
【0031】
LEDストリング101を流れたLED電流は、定電流駆動素子50のドレインに入りソースから出力され、定電流制御回路60のCS端子、CSR端子(CS端子とCSR端子は内部で短絡)を経てセンス抵抗RCSを流れてグランドに至る。センス抵抗RCSを流れたLED電流によりCSR端子に発生した電圧は、オペアンプ63の反転入力端子に入る。この電圧がIREF端子の抵抗R−IREFで設定された電圧と一致するようにオペアンプ63の出力にフィードバックが掛かり、定電流駆動素子50のオン抵抗が調整される。このため、LEDストリング101には所定の一定電流が流れる。この一連の動作は他のLEDストリング102〜108についても同様である。
【0032】
なお、オペアンプ63は、従来のオペアンプ回路の他にスイッチ回路(図示せず)を内蔵し、PWMIN端子から入力される調光信号の電圧がハイレベルの際には、定電流駆動素子50のゲート電圧を強制的にローレベルにして縦型MOSFETをオフにする機能を有するものとする。これは以降の実施の形態においても同様である。
【0033】
ここで、従来技術に関して図21、図22を用いて簡単に説明する。図21は、従来技術におけるLEDアレイと電流レギュレータの構成例を示した機能ブロック図である。図21の例では、LEDの総数が図2の場合と同様に144個の場合を示しており、8個のLEDが直列に接続されたLEDストリングが18本(LEDストリング111〜128)並列に接続されてLEDアレイ110の各チャネル(チャネル1〜18)を構成している。
【0034】
LEDアレイ110には、図2の場合と同様に電流レギュレータ40が接続されている。電流レギュレータ40は、電流レギュレータIC450を実装するパッケージ460を有しており、電流レギュレータIC450は、LEDアレイ110を定電流駆動する定電流駆動素子550、LED電流が定電流となるように定電流駆動素子550を制御する定電流制御回路650、および入力されたデジタル調光信号(調光信号1、2)を、電流レギュレータIC450内の各定電流制御回路650に対して少しずつタイミングを変えて出力するタイミング生成回路470を有している。
【0035】
従来技術における電流レギュレータIC450に用いられている定電流駆動素子550は横型構造の半導体素子(例えば横型MOSFET)であり、図3に示したような縦型素子に比べてオン抵抗が大きい。従って、多くの場合、その最大定格電圧は45V程度(オン抵抗は数Ω)、最大定格電流は50〜60mA程度、1つの電流レギュレータIC450に流せる総LED電流は900〜1000mA程度である。
【0036】
最大定格電圧が45V程度なので、LEDの順方向電圧VFのバラツキを考慮するとLEDの直列数は8個までとなり、LED総数が144個のLEDアレイでは、並列数は18個になる。さらに、LED電流が100mAと大きい場合は、2つの定電流駆動素子550を並列に使用して1チャネルのLEDストリングを駆動することになる。従って、定電流駆動素子550および定電流制御回路650の数は、それぞれ18個の2倍の36個となり、電流レギュレータIC450は2個必要になる。
【0037】
図22は、従来技術における1チャネルあたりのLED電流と電流レギュレータ40の実装面積の関係を示したグラフである。現状(50mA/チャネル)と比較して、チャネルあたりのLED電流が大きくなるに従って、上述したように電流レギュレータIC450の必要個数が増えるため、電流レギュレータ40の実装面積が増大することが分かる。
【0038】
本実施の形態のLED駆動回路1では、このようなLED電流の大電流化に伴う実装面積の増大という問題に対して、上述したように、定電流駆動素子50に、60V以上の高耐圧でも横型素子に比べてオン抵抗の小さい縦型素子(例えば、縦型MOSFETでは、1mm2程度のサイズでオン抵抗は数十mΩ)を用いる。これにより、LEDの総数が80〜200程度の大型パネル用途において、LEDの直列数を12個以上に増やして、LEDの直列数を並列数よりも多くして並列数を削減し、定電流駆動素子50および定電流制御回路60の必要数を削減することができる。
【0039】
しかしながら、LEDの直列数を増やすと各LEDの順方向電圧VFの和が大きくなるため、図1におけるLEDドライバ10の出力電圧VOUTを高くする必要がある。このとき、各LEDの順方向電圧VFのバラツキを考慮し、一般には最大の順方向電圧VFを持つLEDが全て直列に並んだ場合を想定して出力電圧VOUTが設定される。しかし、実際には直列に並んだ全てのLEDで順方向電圧VFが最大にはならないため、不必要に高い電圧が定電流駆動素子50に掛かることになる。その結果、定電流駆動素子50で無駄な電力を消費し、さらに、発熱によりパッケージ41等にも負担が掛かる。これを防ぐため、本実施の形態のLED駆動回路1では、以下に述べるような対策を施している。
【0040】
図5は、図1に示したLED駆動回路1および電源制御回路20の構成例を示した機能ブロック図である。図5において、電源制御回路20は、オシレータ(OSC)21、フリップフロップ回路22、ドライバ回路23、論理回路24、コンパレータ25、26、およびエラーアンプ27からなる。この電源制御回路20を用いたLEDドライバ10の基本的な回路構成は、一般的な昇圧スイッチング電源回路と同じである。すなわち、LEDドライバ10は、スイッチング素子13、チョークコイル11、ショットキーダイオード12、抵抗R1、R2、R3、および電源制御回路20からなり、入力側には入力コンデンサ81、出力側には出力コンデンサ82が接続されている。
【0041】
LEDドライバ10では、入力電圧VINをチョークコイル11を介してスイッチング素子13のスイッチング動作により昇圧し、ショットキーダイオード12を経てLEDアレイ100に出力電圧VOUTとして供給する。出力電圧VOUTの初期設定電圧は抵抗R1、R2によって設定される。例えば、電源制御回路20のFB端子の基準電圧が1.25Vの場合、VOUT=1.25×(R1+R2)/R1となるように、電源制御回路20によって、FB端子電圧とCS端子(電流センス端子)電圧をコンパレータ26で比較しながらスイッチング素子13のオン期間を制御する。
【0042】
白色LEDの順方向電圧VFは、例えば、LED電流60mAで標準3.4V、最大4.0Vである。従って、LEDの直列数が18個の場合には、順方向電圧VFのバラツキの最悪条件(最大の場合)を考慮して出力電圧VOUTは75〜80Vに設定される。しかし、実際にはそのような最悪条件は生じない。例えば、順方向電圧VFが平均して標準の3.4Vであった場合、定電流駆動素子50には14〜19Vの電圧が不必要に加わり、LED電流60mAでは、定電流駆動素子50の1素子あたり0.8〜1.1Wの損失が生じることになる。LED電流が100mA以上の大電流では損失はさらに増加する。
【0043】
この問題を防ぐために、定電流駆動素子50のLEDストリング側の端子電圧の最小電圧(すなわちLEDストリングに最大電圧がかかっているもの)を検出し、その最小電圧が定電流駆動に必要な最小電圧となるまでLEDドライバ10の出力電圧VOUTを下げる手法が、特許文献2や特許文献3などに開示されている。しかし、これらの従来技術においては、デジタル調光時のようにLED電流を定電流からゼロ電流へ、あるいはゼロ電流から定電流へ急激に変化させる場合の制御に関しては考慮されていない。
【0044】
そこで、本実施の形態のLED駆動回路1では、デジタル調光時の制御を考慮した電源制御回路20および最小電圧検出回路30を有している。図6は、最小電圧検出回路30の構成例を示した機能ブロック図である。図6において、最小電圧検出回路30は、8つの定電流源31、8つの調光時遮断スイッチ32、バンドギャップリファレンス基準電源(BGR)33、8つの短絡検出回路34とそれらの出力を入力とする否定論理和回路(NOR)361およびインバータ回路362、最小電圧選択回路35、調光状態の判定に用いる論理和回路(OR)364とインバータ回路363からなる。
【0045】
最小電圧選択回路35は、8個のダイオード351−1〜8とダイオード352、高抵抗R7、エラーアンプ354および定電圧源353からなる。各ダイオード351−1〜8のカソードは、それぞれ各調光時遮断スイッチ32のソース(ノードN32−S)に接続される。また、各ダイオード351−1〜8のアノードは、ノードNDX−Aに纏められ、エラーアンプ354の反転入力端子に接続されている。
【0046】
短絡検出回路34は、ツェナーダイオード341、タイマー回路342、コンパレータ343、定電圧源344および抵抗R5、R6からなり、最小電圧選択回路35と後述する調光時遮断スイッチ32との間に配置される。ノードN32−Sの電圧がツェナーダイオード341のツェナー電圧を超えるとタイマー回路342が起動する。所定の時間を経過してもノードN32−Sの電圧がツェナー電圧を超えている場合は、コンパレータ343の出力電圧のレベルがハイとなる。これにより、最小電圧検出回路30のFLT端子の電圧レベルもハイとなり、マイコン(図示せず)に異常を検出したことを示す異常検出信号を出力することができる。
【0047】
本実施の形態の最小電圧検出回路30では、ILED−1〜8端子に定電流駆動素子50のLEDストリング側の端子電圧をそれぞれ入力し、最小電圧選択回路35でそれらのうちの最小電圧VDxを選択してエラーアンプ354の反転入力端子に電圧VDx+VBE(VBEはダイオードの順方向電圧)を入力する。エラーアンプ354の非反転入力端子には、電圧VD0+VBE(VD0は定電流駆動に必要な最小電圧)が入力されており、VDxとVD0の差分を増幅してVDM端子より電源制御回路20への指令信号80として出力する。
【0048】
図5において、LEDドライバ10が起動する際は、電源制御回路20は初期設定電圧に従って出力電圧VOUTの電圧を昇圧するが、所定の時間が過ぎた後はフィードバック制御のループを切り替え、指令信号80の電圧に従って出力電圧を制御する。すなわち、電源制御回路20はVDM端子電圧とCS端子(電流センス端子)電圧をコンパレータ25で比較しながらスイッチング素子13のオン期間を制御する。その結果、図6における最小電圧VDxは、定電流駆動に必要な最小電圧VD0に等しくなるように制御される。ここで、図5における抵抗R4およびコンデンサ83は、LEDドライバ10のフィードバック制御を安定にするため、VDM信号の変化の時定数をスイッチング周期より長くする働きを有する。
【0049】
通常動作の場合は上記のような制御で問題は無いが、デジタル調光した場合は以下のような問題が生じる。図7は、デジタル調光時のLED電流と調光信号の動作波形の例を示した図である。図7に示すように、調光信号の信号レベルがローレベルの時はLEDに一定電流(本実施の形態では例えば100mA)が流れ、ハイレベルの時はLED電流が0mAとなる。
【0050】
調光信号がハイレベルの期間はLEDに電流が流れないので、最小電圧検出回路30のILED−1〜8端子の電圧は出力電圧VOUTにほぼ等しくなり、出力信号VDMは最高電圧レベルに保たれる。このため、調光周期のほとんどの期間をLED電流0mAの状態が占める「高調光比」の制御を長時間続けると、出力電圧VOUTが著しく低下する。従って、LED電流が100mAの定電流状態に戻るまでの時間が長くなり、高調光比を維持できなくなる。
【0051】
そこで本実施の形態では、最小電圧検出回路30において、調光信号の信号レベルがハイレベルの時には最小電圧選択回路35とLEDアレイ100との接続を遮断する、すなわち、最小電圧選択回路35への定電流駆動素子50におけるLEDストリング側の各端子電圧(ILED−1〜8端子の電圧)の入力を遮断するようにした。このために、調光状態の判定に用いる論理和回路(OR)364とインバータ回路363、および調光時遮断スイッチ32を有している。
【0052】
これにより、最小電圧検出回路30の出力電圧は調光信号がハイレベルになる直前の電圧に保たれるとともに、VDM端子の出力電圧も図5におけるコンデンサ83によって保持され、出力電圧VOUTの低下はほとんど生じない。また、調光信号の信号レベルがハイレベルの時にはILED−1〜8端子の電圧は短絡検出回路34にも入力されないので、短絡検出回路34が誤動作することもない。
【0053】
最小電圧検出回路30における8つの定電流源31は、調光信号の信号レベルがハイレベルの時に、各LEDストリングに発光しない程度の微小電流(μAオーダー)を流してILED−1〜8端子の電圧を十数V程度で一定となるように制御するためのものである。これにより、出力電圧VOUTが高電圧の場合でも、調光時のILED−1〜8端子の電圧の変化量が小さくなるので、LED電流のオン(100mA)、オフ(0mA)の切り替えが高速になり、高調光比を維持することができる。なお、定電流源31の代わりに十数Vのツェナー電圧を持つツェナーダイオードを用いることも可能である。これは以降の実施の形態においても同様である。
【0054】
次に、LED電流の大電流化に伴うもう1つの課題であるデジタル調光時の突入電流の防止策について説明する。上述の図7に示すように、調光信号がハイレベルからローレベルまたはローレベルからハイレベルに切り替わる際に、LED電流が急激に変化する。このため、配線の寄生インダクタンスや寄生容量により共振振動して、図示するような突入電流が発生し、ノイズやチラツキを引き起こす。このノイズやチラツキは、各LEDストリングに対する調光信号の切り替わりのタイミングを少しずつ変えて、LED電流が急激に変化するタイミングを各LEDストリング間でずらすことで低減が可能である。
【0055】
しかし、従来技術による調光信号の伝達手段でこれを行うと、調光信号配線が増えてしまう。図8は、従来技術による調光信号配線を用いた場合のLEDアレイ100と電流レギュレータ40の構成例を示した機能ブロック図である。図8に示すように、上述した8つの定電流制御回路60に対して、それぞれタイミングをずらした調光信号を入力するため、8本の調光信号配線71〜78が必要となる。これにより、プリント基板上で広い配線領域が必要となり、また、タイミングをずらした信号をそれぞれ発生するマイコン(図示しない)の回路規模も増え、実装面積も増大する。さらに、LEDを適用したシステムとして最適になるよう調光の周波数をユーザーが調整する際にも、周波数とタイミングを変更する手間が大きくなる。
【0056】
そこで、本実施の形態では、図4に示すように、調光信号が調光信号配線70を介してPWMIN端子からLEDストリング101の電流を制御する定電流制御回路60に入力される。入力された調光信号は、内部の遅延回路65で遅延された後、ドライブ回路64によりPWMOUT端子から出力される。出力された調光信号は、調光信号配線70−1を介して次のLEDストリング102の電流を制御する別の定電流制御回路60に入力される。入力された調光信号は、同様に内部の遅延回路65で遅延され、次々と次段の定電流制御回路60に伝送される。
【0057】
これにより、調光信号の配線領域は調光信号1本分で済み、また、マイコンで発生する調光信号は1つで済む。なお、ここで示した調光信号の伝達手法は、本実施の形態の電流レギュレータ40に限らず、図21に示した従来技術による電流レギュレータIC440にも適用可能である。
【0058】
図9は、LEDアレイ100におけるLEDの直列数と並列数および定電流駆動素子50の定格電圧の関係を示したグラフである。本実施の形態のLED駆動回路1では、図9に示すように、LEDの総数が80〜200程度の大型パネル用途において、LEDの直列数を並列数よりも多くする(図中の1:1の破線より左上の領域)ことができる。すなわちLEDの直列数を12個以上に増やして並列数を削減し、定電流駆動素子50および定電流制御回路60の必要数を削減することができる。なお、これによりLEDドライバ10の出力電流を減らす効果も得ることができる。
【0059】
図10は、従来技術および本実施の形態のLED駆動回路における出力電流とLED総数の関係を示したグラフである。図10では、1チャネルあたりのLED電流が0.1Aの時の出力電流とLED総数の関係を示している。LEDの直列数を並列数以上とすることで(図9における1:1の破線より左上の領域)、電流レギュレータIC440を用いた従来技術に比べて出力電流を50〜33%低減できる。これにより、図1におけるショットキーダイオード12の消費電力も50〜33%低減できるとともに、LEDアレイ100を流れる総電流が減るため、デジタル調光時のノイズの発生量(頻度)を減らすことができる。
【0060】
以上に説明したように、本実施の形態のLED駆動回路1によれば、LEDを定電流駆動するための素子(定電流駆動素子50、定電流制御回路60)の数を減らすことができ、LEDに大電流を流す場合であっても実装面積の増大を抑制することができる。
【0061】
また、定常動作時だけでなく、デジタル調光時にもLEDに印加する電圧を適切に制御し、定電流駆動素子50での損失・発熱を低減することができる。また、LEDアレイ1を流れる総電流を低減することができるため、デジタル調光時のノイズの発生量を低減することができる。
【0062】
また、少ない調光信号配線でデジタル調光時に生じるLEDアレイ100への突入電流を抑制することができるため、調光信号配線領域を削減することができる。また、調光信号の発生が容易となるため、調光信号を発生するマイコン等への負担を軽減して回路規模の増大を抑制することができる。
【0063】
<実施の形態2>
以下、図11〜図13を用いて、本発明の実施の形態2であるLED駆動回路について説明する。図11は、本発明の実施の形態2であるLED駆動回路におけるLEDアレイ100と電流レギュレータ40の構成例を示した機能ブロック図である。実施の形態1の図2に示した電流レギュレータ40と異なる点は、複数(本実施の形態では4つ)のチャネルを定電流駆動する定電流駆動素子50(50a〜d)とそれらを定電流駆動するように制御する定電流制御回路600を1つのパッケージ400に実装したことである。
【0064】
図12は、複数の定電流駆動素子50a〜dと定電流制御回路600を1つのパッケージ400に実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。パッケージ400内には4つの定電流駆動素子50a〜d、およびこれらを定電流駆動するよう制御する定電流制御回路600の計5つの半導体素子が内蔵されている。定電流制御回路600は、実施の形態1の図4に示した定電流制御回路60を4つ集積したものに相当し、バンドギャップリファレンス基準電源(BGR)61、LED電流設定用の電圧レベルシフト素子(Iref)62、4つのオペアンプ63a〜d、入力された調光信号を遅延させる4つの遅延回路65a〜d、および遅延された調光信号を出力するドライブ回路(DRV)64を内蔵した半導体素子(半導体集積回路)である。
【0065】
調光信号が調光信号配線70を介してPWMIN端子から定電流制御回路600に入力され、オペアンプ63aおよび遅延回路65aに入る。オペアンプ63aは、調光信号に従って定電流駆動素子50aをオン(定電流状態)もしくはオフ(電流ゼロ状態)にする。遅延回路65aで遅延された調光信号は、オペアンプ63bおよび遅延回路65bに入る。オペアンプ63bは、調光信号に従って定電流駆動素子50bをオンもしくはオフにする。遅延回路65bで遅延された調光信号は、オペアンプ63cおよび遅延回路65cに入る。オペアンプ63cは、調光信号に従って定電流駆動素子50cをオンもしくはオフにする。遅延回路65cで遅延された調光信号は、オペアンプ63dおよび遅延回路65dに入る。オペアンプ63dは、調光信号に従って定電流駆動素子50dをオンもしくはオフにする。
【0066】
遅延回路65dで遅延された調光信号は、ドライブ回路64によりPWMOUT端子から出力され、調光信号配線70−4を介して次のLEDストリング105の電流を制御する別の定電流制御回路600に入力される。入力された調光信号は、同様に内部で遅延されて次々と次段の定電流制御回路600に伝送される。これにより、実施の形態1と同様に、調光信号の配線領域は調光信号1本分で済み、マイコンで発生する調光信号は1つで済む。なお、LED電流を定電流制御する際の動作に関しては、実施の形態1で説明した内容と同様であるため説明は省略する。
【0067】
図13は、図12におけるパッケージ400の実装状態の例を示した図である。4つの定電流駆動素子50a〜dは、それぞれ実施の形態1の図3で示したnチャネル縦型MOSFETであり、リードフレーム401a〜d上にそれぞれ電気的に接続されている。すなわち、nチャネル縦型MOSFETのドレイン電極(図13では図示しないが、図3に示すように定電流駆動素子50a〜dの裏面にそれぞれ形成されている)は、各リードフレーム401a〜dと、例えば、銀ペーストなどのダイボンディング材を介して接続されている。また、定電流制御回路600が、リードフレーム402上に電気的に接続されている。
【0068】
リードフレーム401a〜dは、それぞれILED−1〜4端子およびパッケージ400の裏面に露出したリードフレーム401a〜d自身を介して、図12におけるLEDストリング101〜104に接続される金属薄膜配線および金属薄膜パッド(図示せず)とプリント基板(図示せず)上で接続される。また、リードフレーム402は、CGND端子およびパッケージ400の裏面に露出したリードフレーム402自身を介して、グランド電位に固定された金属薄膜配線および金属薄膜パッド(図示せず)とプリント基板(図示せず)上で接続される。
【0069】
定電流駆動素子50aの表面には、ソース電極パッド52aおよびゲート電極パッド53aが形成されており、定電流制御回路600上の電極パッド601a、602aと金属ワイヤーでそれぞれ接続されている。ここで、電極パッド601aおよび602aは、図12に示すように、それぞれオペアンプ63aの反転入力端子およびオペアンプ63aの出力端子に、素子内部の金属薄膜配線で接続されている。他の定電流駆動素子50b〜dについても、50aと同様の配線が実施されている。
【0070】
図14は、従来技術および実施の形態1および2のLED駆動回路における、1チャネルあたりのLED電流と電流レギュレータの実装面積の関係を示したグラフである。図21に示した従来技術による電流レギュレータIC450を用いた場合は、図22に示したのと同様に、現状での1チャネルあたりのLED電流は50mA程度であり、LED電流が増えるのに比例して実装面積は増大する。
【0071】
これに対して実施の形態1および2のLED駆動回路1における電流レギュレータ40(図2および図11)を用いれば、高耐圧でオン抵抗の低い縦型素子を用いることができ、LEDを定電流駆動するための素子数を減らせるため、1チャネルあたりのLED電流が350mA程度の大電流となっても実装面積は50mAの場合とほぼ同等に保つことができる。また、本実施の形態のように、5つの半導体素子をパッケージ400に集積したほうが実装面積をより小さくすることができる。
【0072】
このように、本実施の形態のLED駆動回路1によれば、複数の定電流駆動素子50a〜dとそれらを定電流駆動するように制御する定電流制御回路600を1つのパッケージ400に実装することにより、複数の定電流駆動素子50で定電流制御回路600の構成の一部を共用することができる。これにより、実装面積をさらに小さくすることができる。
【0073】
<実施の形態3>
以下、図15〜図18を用いて、本発明の実施の形態3であるLED駆動回路について説明する。図15は、本発明の実施の形態3であるLED駆動回路1の構成例を示した機能ブロック図である。実施の形態1および2の構成例と異なる点は、後述するように最小電圧検出回路30が定電流制御回路610に内蔵されている点である。これにより、定電流制御回路610が、パッケージ410に内蔵された4つの定電流駆動素子50a〜dのドレイン電圧の最小値を検出して、各パッケージのVDM端子から指令信号を出力する構成となっている。また、これに伴い、各パッケージ410から出力された指令信号(図中のVDM−1、VDM−2)の中から最大の電圧を選択する指令信号選択回路37を有する点も異なる。
【0074】
指令信号選択回路37は、2つのダイオード372−1、2と抵抗373からなる。同一ノードに纏められたダイオード372−1、372−2のアノード(指令信号選択回路37の出力)は、抵抗R4とコンデンサ83を介して電源制御回路20のVDM端子に接続されている。
【0075】
図16は、複数の定電流駆動素子50a〜dと定電流制御回路610を1つのパッケージ410に実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。実施の形態2の図12に示す構成例と異なる点は、定電流制御回路610に最小電圧検出回路310が内蔵されている点である。これに伴い、指令信号の出力端子VDM、エラーアンプの補償回路接続端子VAM、異常検出信号の出力端子FLTが設けられている。
【0076】
図17は、図16におけるパッケージ410の実装状態の例を示した図である。実施の形態2の図13に示した実装状態の例と比較すると、上述した新たに追加された各端子と、定電流制御回路610上に新たに追加されたパッド、およびこれらを接続する金ワイヤーを除いて基本的に同様である。
【0077】
図18は、最小電圧検出回路310の回路構成の例を示した機能ブロック図である。実施の形態1の図6に示した最小電圧検出回路30と異なる点は、定電流駆動素子50の端子電圧の検出数が、パッケージ410によって定電流制御されるLEDストリングの数に対応して4つ(ILED−1〜4)になっている点である。これに伴い、調光時遮断スイッチ32、最小電圧選択回路35のダイオード351−1〜4、短絡検出回路34、および定電流回路31もそれぞれ4つになっている。これらの点を除いて、実施の形態1の図6に示した最小電圧検出回路30と、回路構成およびその動作は同じである。
【0078】
このように、本実施の形態のLED駆動回路1によれば、複数の定電流駆動素子50a〜dとそれらを定電流駆動するように制御する定電流制御回路610を1つのパッケージ410に実装し、さらに、最小電圧制御回路310を電流制御回路610に内蔵することで、LED駆動回路1の実装を容易にすることができる。
【0079】
<実施の形態4>
以下、図19〜図20を用いて、本発明の実施の形態4であるLED駆動回路について説明する。図19は、複数の定電流駆動素子500a〜dと定電流制御回路620を1つのパッケージ420に実装した際の回路構成およびパッケージの構成例を示した機能ブロック図である。実施の形態3の図16に示す構成例と異なる点は、図16の最小電圧検出回路320内の調光時遮断スイッチ32に相当する部分を定電流駆動素子500a〜dの一部に内蔵し、他の部分を最小電圧検出回路320として定電流制御回路620に内蔵した点である。
【0080】
図19において、定電流駆動素子500a〜dが、図16の定電流駆動素子50a〜dに相当し、調光時遮断スイッチ320a〜dが、図18の各調光時遮断スイッチ32に相当する。以下、定電流駆動素子500aおよび調光時遮断スイッチ320aについてその構成を説明する。なお、他の定電流駆動素子500b〜dおよび調光時遮断スイッチ320b〜dについても同様の構成を有する。
【0081】
調光時遮断スイッチ320aは、定電流駆動素子500aと同様にnチャネル縦型MOSFETとして構成される。定電流駆動素子500aと調光時遮断スイッチ320aを構成する各MOSFETは、ゲート電極とソース電極を個別に有するが、ドレイン電極は共有しており、1チップに形成されてnチャネル縦型MOSFET423aとしてパッケージ420に実装される。
【0082】
図20は、図19におけるパッケージ420の実装状態の例を示した図である。調光時遮断スイッチ320aのソース電極パッドおよびゲート電極パッドは、金ワイヤーを介して定電流制御回路620上のパッド603aおよび604aとそれぞれ接続される。なお、定電流駆動素子500aと調光時遮断スイッチ320aは、動作時のソース電位が異なるので、チップ内部の拡散層によりソース領域は互いに電位分離されている。
【0083】
このように、本実施の形態のLED駆動回路1によれば、耐圧の高いMOSFETからなる調光時遮断スイッチ320a〜dを、定電流制御回路620の外に、定電流駆動素子500a〜dのMOSFETに内蔵して実装することにより、定電流制御回路620の耐圧を下げることができる。
【0084】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0085】
例えば、図1、図5および図15に示すように、実施の形態1〜4のLED駆動回路1では、LEDドライバ10は昇圧スイッチング電源回路としているが、入力電圧VINの大きさに応じて、降圧スイッチング電源回路あるいは昇降圧スイッチング電源回路であっても同様の効果を得ることができる。また、図3に示すように、実施の形態1〜4のLED駆動回路1では、定電流駆動素子50を縦型MOSFETとしているが、縦型バイポーラトランジスタでもよいことは言うまでもない。また、実施の形態2〜4のLED駆動回路1では、4チャネル分の定電流駆動素子と、その定電流制御回路のチップを1パッケージに集積する構成としているが、定電流駆動するチャネル数および集積するチップ数はこれに限らず適宜変更することができる。
【産業上の利用可能性】
【0086】
本発明のLED駆動回路は、多直列、多並列のLEDアレイに均一な一定電流が流れるように駆動する際に有効であり、液晶テレビやPC等の液晶ディスプレイに用いられるLEDバックライト、大型LED照明などの電源回路に利用可能である。
【符号の説明】
【0087】
1…LED駆動回路、
10…LEDドライバ、11…チョークコイル、12…ショットキーダイオード、13…スイッチング素子、
20…電源制御回路、21…オシレータ、22…フリップフロップ回路、23…ドライバ回路、24…論理回路、25、26…コンパレータ、27…エラーアンプ、
30、310、320…最小電圧検出回路、31…定電流源、32、320a〜d…調光時遮断スイッチ、33…バンドギャップリファレンス基準電源、34…短絡検出回路、35…最小電圧選択回路、37…指令信号選択回路、341…ツェナーダイオード、342…タイマー回路、343…コンパレータ、344…定電圧源、351−1〜8…ダイオード、353…定電圧源、354…エラーアンプ、361…否定論理和回路、362、363…インバータ回路、364…論理和回路、372−1〜2…ダイオード、373…抵抗、
40…電流レギュレータ、41、42、400、410、420…パッケージ、401a〜d、402、411a〜d、412、421a〜d、422…リードフレーム、423a〜d…nチャネル縦型MOSFET、450…電流レギュレータIC、460…パッケージ、470…タイミング生成回路、
50、50a〜d、500a〜d、550…定電流駆動素子、51…ゲートフィンガ配線、52…ソース電極、52−1〜2、52a〜d…ソース電極パッド、53…ゲート電極、53−1、53a〜d…ゲート電極パッド、54…ドレイン電極、55…電極パッド、C50…単位セル、C51…金属薄膜、C52…絶縁膜、C53…n+型半導体領域、C54…p型半導体領域、C55…n+型多結晶半導体領域、C56…ゲート酸化膜、C57…n−型半導体領域、C58…n+型半導体領域、C59…金属薄膜、
60、600、610、620、650…定電流制御回路、61…バンドギャップリファレンス基準電源、62…電圧レベルシフト素子、63、63a〜d…オペアンプ、64…ドライブ回路、65、65a〜d…遅延回路、66、601a〜d、602a〜d、603a〜d、604a〜d…電極パッド、
70、70−1〜8、71〜78…調光信号配線、
80…指令信号、81〜83…コンデンサ、
100…LEDアレイ、101〜108…LEDストリング、
200…液晶パネル、210…底面。
【特許請求の範囲】
【請求項1】
LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイを駆動するLED駆動回路であって、
前記各LEDストリングにそれぞれ直列に接続され、前記各LEDストリングを定電流駆動するn個の縦型構造の第1の半導体素子と、
前記各LEDストリングに流れる電流が定電流となるように前記各第1の半導体素子のオン電圧を制御するn個の定電流制御回路と、
前記各第1の半導体素子における前記LEDストリング側の各端子電圧を入力として、前記各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて指令信号を出力する最小電圧検出回路と、
前記最小電圧検出回路からの前記指令信号に基づいて、前記LEDアレイへの印加電圧を初期設定電圧より小さい電圧に制御する電源制御回路とを有することを特徴とするLED駆動回路。
【請求項2】
請求項1に記載のLED駆動回路において、
前記最小電圧検出回路は、入力された前記各端子電圧のうちの最小電圧を選択する最小電圧選択回路と、
入力されたデジタル調光信号により前記第1の半導体素子がオフまたはオフに近い状態になる時には、前記最小電圧選択回路への前記各端子電圧の入力を遮断する調光時遮断スイッチとを有することを特徴とするLED駆動回路。
【請求項3】
請求項2に記載のLED駆動回路において、
前記最小電圧検出回路は、前記デジタル調光信号により前記第1の半導体素子がオフまたはオフに近い状態になる時に、前記各LEDストリングに発光しない程度の微少電流を流す定電流源を有することを特徴とするLED駆動回路。
【請求項4】
請求項2に記載のLED駆動回路において、
前記最小電圧検出回路は、前記調光時遮断スイッチと前記最小電圧選択回路との間に、入力された前記端子電圧のいずれかが所定の時間を経過しても所定の電圧を超えている場合は異常検出信号を出力する短絡検出回路を有することを特徴とするLED駆動回路。
【請求項5】
請求項1に記載のLED駆動回路において、
前記定電流制御回路は、入力されたデジタル調光信号を遅延させる遅延回路を有し、前記遅延回路で遅延された前記デジタル調光信号を出力して、次段の前記定電流制御回路に入力することを特徴とするLED駆動回路。
【請求項6】
請求項1に記載のLED駆動回路において、
前記電源制御回路は、起動直後は前記LEDアレイへの印加電圧を前記初期設定電圧とし、起動から所定の時間経過後は、前記最小電圧検出回路からの前記指令信号に基づいて、前記LEDアレイへの印加電圧を前記初期設定電圧より小さい電圧に制御することを特徴とするLED駆動回路。
【請求項7】
請求項1に記載のLED駆動回路において、
駆動する前記LEDアレイにおける前記LEDの直列数mと並列数nが、m>nであることを特徴とするLED駆動回路。
【請求項8】
請求項1に記載のLED駆動回路において、
駆動する前記LEDアレイにおける前記LEDの直列数mがm≧12であり、かつ、前記LEDアレイにおける前記各LEDストリングに流れる一定電流が100mA以上であることを特徴とするLED駆動回路。
【請求項9】
請求項1に記載のLED駆動回路に用いられる第2の半導体素子であって、
前記LED駆動回路における定電流制御回路を1チップに集積したものであることを特徴とする半導体素子。
【請求項10】
請求項1に記載のLED駆動回路に用いられる第3の半導体素子であって、
前記LED駆動回路における複数の定電流制御回路を1チップに集積したものであることを特徴とする半導体素子。
【請求項11】
請求項1に記載のLED駆動回路に用いられる第4の半導体素子であって、
請求項10に記載の第3の半導体素子と、前記第3の半導体素子に集積された定電流制御回路の数と同数の第1の半導体素子とを1パッケージに集積したものであることを特徴とする半導体素子。
【請求項12】
請求項1に記載のLED駆動回路に用いられる第5の半導体素子であって、
請求項10に記載の第3の半導体素子と、最小電圧検出回路とを1チップに集積したものであることを特徴とする半導体素子。
【請求項13】
請求項1に記載のLED駆動回路に用いられる第6の半導体素子であって、
請求項12に記載の第5の半導体素子と、前記第5の半導体素子に集積された前記定電流制御回路の数と同数の第1の半導体素子とを1パッケージに集積したものであることを特徴とする半導体素子。
【請求項14】
請求項2に記載のLED駆動回路に用いられる第7の半導体素子であって、
請求項10に記載の第3の半導体素子と、最小電圧検出回路から調光時遮断スイッチを除外した部分とを1チップに集積したものであることを特徴とする半導体素子。
【請求項15】
請求項2に記載のLED駆動回路に用いられる第8の半導体素子であって、
請求項14に記載の第7の半導体素子と、前記第7の半導体素子に集積された前記定電流制御回路の数と同数の第1の半導体素子とを1パッケージに集積し、さらに、最小電圧検出回路における調光時遮断スイッチを前記各第1の半導体素子の部分に内蔵したものであることを特徴とする半導体素子。
【請求項16】
LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイを駆動するLED駆動回路であって、
請求項12〜15のいずれか1項に記載の半導体素子であり、前記半導体素子に集積された定電流制御回路の数と同数のLEDストリングが接続された複数の第9の半導体素子と、
前記各第9の半導体素子内の最小電圧検出回路から出力された指令信号のうちの最大電圧を選択する指令信号選択回路とを有し、
電源制御回路は、前記指令信号選択回路で選択された前記指令信号に基づいて、LEDアレイへの印加電圧を初期設定電圧より小さい電圧に制御することを特徴とするLED駆動回路。
【請求項17】
LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイを駆動するLED駆動回路であって、
前記各LEDストリングに直列に接続され、前記各LEDストリングを定電流駆動するn個の半導体素子と、
前記各LEDストリングに流れる電流が定電流となるように前記各半導体素子のオン電圧を制御するn個の定電流制御回路とを有し、
前記定電流制御回路は、入力されたデジタル調光信号を遅延させる遅延回路を有し、前記遅延回路で遅延された前記デジタル調光信号を出力して、次段の前記定電流制御回路に入力することを特徴とするLED駆動回路。
【請求項18】
請求項1または17に記載のLED駆動回路によって駆動される前記LEDアレイをバックライトとして用いることを特徴とする画像表示装置。
【請求項19】
LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイを駆動するLED駆動回路であって、
前記各LEDストリングにそれぞれ直列に接続され、前記各LEDストリングを定電流駆動するn個の縦型構造の第10の半導体素子を有して、前記各LEDストリングに流れる電流が定電流となるように前記各第10の半導体素子のオン電圧を制御し、
前記各第10の半導体素子における前記LEDストリング側の各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて、前記LEDアレイへの印加電圧を初期設定電圧より小さい電圧に制御することを特徴とするLED駆動回路。
【請求項20】
請求項19に記載のLED駆動回路において、
入力されたデジタル調光信号により前記第10の半導体素子がオフまたはオフに近い状態になる時には、前記最小電圧として、前記デジタル調光信号の信号レベルがハイレベルとなる直前における、前記各端子電圧のうちの最小電圧を用いることを特徴とするLED駆動回路。
【請求項21】
請求項20に記載のLED駆動回路において、
前記デジタル調光信号により前記第10の半導体素子がオフまたはオフに近い状態になる時に、前記各LEDストリングに発光しない程度の微少電流を流すことを特徴とするLED駆動回路。
【請求項22】
請求項19に記載のLED駆動回路において、
前記第10の半導体素子における前記LEDストリング側の端子電圧のいずれかが所定の時間を経過しても所定の電圧を超えている場合は異常検出信号を出力することを特徴とするLED駆動回路。
【請求項23】
請求項19に記載のLED駆動回路において、
起動直後は前記LEDアレイへの印加電圧を前記初期設定電圧とし、起動から所定の時間経過後は、前記各第10の半導体素子における前記LEDストリング側の各端子電圧のうちの最小電圧と所定の設定電圧との差分に基づいて、前記LEDアレイへの印加電圧を前記初期設定電圧より小さい電圧に制御することを特徴とするLED駆動回路。
【請求項1】
LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイを駆動するLED駆動回路であって、
前記各LEDストリングにそれぞれ直列に接続され、前記各LEDストリングを定電流駆動するn個の縦型構造の第1の半導体素子と、
前記各LEDストリングに流れる電流が定電流となるように前記各第1の半導体素子のオン電圧を制御するn個の定電流制御回路と、
前記各第1の半導体素子における前記LEDストリング側の各端子電圧を入力として、前記各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて指令信号を出力する最小電圧検出回路と、
前記最小電圧検出回路からの前記指令信号に基づいて、前記LEDアレイへの印加電圧を初期設定電圧より小さい電圧に制御する電源制御回路とを有することを特徴とするLED駆動回路。
【請求項2】
請求項1に記載のLED駆動回路において、
前記最小電圧検出回路は、入力された前記各端子電圧のうちの最小電圧を選択する最小電圧選択回路と、
入力されたデジタル調光信号により前記第1の半導体素子がオフまたはオフに近い状態になる時には、前記最小電圧選択回路への前記各端子電圧の入力を遮断する調光時遮断スイッチとを有することを特徴とするLED駆動回路。
【請求項3】
請求項2に記載のLED駆動回路において、
前記最小電圧検出回路は、前記デジタル調光信号により前記第1の半導体素子がオフまたはオフに近い状態になる時に、前記各LEDストリングに発光しない程度の微少電流を流す定電流源を有することを特徴とするLED駆動回路。
【請求項4】
請求項2に記載のLED駆動回路において、
前記最小電圧検出回路は、前記調光時遮断スイッチと前記最小電圧選択回路との間に、入力された前記端子電圧のいずれかが所定の時間を経過しても所定の電圧を超えている場合は異常検出信号を出力する短絡検出回路を有することを特徴とするLED駆動回路。
【請求項5】
請求項1に記載のLED駆動回路において、
前記定電流制御回路は、入力されたデジタル調光信号を遅延させる遅延回路を有し、前記遅延回路で遅延された前記デジタル調光信号を出力して、次段の前記定電流制御回路に入力することを特徴とするLED駆動回路。
【請求項6】
請求項1に記載のLED駆動回路において、
前記電源制御回路は、起動直後は前記LEDアレイへの印加電圧を前記初期設定電圧とし、起動から所定の時間経過後は、前記最小電圧検出回路からの前記指令信号に基づいて、前記LEDアレイへの印加電圧を前記初期設定電圧より小さい電圧に制御することを特徴とするLED駆動回路。
【請求項7】
請求項1に記載のLED駆動回路において、
駆動する前記LEDアレイにおける前記LEDの直列数mと並列数nが、m>nであることを特徴とするLED駆動回路。
【請求項8】
請求項1に記載のLED駆動回路において、
駆動する前記LEDアレイにおける前記LEDの直列数mがm≧12であり、かつ、前記LEDアレイにおける前記各LEDストリングに流れる一定電流が100mA以上であることを特徴とするLED駆動回路。
【請求項9】
請求項1に記載のLED駆動回路に用いられる第2の半導体素子であって、
前記LED駆動回路における定電流制御回路を1チップに集積したものであることを特徴とする半導体素子。
【請求項10】
請求項1に記載のLED駆動回路に用いられる第3の半導体素子であって、
前記LED駆動回路における複数の定電流制御回路を1チップに集積したものであることを特徴とする半導体素子。
【請求項11】
請求項1に記載のLED駆動回路に用いられる第4の半導体素子であって、
請求項10に記載の第3の半導体素子と、前記第3の半導体素子に集積された定電流制御回路の数と同数の第1の半導体素子とを1パッケージに集積したものであることを特徴とする半導体素子。
【請求項12】
請求項1に記載のLED駆動回路に用いられる第5の半導体素子であって、
請求項10に記載の第3の半導体素子と、最小電圧検出回路とを1チップに集積したものであることを特徴とする半導体素子。
【請求項13】
請求項1に記載のLED駆動回路に用いられる第6の半導体素子であって、
請求項12に記載の第5の半導体素子と、前記第5の半導体素子に集積された前記定電流制御回路の数と同数の第1の半導体素子とを1パッケージに集積したものであることを特徴とする半導体素子。
【請求項14】
請求項2に記載のLED駆動回路に用いられる第7の半導体素子であって、
請求項10に記載の第3の半導体素子と、最小電圧検出回路から調光時遮断スイッチを除外した部分とを1チップに集積したものであることを特徴とする半導体素子。
【請求項15】
請求項2に記載のLED駆動回路に用いられる第8の半導体素子であって、
請求項14に記載の第7の半導体素子と、前記第7の半導体素子に集積された前記定電流制御回路の数と同数の第1の半導体素子とを1パッケージに集積し、さらに、最小電圧検出回路における調光時遮断スイッチを前記各第1の半導体素子の部分に内蔵したものであることを特徴とする半導体素子。
【請求項16】
LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイを駆動するLED駆動回路であって、
請求項12〜15のいずれか1項に記載の半導体素子であり、前記半導体素子に集積された定電流制御回路の数と同数のLEDストリングが接続された複数の第9の半導体素子と、
前記各第9の半導体素子内の最小電圧検出回路から出力された指令信号のうちの最大電圧を選択する指令信号選択回路とを有し、
電源制御回路は、前記指令信号選択回路で選択された前記指令信号に基づいて、LEDアレイへの印加電圧を初期設定電圧より小さい電圧に制御することを特徴とするLED駆動回路。
【請求項17】
LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイを駆動するLED駆動回路であって、
前記各LEDストリングに直列に接続され、前記各LEDストリングを定電流駆動するn個の半導体素子と、
前記各LEDストリングに流れる電流が定電流となるように前記各半導体素子のオン電圧を制御するn個の定電流制御回路とを有し、
前記定電流制御回路は、入力されたデジタル調光信号を遅延させる遅延回路を有し、前記遅延回路で遅延された前記デジタル調光信号を出力して、次段の前記定電流制御回路に入力することを特徴とするLED駆動回路。
【請求項18】
請求項1または17に記載のLED駆動回路によって駆動される前記LEDアレイをバックライトとして用いることを特徴とする画像表示装置。
【請求項19】
LEDがm個直列に接続されたLEDストリングを並列にn個並べたLEDアレイを駆動するLED駆動回路であって、
前記各LEDストリングにそれぞれ直列に接続され、前記各LEDストリングを定電流駆動するn個の縦型構造の第10の半導体素子を有して、前記各LEDストリングに流れる電流が定電流となるように前記各第10の半導体素子のオン電圧を制御し、
前記各第10の半導体素子における前記LEDストリング側の各端子電圧のうちの最小電圧を選択し、前記最小電圧と所定の設定電圧との差分に基づいて、前記LEDアレイへの印加電圧を初期設定電圧より小さい電圧に制御することを特徴とするLED駆動回路。
【請求項20】
請求項19に記載のLED駆動回路において、
入力されたデジタル調光信号により前記第10の半導体素子がオフまたはオフに近い状態になる時には、前記最小電圧として、前記デジタル調光信号の信号レベルがハイレベルとなる直前における、前記各端子電圧のうちの最小電圧を用いることを特徴とするLED駆動回路。
【請求項21】
請求項20に記載のLED駆動回路において、
前記デジタル調光信号により前記第10の半導体素子がオフまたはオフに近い状態になる時に、前記各LEDストリングに発光しない程度の微少電流を流すことを特徴とするLED駆動回路。
【請求項22】
請求項19に記載のLED駆動回路において、
前記第10の半導体素子における前記LEDストリング側の端子電圧のいずれかが所定の時間を経過しても所定の電圧を超えている場合は異常検出信号を出力することを特徴とするLED駆動回路。
【請求項23】
請求項19に記載のLED駆動回路において、
起動直後は前記LEDアレイへの印加電圧を前記初期設定電圧とし、起動から所定の時間経過後は、前記各第10の半導体素子における前記LEDストリング側の各端子電圧のうちの最小電圧と所定の設定電圧との差分に基づいて、前記LEDアレイへの印加電圧を前記初期設定電圧より小さい電圧に制御することを特徴とするLED駆動回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2010−161264(P2010−161264A)
【公開日】平成22年7月22日(2010.7.22)
【国際特許分類】
【出願番号】特願2009−3289(P2009−3289)
【出願日】平成21年1月9日(2009.1.9)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成22年7月22日(2010.7.22)
【国際特許分類】
【出願日】平成21年1月9日(2009.1.9)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]