PWM/PFM制御回路及びスイッチング電源回路
【課題】軽負荷のときのPFM制御から重負荷のときのPWM制御に移行する際のリップル電圧を低減して円滑な制御モードの移行を実現し得るスイッチング電源回路を提供する。
【解決手段】PWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より小さいことを条件として、PWM制御信号S3のパルス幅とPFM制御信号S4のパルス幅との差に対応する差分時間を表わす差分時間信号S7を形成する差分時間発生手段9を有し、差分時間信号S7に基づき前記差分時間に応じて、PWM制御信号S3を形成するための基準となる基準信号S6の発振周波数を低く制御するように構成した。
【解決手段】PWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より小さいことを条件として、PWM制御信号S3のパルス幅とPFM制御信号S4のパルス幅との差に対応する差分時間を表わす差分時間信号S7を形成する差分時間発生手段9を有し、差分時間信号S7に基づき前記差分時間に応じて、PWM制御信号S3を形成するための基準となる基準信号S6の発振周波数を低く制御するように構成した。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はPWM/PFM制御回路及びスイッチング電源回路に関し、特にスイッチング電源回路の軽負荷時の効率を改善する場合に適用して有用なものである。
【背景技術】
【0002】
従来技術に係るスイッチング電源回路の中には、負荷が所定以上の重負荷のときPWM制御で動作させるとともに、前記負荷が所定未満の軽負荷のときPFM制御で動作させるPWM/PFM制御回路を有するものがある。この種のスイッチング電源回路の一例を図10に示す。同図に示すように、かかるスイッチング電源回路は、制御対象であるチョッパ回路とPWM/PFM制御回路とを組み合わせたものである。チョッパ回路において、スイッチング素子SWをオンさせると、電流は電源VIN→リアクトルL→スイッチング素子SW→電源VINの経路で流れ、リアクトルLに蓄積されるエネルギが増加する。スイッチング素子SWをオフさせるとリアクトルLに蓄積されたエネルギが負荷側に放出され、電流は電源VIN→リアクトルL→ダイオードSD→コンデンサC0又は負荷→電源VINの経路で流れる。
【0003】
一方、チョッパ回路のスイッチング素子SWのオン/オフを制御するPWM/PFM制御回路は、基準電圧VREFと当該チョッパ回路の出力電圧VOUTを抵抗R1,R2で分圧して得られる出力フィードバック電圧とを比較する比較器1、この比較器1の出力である両電圧の差を表す誤差信号S1とランプ信号S2とを比較してPWM制御信号S3を出力するPWM制御信号発生器2、PWM制御信号発生器2の出力であるPWM制御信号S3に基づきある一定期間スイッチング素子SWがオンとなるパルス信号であるPFM制御信号S4を発生するPFM制御信号発生器3を有している。
【0004】
ここで、ランプ信号S2は発振器4の出力である基準信号S6に基づく三角波発生器5の出力信号として得られる。また、PFM制御信号S4はPWM制御信号S3を基に形成される。論理回路6は、PWM制御信号S3及びPFM制御信号S4を入力してパルス幅の大きい方に相当するスイッチ制御信号S5を出力してスイッチング素子SWのオン/オフを制御するものである。ここで、論理回路6はPWM制御信号S3及びPFM制御信号S4のノア論理を採るNOR回路7と、このNOR回路7の出力を反転するインバータ8とからなる。また、スイッチング素子SWはNチャンネルのトランジスタで形成してあり、このトランジスタのゲートに前記スイッチ制御信号S5を供給するようになっている。
【0005】
図11は本例に係るスイッチング電源回路の各部の信号波形を示す波形図で、(a)は出力電圧VOUT、(b)は誤差信号S1とランプ信号S2との関係、(c)は周期TのPWM制御信号S3を形成するための基準となる基準信号S6、(d)はPWM制御信号S3、(e)はPFM制御信号S4、(f)はスイッチ制御信号S5をそれぞれ示す。
【0006】
同図を参照すれば明らかな通り、出力電圧VOUTに基づく誤差信号及び基準信号S6に基づくランプ信号で形成されるPWM制御信号S3のパルス幅(負荷によって変動する)がPFM制御信号S4のパルス幅(一定)よりも短いとき、すなわち軽負荷のときはPFM制御信号S4に基づくスイッチ制御信号S5が、負荷が増加してPWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅よりも長くなったときにはPWM制御信号S3に基づくスイッチ制御信号S5が形成される。
【0007】
このように、負荷が軽い時、PWM制御信号S3のパルス幅は狭く、間欠発振(PWM動作時の発振周波数を基準とした間隔)となり、当該スイッチング電源回路は周波数が変化するPFM動作となる。また、負荷が重い時はPWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より大きくなり、発振周波数が固定されるPWM動作となる。両条件で出力電圧VOUTのリップル電圧は小さい。
【0008】
ところが、PFM動作とPWM動作とが切替わる付近では、PWM制御信号S3がPWM動作時の発振周波数のあるパルスを間引いた状態となり、出力電圧VOUTのリップル電圧はPWM動作時の発振周波数のリップルと、低周波の大きな脈動が生じるという問題を抱えている。
【0009】
図12は本例に係るスイッチング電源回路のリップル電圧特性を示す特性図である。同図に示すように、上述の如き従来技術に係るスイッチング電源回路では、PFM動作とPWM動作とが切替わる過渡的なモード(図12においては負荷電流が10mA乃至100mAの範囲)で大きなリップル電圧が発生している。
【0010】
なお、特許文献1には、定電流値を変えることでPWM制御自体の周波数を低下させることで軽負荷時の効率を得る手段について開示されているが、同特許文献1の段落〔0014〕にあるようにリップル電圧が増大するという問題を抱えている。
【0011】
【特許文献1】特開平11−155281号公報(段落〔0014〕)
【発明の開示】
【発明が解決しようとする課題】
【0012】
本発明は、上記従来技術に鑑み、軽負荷のときのPFM制御から重負荷のときのPWM制御に移行する際のリップル電圧を低減して円滑な制御モードの移行を実現し得るPWM/PFM制御回路及びスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【0013】
上記目的を達成するための本発明の第1の態様は、
制御対象の負荷が所定以上の重負荷のとき前記負荷に応じてパルス幅が決定されるPWM制御で動作するとともに、前記負荷が所定未満の軽負荷のとき前記負荷に応じて周波数が決定されるPFM制御で動作するPWM/PFM制御回路において、
前記PWM制御信号のパルス幅が前記PFM制御信号のパルス幅より小さいことを条件として、前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段を有し、前記差分時間信号に基づき前記差分時間に応じて、前記PWM制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0014】
本発明の第2の態様は、
上記第1の態様に記載するPWM/PFM制御回路において、
前記PFM制御信号はPWM制御信号を基に形成されることを特徴とするPWM/PFM制御回路にある。
【0015】
本発明の第3の態様は、
上記第1又は第2の態様に記載するPWM/PFM制御回路において、
前記差分時間発生手段は、前記PWM制御信号によって決定されるオフ期間中の前記PFM制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号を発生する発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0016】
本発明の第4の態様は、
上記第1又は第2の態様の何れか一つに記載するPWM/PFM制御回路において、
前記差分時間発生手段は、前記PWM制御信号によって決定されるオフ期間中の前記PFM制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号として機能するランプ信号を発生する三角波発生器を制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0017】
本発明の第5の態様は、
上記第1の態様に記載するPWM/PFM制御回路において、
前記基準信号を発生する発振器と、
前記基準信号に基づきランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するPWM制御信号を発生するPWM制御信号発生器と、
前記PWM制御信号に基づきPFM制御信号を発生するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象のスイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0018】
本発明の第6の態様は、
上記第1の態様に記載するPWM/PFM制御回路において、
前記基準信号であるランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するPWM制御信号を発生するPWM制御信号発生器と、
前記PWM制御信号に基づきPFM制御信号を発生するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象の前記スイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記三角波発生器のランプ信号の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0019】
本発明の第7の態様は、
上記第1の態様に記載するPWM/PFM制御回路において、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記制御対象を流れる電流に基づくフィードバック電流信号とを比較してPWM制御信号のパルス幅を規定するリセット信号を出力するPWM比較器と、
前記基準信号を発生する発振器と、
前記基準信号によりセットされて立上るとともに、前記リセット信号によりリセットされて立下がるPWM制御信号を形成するフリップフロップ回路と、
前記基準信号に基づきPFM制御信号を形成するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象のスイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0020】
本発明の第8の態様は、
上記第3、第5及び第7の態様に記載するPWM/PFM制御回路において、
前記発振器は、リング発振器で形成するとともに、このリング発振器の入力側のコンデンサを充電する充電電流を前記差分時間信号で遮断することで前記PWM制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したものであることを特徴とするPWM/PFM制御回路にある。
【0021】
本発明の第9の態様は、
上記第4の態様又は第6の態様に記載するPWM/PFM制御回路において、
前記三角波発生器は、コンデンサの充放電を利用してランプ信号を発生するとともに、前記コンデンサを充放電する充放電電流を前記差分時間信号で遮断することで前記PWM制御信号を形成するための基準となる基準信号である前記ランプ信号の発振周波数を低く制御するように構成したものであることを特徴とするPWM/PFM制御回路にある。
【0022】
本発明の第10の態様は、
上記第1乃至第9の態様の何れか一つに記載するPWM/PFM制御回路と、前記制御対象であるチョッパ回路とを組み合わせて構成したことを特徴とするスイッチング電源回路にある。
【発明の効果】
【0023】
本発明によれば、PWM制御信号のパルス幅がPFM制御信号のパルス幅より小さいときには前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間に基づき基準信号の発振周波数が低くなるように制御される。
【0024】
ここで、PWM制御信号のパルス幅がPFM制御信号のパルス幅より小さいときとは、PFM制御からPWM制御に移行する過渡的なモードである。
【0025】
この結果、かかる過渡的なモードにおいて負荷が漸増した場合には、これに伴い前記基準信号及びPWM制御信号の周波数が漸増してPWM制御に移行する。かかるPFM制御から、PWM制御移行する前述の如き過渡的なモードにおいて、本発明では前記出力電圧を徐々に変化させることができる。
【0026】
この結果、前述の如き過渡的なモードにおけるリップル電圧を飛躍的に低減し得る。
【0027】
図1は本発明に係るスイッチング電源回路のリップル電圧特性を示す特性図である。同図に示すように、本発明に係るスイッチング電源回路では、PFM動作とPWM動作とが切替わる過渡的なモード(図1においては負荷電流が10mA乃至100mAの範囲)で徐々にリップル電圧が低減されてPWM制御に移行していることが分かる。図12と対比すれば明らかな通り、前記過渡的なモードにおいてリップル電圧が飛躍的に低減されていることが分る。
【0028】
なお、PFM制御では、消費電力は少なくて済むがリップル成分が大きく、PWM制御では、逆に消費電力は大きい反面、リップル成分は低減し得る。
【発明を実施するための最良の形態】
【0029】
以下本発明の実施の形態及び実施例を図面に基づき詳細に説明する。
【0030】
<第1の実施の形態>
図2は本発明の第1の実施の形態に係るスイッチング電源回路を示す回路図である。本形態は、図10に示すチョッパ回路と新規なPWM/PFM制御回路とを組み合わせたものである。すなわち、本形態は従来技術に係るチョッパ回路を制御対象とするスイッチング電源回路である。
【0031】
ただ、制御対象はこのようなチョッパ回路に限定する必要はない。制御対象の負荷が所定以上の重負荷のとき前記負荷に応じてパルス幅が決定されるPWM制御で動作されるとともに、前記負荷が所定未満の軽負荷のとき前記負荷に応じて周波数が決定されるPFM制御で動作されるものであれば特に制限はない(以下の各実施の形態においても同じ)。
【0032】
図2に示すように、本形態に係るスイッチング電源回路のPWM/PFM制御回路は、図10に示す従来技術に係るPWM/PFM制御回路に差分時間発生手段9を追加したものである。すなわち、図10に示す従来技術と同様の抵抗R1,R2、比較器1、PWM制御信号発生器2、PFM制御信号発生器3、発振器4、三角波発生器5及び論理回路6を有しており、各部は図10における対応する部分と同様の機能を有する。
【0033】
ここで、前記差分時間発生手段9は、PWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より小さいことを条件として、PWM制御信号S3のパルス幅とPFM制御信号S4のパルス幅との差に対応する差分時間を表わす差分時間信号S7を形成する。具体的には、PWM制御信号S3によって決定されるオフ期間中のPFM制御信号S4によって決定されるオン期間に基づき、両者の差分時間を表わす差分時間信号S7を形成している。
【0034】
本形態における差分時間発生手段9は、PWM制御信号S3及びインバータ10で反転させたPFM制御信号S4のノア論理を採るNOR回路11で形成してある。ただ、これに限るものでは勿論なく、PWM制御信号S3のパルス幅とPFM制御信号S4のパルス幅との差に対応する差分時間を表わす差分時間信号S7を形成するという機能を実現し得るものであれば特別な制限はない。
【0035】
また、差分時間信号S7は、前記差分時間に一致させる必要は必ずしもなく、差分時間の関数となっていれば良い。
【0036】
本形態における前記発振器4、すなわちPWM制御信号S3を形成するための基準となる基準信号S6を発生する回路は、差分時間信号S7に基づき前記差分時間に応じて基準信号S6の発振周波数が低くなるように制御される。
【0037】
図3は本形態に係るスイッチング回路におけるPWM/PFM制御回路の各部の波形を示すタイミングチャートで、(a)は出力電圧VOUT、(b)は誤差信号S1とランプ信号S2との関係、(c)は発振器4における入力側のコンデンサC1(図8参照)の電圧CON(この点については図8に基づき後に詳述する。)、(d)は周期TのPWM制御信号S3を形成するための基準となる基準信号S6、(e)はPWM制御信号S3、(f)はPFM制御信号S4、(g)は差分時間信号S7、(h)はスイッチ制御信号S5をそれぞれ示す。
【0038】
同図に示すように、本形態によれば、PWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より小さいときにはPWM制御信号S3のパルス幅とPFM制御信号S4のパルス幅との差に対応する差分時間aを表わす差分時間信号S7が差分時間発生手段9(図2参照)で形成されて発振器4(図2参照)に供給される結果、差分時間信号S7に基づき差分時間aに応じて、基準信号S6の発振周波数が低くなる(周期が「T+a」となる)。
【0039】
かかるモードでは、スイッチ制御信号S5がPFM制御信号S4に基づくものとなるが、このPFM制御信号S4がPWM制御信号S3に基づくものであるため、PFM制御信号S4及びスイッチ制御信号S5も対応して周波数が低減される。したがって、その分一定期間内におけるスイッチング素子SWのオン時間が短くなり、出力電圧VOUTは図10に示す従来技術の場合よりも低下する。
【0040】
一方、PWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より小さいが、負荷の漸増に伴いPWM制御に移行する過渡的なモード、すなわち負荷変動時における各部の波形は、一例を挙げれば、図4のタイミングチャートに示すようになる。同図において、(a)は負荷電流I、(b)は誤差信号S1及びランプ信号S2との関係、(c)は発振器4における入力側のコンデンサC1(図8参照)の電圧CON(この点については図8に基づき後に詳述する。)、(d)は周期TのPWM制御信号S3を形成するための基準となる基準信号S6、(e)はPWM制御信号S3、(f)はPFM制御信号S4、(g)は差分時間信号S7、(h)はスイッチ制御信号S5をそれぞれ示す。
【0041】
図4に示すように、本例の場合、負荷電流Iは三段階に変化しているが、この負荷電流Iの増加に伴いPWM制御信号S4のパルス幅が大きくなる。この結果、PFM制御信号S4とのパルス幅の差を表わす差分時間信号S7の差分時間は差分時間bからより小さいパルス幅の差分時間cへと変化し、終にはPWM制御となる。
【0042】
かかる差分時間b、cの変化は基準信号S6の発振周波数の変化として反映され、PWM制御信号S3とともにPFM制御信号S4及びスイッチ制御信号S5も対応して周波数が変化する。したがって、その分一定期間内におけるスイッチング素子SWのオン時間が長くなる方向で変化し、出力電圧VOUTは図10に示す従来技術の場合よりも低下しているが、出力電圧VOUTがPWM制御信号S3で規定されるPWM制御モードに向けて前記出力電圧VOUTを漸増させることができる。
【0043】
この結果、かかる過渡的なモードにおける出力電圧VOUTのリップル成分を飛躍的に低減し得る。
【0044】
<第2の実施の形態>
図5は本発明の第2の実施の形態に係るスイッチング電源回路におけるPWM/PFM制御回路を示す回路図である。同図に示すように、本形態では差分時間信号S7を直接三角波発生器5に供給しており、差分時間信号S7に基づき三角波発生器5の出力信号であるランプ信号S2の発振周波数を制御するように構成している。他の構成は、図2に示すスイッチング電源回路のPWM/PFM制御回路と全く同様である。そこで、図2と同一部分には同一番号を付し、重複する説明は省略する。
【0045】
図6は本形態に係るPWM/PFM制御回路における各部の波形を示すタイミングチャートで、(a)は誤差信号S1と本形態における基準信号となるランプ信号S2との関係、(b)はPWM制御信号S3、(c)はPFM制御信号S4、(d)は差分時間信号S7、(e)はスイッチ制御信号S5をそれぞれ示す。
【0046】
同図に示すように、本形態によれば、PWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より小さいときにはPWM制御信号S3のパルス幅とPFM制御信号S4のパルス幅との差に対応する差分時間aを表わす差分時間信号S7が差分時間発生手段9(図2参照)で形成されて三角波発生器5(図2参照)に供給される結果、差分時間信号S7に基づき差分時間aに応じて、ランプ信号S2の発振周波数が低くなる(周期が「T+a」となる)。ここで、TはPWM制御の1周期である。
【0047】
かくして、本形態でも、第1の実施の形態と同様の作用・効果を得る。
【0048】
<第3の実施の形態>
図7は本発明の第3の実施の形態に係るスイッチング電源回路におけるPWM/PFM制御回路を示す回路図である。同図に示すように、本形態に係るPWM/PFM制御回路は、PWM比較器12及びフリップフロップ回路13を有する。ここで、PWM比較器12は、誤差信号S1と制御対象であるチョッパ回路を流れる負荷電流Iに基づくフィードバック電流信号S8とを比較してPWM制御信号S3のパルス幅を規定するリセット信号S9を出力する。また、フリップフロップ回路13は、発振器4の出力信号である基準信号S6によりセットされて立上るとともに、リセット信号S9によりリセットされて立下がるPWM制御信号S3を形成する。
【0049】
本形態に係るPFM制御信号発生器3は基準信号S6に基づきPFM制御信号S4を形成する。
【0050】
また、本形態では、第1の実施の形態と同様に、差分時間信号S7は発振器4に供給するように構成してある。したがって、差分時間信号S7に基づき発振器4の発振周波数が制御される。
【0051】
なお、その他の構成は、図2に示すスイッチング電源回路のPWM/PFM制御回路と全く同様である。そこで、図2と同一部分には同一番号を付し、重複する説明は省略する。
【0052】
本形態のおいては、基準信号S6でフリップフロップ回路13がセットされ負荷により発生タイミングが変動するリセット信号S9でリセットされるので、負荷によりパルス幅が変動するPWM制御信号S3を得る。一方、基準信号S6の発振周波数は、第1の実施の形態と同様に差分時間信号S7に基づき変化する。
【0053】
したがって、本形態においては、第1の実施の形態と同様の態様で、同様の作用・効果を得る。
【0054】
<第1の実施例>
図8は図2及び図7に示すPWM/PFM制御回路における発振器4の具体例である第1の実施例を示す回路図である。同図に示すように、本実施例に係る発振器4は、コンデンサC1,C2の充電時間で発振周波数が規定されるリング発振器で形成するとともに、このリング発振器の入力側のコンデンサC1を充電する充電電流を差分時間信号S7で遮断することで発振タイミングを遅延させることにより基準信号S6の発振周波数を低く制御するように構成したものである。
【0055】
かかる本実施例において、入力側のコンデンサC1の充電電流CONは差分時間信号S7がない場合には、所定の周期(発振周期)で繰り返す三角波となるが、差分時間信号S7が発生した場合には差分時間a,b,cに相当する時間、電圧CONが遮断されるので、その部分が平坦な波形となり、立下りのタイミングもその差分時間a,b,cの分だけずれる。この結果、基準信号S6の発振周波数を差分時間a,b,cに応じて低くすることができる。
【0056】
<第2の実施例>
図9は図5に示すPWM/PFM制御回路における三角波発生器5の具体例である第2の実施例を示す回路図である。同図に示すように、本実施例に係る三角波発生器5は、コンデンサC3の充放電を利用してランプ信号S2を発生するもので、コンデンサC3を充放電する充放電電流を差分時間信号S7で遮断することで基準信号として機能するランプ信号S2の立ち上がりのタイミングを遅延させて発振周波数を低く制御するように構成したものである。
【産業上の利用可能性】
【0057】
本発明は、例えば携帯電話、パソコン等の電源回路を形成するスイッチング電源回路を製造、販売する電子機器産業分野で利用することができる。
【図面の簡単な説明】
【0058】
【図1】本発明に係るスイッチング電源回路のリップル電圧特性を示す特性図である。
【図2】本発明の第1の実施の形態に係るスイッチング電源回路を示す回路図である。
【図3】図2に示すスイッチング回路におけるPWM/PFM制御回路の各部の波形を示すタイミングチャートである。
【図4】図2に示すスイッチング回路における負荷変動時のPWM/PFM制御回路の各部の波形を示すタイミングチャートである。
【図5】本発明の第2の実施の形態に係るPWM/PFM制御回路を示す回路図である。
【図6】図5に示すPWM/PFM制御回路における各部の波形を示すタイミングチャートである。
【図7】本発明の第3の実施の形態に係るPWM/PFM制御回路を示す回路図である。
【図8】図2及び図7に示すPWM/PFM制御回路における発振器の具体例である第1の実施例を示す回路図である。
【図9】図5に示すPWM/PFM制御回路における三角波発生器の具体例である第2の実施例を示す回路図である。
【図10】従来技術に係るスイッチング電源回路を示す回路図である。
【図11】図10に示すスイッチング回路におけるPWM/PFM制御回路の各部の波形を示すタイミングチャートである。
【図12】従来技術に係るスイッチング電源回路のリップル電圧特性を示す特性図である。
【符号の説明】
【0059】
1 比較器
2 PWM制御信号発生器
3 PFM制御信号発生器
4 発振器
5 三角波発生器
6 論理回路
9 差分時間発生手段
13 フリップフロップ回路
a 差分時間
b 差分時間
c 差分時間
I 負荷電流
S1 誤差信号
S2 ランプ信号
S3 PWM制御信号
S4 PFM制御信号
S5 スイッチ制御信号
S6 基準信号
S7 差分時間信号
S8 フィードバック電流信号
S9 リセット信号
SW スイッチング素子
VOUT 出力電圧
VREF 基準電圧
【技術分野】
【0001】
本発明はPWM/PFM制御回路及びスイッチング電源回路に関し、特にスイッチング電源回路の軽負荷時の効率を改善する場合に適用して有用なものである。
【背景技術】
【0002】
従来技術に係るスイッチング電源回路の中には、負荷が所定以上の重負荷のときPWM制御で動作させるとともに、前記負荷が所定未満の軽負荷のときPFM制御で動作させるPWM/PFM制御回路を有するものがある。この種のスイッチング電源回路の一例を図10に示す。同図に示すように、かかるスイッチング電源回路は、制御対象であるチョッパ回路とPWM/PFM制御回路とを組み合わせたものである。チョッパ回路において、スイッチング素子SWをオンさせると、電流は電源VIN→リアクトルL→スイッチング素子SW→電源VINの経路で流れ、リアクトルLに蓄積されるエネルギが増加する。スイッチング素子SWをオフさせるとリアクトルLに蓄積されたエネルギが負荷側に放出され、電流は電源VIN→リアクトルL→ダイオードSD→コンデンサC0又は負荷→電源VINの経路で流れる。
【0003】
一方、チョッパ回路のスイッチング素子SWのオン/オフを制御するPWM/PFM制御回路は、基準電圧VREFと当該チョッパ回路の出力電圧VOUTを抵抗R1,R2で分圧して得られる出力フィードバック電圧とを比較する比較器1、この比較器1の出力である両電圧の差を表す誤差信号S1とランプ信号S2とを比較してPWM制御信号S3を出力するPWM制御信号発生器2、PWM制御信号発生器2の出力であるPWM制御信号S3に基づきある一定期間スイッチング素子SWがオンとなるパルス信号であるPFM制御信号S4を発生するPFM制御信号発生器3を有している。
【0004】
ここで、ランプ信号S2は発振器4の出力である基準信号S6に基づく三角波発生器5の出力信号として得られる。また、PFM制御信号S4はPWM制御信号S3を基に形成される。論理回路6は、PWM制御信号S3及びPFM制御信号S4を入力してパルス幅の大きい方に相当するスイッチ制御信号S5を出力してスイッチング素子SWのオン/オフを制御するものである。ここで、論理回路6はPWM制御信号S3及びPFM制御信号S4のノア論理を採るNOR回路7と、このNOR回路7の出力を反転するインバータ8とからなる。また、スイッチング素子SWはNチャンネルのトランジスタで形成してあり、このトランジスタのゲートに前記スイッチ制御信号S5を供給するようになっている。
【0005】
図11は本例に係るスイッチング電源回路の各部の信号波形を示す波形図で、(a)は出力電圧VOUT、(b)は誤差信号S1とランプ信号S2との関係、(c)は周期TのPWM制御信号S3を形成するための基準となる基準信号S6、(d)はPWM制御信号S3、(e)はPFM制御信号S4、(f)はスイッチ制御信号S5をそれぞれ示す。
【0006】
同図を参照すれば明らかな通り、出力電圧VOUTに基づく誤差信号及び基準信号S6に基づくランプ信号で形成されるPWM制御信号S3のパルス幅(負荷によって変動する)がPFM制御信号S4のパルス幅(一定)よりも短いとき、すなわち軽負荷のときはPFM制御信号S4に基づくスイッチ制御信号S5が、負荷が増加してPWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅よりも長くなったときにはPWM制御信号S3に基づくスイッチ制御信号S5が形成される。
【0007】
このように、負荷が軽い時、PWM制御信号S3のパルス幅は狭く、間欠発振(PWM動作時の発振周波数を基準とした間隔)となり、当該スイッチング電源回路は周波数が変化するPFM動作となる。また、負荷が重い時はPWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より大きくなり、発振周波数が固定されるPWM動作となる。両条件で出力電圧VOUTのリップル電圧は小さい。
【0008】
ところが、PFM動作とPWM動作とが切替わる付近では、PWM制御信号S3がPWM動作時の発振周波数のあるパルスを間引いた状態となり、出力電圧VOUTのリップル電圧はPWM動作時の発振周波数のリップルと、低周波の大きな脈動が生じるという問題を抱えている。
【0009】
図12は本例に係るスイッチング電源回路のリップル電圧特性を示す特性図である。同図に示すように、上述の如き従来技術に係るスイッチング電源回路では、PFM動作とPWM動作とが切替わる過渡的なモード(図12においては負荷電流が10mA乃至100mAの範囲)で大きなリップル電圧が発生している。
【0010】
なお、特許文献1には、定電流値を変えることでPWM制御自体の周波数を低下させることで軽負荷時の効率を得る手段について開示されているが、同特許文献1の段落〔0014〕にあるようにリップル電圧が増大するという問題を抱えている。
【0011】
【特許文献1】特開平11−155281号公報(段落〔0014〕)
【発明の開示】
【発明が解決しようとする課題】
【0012】
本発明は、上記従来技術に鑑み、軽負荷のときのPFM制御から重負荷のときのPWM制御に移行する際のリップル電圧を低減して円滑な制御モードの移行を実現し得るPWM/PFM制御回路及びスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【0013】
上記目的を達成するための本発明の第1の態様は、
制御対象の負荷が所定以上の重負荷のとき前記負荷に応じてパルス幅が決定されるPWM制御で動作するとともに、前記負荷が所定未満の軽負荷のとき前記負荷に応じて周波数が決定されるPFM制御で動作するPWM/PFM制御回路において、
前記PWM制御信号のパルス幅が前記PFM制御信号のパルス幅より小さいことを条件として、前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段を有し、前記差分時間信号に基づき前記差分時間に応じて、前記PWM制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0014】
本発明の第2の態様は、
上記第1の態様に記載するPWM/PFM制御回路において、
前記PFM制御信号はPWM制御信号を基に形成されることを特徴とするPWM/PFM制御回路にある。
【0015】
本発明の第3の態様は、
上記第1又は第2の態様に記載するPWM/PFM制御回路において、
前記差分時間発生手段は、前記PWM制御信号によって決定されるオフ期間中の前記PFM制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号を発生する発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0016】
本発明の第4の態様は、
上記第1又は第2の態様の何れか一つに記載するPWM/PFM制御回路において、
前記差分時間発生手段は、前記PWM制御信号によって決定されるオフ期間中の前記PFM制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号として機能するランプ信号を発生する三角波発生器を制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0017】
本発明の第5の態様は、
上記第1の態様に記載するPWM/PFM制御回路において、
前記基準信号を発生する発振器と、
前記基準信号に基づきランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するPWM制御信号を発生するPWM制御信号発生器と、
前記PWM制御信号に基づきPFM制御信号を発生するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象のスイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0018】
本発明の第6の態様は、
上記第1の態様に記載するPWM/PFM制御回路において、
前記基準信号であるランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するPWM制御信号を発生するPWM制御信号発生器と、
前記PWM制御信号に基づきPFM制御信号を発生するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象の前記スイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記三角波発生器のランプ信号の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0019】
本発明の第7の態様は、
上記第1の態様に記載するPWM/PFM制御回路において、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記制御対象を流れる電流に基づくフィードバック電流信号とを比較してPWM制御信号のパルス幅を規定するリセット信号を出力するPWM比較器と、
前記基準信号を発生する発振器と、
前記基準信号によりセットされて立上るとともに、前記リセット信号によりリセットされて立下がるPWM制御信号を形成するフリップフロップ回路と、
前記基準信号に基づきPFM制御信号を形成するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象のスイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路にある。
【0020】
本発明の第8の態様は、
上記第3、第5及び第7の態様に記載するPWM/PFM制御回路において、
前記発振器は、リング発振器で形成するとともに、このリング発振器の入力側のコンデンサを充電する充電電流を前記差分時間信号で遮断することで前記PWM制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したものであることを特徴とするPWM/PFM制御回路にある。
【0021】
本発明の第9の態様は、
上記第4の態様又は第6の態様に記載するPWM/PFM制御回路において、
前記三角波発生器は、コンデンサの充放電を利用してランプ信号を発生するとともに、前記コンデンサを充放電する充放電電流を前記差分時間信号で遮断することで前記PWM制御信号を形成するための基準となる基準信号である前記ランプ信号の発振周波数を低く制御するように構成したものであることを特徴とするPWM/PFM制御回路にある。
【0022】
本発明の第10の態様は、
上記第1乃至第9の態様の何れか一つに記載するPWM/PFM制御回路と、前記制御対象であるチョッパ回路とを組み合わせて構成したことを特徴とするスイッチング電源回路にある。
【発明の効果】
【0023】
本発明によれば、PWM制御信号のパルス幅がPFM制御信号のパルス幅より小さいときには前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間に基づき基準信号の発振周波数が低くなるように制御される。
【0024】
ここで、PWM制御信号のパルス幅がPFM制御信号のパルス幅より小さいときとは、PFM制御からPWM制御に移行する過渡的なモードである。
【0025】
この結果、かかる過渡的なモードにおいて負荷が漸増した場合には、これに伴い前記基準信号及びPWM制御信号の周波数が漸増してPWM制御に移行する。かかるPFM制御から、PWM制御移行する前述の如き過渡的なモードにおいて、本発明では前記出力電圧を徐々に変化させることができる。
【0026】
この結果、前述の如き過渡的なモードにおけるリップル電圧を飛躍的に低減し得る。
【0027】
図1は本発明に係るスイッチング電源回路のリップル電圧特性を示す特性図である。同図に示すように、本発明に係るスイッチング電源回路では、PFM動作とPWM動作とが切替わる過渡的なモード(図1においては負荷電流が10mA乃至100mAの範囲)で徐々にリップル電圧が低減されてPWM制御に移行していることが分かる。図12と対比すれば明らかな通り、前記過渡的なモードにおいてリップル電圧が飛躍的に低減されていることが分る。
【0028】
なお、PFM制御では、消費電力は少なくて済むがリップル成分が大きく、PWM制御では、逆に消費電力は大きい反面、リップル成分は低減し得る。
【発明を実施するための最良の形態】
【0029】
以下本発明の実施の形態及び実施例を図面に基づき詳細に説明する。
【0030】
<第1の実施の形態>
図2は本発明の第1の実施の形態に係るスイッチング電源回路を示す回路図である。本形態は、図10に示すチョッパ回路と新規なPWM/PFM制御回路とを組み合わせたものである。すなわち、本形態は従来技術に係るチョッパ回路を制御対象とするスイッチング電源回路である。
【0031】
ただ、制御対象はこのようなチョッパ回路に限定する必要はない。制御対象の負荷が所定以上の重負荷のとき前記負荷に応じてパルス幅が決定されるPWM制御で動作されるとともに、前記負荷が所定未満の軽負荷のとき前記負荷に応じて周波数が決定されるPFM制御で動作されるものであれば特に制限はない(以下の各実施の形態においても同じ)。
【0032】
図2に示すように、本形態に係るスイッチング電源回路のPWM/PFM制御回路は、図10に示す従来技術に係るPWM/PFM制御回路に差分時間発生手段9を追加したものである。すなわち、図10に示す従来技術と同様の抵抗R1,R2、比較器1、PWM制御信号発生器2、PFM制御信号発生器3、発振器4、三角波発生器5及び論理回路6を有しており、各部は図10における対応する部分と同様の機能を有する。
【0033】
ここで、前記差分時間発生手段9は、PWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より小さいことを条件として、PWM制御信号S3のパルス幅とPFM制御信号S4のパルス幅との差に対応する差分時間を表わす差分時間信号S7を形成する。具体的には、PWM制御信号S3によって決定されるオフ期間中のPFM制御信号S4によって決定されるオン期間に基づき、両者の差分時間を表わす差分時間信号S7を形成している。
【0034】
本形態における差分時間発生手段9は、PWM制御信号S3及びインバータ10で反転させたPFM制御信号S4のノア論理を採るNOR回路11で形成してある。ただ、これに限るものでは勿論なく、PWM制御信号S3のパルス幅とPFM制御信号S4のパルス幅との差に対応する差分時間を表わす差分時間信号S7を形成するという機能を実現し得るものであれば特別な制限はない。
【0035】
また、差分時間信号S7は、前記差分時間に一致させる必要は必ずしもなく、差分時間の関数となっていれば良い。
【0036】
本形態における前記発振器4、すなわちPWM制御信号S3を形成するための基準となる基準信号S6を発生する回路は、差分時間信号S7に基づき前記差分時間に応じて基準信号S6の発振周波数が低くなるように制御される。
【0037】
図3は本形態に係るスイッチング回路におけるPWM/PFM制御回路の各部の波形を示すタイミングチャートで、(a)は出力電圧VOUT、(b)は誤差信号S1とランプ信号S2との関係、(c)は発振器4における入力側のコンデンサC1(図8参照)の電圧CON(この点については図8に基づき後に詳述する。)、(d)は周期TのPWM制御信号S3を形成するための基準となる基準信号S6、(e)はPWM制御信号S3、(f)はPFM制御信号S4、(g)は差分時間信号S7、(h)はスイッチ制御信号S5をそれぞれ示す。
【0038】
同図に示すように、本形態によれば、PWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より小さいときにはPWM制御信号S3のパルス幅とPFM制御信号S4のパルス幅との差に対応する差分時間aを表わす差分時間信号S7が差分時間発生手段9(図2参照)で形成されて発振器4(図2参照)に供給される結果、差分時間信号S7に基づき差分時間aに応じて、基準信号S6の発振周波数が低くなる(周期が「T+a」となる)。
【0039】
かかるモードでは、スイッチ制御信号S5がPFM制御信号S4に基づくものとなるが、このPFM制御信号S4がPWM制御信号S3に基づくものであるため、PFM制御信号S4及びスイッチ制御信号S5も対応して周波数が低減される。したがって、その分一定期間内におけるスイッチング素子SWのオン時間が短くなり、出力電圧VOUTは図10に示す従来技術の場合よりも低下する。
【0040】
一方、PWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より小さいが、負荷の漸増に伴いPWM制御に移行する過渡的なモード、すなわち負荷変動時における各部の波形は、一例を挙げれば、図4のタイミングチャートに示すようになる。同図において、(a)は負荷電流I、(b)は誤差信号S1及びランプ信号S2との関係、(c)は発振器4における入力側のコンデンサC1(図8参照)の電圧CON(この点については図8に基づき後に詳述する。)、(d)は周期TのPWM制御信号S3を形成するための基準となる基準信号S6、(e)はPWM制御信号S3、(f)はPFM制御信号S4、(g)は差分時間信号S7、(h)はスイッチ制御信号S5をそれぞれ示す。
【0041】
図4に示すように、本例の場合、負荷電流Iは三段階に変化しているが、この負荷電流Iの増加に伴いPWM制御信号S4のパルス幅が大きくなる。この結果、PFM制御信号S4とのパルス幅の差を表わす差分時間信号S7の差分時間は差分時間bからより小さいパルス幅の差分時間cへと変化し、終にはPWM制御となる。
【0042】
かかる差分時間b、cの変化は基準信号S6の発振周波数の変化として反映され、PWM制御信号S3とともにPFM制御信号S4及びスイッチ制御信号S5も対応して周波数が変化する。したがって、その分一定期間内におけるスイッチング素子SWのオン時間が長くなる方向で変化し、出力電圧VOUTは図10に示す従来技術の場合よりも低下しているが、出力電圧VOUTがPWM制御信号S3で規定されるPWM制御モードに向けて前記出力電圧VOUTを漸増させることができる。
【0043】
この結果、かかる過渡的なモードにおける出力電圧VOUTのリップル成分を飛躍的に低減し得る。
【0044】
<第2の実施の形態>
図5は本発明の第2の実施の形態に係るスイッチング電源回路におけるPWM/PFM制御回路を示す回路図である。同図に示すように、本形態では差分時間信号S7を直接三角波発生器5に供給しており、差分時間信号S7に基づき三角波発生器5の出力信号であるランプ信号S2の発振周波数を制御するように構成している。他の構成は、図2に示すスイッチング電源回路のPWM/PFM制御回路と全く同様である。そこで、図2と同一部分には同一番号を付し、重複する説明は省略する。
【0045】
図6は本形態に係るPWM/PFM制御回路における各部の波形を示すタイミングチャートで、(a)は誤差信号S1と本形態における基準信号となるランプ信号S2との関係、(b)はPWM制御信号S3、(c)はPFM制御信号S4、(d)は差分時間信号S7、(e)はスイッチ制御信号S5をそれぞれ示す。
【0046】
同図に示すように、本形態によれば、PWM制御信号S3のパルス幅がPFM制御信号S4のパルス幅より小さいときにはPWM制御信号S3のパルス幅とPFM制御信号S4のパルス幅との差に対応する差分時間aを表わす差分時間信号S7が差分時間発生手段9(図2参照)で形成されて三角波発生器5(図2参照)に供給される結果、差分時間信号S7に基づき差分時間aに応じて、ランプ信号S2の発振周波数が低くなる(周期が「T+a」となる)。ここで、TはPWM制御の1周期である。
【0047】
かくして、本形態でも、第1の実施の形態と同様の作用・効果を得る。
【0048】
<第3の実施の形態>
図7は本発明の第3の実施の形態に係るスイッチング電源回路におけるPWM/PFM制御回路を示す回路図である。同図に示すように、本形態に係るPWM/PFM制御回路は、PWM比較器12及びフリップフロップ回路13を有する。ここで、PWM比較器12は、誤差信号S1と制御対象であるチョッパ回路を流れる負荷電流Iに基づくフィードバック電流信号S8とを比較してPWM制御信号S3のパルス幅を規定するリセット信号S9を出力する。また、フリップフロップ回路13は、発振器4の出力信号である基準信号S6によりセットされて立上るとともに、リセット信号S9によりリセットされて立下がるPWM制御信号S3を形成する。
【0049】
本形態に係るPFM制御信号発生器3は基準信号S6に基づきPFM制御信号S4を形成する。
【0050】
また、本形態では、第1の実施の形態と同様に、差分時間信号S7は発振器4に供給するように構成してある。したがって、差分時間信号S7に基づき発振器4の発振周波数が制御される。
【0051】
なお、その他の構成は、図2に示すスイッチング電源回路のPWM/PFM制御回路と全く同様である。そこで、図2と同一部分には同一番号を付し、重複する説明は省略する。
【0052】
本形態のおいては、基準信号S6でフリップフロップ回路13がセットされ負荷により発生タイミングが変動するリセット信号S9でリセットされるので、負荷によりパルス幅が変動するPWM制御信号S3を得る。一方、基準信号S6の発振周波数は、第1の実施の形態と同様に差分時間信号S7に基づき変化する。
【0053】
したがって、本形態においては、第1の実施の形態と同様の態様で、同様の作用・効果を得る。
【0054】
<第1の実施例>
図8は図2及び図7に示すPWM/PFM制御回路における発振器4の具体例である第1の実施例を示す回路図である。同図に示すように、本実施例に係る発振器4は、コンデンサC1,C2の充電時間で発振周波数が規定されるリング発振器で形成するとともに、このリング発振器の入力側のコンデンサC1を充電する充電電流を差分時間信号S7で遮断することで発振タイミングを遅延させることにより基準信号S6の発振周波数を低く制御するように構成したものである。
【0055】
かかる本実施例において、入力側のコンデンサC1の充電電流CONは差分時間信号S7がない場合には、所定の周期(発振周期)で繰り返す三角波となるが、差分時間信号S7が発生した場合には差分時間a,b,cに相当する時間、電圧CONが遮断されるので、その部分が平坦な波形となり、立下りのタイミングもその差分時間a,b,cの分だけずれる。この結果、基準信号S6の発振周波数を差分時間a,b,cに応じて低くすることができる。
【0056】
<第2の実施例>
図9は図5に示すPWM/PFM制御回路における三角波発生器5の具体例である第2の実施例を示す回路図である。同図に示すように、本実施例に係る三角波発生器5は、コンデンサC3の充放電を利用してランプ信号S2を発生するもので、コンデンサC3を充放電する充放電電流を差分時間信号S7で遮断することで基準信号として機能するランプ信号S2の立ち上がりのタイミングを遅延させて発振周波数を低く制御するように構成したものである。
【産業上の利用可能性】
【0057】
本発明は、例えば携帯電話、パソコン等の電源回路を形成するスイッチング電源回路を製造、販売する電子機器産業分野で利用することができる。
【図面の簡単な説明】
【0058】
【図1】本発明に係るスイッチング電源回路のリップル電圧特性を示す特性図である。
【図2】本発明の第1の実施の形態に係るスイッチング電源回路を示す回路図である。
【図3】図2に示すスイッチング回路におけるPWM/PFM制御回路の各部の波形を示すタイミングチャートである。
【図4】図2に示すスイッチング回路における負荷変動時のPWM/PFM制御回路の各部の波形を示すタイミングチャートである。
【図5】本発明の第2の実施の形態に係るPWM/PFM制御回路を示す回路図である。
【図6】図5に示すPWM/PFM制御回路における各部の波形を示すタイミングチャートである。
【図7】本発明の第3の実施の形態に係るPWM/PFM制御回路を示す回路図である。
【図8】図2及び図7に示すPWM/PFM制御回路における発振器の具体例である第1の実施例を示す回路図である。
【図9】図5に示すPWM/PFM制御回路における三角波発生器の具体例である第2の実施例を示す回路図である。
【図10】従来技術に係るスイッチング電源回路を示す回路図である。
【図11】図10に示すスイッチング回路におけるPWM/PFM制御回路の各部の波形を示すタイミングチャートである。
【図12】従来技術に係るスイッチング電源回路のリップル電圧特性を示す特性図である。
【符号の説明】
【0059】
1 比較器
2 PWM制御信号発生器
3 PFM制御信号発生器
4 発振器
5 三角波発生器
6 論理回路
9 差分時間発生手段
13 フリップフロップ回路
a 差分時間
b 差分時間
c 差分時間
I 負荷電流
S1 誤差信号
S2 ランプ信号
S3 PWM制御信号
S4 PFM制御信号
S5 スイッチ制御信号
S6 基準信号
S7 差分時間信号
S8 フィードバック電流信号
S9 リセット信号
SW スイッチング素子
VOUT 出力電圧
VREF 基準電圧
【特許請求の範囲】
【請求項1】
制御対象の負荷が所定以上の重負荷のとき前記負荷に応じてパルス幅が決定されるPWM制御で動作するとともに、前記負荷が所定未満の軽負荷のとき前記負荷に応じて周波数が決定されるPFM制御で動作するPWM/PFM制御回路において、
前記PWM制御信号のパルス幅が前記PFM制御信号のパルス幅より小さいことを条件として、前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段を有し、前記差分時間信号に基づき前記差分時間に応じて、前記PWM制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項2】
請求項1に記載するPWM/PFM制御回路において、
前記PFM制御信号はPWM制御信号を基に形成されることを特徴とするPWM/PFM制御回路。
【請求項3】
請求項1又は請求項2に記載するPWM/PFM制御回路において、
前記差分時間発生手段は、前記PWM制御信号によって決定されるオフ期間中の前記PFM制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号を発生する発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項4】
請求項1又は請求項2の何れか一つに記載するPWM/PFM制御回路において、
前記差分時間発生手段は、前記PWM制御信号によって決定されるオフ期間中の前記PFM制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号として機能するランプ信号を発生する三角波発生器を制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項5】
請求項1に記載するPWM/PFM制御回路において、
前記基準信号を発生する発振器と、
前記基準信号に基づきランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するPWM制御信号を発生するPWM制御信号発生器と、
前記PWM制御信号に基づきPFM制御信号を発生するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象のスイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項6】
請求項1に記載するPWM/PFM制御回路において、
前記基準信号であるランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するPWM制御信号を発生するPWM制御信号発生器と、
前記PWM制御信号に基づきPFM制御信号を発生するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象の前記スイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記三角波発生器のランプ信号の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項7】
請求項1に記載するPWM/PFM制御回路において、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記制御対象を流れる電流に基づくフィードバック電流信号とを比較してPWM制御信号のパルス幅を規定するリセット信号を出力するPWM比較器と、
前記基準信号を発生する発振器と、
前記基準信号によりセットされて立上るとともに、前記リセット信号によりリセットされて立下がるPWM制御信号を形成するフリップフロップ回路と、
前記基準信号に基づきPFM制御信号を形成するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象のスイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項8】
請求項3、請求項5及び請求項7に記載するPWM/PFM制御回路において、
前記発振器は、リング発振器で形成するとともに、このリング発振器の入力側のコンデンサを充電する充電電流を前記差分時間信号で遮断することで前記PWM制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したものであることを特徴とするPWM/PFM制御回路。
【請求項9】
請求項4又は請求項6に記載するPWM/PFM制御回路において、
前記三角波発生器は、コンデンサの充放電を利用してランプ信号を発生するとともに、前記コンデンサを充放電する充放電電流を前記差分時間信号で遮断することで前記PWM制御信号を形成するための基準となる基準信号である前記ランプ信号の発振周波数を低く制御するように構成したものであることを特徴とするPWM/PFM制御回路。
【請求項10】
請求項1乃至請求項9の何れか一つに記載するPWM/PFM制御回路と、前記制御対象であるチョッパ回路とを組み合わせて構成したことを特徴とするスイッチング電源回路。
【請求項1】
制御対象の負荷が所定以上の重負荷のとき前記負荷に応じてパルス幅が決定されるPWM制御で動作するとともに、前記負荷が所定未満の軽負荷のとき前記負荷に応じて周波数が決定されるPFM制御で動作するPWM/PFM制御回路において、
前記PWM制御信号のパルス幅が前記PFM制御信号のパルス幅より小さいことを条件として、前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段を有し、前記差分時間信号に基づき前記差分時間に応じて、前記PWM制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項2】
請求項1に記載するPWM/PFM制御回路において、
前記PFM制御信号はPWM制御信号を基に形成されることを特徴とするPWM/PFM制御回路。
【請求項3】
請求項1又は請求項2に記載するPWM/PFM制御回路において、
前記差分時間発生手段は、前記PWM制御信号によって決定されるオフ期間中の前記PFM制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号を発生する発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項4】
請求項1又は請求項2の何れか一つに記載するPWM/PFM制御回路において、
前記差分時間発生手段は、前記PWM制御信号によって決定されるオフ期間中の前記PFM制御信号によって決定されるオン期間に基づき前記差分時間を表わす差分時間信号を形成し、この差分時間信号に基づき前記基準信号として機能するランプ信号を発生する三角波発生器を制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項5】
請求項1に記載するPWM/PFM制御回路において、
前記基準信号を発生する発振器と、
前記基準信号に基づきランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するPWM制御信号を発生するPWM制御信号発生器と、
前記PWM制御信号に基づきPFM制御信号を発生するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象のスイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項6】
請求項1に記載するPWM/PFM制御回路において、
前記基準信号であるランプ信号を発生する三角波発生器と、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記ランプ信号とを比較して前記誤差信号に応じたパルス幅を有するPWM制御信号を発生するPWM制御信号発生器と、
前記PWM制御信号に基づきPFM制御信号を発生するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象の前記スイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記三角波発生器のランプ信号の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項7】
請求項1に記載するPWM/PFM制御回路において、
前記制御対象の出力端子の電圧を表わす信号と所定の基準値とを比較することにより得る両者の差を表わす誤差信号と前記制御対象を流れる電流に基づくフィードバック電流信号とを比較してPWM制御信号のパルス幅を規定するリセット信号を出力するPWM比較器と、
前記基準信号を発生する発振器と、
前記基準信号によりセットされて立上るとともに、前記リセット信号によりリセットされて立下がるPWM制御信号を形成するフリップフロップ回路と、
前記基準信号に基づきPFM制御信号を形成するPFM制御信号発生器と、
前記PWM制御信号乃至PFM制御信号のうちパルス幅が大きい方に基づくスイッチ制御信号により前記制御対象のスイッチング素子のオン/オフを制御するスイッチ制御信号を送出する論理回路と、
前記PWM制御信号のパルス幅と前記PFM制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段とを有して前記差分時間信号に基づき前記発振器の発振周波数を制御するように構成したことを特徴とするPWM/PFM制御回路。
【請求項8】
請求項3、請求項5及び請求項7に記載するPWM/PFM制御回路において、
前記発振器は、リング発振器で形成するとともに、このリング発振器の入力側のコンデンサを充電する充電電流を前記差分時間信号で遮断することで前記PWM制御信号を形成するための基準となる基準信号の発振周波数を低く制御するように構成したものであることを特徴とするPWM/PFM制御回路。
【請求項9】
請求項4又は請求項6に記載するPWM/PFM制御回路において、
前記三角波発生器は、コンデンサの充放電を利用してランプ信号を発生するとともに、前記コンデンサを充放電する充放電電流を前記差分時間信号で遮断することで前記PWM制御信号を形成するための基準となる基準信号である前記ランプ信号の発振周波数を低く制御するように構成したものであることを特徴とするPWM/PFM制御回路。
【請求項10】
請求項1乃至請求項9の何れか一つに記載するPWM/PFM制御回路と、前記制御対象であるチョッパ回路とを組み合わせて構成したことを特徴とするスイッチング電源回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2008−92712(P2008−92712A)
【公開日】平成20年4月17日(2008.4.17)
【国際特許分類】
【出願番号】特願2006−272231(P2006−272231)
【出願日】平成18年10月3日(2006.10.3)
【出願人】(506334171)トレックス・セミコンダクター株式会社 (19)
【Fターム(参考)】
【公開日】平成20年4月17日(2008.4.17)
【国際特許分類】
【出願日】平成18年10月3日(2006.10.3)
【出願人】(506334171)トレックス・セミコンダクター株式会社 (19)
【Fターム(参考)】
[ Back to top ]