【課題】オフセットキャンセル能力を維持し、かつ、電圧利得を可変可能とする可変利得増幅器を提供する。
【解決手段】入力信号を差動増幅する差動増幅回路１１と、差動増幅回路１１の出力信号の所定の低域成分のみを差動増幅回路１１へフィードバックし、出力信号の直流成分を除去するオフセットキャンセル回路１２と、出力端子２１，２２におけるコモン出力レベルを、参照電圧Ｖｒｅｆで設定される所定電圧になるように、差動増幅回路１１の第３及び第４のトランジスタ３，４のゲート電圧を調整するコモンモードフィードバック回路１０３とを具備し、オフセットキャンセル回路１２は、所定の低域成分に対するカットオフ周波数を変化させることなく零点の周波数のみを可変可能に構成されたものとなっている。 （もっと読む）

【課題】圧縮エアーを送り込むことなく、配置スペースが小さくかつ簡単な機構で半導体素子の離脱のための衝撃を発生させ、搬送を円滑にできるようにする。
【解決手段】エアー通路１２内に、上側係止部１５及び下側係止部１６を有する移動空間Ｈを設け、この移動空間Ｈ内にポール１８を上下動可能に配置し、上側係止部１５には、吸着時に空気の流れを遮断しないように空気流通溝１９ａを設ける。上記エアー通路１２から吸引すると、半導体素子２０がヘッド先端面１３に吸着されると同時に、ボール１８は上昇して上側係止部１５の位置に留まり、吸引を停止すると、ボール１８が落下して下側係止部１６に当たるときの衝撃が先端面１３に伝達され、この結果、半導体素子２０は先端面１３からスムーズに離れる。 （もっと読む）

【課題】サンプリング回路の低消費電力化を図る。
【解決手段】サンプリングスイッチＳＷ１を介してサンプリングキャパシタＣ１が接続される出力端子２に、トランジスタＭ１のソースとトランジスタＭ２のソースを接続する。さらに、トランジスタＭ１のゲートと入力端子１との電位差がトランジスタＭ３の閾値電圧にほぼ等しくなるように制御するダイオード接続のトランジスタＭ３と、入力端子１と出力端子２の電位が等しくなるよう制御し、トランジスタＭ１のドレイン電流とトランジスタＭ２のドレイン電流が等しくなるように制御する演算増幅器４とを設ける。 （もっと読む）

【課題】従来に比してより少ない追加素子数で、消費電流を増加させることなく、出力電流の最大値を、回路定数の調整によって、他の諸特性に影響を及ぼすことなく設定可能とする。
【解決手段】入力信号に対して差動増幅を行う差動増幅回路１０１と、差動増幅回路１０１の出力を電圧・電流変換して出力するプリドライバ回路１０３と、プリドライバ回路１０３の出力により駆動される出力段１０６とを有してなる演算増幅器であって、プリドライバ回路１０３を構成するプリドライバ用トランジスタ３のベース電流の増加を抑圧し、出力電流（出力ソース電流）の過電流保護を可能とした過電流保護回路１０４が設けられたものとなっている。 （もっと読む）

【課題】従来回路で必要とされてきた直流カット用の固定容量素子を削除し、また可変容量素子も小さくできるようにして、半導体集積回路の面積を削減できるようにする。
【解決手段】トランジスＱ１のコレクタ・ベース間に帰還抵抗Ｒ１と水晶振動子Ｘを並列接続し、トランジスＱ１のコレクタとＶｃｃの電源端子間に電流源Ｉ１を接続し、トランジスタＱ１のベースと接地間に可変容量素Ｃ１を接続し、トランジスタＱ１のコレクタと接地間に可変容量素子Ｃ２を接続し、トランジスタＱ１のエミッタにトランジスタＱ２のエミッタを接続し、トランジスタＱ１，Ｑ２の共通エミッタと接地間に電流源Ｉ２を接続し、トランジスタＱ１のベースに制御電圧Ｖｓを印加するようにした。 （もっと読む）

【課題】ルックアップテーブル方式のようなメモリを使用せずに、正弦波、余弦波、角度情報が同時に得られるようにしたディジタル発振器を提供する。
【解決手段】初期値Ａが設定されクロックで動作する第１の積分器５Ａ、外部入力するアップ／ダウン信号でωの極性が切り替わる第１のω係数器６Ｂ、前記クロックで動作する第２の積分器５Ｂ、および前記アップ／ダウン信号でωの極性が前記第１のω係数器６Ｂのωの極性と反対に切り替わる第２のω係数器６Ａを順次リング接続して２相発振器を構成する。また、前記アップ／ダウン信号に応じて前記クロックをアップ／ダウンカウントするアップ／ダウンカウンタからなる角度取得ユニット３を設ける。前記第１の積分器５ＡからＡcosωｔを、前記第２の積分器５ＢからＡsinωtを、前記角度取得ユニット３から角度情報ωｔを、それぞれ同時に生成する。 （もっと読む）

【課題】乗算型ＤＡＣおよびＳＩＮ-ＲＯＭテーブル、ＣＯＳ−ＲＯＭテーブル等の専用回路を不要にした回転角度検出装置を提供する。
【解決手段】回転検出信号sinθ・f(t)をＡ／Ｄ変換するＡ／Ｄ変換器３Ａと、回転検出信号cosθ・f(t)をＡ／Ｄ変換するＡ／Ｄ変換器３Ｂと、Ａ/Ｄ変換器３Ａで変換した回転検出信号sinθ・f(t)から基本波成分の振幅強度sinθを抽出するフーリエ分析手段４Ａと、Ａ/Ｄ変換器３Ｂで変換した回転検出信号cosθ・f(t)から基本波成分の振幅強度cosθを抽出するフーリエ分析手段４Ｂと、前記振幅強度sinθ、cosθと内部推定角度φから合成波sin(θ−φ)を生成するとともに、該合成波sin(θ−φ)の極性にもとづき内部推定角度φを回転角度θに一致するように制御する合成波生成・位相制御器５と、回転検出器への正弦波または２値の励磁信号を生成する励磁信号生成器７と、を有する。 （もっと読む）

【課題】１回のキャリブレーションによって電圧制御発振器のフリーラン発振周波数がＰＬＬロックレンジ内に入るようにして、キャリブレーション時間の大幅な時間短縮が可能となり、低消費電流化に貢献できるようにする。
【解決手段】ＰＬＬループをオープンにし、電圧制御発振器１に制御電圧Ｖｃとして基準電圧Ｖａを入力したとき、基準信号ｆ３のパルスによって帰還信号ｆ２のパルス幅をカウントし、得られたカウント値に基づき、電圧制御発振器１の発振周波数ｆ１を調整するキャリブレーションを実行するキャリブレーション回路１０を設ける。 （もっと読む）

【課題】簡易な構成によりスイッチ切替時間のさらなる高速化を図る。
【解決手段】外部から供給される外部制御信号に応じて、高周波スイッチ回路１０１のＦＥＴ１，２のオン、オフ状態を制御する駆動制御信号を出力する論理制御回路１０４と、ＦＥＴ１，２が論理制御回路１０４によりオフ状態からオン状態とされる際にパルス電圧を出力する切替加速回路１０２，１０３とは、それぞれの出力信号が共にＦＥＴ１，２の駆動制御信号として、それぞれへ印加可能に設けられ、論理制御回路１０４は、定常状態においてＦＥＴ１，２をオン状態とする電源電圧とほぼ等しい駆動制御信号を出力するよう構成され、切替加速回路１０２，１０３は、ピークが電源電圧を超えるパルス電圧を出力する一方、そのパルス電圧が論理制御回路１０４の出力信号の電圧レベルを下回った際には、その出力が遮断されるよう構成されたものとなっている。 （もっと読む）

【課題】負電圧の変化に対して正常な論理回路動作を確保できる範囲である動作ウィンドウの幅の拡張を可能とし、回路動作の確実性、安定性の向上を図った正負電圧論理出力回路を提供する。
【解決手段】論理入力と負電圧との間に、ゲートに論理入力するエンハンスメント型Ｐ型電界効果トランジスタＥＰＦＥＴ１とブレークダウン保護用素子１３，１４とが直列に接続され、ブレークダウン保護用素子１４に並列に短絡する切替スイッチ８ａが接続される。切替スイッチ８ａをオン、オフ制御することで、ＶＳＳの変動に対して正常な回路動作を確保できる動作ウィンドウの拡張を可能とする。 （もっと読む）