【課題】構造的な工夫により、他相電流からの影響を抑えるとともに、さらに被測定電流に起因する誘導起電力の生成を抑え、小型で精度よく被測定電流を検出する。
【解決手段】電流測定対象のバスバー４ａに流れる電流によって生じる磁場を検知するホール素子２ａ、２ｂと、これらホール素子２ａ、２ｂの検知出力を処理してバスバー４ａに流れる電流値を算出する信号処理集積回路３とが実装されたプリント基板１を含む電流測定装置において、ホール素子２ａ、２ｂの感磁面が、バスバー４ａに流れる電流によって生じる磁場の方向に対して略垂直になるようにし、かつ、ホール素子２ａ、２ｂと信号処理集積回路３とを電気的に接続する配線の設けられているプリント基板１の基板表面が磁場の方向に対して略平行に位置するように、バスバー４ａに対してプリント基板１を固定する。 （もっと読む）

【課題】高速量子化器および最適化された時間遅延を提供する。
【解決手段】高速量子化器コンパレータの装置と方法は、３部を含む：プリアンプ部、再生ラッチ部、およびデータラッチ部。時間遅延は、再生ラッチ出力の最初の電圧を変えることによって減少される。電流源はコンパレータの底部に提供され、時間遅延最適化を可能にする。ＰＭＯＳ同等化スイッチが停止されたとき、クロック信号をフィードスルーにし、出力に電荷の注入を提供する。これらの電荷によって、コンパレータの時間遅延が可変となる。リセット時間が比較時間より長いために、非常に低い電流が出力電圧を決定する。 （もっと読む）

【課題】無駄な電流や信号の歪みを発生させることなく、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線等の電位によって抵抗値が変化するのを抑えることのできる抵抗素子及び反転バッファ回路を提供する。
【解決手段】抵抗素子１０は、半導体基板１４上に、第１の電極１１及び第２の電極１２を有する抵抗素子層１３が形成されている。第１の電極１１の電位によってバイアスされた第１の導電層１５と、第２の電極１２の電位によってバイアスされた第２の導電層１６とで、抵抗素子層１３の下部が均等に覆われている。このように、両端をバイアスされた抵抗素子層１３の下部又は上部の少なくとも一方を覆う第１の導電層１５及び第２の導電層１６によって、抵抗素子層１３の周辺の半導体基板１４等との電圧差による抵抗値の変化を相殺することで、抵抗値の変化を抑える。 （もっと読む）

【課題】半導体パッケージにテストモード時にのみ使用される端子を設けなくても、テストモードの設定及びテストモード設定後のテスト信号入力ができるテスト回路を提供する。
【解決手段】複数の電圧レベルを含むパルスパターンを有するテストモード用電圧と基準電圧とを比較して、トリガー信号及びデータ信号を含むパルス信号をそれぞれ出力する複数の比較器６ａ〜６ｃと、トリガー信号に基づいてデータ信号をシリアル／パラレル変換してテスト信号を生成し、テスト信号を被テスト回路９に供給するテスト信号生成回路５とによってテスト回路を構成する。 （もっと読む）

【課題】ＲＦ及ぶ帯域で動作するシングルエンド出力であるフィードバック型の広帯域増幅器における二次歪み耐性を向上させる。
【解決手段】主増幅ＭＯＳトランジスタＱ１を含むシングルエンド出力であるフィードバック型の主増幅器３１０に、これと相似的な構成の副増幅器３２０を並設し、この副増幅３２０の副増幅ＭＯＳトランジスタＱ３へのバイアス値を所定値に合わせ込むことによって、主増幅器３１０に生じる二次歪成分のみに相似な二次歪成分相当の信号を生成し、該二次歪成分相当の信号で主増幅器３１０に生じる二次歪成分を打ち消すことによって、主増幅器３１０と副増幅回路３２０とを含む広帯域増幅器３００の二次歪み耐性を向上させる。 （もっと読む）

【課題】ワイヤーボンディング工程の生産性の低下を抑制しつつ、キャピラリの内部や先端の残存金属を除去できるようにした半導体装置の製造方法を提供する。
【解決手段】ワイヤー１１の一端の側に形成されたボールをパッド電極２に接合させて圧着ボール１３とボールネック１５とを形成し、キャピラリ５０の先端５２でボールネック１５にワイヤー１１を押しつける工程（１ｓｔボンド）と、キャピラリ５０をパッド電極２上からリード２３上へ移動させて、ワイヤー１１の他端の側をリード２３に接合する工程（２ｎｄボンド）と、１ｓｔボンドと２ｎｄボンドとが当該順で複数回、繰り返し行われた後で、キャピラリ５０をリードフレーム２０が有するダミー領域Ｒ２上へ移動させて、そこに接合する工程（クリーニングボンディング）と、を含む。 （もっと読む）

【課題】低出力電流動作時に高効率な動作を安定して実現することが可能なＤＣ−ＤＣコンバータを提供する。
【解決手段】ドライバ部が、入力端子からコンバータ部に流れる電流に基づくフィードフォワード信号を出力する回路と、フィードフォワード信号と基準信号とが入力され、ＤＣＭ制御信号を出力する第１のコンパレータと、出力端子の信号に基づいて定まるデューティー比のＰＷＭ信号を出力する回路と、ＰＷＭ信号に基づいてコンバータ部の第１のスイッチングトランジスタに第１の駆動信号を、第２のスイッチングトランジスタに第２の駆動信号をそれぞれ出力する機能と、ＤＣＭ制御信号に基づいて第２の駆動信号を所定の期間ＬＯＷにする機能と、を有する駆動信号生成回路と、を有する。 （もっと読む）

【課題】ＲＦで動作するシングルエンド出力であるフィードバック型の広帯域増幅器における二次歪み耐性を向上させる。
【解決手段】主増幅ＭＯＳトランジスタＱ１を含むシングルエンド出力であるフィードバック型の主増幅器３１０における電圧−電流変換抵抗素子Ｒ１と並列に主増幅器３１０とは逆極性のＭＯＳトランジスタで構成されたバイパス回路３２０を設け、このバイパス回路３２０の副増幅ＭＯＳトランジスタＱ３へのバイアス値を所定値に合わせ込むことによって、主増幅器３１０に生じる二次歪成分のみに対し逆極性で且つ相似な特性を呈するバイパス作用信号を生成し、該バイパス作用信号で主増幅器３１０に生じる二次歪成分をバイパス回路３２０側に引き込むことによって、主増幅器３１０とバイパス回路３２０とを含む広帯域増幅器３００の二次歪み耐性を向上させる。 （もっと読む）

【課題】パッシブミキサのゲインミスマッチを低減することができ、高線形性の出力を得ることのできるデモジュレータ回路を提供する。
【解決手段】ＧＭ回路部１２をＧＭ回路１２ａ，１２ｂの２つに分割して、パッシブミキサ１０３のＩ側とＱ側との夫々に独立性を与えている。このため、Ｉ側とＱ側とのインピーダンスミスマッチによらず、Ｉ側とＱ側との夫々に、電圧−電流変換係数ｇｍを１／２として電流信号を供給することができる。よって、ゲインミスマッチを低減し、高線形性の出力を得ることができる。 （もっと読む）

【課題】高い周波数までの二次歪成分を除去し、出力電流信号の線形性を向上させることができ、二次歪耐性（IIP２）を向上させることができる広帯域増幅器を実現する。
【解決手段】第１及び第２のＭＯＳトランジスタＱ１，Ｑ２による差動対が発生する二次歪成分電流と逆極性の電流信号を差動対の負荷電流源となる第３及び第４のＭＯＳトランジスタＱ３，Ｑ４によって発生し、逆極性の二次歪電流を相互に打ち消し合うように作用させて線形性を向上させ、更に、第１及び第２のＭＯＳトランジスタＱ１，Ｑ２の入力へのバイアスを設定する第１のバイアス回路を第１及び第２のＭＯＳトランジスタのドレイン電流が流れるように、且つ、該ドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるようなバイアス値を得るようにし、且つ、第３及び第４のＭＯＳトランジスタＱ３，Ｑ４のサイズを二次歪み成分が主成分である電流を生成するように設定する。 （もっと読む）