【課題】制御電流を構成する複数の電流の値の比を変更可能にし、複数の制御電流の比をより多様化できる半導体レーザ制御回路を提供する。
【解決手段】 ライトパワー電流源３０１ａ〜３０１ｈを複数備える記録用電流源３０１、複数のライトパワー電流源のうち、任意の数のライトパワー電流源に制御信号ＷＰ1on〜ＷＰ3onのうちのいずれか１つを入力し、任意の数の他のライトパワー電流源に他の制御信号ＷＰ1on〜ＷＰ3onのうちいずれか１つを入力するマルチプレクサ３０４、再生パワー電流源３０２によって制御回路１０１を構成する。制御回路１０１において、複数のライトパワー電流源が各々入力された制御信号ＷＰ1on〜ＷＰ3onに対応する波形を有する電流を生成し、複数のライトパワー電流源から出力された複数の電流と再生パワー電流源３０２から出力された電流とが加算されて半導体レーザ３に出力する。 （もっと読む）

【課題】入力信号に対して出力信号が高速に応答し、かつ、半導体出力回路の消費電力を低減させることが可能である半導体出力回路を提供する。
【解決手段】本発明の半導体出力回路は、ベースが定電流源に接続され、コレクタが第２のｎｐｎトランジスタのエミッタに接続され、エミッタが第１のｎｐｎトランジスタのコレクタに接続される第３のｎｐｎトランジスタを含む。 （もっと読む）

【課題】高い周波数帯での導体損失の増加を抑え、幅広い周波数範囲で低損失な動作を実現することが可能な容量素子及びその製造方法並びに半導体集積回路を提供すること。
【解決手段】本発明の容量素子１０は、第１電極１１と、第１電極１１上に設けられた誘電体層１２と、誘電体層１２上に設けられた第２電極１３とから構成されている。容量素子１０は、誘電体層１２を第１電極１１と第２電極１３とにより挟むようにしたサンドイッチ構造になっており、第２電極１３の外表面に凹凸が設けられている。 （もっと読む）

【課題】ホール素子の感磁面に対し平行な磁場（水平方向の磁場）を、切替え回路におけるスイッチ素子数の増加や制御信号生成回路の複雑化を招来することなく検出でき、且つ、残留オフセットの低減効果が良好なホール電圧検出装置を実現する。
【解決手段】磁束方向転換要素（磁気収束板）２０によって感磁面に鎖交するように入射する磁束と駆動電流とによって対を成すホール素子１００，２００に生起するホール電圧を夫々に含まれているオフセット電圧を相殺するように処理する場合に、対を成すホール素子の平面投影上の配置が前記対をなすホール素子の間を通る仮想線ＶＬに対して対称の位置となるように鏡像関係で配置されているため、該処理によってオフセット電圧が相殺されるときに本来の検出対象たるホール電圧が相殺されることなく出力される。 （もっと読む）

【課題】小面積、低消費電力、かつ低コストである受信システムを提供する
【解決手段】基準信号に基づいて、受信信号を中間周波数に周波数変換した後、この周波数変換された信号である中間周波数信号に対しＮパスフィルタでチャネル選択する。また、受信システムは、Ｎパスフィルタに供給される動作クロックを生成する分周器と、この動作クロックに基づいて、Ｎパスフィルタに供給される多相クロックを生成する多相クロック生成部と、を備えている。そして、分周器は、周波数変換器に入力される基準信号と同一の周波数の信号の入力を受け付け、この入力された信号に基づいて動作クロックを生成する。また、周波数変換器と分周器は、一つの発振器から出力される同一周波数の信号の入力を受け付ける。 （もっと読む）

【課題】感磁部と磁気感度および抵抗の調整を可能とするトリミング部とを備えた磁気センサを提供すること。
【解決手段】磁気センサは、基板２６に設けられた化合物半導体からなる十字形状パターンの感磁部２１を備え、入力端子２１ａ，２１ｂと出力端子２１ｃ，２１ｄの少なくとも一方の端子２１ａ，２１ｄに、化合物半導体を有するトリミング部２３ａ，２３ｂが接続電極２４を介して直列接続されている。ウェハプロービングを行いながら、接続電極２４を介して感磁部２１に直列接続された入力端子側のトリミング部２３ａを、レーザートリミングすることにより、定電圧駆動における磁気感度の調整を可能とし、同様に出力端子側のトリミング部２３ｂをトリミングすることにより出力抵抗の調整を可能にした。 （もっと読む）

【課題】一次側のコイル部と二次側のコイル部との間の変換効率を高めることのできる変成器を提供する。
【解決手段】第１のメタル層１３に一次側の下側のコイル部を形成し、第２のメタル層１４に二次側のコイル部を形成し、第３のメタル層１５に一次側の上側のコイル部を形成する。そして、二次側のコイル部を、一次側の下側のコイル部と一次側の上側のコイル部との間に形成する。これにより、一次側の上側のコイル部に流れる信号電流と、一次側の下側のコイル部に流れる誘起電流によって誘起した電流とを合成して、変成器に磁束（エネルギー）を十分に閉じ込めることができる。このようにして、一次側のコイル部と二次側のコイル部との結合係数の劣化を抑え、損失を抑えることで、一次側のコイル部と二次側のコイル部との間の変換効率を高めることができる。また、一般的な半導体のプロセスで製造することができるため、小型である。 （もっと読む）

【課題】バイポーラトランジスタの動作速度を高速化できるようにした半導体装置の製造方法を提供する。
【解決手段】単結晶Ｓｉ基板１に設けられたｎ型のコレクタ層２０と、コレクタ層２０の表面の周辺部上に設けられたＳｉＯ₂膜２１と、ＳｉＯ₂膜２１を覆ってコレクタ層２０の表面の中央部に接合するｐ型のベース層３０と、を有し、ベース層３０は、コレクタ層２０の表面の中央部上に設けられた単結晶ＳｉＧｅ膜３１ａと、ＳｉＯ₂膜２１を覆うように単結晶ＳｉＧｅ膜２１上に積層された単結晶Ｓｉ膜３５ａとを含む。ベース層３０とコレクタ層２０との接合領域６０がコレクタ層２０の表面の中央部に限定されるため、接合面積を小さくすることができ、ベース層とコレクタ層との間の容量Ｃ_BCを低減することができる。 （もっと読む）

【課題】各動作モードにおいてレベルシフト回路を用いることなく所望の入力電圧範囲となる多入力差動増幅器を提供する。
【解決手段】差動部１は、バイアス部２と出力部３との間に設けられ、第一入力部１０と第二入力部２０とを有する。第一入力部１０は、ソースがバイアス部２と接続され、ドレインが出力部３と接続された１個のｎ型ＭＯＳＦＥＴ（Ｍ１１）からなる。第二入力部２０は、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２１）、（Ｍ２２）と、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２３）、（Ｍ２４）とが２列に並列接続される。また、入力端ＩＮａはＭ１１のゲートに接続され、入力端ＩＮｘはＭ２２とＭ２３のゲートに接続され、入力端ＩＮｙはＭ２１とＭ２４のゲートに接続される。バイアス部２は１つの定電流源２１を有し、出力部３は２つのｐ型ＭＯＳＦＥＴ（Ｑ１、Ｑ２）で構成のカレントミラー回路を有する。 （もっと読む）

【課題】ＭＯＳトランジスタの形成工程を利用して、トレンチアイソレーションを形成できるようにした半導体装置の製造方法を提供する。
【解決手段】シリコン基板１にＤＴＩ層２０とＭＯＳトランジスタとを有する半導体装置の製造方法であって、シリコン基板１に深いトレンチを形成し、トレンチが形成されたシリコン基板１に熱酸化を施して、ＰＭＯＳトランジスタ５０のゲート酸化膜１３を形成すると同時に、トレンチの内側面にＳｉＯ₂膜１４を形成する。次に、トレンチを埋め込むようにシリコン基板１上にポリシリコン膜１５を堆積し、このポリシリコン膜１５をパターニングする。これにより、ＰＭＯＳトランジスタ５０のゲート電極１７を形成すると同時に、トレンチ内にＳｉＯ₂膜１４とポリシリコン膜１８とを含むＤＴＩ層２０を形成する。 （もっと読む）