【課題】半導体装置内に存在する欠陥を効率よく、且つ高感度に検出する。
【解決手段】半導体装置の裏面から励起光１２を照射する照射手段と、励起光１２の照射により、半導体装置の裏面から発せられる光を分光検出する検出手段と、分光検出により得られた特定波長の強度を測定する測定手段と、を有する検査装置１により、半導体装置の裏面から励起光１２が照射され、励起光の照射により、半導体装置の裏面から発せられる光が分光検出され、分光検出した特定波長の強度が二次元分布として画像表示化される。これにより、ウェハスケールやチップスケールの半導体装置内に存在する欠陥を、効率よく、且つ高感度に検出することができる。 （もっと読む）

【課題】デコード画像に対してサイズ変更が行われ、デコード時と再エンコード時のマクロブロックの境界が一致しない場合にも、余計な高周波成分を生じさせることがなく、圧縮率が低下しないトランスコーダの実現。
【解決手段】第１の方式MPEG2でエンコードされた画像データをデコードしてデコード画像を出力するデコーダ2と、デコード画像データを、第２の方式H.264で再エンコードするエンコーダ6と、を備えるトランスコーダ1であって、デコード画像のサイズを変更するスケーラ11と、デコード画像内のデコーダのマクロブロックの境界であって、エンコーダのマクロブロックの境界と一致しない境界の近傍の画素について、高周波成分を低減するフィルタ処理を、サイズ変更の前または後で行うフィルタ11と、を備える。 （もっと読む）

【課題】浮遊ゲートの段差に起因する種々の問題を解決し、半導体メモリとしての特性劣化を簡便且つ確実に抑止して、高信頼性の半導体装置を実現する。
【解決手段】ダミーセル２０ａのダミー浮遊ゲート２３ａは、そのインターフェース部１２側における最外端の側面（端部２３ｂ）が緩斜面に形成されており、その傾斜角度が、当該ダミー浮遊ゲート２３ａの他方の側面及び浮遊ゲート２３における側面の傾斜角度よりも小さくなるように形成される。 （もっと読む）

【課題】タイミング調整回路、例えば信号遅延回路における遅延時間に対する動作温度の影響を防止する。
【解決手段】クロック信号が一方の電極に与えられる強誘電体キャパシタと、該強誘電体キャパシタの他方の電極の電位がゲートに与えられるトランジスタと、該トランジスタとの接続点の電位が基準電位として出力される抵抗とを構成要素とする基準電位発生回路を備えるタイミング調整回路において、該調整回路内のインバータチェーンを構成する複数段の各インバータと該インバータに対する接地電位との間に接続された各トランジスタのゲートに基準電位が与えられる。 （もっと読む）

【課題】メチル基を含有する層間絶縁膜を有する多層配線構造を備え、信頼性が向上された半導体装置の製造方法を提供する。
【解決手段】低誘電率絶縁膜３を形成し、低誘電率絶縁膜３に、配線層２に達する開口孔４を形成し、水素またはアンモニアを含むガスを用いたプラズマ処理を行い、フルオロカーボンを含むガスを用いたプラズマ処理を行って、コンタクト不良やボイドの発生を抑制するようにした。これにより、抵抗の上昇や断線などを防止して、信頼性が大きく向上された半導体装置の製造方法を提供することができる。 （もっと読む）

【課題】論理変更/回路修正時に使用するスペアセルを、所望の論理モジュール／論理回路の近くに配置できるスタンダードセル方式の設計方法の実現。
【解決手段】スペアセル入りネットリストを作成する処理S11と、セルの自動配置を行う処理S13と、自動配置されたセルの自動配線を行う処理S15と、を備えるスタンダードセル方式の半導体集積回路の設計方法であって、自動配置は、スペアセルについて、仮想接続用ライブラリ34としてハードマクロで定義されたセルライブラリを用いて行い、仮想接続用ライブラリではスペアセルは所望の論理モジュール内の回路にネット接続されており、仮想接続用ライブラリから、スペアセル化ライブラリ35としてソフトマクロで定義されたセルライブラリに置き換える処理S14を、さらに備え、スペアセル化ライブラリではスペアセルは所望の論理回路とのネット接続されておらず、自動配線はスペアセル化ライブラリを用いて行われる。 （もっと読む）

【課題】クロストークノイズに起因する伝送路上の信号遅延量を、短時間で、かつ精度良く解析する。
【解決手段】被害配線と攻撃配線とをモデル化したクロストークノイズ解析モデルを用いて、被害配線の受信端に発生するクロストークノイズ波形を抽出し、被害配線のみをモデル化した伝送路解析モデルを用いて、クロストークノイズの影響の無い被害配線の受信端の信号波形を求める。この信号波形と抽出されたクロストークノイズ波形との合成波形から、被害配線上のクロストークノイズによる信号遅延量を求める。 （もっと読む）

【課題】優れた電気特性を示す強誘電体キャパシタを形成する。
【解決手段】下部電極、第１，第２，第３の強誘電体膜および上部電極を順に形成する際（ステップＳ１〜Ｓ５）、第１，第３の強誘電体膜は、所定の元素を添加して、第２の強誘電体膜より薄く形成し、第２の強誘電体膜は、そのような元素を添加せずに形成する。これにより、元素添加による強誘電体キャパシタのスイッチング電荷量の低下を抑えつつ、その疲労特性やインプリント特性の向上、リーク電流の低減を図ることが可能になる。 （もっと読む）

【課題】本発明は、画像処理装置及びプログラムに関し、暗号化されたコンテンツの編集を、復号処理を伴うことなく比較的短い処理時間で行うことを可能とすることを目的とする。
【解決手段】コンテンツを暗号化して録画する前に、コンテンツデータから特定データの開始又は終了を示すスタートコードを検出して、検出されたスタートコードを基準として編集情報パケットをコンテンツデータに挿入し、コンテンツデータを録画する際に、編集情報パケット以外の少なくとも一部のコンテンツデータを暗号化して編集情報パケットと共に記録媒体に格納するように構成する。 （もっと読む）

【課題】半導体上にモフォロジの良好な半導体層を選択的にエピタキシャル成長させる。
【解決手段】リセスド・ソース・ドレイン型ｐＭＯＳＦＥＴを形成する際、ＳＴＩを形成したＳｉ基板上にゲート絶縁膜を介してゲート電極を形成し（ステップＳ１）、サイドウォールを形成した後（ステップＳ２）、その両側のＳｉ基板に部分的にリセスを形成する（ステップＳ３）。そして、そのＳｉ基板のリセス内に、下層部の方が上層部よりも、サイドウォールやＳＴＩに対する成長選択性が低くなるような条件を用いて、下層部と上層部をエピタキシャル成長させ、ＳｉＧｅ層を形成する（ステップＳ４，Ｓ５）。これにより、Ｓｉ基板のリセス内に、サイドウォール等に対する成長選択性を確保しつつ、モフォロジの劣化が抑えられたＳｉＧｅ層を形成することが可能になる。 （もっと読む）