半導体装置の製造方法、半導体装置および半導体層の形成方法
【課題】半導体上にモフォロジの良好な半導体層を選択的にエピタキシャル成長させる。
【解決手段】リセスド・ソース・ドレイン型pMOSFETを形成する際、STIを形成したSi基板上にゲート絶縁膜を介してゲート電極を形成し(ステップS1)、サイドウォールを形成した後(ステップS2)、その両側のSi基板に部分的にリセスを形成する(ステップS3)。そして、そのSi基板のリセス内に、下層部の方が上層部よりも、サイドウォールやSTIに対する成長選択性が低くなるような条件を用いて、下層部と上層部をエピタキシャル成長させ、SiGe層を形成する(ステップS4,S5)。これにより、Si基板のリセス内に、サイドウォール等に対する成長選択性を確保しつつ、モフォロジの劣化が抑えられたSiGe層を形成することが可能になる。
【解決手段】リセスド・ソース・ドレイン型pMOSFETを形成する際、STIを形成したSi基板上にゲート絶縁膜を介してゲート電極を形成し(ステップS1)、サイドウォールを形成した後(ステップS2)、その両側のSi基板に部分的にリセスを形成する(ステップS3)。そして、そのSi基板のリセス内に、下層部の方が上層部よりも、サイドウォールやSTIに対する成長選択性が低くなるような条件を用いて、下層部と上層部をエピタキシャル成長させ、SiGe層を形成する(ステップS4,S5)。これにより、Si基板のリセス内に、サイドウォール等に対する成長選択性を確保しつつ、モフォロジの劣化が抑えられたSiGe層を形成することが可能になる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法、半導体装置および半導体層の形成方法に関し、特に、エピタキシャル成長によって形成された半導体層を有する半導体装置の製造方法およびそのような半導体装置、並びにエピタキシャル成長による半導体層の形成方法に関する。
【背景技術】
【0002】
近年、MOS電界効果トランジスタ(MOSFET)において、半導体基板に形成したリセス内にその基板とは異なる格子定数の半導体層を形成してソース・ドレイン領域を構成した、いわゆるリセスド・ソース・ドレイン型MOSFETが注目されている。このようなリセスド・ソース・ドレイン型MOSFETは、90nmノード以降のトランジスタ性能向上技術として重要になってきている。
【0003】
リセスド・ソース・ドレイン型MOSFETでは、半導体基板としてシリコン(Si)基板を用いた場合、そのMOSFETのチャネル型に応じて、ソース・ドレイン領域としてシリコンゲルマニウム(SiGe)層やシリコンカーバイド(SiC)層が用いられることが多い。例えば、SiGe層をソース・ドレイン領域として用いた場合には、SiGeの格子定数がSiのそれよりも大きいために、そのようなソース・ドレイン領域に挟まれたチャネル領域に圧縮歪みが印加されるようになる。その場合、チャネル領域のホール移動度が向上するようになり、pチャネル型MOSFET(pMOSFET)の電流駆動能力を大幅に高めることが可能になる。
【0004】
このようなSiGe層等は、Si基板に形成したリセス内に、STI(Shallow Trench Isolation)やサイドウォール等の絶縁層上への形成を抑えて、選択的にエピタキシャル成長させることによって形成される。そのようなSiGe層等の選択成長には、従来、CVD(Chemical Vapor Deposition)法が広く利用されており、また、その際、Si,ゲルマニウム(Ge)等の原料ガスと共に塩化水素(HCl)等のハロゲン系ガスを添加する方法等が提案されている(例えば、特許文献1参照。)。
【0005】
また、SiGe層などの成長時の温度が高温になるほど、SiGeの臨界膜厚は薄くなり、SiGe層内にミスフィット転位が発生しやすくなる。ミスフィット転位が発生すると、歪が緩和し、チャネル領域に印加する応力が弱まる。さらに、高温での成長の場合には、半導体基板に含まれる不純物の拡散も引き起こす。拡散を引き起こすことによって、ロールオフが劣化する等、デバイス特性にも悪影響を及ぼすが、これはトランジスタが微細化し短チャネルになるにつれて顕著になる。これらのことを防ぐために、より低温でSiGe層を成長させる低温プロセスが求められてきている。
【特許文献1】特開平09−092621号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
例えば、MOSFETのサイドウォールやSTIといった絶縁層、あるいはマスク用の絶縁層と共に露出するSi層上に、CVD法によってSiGe層を成長させる際に、Si,Geの原料ガスと共にハロゲン系ガスを添加する場合、ハロゲン系ガスの添加量を高くするほど、SiGe層の絶縁層に対するSi層への成長選択性は向上する。しかし、一方で、そのようにハロゲン系ガスの添加量を高くする、すなわちSiGe層のSi層への成長選択性が高くなる条件を用いると、SiGe層に部分的に成長遅れが生じているようなモフォロジの劣化も発生するようになる。このモフォロジの劣化はSiGe層の成長温度にも大きく依存し、低温成長ほど起きやすい。このようなモフォロジの劣化は、MOSFETの電気特性、特にその特性のばらつきに大きく影響してくる。
【0007】
このように、ハロゲン系ガスを添加したSiGe層成長では、その成長選択性とモフォロジとがトレードオフの関係になっている。このような問題は、SiC層成長の場合等にも同様に起こる。そのため、SiGe層やSiC層といった半導体層の選択成長とそのモフォロジ劣化の抑制とを低温成長で両立させ、高特性のリセスド・ソース・ドレイン型MOSFETを安定して形成することができる技術が強く要望されている。
【0008】
本発明は、このような点に鑑みてなされたものであり、選択成長された半導体層を備える高特性の半導体装置を安定して形成することのできる半導体装置の製造方法を提供することを目的とする。
【0009】
また、本発明では、選択成長された半導体層を備える高特性の半導体装置を提供することを目的とする。
また、本発明では、選択成長された半導体層を得ることのできる半導体層の形成方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明では、上記課題を解決するために、第1の半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極側壁に絶縁層を形成する工程と、前記絶縁層両側の前記第1の半導体層にリセスを形成する工程と、前記リセス内に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【0011】
このような半導体装置の製造方法によれば、第1の半導体層上へのゲート電極および絶縁層の形成後、その両側の第1の半導体層に形成したリセス内に、下層部成長時の絶縁層に対する成長選択性が上層部成長時の成長選択性よりも低くなるような条件を用いて、第2の半導体層を形成する。このように下層部の成長選択性を上層部よりも低く設定することにより、下層部のモフォロジの劣化が抑えられ、その結果、その上に成長される上層部のモフォロジの劣化が抑えられるようになる。これにより、第1の半導体層上に、絶縁層に対して選択的に、モフォロジの良好な第2の半導体層が形成されるようになる。
【0012】
また、本発明では、上記課題を解決するために、第1の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極側壁に形成された絶縁層と、前記絶縁層両側に、前記ゲート電極下の前記第1の半導体層を挟むように形成され、下層部に含まれるハロゲン元素濃度が上層部に含まれるハロゲン元素濃度よりも低い第2の半導体層と、を有することを特徴とする半導体装置が提供される。
【0013】
このような半導体装置によれば、ゲート電極およびその側壁の絶縁層の両側に、モフォロジの劣化が抑えられた第2の半導体層が形成されるため、良好な電気特性が得られるようになる。
【0014】
また、本発明では、上記課題を解決するために、絶縁層と共に露出する第1の半導体層上に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成することを特徴とする半導体層の形成方法が提供される。
【0015】
このような半導体層の形成方法によれば、絶縁層と共に露出する第1の半導体層上に、下層部の成長選択性が上層部の成長選択性よりも低くなるような条件を用いて、第2の半導体層を形成する。これにより、第1の半導体層上に選択的に、モフォロジの良好な第2の半導体層が形成されるようになる。
【発明の効果】
【0016】
本発明では、絶縁層と共に露出する第1の半導体層上に、下層部の成長選択性が上層部の成長選択性よりも低くなるような条件を用いて、第2の半導体層を形成するようにした。これにより、第1の半導体層上に選択的に、モフォロジの良好な第2の半導体層を形成することが可能になる。その結果、高特性の半導体装置を安定して形成することが可能になる。
【発明を実施するための最良の形態】
【0017】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、pMOSFETを例に説明する。
図1はpMOSFETの形成フローの一例を示す図である。また、図2〜図6はpMOSFETの各形成工程の説明図であって、図2はゲート電極形成工程の要部断面模式図、図3はサイドウォール形成工程の要部断面模式図、図4はリセス形成工程の要部断面模式図、図5はソース・ドレイン領域の第1形成工程の要部断面模式図、図6はソース・ドレイン領域の第2形成工程の要部断面模式図である。以下、図1および図2〜図6の流れに従って説明する。
【0018】
まず、図2に示すように、Si基板1にSTI2を形成する。そして、そのSTI2によって画定されたSi基板1の素子領域上に、ゲート絶縁膜3を介してゲート電極4を形成する(ステップS1)。
【0019】
ゲート絶縁膜3は、例えば、膜厚1nm〜2nmの酸化シリコン(SiO)膜、窒化シリコン(SiN)膜、酸窒化シリコン(SiON)膜等で構成することができる。また、ゲート電極4は、例えば、ボロン(B)等のp型不純物を含んだポリシリコン等で構成することができる。そのようなSiO膜やポリシリコンをSi基板1の全面に形成した後、エッチングによりそれらの所定のパターニングを行い、ゲート絶縁膜3およびゲート電極4を形成する。なお、必要に応じ、ゲート絶縁膜3の形成前あるいは形成後(パターニング前)に、しきい値調整のためにSi基板1に所定導電型の不純物を注入するようにしてもよい。
【0020】
ゲート電極4の形成後は、全面に、SiO膜、SiN膜、SiON膜等の絶縁膜を1層または2層以上形成し、そのエッチバックを行い、図3に示すように、ゲート電極4にサイドウォール5を形成する(ステップS2)。なお、この例では、2層構造のサイドウォール5(サイドウォール5a,5b)を形成した場合を例示している。
【0021】
サイドウォール5の形成後は、図4に示すように、その両側のSi基板1の一部に、ドライエッチング等により、所定深さのリセス6を形成する(ステップS3)。
リセス6の形成後は、CVD法を用い、そのリセス6内に、ソース・ドレイン領域として機能させる半導体層、ここでは、Si基板1と格子定数が異なるSiGe層をエピタキシャル成長させる(ステップS4,S5)。
【0022】
例えば、Si,Ge原料ガスのほか、成長選択性制御のためのハロゲン系ガスや水素(H2)や窒素(N2)やヘリウム(He)などの不活性ガスからなるキャリアガス等を含んだ混合ガスを用い、成長温度(基板温度)450℃〜600℃の条件でSiGe層をリセス6内に成長させる。Si原料には、シラン(SiH4)、ジシラン(Si2H6)、ジクロロシラン(Si2H2Cl2)等を用いることができ、Ge原料には、ゲルマン(GeH4)、ジゲルマン(Ge2H6)等を用いることができる。ハロゲン系ガスには、HCl、臭化水素(HBr)、塩素(Cl2)、臭素(Br2)等、ハロゲン元素を含有するガスを用いることができる。
【0023】
また、SiGe層成長と同時にB等のp型不純物をドープする場合には(in−situドーピング法)、その成長時の混合ガスに、さらにp型不純物原料であるジボラン(B2H6)ガス等を添加する。なお、このような不純物ドーピングの詳細については後述する。
【0024】
SiGe層は、Si基板1のリセス6内に、その成長開始時点において表面に露出するサイドウォール5やSTI2といった絶縁層に対して選択成長させる。そのために、まず、図5に示すように、リセス6内に、サイドウォール5等の絶縁層に対する成長選択性が比較的低い条件を用いて下層部7aを成長させ(ステップS4)、次いで、図6に示すように、その下層部7a上に、今度はサイドウォール5等の絶縁層に対する成長選択性が比較的高い条件を用いて上層部7bを成長させる(ステップS5)。下層部7aは、最終的に得るべきSiGe層の厚さに応じて、例えば1nm〜50nmの厚さとすることができ、上層部7bもまた、最終的に得るべきSiGe層の厚さに応じて、例えば10nm〜50nmの厚さとすることができる。
【0025】
このようにしてリセス6内に下層部7aおよび上層部7bを成長させる際の、サイドウォール5等の絶縁層に対する成長選択性は、その成長時のハロゲン系ガスの添加量や、その成長温度によって制御することができる。
【0026】
ここで、SiGe層の下層部7aおよび上層部7bの成長選択性の制御について説明する。
またここでは一例として、Si原料にSiH4、Ge原料にGeH4、ハロゲン系ガスにHCl、p型不純物の原料ガスとしてB2H6を用い、またキャリアガスとしてH2を用いて、減圧CVD法によりシリコンゲルマニウム層を形成した場合について後述する。
【0027】
SiGe層の成長条件として、成長時の基板温度を450℃以上、600℃以下とし、全圧を5Pa以上、1330Pa以下とし、かつHClガスの分圧条件として1Pa以上、5Pa以下とした。さらにSiH4の分圧条件として1Pa以上、10Pa以下の範囲として、GeH4の分圧条件として0.1Pa以上、10Pa以下の範囲とした。p型不純物の原料ガスとしてB2H6を用いる場合には、1×10-5Pa以上、1×10-2Pa以下の範囲内とした。
【0028】
まず、ハロゲン系ガスの添加量制御によるSiGe層の成長選択性制御について述べる。以下では、ハロゲン系ガスとしてHClガスを用いた場合を例に説明する。
図7はSiGe層成長時のHClガス添加量のシーケンス例を示す図である。
【0029】
図7に示すシーケンスa〜cでは、SiGe層の厚さYをすべて同じにし、各成長の間のHClガス添加量(分圧)をそれぞれPL(HCl),PM(HCl),PH(HCl)で一定としている。HClガス添加量PL(HCl),PM(HCl),PH(HCl)には、PL(HCl)<PM(HCl)<PH(HCl)の関係がある。例えば、厚さY=70nmのSiGe層を成長させ、その際、Si,Ge,p型不純物の各原料ガス、HClガスおよびキャリアガスを含んだ混合ガス中のHClガス添加量を、PL(HCl)=0〜3Pa,PM(HCl)=2.5〜3.5Pa,PH(HCl)=3〜5Paで行うのが好ましい。ここではPL(HCl)=2.62PaPM(HCl)=2.88Pa,PH(HCl)=3.27Paとした(混合ガス中の各原料ガスの分圧および混合ガスの全圧は一定)。
【0030】
また、図7に示したシーケンスdは、図1〜図6に示したpMOSFET形成フローに適用されるものであり、このシーケンスdでは、HClガス添加量を変えて下層部7aと上層部7bを成長させ、それにより合計厚さYのSiGe層を成長させる。厚さXの下層部7aはHClガス添加量PL(HCl)で成長させ、厚さY−Xの上層部7bはHClガス添加量PH(HCl)で成長させている。例えば、厚さX=5nmの下層部7aと、厚さY=65nmの上層部7bを形成して、合計厚さY=70nmのSiGe層を成長させ、その際、混合ガス中のHClガス添加量を、PL(HCl)=2.62Pa,PH(HCl)=3.27Paとする(混合ガス中のSi,Ge原料ガスの分圧および混合ガスの全圧は一定)。
【0031】
図7に示した各シーケンスa〜dを用いてSiGe層を成長させた後の表面SEM像を、次の図8および図9に示す。
図8はSiGe層成長後のゲート電極近傍の表面像であって、(A)はSiGe層成長にシーケンスaを用いた場合、(B)はSiGe層成長にシーケンスbを用いた場合、(C)はSiGe層成長にシーケンスcを用いた場合、(D)はSiGe層成長にシーケンスdを用いた場合である。また、図9はSiGe層成長後のSTIの表面像であって、(A)はSiGe層成長にシーケンスaを用いた場合、(B)はSiGe層成長にシーケンスbを用いた場合、(C)はSiGe層成長にシーケンスcを用いた場合、(D)はSiGe層成長にシーケンスdを用いた場合である。
【0032】
Si基板1上に、図7に示したシーケンスaのように、HClガス添加量が低い条件(PL(HCl))を用いてSiGe層を成長させると、図8(A)に示すように、そのモフォロジ劣化の発生は抑えられるものの、図9(A)に示すように、STI2上にSiGe粒子10が形成されやすくなる。このようなSiGe粒子10は、サイドウォール5上にも同様に形成され、その場合、ゲート電極4−ソース・ドレイン領域(SiGe層)間でリーク電流が発生しやすくなる。
【0033】
そして、図7に示したシーケンスb,cのように、HClガス添加量をより高くすると(PM(HCl),PH(HCl))、図8(B)および図8(C)に示すように、そのモフォロジが劣化した箇所(モフォロジ劣化箇所11)が発生してくる一方、図9(B)および図9(C)に示すように、STI2やサイドウォール5上へのSiGe粒子10の形成は抑えられてくるようになる。
【0034】
このように、シーケンスa〜cを用いた場合には、SiGe層のモフォロジ劣化箇所11の発生を抑えることと、サイドウォール5等の絶縁層上のSiGe粒子10の形成を抑えてSiGe層をSi基板1上(リセス6内)に選択的に成長させることとの両立が困難である。
【0035】
一方、図7に示したシーケンスdのように、SiGe層の成長初期段階(下層部7aの成長段階)はHClガス添加量が低い条件(PL(HCl))を用い、その後はHClガス添加量が高い条件(PH(HCl))を用いるようにすると、図8(D)および図9(D)に示すように、モフォロジ劣化箇所11の発生を抑えることが可能になると共に、サイドウォール5等の絶縁層上のSiGe粒子10の形成を抑えてSiGe層をSi基板1上(リセス6内)に選択的に成長させることも可能になる。
【0036】
SiGe層のモフォロジは、その成長初期段階のSiGe層のモフォロジに大きく影響される。
通常、SiGe層の成長前には、Si基板1を清浄化して表面のSi原子を水素で終端させるために、フッ化水素(HF)を用いた洗浄が行われるが、その洗浄後も汚れ等が除去されきらずに部分的に残る場合がある。また、洗浄後、SiGe層成長前に、そのSi基板1が大気に曝されると、その時間が長くなるほど、汚れ等が付着する可能性は高くなる。また、Si基板1には、潜在的にあるいはpMOSFET製造過程で生じた結晶欠陥が存在する場合がある。
【0037】
そのようなSi基板1にSiGe層を成長させる際に、HClガス添加量を高くすると(シーケンスb,c)、その成長選択性が高くなるために、その成長初期段階ですでに、Si基板1の清浄な部分に比べて汚れや結晶欠陥の部分に成長遅れが生じやすくなる。そして、そのまま成長を続けると、そのような成長遅れが上層にまで残ってしまう。
【0038】
HClガス添加量をより低くすれば(シーケンスa,b)、SiGe層の成長選択性が低くなるために、その成長初期段階のモフォロジ劣化が抑えられ、そのまま成長を続ければ、最終的なSiGe層のモフォロジ劣化を抑えることができる。しかし、そのような成長選択性の低い条件のSiGe層成長に伴い、サイドウォール5等の絶縁層上にSiGe粒子が形成されていってしまう。
【0039】
これに対し、SiGe層の成長初期段階はHClガス添加量を低くし、その後、HClガス添加量を高くすると(シーケンスd)、初期に成長される下層部7aのモフォロジ劣化が抑えられ、その後、高い成長選択性で上層部7bが成長されて、モフォロジ劣化が抑えられたSiGe層が得られるようになる。さらに、そのように高い成長選択性で上層部7bが成長されるために、サイドウォール5等へのSiGe粒子の形成が抑えられるようになる。
【0040】
SiGe層成長時にこのシーケンスdのようにHClガス添加量制御を行うことにより、そのモフォロジ劣化の抑制と選択成長の両立を図ることが可能になる。また、このようなHClガスの添加量制御を行うことで、上層部7bに比べ下層部7aの方が、含有されるCl原子の濃度が低いSiGe層が得られるようになる。
【0041】
ところで、SiGe層には、それをソース・ドレイン領域として機能させるために、B等のp型不純物を含有させる。p型不純物は、前述のように、その原料ガス(B2H6ガス等)を、Si,Ge原料ガスやHClガスを含む混合ガス中に添加し、SiGe層の成長と同時にその層内にドープしていくことが可能である(in−situドーピング法)。
【0042】
SiGe層内のp型不純物の濃度プロファイルは、pMOSFETの電気特性に影響し、ゲート電極4下方のチャネル領域近傍のp型不純物濃度が高いと、pMOSFET製造過程での熱負荷による不純物拡散により、ロールオフが劣化するようになる。そのため、SiGe層成長時には、そのような濃度プロファイルを考慮する必要がある。
【0043】
また、in−situドーピング法では、SiGe層成長時にp型不純物の原料ガス添加量一定でHClガス添加量を変化させると、それに伴い、SiGe層に含有されるp型不純物の濃度が変化するようになる。具体的には、HClガス添加量を低くするほど、SiGe層に含有されるp型不純物濃度は高くなる傾向がある。
【0044】
図10はSiGe層成長時のHClガス添加量とSiGe層の抵抗値との関係を示す図である。
図10において、SiGe層は、Si,Ge,p型不純物の各原料ガス、HClガスおよびキャリアガスを含んだ混合ガス中の各原料ガスの分圧、および混合ガスの全圧を一定とし、HClガス添加量(分圧)を変化させて、Si基板上に成長させている。各条件で成長させたSiGe層の厚さは同じにしている。図10より、SiGe層成長時のHCl添加量が低くなるほど、成長されたSiGe層の抵抗値が低くなる傾向がある。すなわち、p型不純物の原料ガスの添加量が一定の条件では、HCl添加量が低くなるほど、p型不純物濃度が高くなっているということができる。
【0045】
この結果は、上記のように下層部7aと上層部7bを有するSiGe層を考えた場合、p型不純物の原料ガス添加量一定で、下層部7a成長時のHClガス添加量を低くし、上層部7b成長時のHClガス添加量を高くすると、下層部7aのp型不純物濃度が高くなることを示している。下層部7aのp型不純物濃度が高くなると、ロールオフが劣化する虞が生じ、それはデバイスの微細化が進み、pMOSFETの短チャネル化が進むほど顕著になる。
【0046】
そこで、SiGe層成長時に、上記のようなHClガスの添加量制御と共に、B2H6ガス等のp型不純物原料ガスの添加量制御を行う。
図11はSiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンス例を示す図である。
【0047】
HClガス添加量(分圧)については、上記のシーケンスdのように、SiGe層の成長初期段階(厚さXの下層部7a成長段階)はHClガス添加量を低い値(PL(HCl))に設定し、その後の段階(厚さY−Xの上層部7b成長段階)はHClガス添加量を高い値(PH(HCl))に設定したシーケンスを用いる。
【0048】
そして、このようなHClガス添加量のシーケンスに合わせ、上記知見を基に、B2H6ガス添加量(分圧)については、SiGe層の成長初期段階(厚さXの下層部7a成長段階)はB2H6ガス添加量を低い値(PL(B2H6))に設定し、その後の段階(厚さY−Xの上層部7b成長段階)はB2H6ガス添加量を高い値(PH(B2H6))に設定したシーケンスを用いる。
【0049】
例えば、厚さX=5nmの下層部7aと、厚さY=65nmの上層部7bを形成して、合計厚さY=70nmのSiGe層を成長させ、その際、混合ガス中のHClガス添加量を、PL(HCl)=2.62Pa,PH(HCl)=3.27Paとし、上層部7bのB濃度が1×1019atoms/cm3〜1×1021atoms/cm3、下層部7aのB濃度が上層部7bのB濃度よりも低くなるように、B2H6ガス添加量(分圧)を制御する(混合ガス中のSi,Ge原料ガスの分圧および混合ガスの全圧は一定)。
【0050】
このように、HClガス添加量が低いときにB2H6ガス添加量を低くし、HClガス添加量が高いときにB2H6ガス添加量を高くすると、SiGe層のうち、Si基板1に近い部分のB濃度が低くなるような濃度プロファイルを得ることが可能になる。したがって、熱負荷によるB拡散の程度を小さくして、ロールオフの劣化を抑えることが可能になる。この図11に示したようなシーケンスを用いることにより、ロールオフの劣化を抑えつつ、SiGe層のモフォロジ劣化の抑制と選択成長を両立させることが可能になる。
【0051】
HClガスとB2H6ガスの添加量は、図11に示したようなシーケンスのほか、次の図12〜図14に示すようなシーケンスを用いて制御することも可能である。
図12〜図14はSiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンスの別の例を示す図である。
【0052】
図12に示すシーケンスは、SiGe層の成長初期段階(厚さXの成長段階)でB2H6ガスを添加しない点で、図11に示したシーケンスと相違している。図13に示すシーケンスは、SiGe層の成長初期段階(厚さXの成長段階)で、HClガスとB2H6ガスの添加量を徐々に増加させていく点で、図11に示したシーケンスと相違している。図14に示すシーケンスは、SiGe層の成長初期段階(厚さXの成長段階)の終点から所定厚さ分のSiGe層を成長させる間(厚さZまでの成長段階)、HClガスとB2H6ガスの添加量を徐々に増加させていく点で、図11に示したシーケンスと相違している。
【0053】
これら図12〜図14に示したようなシーケンスによっても、SiGe層の下層側は、その上層側よりも低い成長選択性で成長が行われるため、ロールオフの劣化を抑えつつ、SiGe層のモフォロジ劣化の抑制と選択成長を両立させることが可能になる。
【0054】
以上、HClガスの添加量制御によるSiGe層の成長選択性制御について述べたが、続いて、成長温度の制御によるSiGe層の成長選択性制御について述べる。
図15はSiGe層の成長温度のシーケンス例を示す図である。
【0055】
図15に示すシーケンスは、図1〜図6に示したpMOSFET形成フローに適用される。このシーケンスでは、SiGe層の成長温度(CVD時の基板温度)を変えて下層部7aと上層部7bを成長させ、それにより合計厚さYのSiGe層を成長させる。厚さXの下層部7aは、成長温度TLで成長させ、厚さY−Xの上層部7bは、成長温度THで成長させる。下層部7aの成長温度TLは、例えば550℃〜650℃とすることができ、上層部7bの成長温度THは、例えば450℃〜550℃とすることができる。
【0056】
SiGe層を成長させる際、その成長温度が高い場合の方が低い場合に比べ、サイドウォール5等の絶縁層に対する成長選択性は低くなる。
したがって、この図15に示したように、成長温度を高くし、成長選択性の低い条件で下層部7aを成長させることにより、下層部7aのモフォロジ劣化を抑えることができる。さらに、そのような下層部7a上に、今度は成長温度を低くし、成長選択性の高い条件で上層部7bを成長させることにより、モフォロジ劣化を抑えたSiGe層を得ることが可能になると共に、サイドウォール5等へのSiGe粒子の形成を抑えることが可能になる。
【0057】
このようにSiGe層の成長温度を、上層部7bに比べて下層部7aの成長選択性が低くなるような条件に制御することにより、そのモフォロジ劣化の抑制と選択成長の両立を図ることが可能になる。
【0058】
なお、以上の説明では、SiGe層を下層と上層の2層に分けて成長させる場合を例にして述べたが、3層以上に分けて成長させるようにしてもよい。その場合、SiGe層を構成する複数層内におけるいずれかの隣接2層、特に最下層とその上層の2層について、上記のような成長選択性制御を行えば、上記同様の効果を得ることが可能である。
【0059】
また、以上の説明では、リセスド・ソース・ドレイン型のpMOSFETのSiGe層の成長を例にして述べたが、その成長方法は、その他の半導体層を成長させる場合にも、同様に適用可能である。
【0060】
例えば、リセスド・ソース・ドレイン型のnチャネル型MOSFET(nMOSFET)の場合、Si基板に形成したリセスに、そのソース・ドレイン領域としてSiC層を成長させる。このSiC層成長時にも、上記SiGe層成長時と同様に、HClガス添加量や成長温度を制御することにより、SiC層の成長選択性を制御することが可能である。なお、nMOSFETの場合には、成長させるSiC層に、例えばin−situドーピング法により、n型不純物をドープするようにすればよい。
【0061】
また、半導体層を成長させる下地の半導体層は、上記のようなSi基板のほか、化合物半導体基板を含む種々の半導体基板や、SOI(Silicon On Insulator)基板等の表層の半導体層であってもよい。
【0062】
(付記1) 第1の半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極側壁に絶縁層を形成する工程と、
前記絶縁層両側の前記第1の半導体層にリセスを形成する工程と、
前記リセス内に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【0063】
(付記2) 前記第2の半導体層を形成する工程においては、
前記第2の半導体層の原料ガスにハロゲン系ガスを添加し、前記下層部成長時の前記ハロゲン系ガスの添加量が、前記上層部成長時の前記ハロゲン系ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする付記1記載の半導体装置の製造方法。
【0064】
(付記3) 前記第2の半導体層の原料ガスに前記ハロゲン系ガスと共に導電型不純物の原料ガスを添加し、前記下層部成長時の前記導電型不純物の原料ガスの添加量が、前記上層部成長時の前記導電型不純物の原料ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする付記2記載の半導体装置の製造方法。
【0065】
(付記4) 前記下層部成長時には、前記第2の半導体層の原料ガスに前記ハロゲン系ガスを添加し、前記上層部成長時には、前記第2の半導体層の原料ガスに前記ハロゲン系ガスと共に導電型不純物の原料ガスを添加することを特徴とする付記2記載の半導体装置の製造方法。
【0066】
(付記5) 前記第1の半導体層はシリコンであり、前記第2の半導体層中の少なくとも前記上層部がシリコンゲルマニウムであり、かつ前記シリコンゲルマニウム層内にp型不純物が含まれることを特徴する付記1記載の半導体装置の製造方法。
【0067】
(付記6) 前記p型不純物がボロンであり、その濃度が1×1019atoms/cm3〜1×1021atoms/cm3であることを特徴とする付記5記載の半導体装置の製造方法。
【0068】
(付記7) 前記ハロゲン系ガスはHClガスであることを特徴とする付記2記載の半導体装置の製造方法。
(付記8) 前記第2の半導体層を形成する工程においては、
前記上層部成長時の温度が、前記下層部成長時の温度よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする付記1記載の半導体装置の製造方法。
【0069】
(付記9) 前記第2の半導体層は、前記第1の半導体層と異なる格子定数を有していることを特徴とする付記1記載の半導体装置の製造方法。
(付記10) 前記第1の半導体層は、Si層であり、前記第2の半導体層は、SiGe層またはSiC層であることを特徴とする付記1記載の半導体装置の製造方法。
【0070】
(付記11) 第1の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極側壁に形成された絶縁層と、
前記絶縁層両側に、前記ゲート電極下の前記第1の半導体層を挟むように形成され、下層部に含まれるハロゲン元素濃度が、上層部に含まれるハロゲン元素濃度よりも低い第2の半導体層と、
を有することを特徴とする半導体装置。
【0071】
(付記12) 前記第2の半導体層は、前記第1の半導体層と異なる格子定数を有していることを特徴とする付記11記載の半導体装置。
(付記13) 前記ハロゲン元素はClであることを特徴とする付記11記載の半導体装置。
【0072】
(付記14) 前記第1の半導体層は、Si層であり、前記第2の半導体層は、SiGe層またはSiC層であることを特徴とする付記11記載の半導体装置。
(付記15) 絶縁層と共に露出する第1の半導体層上に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成することを特徴とする半導体層の形成方法。
【0073】
(付記16) 前記第2の半導体層を形成する際には、前記第2の半導体層の原料ガスにハロゲン系ガスを添加し、前記下層部成長時の前記ハロゲン系ガスの添加量が、前記上層部成長時の前記ハロゲン系ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする付記15記載の半導体層の形成方法。
【0074】
(付記17) 前記第2の半導体層を形成する際には、前記上層部成長時の温度が、前記下層部成長時の温度よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする付記15記載の半導体層の形成方法。
【0075】
(付記18) 前記第2の半導体層は、前記第1の半導体層と異なる格子定数を有していることを特徴とする付記15記載の半導体層の形成方法。
【図面の簡単な説明】
【0076】
【図1】pMOSFETの形成フローの一例を示す図である。
【図2】ゲート電極形成工程の要部断面模式図である。
【図3】サイドウォール形成工程の要部断面模式図である。
【図4】リセス形成工程の要部断面模式図である。
【図5】ソース・ドレイン領域の第1形成工程の要部断面模式図である。
【図6】ソース・ドレイン領域の第2形成工程の要部断面模式図である。
【図7】SiGe層成長時のHClガス添加量のシーケンス例を示す図である。
【図8】SiGe層成長後のゲート電極近傍の表面像であって、(A)はSiGe層成長にシーケンスaを用いた場合、(B)はSiGe層成長にシーケンスbを用いた場合、(C)はSiGe層成長にシーケンスcを用いた場合、(D)はSiGe層成長にシーケンスdを用いた場合である。
【図9】SiGe層成長後のSTIの表面像であって、(A)はSiGe層成長にシーケンスaを用いた場合、(B)はSiGe層成長にシーケンスbを用いた場合、(C)はSiGe層成長にシーケンスcを用いた場合、(D)はSiGe層成長にシーケンスdを用いた場合である。
【図10】SiGe層成長時のHClガス添加量とSiGe層の抵抗値との関係を示す図である。
【図11】SiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンス例を示す図である。
【図12】SiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンスの別の例を示す図(その1)である。
【図13】SiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンスの別の例を示す図(その2)である。
【図14】SiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンスの別の例を示す図(その3)である。
【図15】SiGe層の成長温度のシーケンス例を示す図である。
【符号の説明】
【0077】
1 Si基板
2 STI
3 ゲート絶縁膜
4 ゲート電極
5,5a,5b サイドウォール
6 リセス
7a 下層部
7b 上層部
10 SiGe粒子
11 モフォロジ劣化箇所
【技術分野】
【0001】
本発明は、半導体装置の製造方法、半導体装置および半導体層の形成方法に関し、特に、エピタキシャル成長によって形成された半導体層を有する半導体装置の製造方法およびそのような半導体装置、並びにエピタキシャル成長による半導体層の形成方法に関する。
【背景技術】
【0002】
近年、MOS電界効果トランジスタ(MOSFET)において、半導体基板に形成したリセス内にその基板とは異なる格子定数の半導体層を形成してソース・ドレイン領域を構成した、いわゆるリセスド・ソース・ドレイン型MOSFETが注目されている。このようなリセスド・ソース・ドレイン型MOSFETは、90nmノード以降のトランジスタ性能向上技術として重要になってきている。
【0003】
リセスド・ソース・ドレイン型MOSFETでは、半導体基板としてシリコン(Si)基板を用いた場合、そのMOSFETのチャネル型に応じて、ソース・ドレイン領域としてシリコンゲルマニウム(SiGe)層やシリコンカーバイド(SiC)層が用いられることが多い。例えば、SiGe層をソース・ドレイン領域として用いた場合には、SiGeの格子定数がSiのそれよりも大きいために、そのようなソース・ドレイン領域に挟まれたチャネル領域に圧縮歪みが印加されるようになる。その場合、チャネル領域のホール移動度が向上するようになり、pチャネル型MOSFET(pMOSFET)の電流駆動能力を大幅に高めることが可能になる。
【0004】
このようなSiGe層等は、Si基板に形成したリセス内に、STI(Shallow Trench Isolation)やサイドウォール等の絶縁層上への形成を抑えて、選択的にエピタキシャル成長させることによって形成される。そのようなSiGe層等の選択成長には、従来、CVD(Chemical Vapor Deposition)法が広く利用されており、また、その際、Si,ゲルマニウム(Ge)等の原料ガスと共に塩化水素(HCl)等のハロゲン系ガスを添加する方法等が提案されている(例えば、特許文献1参照。)。
【0005】
また、SiGe層などの成長時の温度が高温になるほど、SiGeの臨界膜厚は薄くなり、SiGe層内にミスフィット転位が発生しやすくなる。ミスフィット転位が発生すると、歪が緩和し、チャネル領域に印加する応力が弱まる。さらに、高温での成長の場合には、半導体基板に含まれる不純物の拡散も引き起こす。拡散を引き起こすことによって、ロールオフが劣化する等、デバイス特性にも悪影響を及ぼすが、これはトランジスタが微細化し短チャネルになるにつれて顕著になる。これらのことを防ぐために、より低温でSiGe層を成長させる低温プロセスが求められてきている。
【特許文献1】特開平09−092621号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
例えば、MOSFETのサイドウォールやSTIといった絶縁層、あるいはマスク用の絶縁層と共に露出するSi層上に、CVD法によってSiGe層を成長させる際に、Si,Geの原料ガスと共にハロゲン系ガスを添加する場合、ハロゲン系ガスの添加量を高くするほど、SiGe層の絶縁層に対するSi層への成長選択性は向上する。しかし、一方で、そのようにハロゲン系ガスの添加量を高くする、すなわちSiGe層のSi層への成長選択性が高くなる条件を用いると、SiGe層に部分的に成長遅れが生じているようなモフォロジの劣化も発生するようになる。このモフォロジの劣化はSiGe層の成長温度にも大きく依存し、低温成長ほど起きやすい。このようなモフォロジの劣化は、MOSFETの電気特性、特にその特性のばらつきに大きく影響してくる。
【0007】
このように、ハロゲン系ガスを添加したSiGe層成長では、その成長選択性とモフォロジとがトレードオフの関係になっている。このような問題は、SiC層成長の場合等にも同様に起こる。そのため、SiGe層やSiC層といった半導体層の選択成長とそのモフォロジ劣化の抑制とを低温成長で両立させ、高特性のリセスド・ソース・ドレイン型MOSFETを安定して形成することができる技術が強く要望されている。
【0008】
本発明は、このような点に鑑みてなされたものであり、選択成長された半導体層を備える高特性の半導体装置を安定して形成することのできる半導体装置の製造方法を提供することを目的とする。
【0009】
また、本発明では、選択成長された半導体層を備える高特性の半導体装置を提供することを目的とする。
また、本発明では、選択成長された半導体層を得ることのできる半導体層の形成方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明では、上記課題を解決するために、第1の半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極側壁に絶縁層を形成する工程と、前記絶縁層両側の前記第1の半導体層にリセスを形成する工程と、前記リセス内に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【0011】
このような半導体装置の製造方法によれば、第1の半導体層上へのゲート電極および絶縁層の形成後、その両側の第1の半導体層に形成したリセス内に、下層部成長時の絶縁層に対する成長選択性が上層部成長時の成長選択性よりも低くなるような条件を用いて、第2の半導体層を形成する。このように下層部の成長選択性を上層部よりも低く設定することにより、下層部のモフォロジの劣化が抑えられ、その結果、その上に成長される上層部のモフォロジの劣化が抑えられるようになる。これにより、第1の半導体層上に、絶縁層に対して選択的に、モフォロジの良好な第2の半導体層が形成されるようになる。
【0012】
また、本発明では、上記課題を解決するために、第1の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極側壁に形成された絶縁層と、前記絶縁層両側に、前記ゲート電極下の前記第1の半導体層を挟むように形成され、下層部に含まれるハロゲン元素濃度が上層部に含まれるハロゲン元素濃度よりも低い第2の半導体層と、を有することを特徴とする半導体装置が提供される。
【0013】
このような半導体装置によれば、ゲート電極およびその側壁の絶縁層の両側に、モフォロジの劣化が抑えられた第2の半導体層が形成されるため、良好な電気特性が得られるようになる。
【0014】
また、本発明では、上記課題を解決するために、絶縁層と共に露出する第1の半導体層上に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成することを特徴とする半導体層の形成方法が提供される。
【0015】
このような半導体層の形成方法によれば、絶縁層と共に露出する第1の半導体層上に、下層部の成長選択性が上層部の成長選択性よりも低くなるような条件を用いて、第2の半導体層を形成する。これにより、第1の半導体層上に選択的に、モフォロジの良好な第2の半導体層が形成されるようになる。
【発明の効果】
【0016】
本発明では、絶縁層と共に露出する第1の半導体層上に、下層部の成長選択性が上層部の成長選択性よりも低くなるような条件を用いて、第2の半導体層を形成するようにした。これにより、第1の半導体層上に選択的に、モフォロジの良好な第2の半導体層を形成することが可能になる。その結果、高特性の半導体装置を安定して形成することが可能になる。
【発明を実施するための最良の形態】
【0017】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、pMOSFETを例に説明する。
図1はpMOSFETの形成フローの一例を示す図である。また、図2〜図6はpMOSFETの各形成工程の説明図であって、図2はゲート電極形成工程の要部断面模式図、図3はサイドウォール形成工程の要部断面模式図、図4はリセス形成工程の要部断面模式図、図5はソース・ドレイン領域の第1形成工程の要部断面模式図、図6はソース・ドレイン領域の第2形成工程の要部断面模式図である。以下、図1および図2〜図6の流れに従って説明する。
【0018】
まず、図2に示すように、Si基板1にSTI2を形成する。そして、そのSTI2によって画定されたSi基板1の素子領域上に、ゲート絶縁膜3を介してゲート電極4を形成する(ステップS1)。
【0019】
ゲート絶縁膜3は、例えば、膜厚1nm〜2nmの酸化シリコン(SiO)膜、窒化シリコン(SiN)膜、酸窒化シリコン(SiON)膜等で構成することができる。また、ゲート電極4は、例えば、ボロン(B)等のp型不純物を含んだポリシリコン等で構成することができる。そのようなSiO膜やポリシリコンをSi基板1の全面に形成した後、エッチングによりそれらの所定のパターニングを行い、ゲート絶縁膜3およびゲート電極4を形成する。なお、必要に応じ、ゲート絶縁膜3の形成前あるいは形成後(パターニング前)に、しきい値調整のためにSi基板1に所定導電型の不純物を注入するようにしてもよい。
【0020】
ゲート電極4の形成後は、全面に、SiO膜、SiN膜、SiON膜等の絶縁膜を1層または2層以上形成し、そのエッチバックを行い、図3に示すように、ゲート電極4にサイドウォール5を形成する(ステップS2)。なお、この例では、2層構造のサイドウォール5(サイドウォール5a,5b)を形成した場合を例示している。
【0021】
サイドウォール5の形成後は、図4に示すように、その両側のSi基板1の一部に、ドライエッチング等により、所定深さのリセス6を形成する(ステップS3)。
リセス6の形成後は、CVD法を用い、そのリセス6内に、ソース・ドレイン領域として機能させる半導体層、ここでは、Si基板1と格子定数が異なるSiGe層をエピタキシャル成長させる(ステップS4,S5)。
【0022】
例えば、Si,Ge原料ガスのほか、成長選択性制御のためのハロゲン系ガスや水素(H2)や窒素(N2)やヘリウム(He)などの不活性ガスからなるキャリアガス等を含んだ混合ガスを用い、成長温度(基板温度)450℃〜600℃の条件でSiGe層をリセス6内に成長させる。Si原料には、シラン(SiH4)、ジシラン(Si2H6)、ジクロロシラン(Si2H2Cl2)等を用いることができ、Ge原料には、ゲルマン(GeH4)、ジゲルマン(Ge2H6)等を用いることができる。ハロゲン系ガスには、HCl、臭化水素(HBr)、塩素(Cl2)、臭素(Br2)等、ハロゲン元素を含有するガスを用いることができる。
【0023】
また、SiGe層成長と同時にB等のp型不純物をドープする場合には(in−situドーピング法)、その成長時の混合ガスに、さらにp型不純物原料であるジボラン(B2H6)ガス等を添加する。なお、このような不純物ドーピングの詳細については後述する。
【0024】
SiGe層は、Si基板1のリセス6内に、その成長開始時点において表面に露出するサイドウォール5やSTI2といった絶縁層に対して選択成長させる。そのために、まず、図5に示すように、リセス6内に、サイドウォール5等の絶縁層に対する成長選択性が比較的低い条件を用いて下層部7aを成長させ(ステップS4)、次いで、図6に示すように、その下層部7a上に、今度はサイドウォール5等の絶縁層に対する成長選択性が比較的高い条件を用いて上層部7bを成長させる(ステップS5)。下層部7aは、最終的に得るべきSiGe層の厚さに応じて、例えば1nm〜50nmの厚さとすることができ、上層部7bもまた、最終的に得るべきSiGe層の厚さに応じて、例えば10nm〜50nmの厚さとすることができる。
【0025】
このようにしてリセス6内に下層部7aおよび上層部7bを成長させる際の、サイドウォール5等の絶縁層に対する成長選択性は、その成長時のハロゲン系ガスの添加量や、その成長温度によって制御することができる。
【0026】
ここで、SiGe層の下層部7aおよび上層部7bの成長選択性の制御について説明する。
またここでは一例として、Si原料にSiH4、Ge原料にGeH4、ハロゲン系ガスにHCl、p型不純物の原料ガスとしてB2H6を用い、またキャリアガスとしてH2を用いて、減圧CVD法によりシリコンゲルマニウム層を形成した場合について後述する。
【0027】
SiGe層の成長条件として、成長時の基板温度を450℃以上、600℃以下とし、全圧を5Pa以上、1330Pa以下とし、かつHClガスの分圧条件として1Pa以上、5Pa以下とした。さらにSiH4の分圧条件として1Pa以上、10Pa以下の範囲として、GeH4の分圧条件として0.1Pa以上、10Pa以下の範囲とした。p型不純物の原料ガスとしてB2H6を用いる場合には、1×10-5Pa以上、1×10-2Pa以下の範囲内とした。
【0028】
まず、ハロゲン系ガスの添加量制御によるSiGe層の成長選択性制御について述べる。以下では、ハロゲン系ガスとしてHClガスを用いた場合を例に説明する。
図7はSiGe層成長時のHClガス添加量のシーケンス例を示す図である。
【0029】
図7に示すシーケンスa〜cでは、SiGe層の厚さYをすべて同じにし、各成長の間のHClガス添加量(分圧)をそれぞれPL(HCl),PM(HCl),PH(HCl)で一定としている。HClガス添加量PL(HCl),PM(HCl),PH(HCl)には、PL(HCl)<PM(HCl)<PH(HCl)の関係がある。例えば、厚さY=70nmのSiGe層を成長させ、その際、Si,Ge,p型不純物の各原料ガス、HClガスおよびキャリアガスを含んだ混合ガス中のHClガス添加量を、PL(HCl)=0〜3Pa,PM(HCl)=2.5〜3.5Pa,PH(HCl)=3〜5Paで行うのが好ましい。ここではPL(HCl)=2.62PaPM(HCl)=2.88Pa,PH(HCl)=3.27Paとした(混合ガス中の各原料ガスの分圧および混合ガスの全圧は一定)。
【0030】
また、図7に示したシーケンスdは、図1〜図6に示したpMOSFET形成フローに適用されるものであり、このシーケンスdでは、HClガス添加量を変えて下層部7aと上層部7bを成長させ、それにより合計厚さYのSiGe層を成長させる。厚さXの下層部7aはHClガス添加量PL(HCl)で成長させ、厚さY−Xの上層部7bはHClガス添加量PH(HCl)で成長させている。例えば、厚さX=5nmの下層部7aと、厚さY=65nmの上層部7bを形成して、合計厚さY=70nmのSiGe層を成長させ、その際、混合ガス中のHClガス添加量を、PL(HCl)=2.62Pa,PH(HCl)=3.27Paとする(混合ガス中のSi,Ge原料ガスの分圧および混合ガスの全圧は一定)。
【0031】
図7に示した各シーケンスa〜dを用いてSiGe層を成長させた後の表面SEM像を、次の図8および図9に示す。
図8はSiGe層成長後のゲート電極近傍の表面像であって、(A)はSiGe層成長にシーケンスaを用いた場合、(B)はSiGe層成長にシーケンスbを用いた場合、(C)はSiGe層成長にシーケンスcを用いた場合、(D)はSiGe層成長にシーケンスdを用いた場合である。また、図9はSiGe層成長後のSTIの表面像であって、(A)はSiGe層成長にシーケンスaを用いた場合、(B)はSiGe層成長にシーケンスbを用いた場合、(C)はSiGe層成長にシーケンスcを用いた場合、(D)はSiGe層成長にシーケンスdを用いた場合である。
【0032】
Si基板1上に、図7に示したシーケンスaのように、HClガス添加量が低い条件(PL(HCl))を用いてSiGe層を成長させると、図8(A)に示すように、そのモフォロジ劣化の発生は抑えられるものの、図9(A)に示すように、STI2上にSiGe粒子10が形成されやすくなる。このようなSiGe粒子10は、サイドウォール5上にも同様に形成され、その場合、ゲート電極4−ソース・ドレイン領域(SiGe層)間でリーク電流が発生しやすくなる。
【0033】
そして、図7に示したシーケンスb,cのように、HClガス添加量をより高くすると(PM(HCl),PH(HCl))、図8(B)および図8(C)に示すように、そのモフォロジが劣化した箇所(モフォロジ劣化箇所11)が発生してくる一方、図9(B)および図9(C)に示すように、STI2やサイドウォール5上へのSiGe粒子10の形成は抑えられてくるようになる。
【0034】
このように、シーケンスa〜cを用いた場合には、SiGe層のモフォロジ劣化箇所11の発生を抑えることと、サイドウォール5等の絶縁層上のSiGe粒子10の形成を抑えてSiGe層をSi基板1上(リセス6内)に選択的に成長させることとの両立が困難である。
【0035】
一方、図7に示したシーケンスdのように、SiGe層の成長初期段階(下層部7aの成長段階)はHClガス添加量が低い条件(PL(HCl))を用い、その後はHClガス添加量が高い条件(PH(HCl))を用いるようにすると、図8(D)および図9(D)に示すように、モフォロジ劣化箇所11の発生を抑えることが可能になると共に、サイドウォール5等の絶縁層上のSiGe粒子10の形成を抑えてSiGe層をSi基板1上(リセス6内)に選択的に成長させることも可能になる。
【0036】
SiGe層のモフォロジは、その成長初期段階のSiGe層のモフォロジに大きく影響される。
通常、SiGe層の成長前には、Si基板1を清浄化して表面のSi原子を水素で終端させるために、フッ化水素(HF)を用いた洗浄が行われるが、その洗浄後も汚れ等が除去されきらずに部分的に残る場合がある。また、洗浄後、SiGe層成長前に、そのSi基板1が大気に曝されると、その時間が長くなるほど、汚れ等が付着する可能性は高くなる。また、Si基板1には、潜在的にあるいはpMOSFET製造過程で生じた結晶欠陥が存在する場合がある。
【0037】
そのようなSi基板1にSiGe層を成長させる際に、HClガス添加量を高くすると(シーケンスb,c)、その成長選択性が高くなるために、その成長初期段階ですでに、Si基板1の清浄な部分に比べて汚れや結晶欠陥の部分に成長遅れが生じやすくなる。そして、そのまま成長を続けると、そのような成長遅れが上層にまで残ってしまう。
【0038】
HClガス添加量をより低くすれば(シーケンスa,b)、SiGe層の成長選択性が低くなるために、その成長初期段階のモフォロジ劣化が抑えられ、そのまま成長を続ければ、最終的なSiGe層のモフォロジ劣化を抑えることができる。しかし、そのような成長選択性の低い条件のSiGe層成長に伴い、サイドウォール5等の絶縁層上にSiGe粒子が形成されていってしまう。
【0039】
これに対し、SiGe層の成長初期段階はHClガス添加量を低くし、その後、HClガス添加量を高くすると(シーケンスd)、初期に成長される下層部7aのモフォロジ劣化が抑えられ、その後、高い成長選択性で上層部7bが成長されて、モフォロジ劣化が抑えられたSiGe層が得られるようになる。さらに、そのように高い成長選択性で上層部7bが成長されるために、サイドウォール5等へのSiGe粒子の形成が抑えられるようになる。
【0040】
SiGe層成長時にこのシーケンスdのようにHClガス添加量制御を行うことにより、そのモフォロジ劣化の抑制と選択成長の両立を図ることが可能になる。また、このようなHClガスの添加量制御を行うことで、上層部7bに比べ下層部7aの方が、含有されるCl原子の濃度が低いSiGe層が得られるようになる。
【0041】
ところで、SiGe層には、それをソース・ドレイン領域として機能させるために、B等のp型不純物を含有させる。p型不純物は、前述のように、その原料ガス(B2H6ガス等)を、Si,Ge原料ガスやHClガスを含む混合ガス中に添加し、SiGe層の成長と同時にその層内にドープしていくことが可能である(in−situドーピング法)。
【0042】
SiGe層内のp型不純物の濃度プロファイルは、pMOSFETの電気特性に影響し、ゲート電極4下方のチャネル領域近傍のp型不純物濃度が高いと、pMOSFET製造過程での熱負荷による不純物拡散により、ロールオフが劣化するようになる。そのため、SiGe層成長時には、そのような濃度プロファイルを考慮する必要がある。
【0043】
また、in−situドーピング法では、SiGe層成長時にp型不純物の原料ガス添加量一定でHClガス添加量を変化させると、それに伴い、SiGe層に含有されるp型不純物の濃度が変化するようになる。具体的には、HClガス添加量を低くするほど、SiGe層に含有されるp型不純物濃度は高くなる傾向がある。
【0044】
図10はSiGe層成長時のHClガス添加量とSiGe層の抵抗値との関係を示す図である。
図10において、SiGe層は、Si,Ge,p型不純物の各原料ガス、HClガスおよびキャリアガスを含んだ混合ガス中の各原料ガスの分圧、および混合ガスの全圧を一定とし、HClガス添加量(分圧)を変化させて、Si基板上に成長させている。各条件で成長させたSiGe層の厚さは同じにしている。図10より、SiGe層成長時のHCl添加量が低くなるほど、成長されたSiGe層の抵抗値が低くなる傾向がある。すなわち、p型不純物の原料ガスの添加量が一定の条件では、HCl添加量が低くなるほど、p型不純物濃度が高くなっているということができる。
【0045】
この結果は、上記のように下層部7aと上層部7bを有するSiGe層を考えた場合、p型不純物の原料ガス添加量一定で、下層部7a成長時のHClガス添加量を低くし、上層部7b成長時のHClガス添加量を高くすると、下層部7aのp型不純物濃度が高くなることを示している。下層部7aのp型不純物濃度が高くなると、ロールオフが劣化する虞が生じ、それはデバイスの微細化が進み、pMOSFETの短チャネル化が進むほど顕著になる。
【0046】
そこで、SiGe層成長時に、上記のようなHClガスの添加量制御と共に、B2H6ガス等のp型不純物原料ガスの添加量制御を行う。
図11はSiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンス例を示す図である。
【0047】
HClガス添加量(分圧)については、上記のシーケンスdのように、SiGe層の成長初期段階(厚さXの下層部7a成長段階)はHClガス添加量を低い値(PL(HCl))に設定し、その後の段階(厚さY−Xの上層部7b成長段階)はHClガス添加量を高い値(PH(HCl))に設定したシーケンスを用いる。
【0048】
そして、このようなHClガス添加量のシーケンスに合わせ、上記知見を基に、B2H6ガス添加量(分圧)については、SiGe層の成長初期段階(厚さXの下層部7a成長段階)はB2H6ガス添加量を低い値(PL(B2H6))に設定し、その後の段階(厚さY−Xの上層部7b成長段階)はB2H6ガス添加量を高い値(PH(B2H6))に設定したシーケンスを用いる。
【0049】
例えば、厚さX=5nmの下層部7aと、厚さY=65nmの上層部7bを形成して、合計厚さY=70nmのSiGe層を成長させ、その際、混合ガス中のHClガス添加量を、PL(HCl)=2.62Pa,PH(HCl)=3.27Paとし、上層部7bのB濃度が1×1019atoms/cm3〜1×1021atoms/cm3、下層部7aのB濃度が上層部7bのB濃度よりも低くなるように、B2H6ガス添加量(分圧)を制御する(混合ガス中のSi,Ge原料ガスの分圧および混合ガスの全圧は一定)。
【0050】
このように、HClガス添加量が低いときにB2H6ガス添加量を低くし、HClガス添加量が高いときにB2H6ガス添加量を高くすると、SiGe層のうち、Si基板1に近い部分のB濃度が低くなるような濃度プロファイルを得ることが可能になる。したがって、熱負荷によるB拡散の程度を小さくして、ロールオフの劣化を抑えることが可能になる。この図11に示したようなシーケンスを用いることにより、ロールオフの劣化を抑えつつ、SiGe層のモフォロジ劣化の抑制と選択成長を両立させることが可能になる。
【0051】
HClガスとB2H6ガスの添加量は、図11に示したようなシーケンスのほか、次の図12〜図14に示すようなシーケンスを用いて制御することも可能である。
図12〜図14はSiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンスの別の例を示す図である。
【0052】
図12に示すシーケンスは、SiGe層の成長初期段階(厚さXの成長段階)でB2H6ガスを添加しない点で、図11に示したシーケンスと相違している。図13に示すシーケンスは、SiGe層の成長初期段階(厚さXの成長段階)で、HClガスとB2H6ガスの添加量を徐々に増加させていく点で、図11に示したシーケンスと相違している。図14に示すシーケンスは、SiGe層の成長初期段階(厚さXの成長段階)の終点から所定厚さ分のSiGe層を成長させる間(厚さZまでの成長段階)、HClガスとB2H6ガスの添加量を徐々に増加させていく点で、図11に示したシーケンスと相違している。
【0053】
これら図12〜図14に示したようなシーケンスによっても、SiGe層の下層側は、その上層側よりも低い成長選択性で成長が行われるため、ロールオフの劣化を抑えつつ、SiGe層のモフォロジ劣化の抑制と選択成長を両立させることが可能になる。
【0054】
以上、HClガスの添加量制御によるSiGe層の成長選択性制御について述べたが、続いて、成長温度の制御によるSiGe層の成長選択性制御について述べる。
図15はSiGe層の成長温度のシーケンス例を示す図である。
【0055】
図15に示すシーケンスは、図1〜図6に示したpMOSFET形成フローに適用される。このシーケンスでは、SiGe層の成長温度(CVD時の基板温度)を変えて下層部7aと上層部7bを成長させ、それにより合計厚さYのSiGe層を成長させる。厚さXの下層部7aは、成長温度TLで成長させ、厚さY−Xの上層部7bは、成長温度THで成長させる。下層部7aの成長温度TLは、例えば550℃〜650℃とすることができ、上層部7bの成長温度THは、例えば450℃〜550℃とすることができる。
【0056】
SiGe層を成長させる際、その成長温度が高い場合の方が低い場合に比べ、サイドウォール5等の絶縁層に対する成長選択性は低くなる。
したがって、この図15に示したように、成長温度を高くし、成長選択性の低い条件で下層部7aを成長させることにより、下層部7aのモフォロジ劣化を抑えることができる。さらに、そのような下層部7a上に、今度は成長温度を低くし、成長選択性の高い条件で上層部7bを成長させることにより、モフォロジ劣化を抑えたSiGe層を得ることが可能になると共に、サイドウォール5等へのSiGe粒子の形成を抑えることが可能になる。
【0057】
このようにSiGe層の成長温度を、上層部7bに比べて下層部7aの成長選択性が低くなるような条件に制御することにより、そのモフォロジ劣化の抑制と選択成長の両立を図ることが可能になる。
【0058】
なお、以上の説明では、SiGe層を下層と上層の2層に分けて成長させる場合を例にして述べたが、3層以上に分けて成長させるようにしてもよい。その場合、SiGe層を構成する複数層内におけるいずれかの隣接2層、特に最下層とその上層の2層について、上記のような成長選択性制御を行えば、上記同様の効果を得ることが可能である。
【0059】
また、以上の説明では、リセスド・ソース・ドレイン型のpMOSFETのSiGe層の成長を例にして述べたが、その成長方法は、その他の半導体層を成長させる場合にも、同様に適用可能である。
【0060】
例えば、リセスド・ソース・ドレイン型のnチャネル型MOSFET(nMOSFET)の場合、Si基板に形成したリセスに、そのソース・ドレイン領域としてSiC層を成長させる。このSiC層成長時にも、上記SiGe層成長時と同様に、HClガス添加量や成長温度を制御することにより、SiC層の成長選択性を制御することが可能である。なお、nMOSFETの場合には、成長させるSiC層に、例えばin−situドーピング法により、n型不純物をドープするようにすればよい。
【0061】
また、半導体層を成長させる下地の半導体層は、上記のようなSi基板のほか、化合物半導体基板を含む種々の半導体基板や、SOI(Silicon On Insulator)基板等の表層の半導体層であってもよい。
【0062】
(付記1) 第1の半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極側壁に絶縁層を形成する工程と、
前記絶縁層両側の前記第1の半導体層にリセスを形成する工程と、
前記リセス内に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【0063】
(付記2) 前記第2の半導体層を形成する工程においては、
前記第2の半導体層の原料ガスにハロゲン系ガスを添加し、前記下層部成長時の前記ハロゲン系ガスの添加量が、前記上層部成長時の前記ハロゲン系ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする付記1記載の半導体装置の製造方法。
【0064】
(付記3) 前記第2の半導体層の原料ガスに前記ハロゲン系ガスと共に導電型不純物の原料ガスを添加し、前記下層部成長時の前記導電型不純物の原料ガスの添加量が、前記上層部成長時の前記導電型不純物の原料ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする付記2記載の半導体装置の製造方法。
【0065】
(付記4) 前記下層部成長時には、前記第2の半導体層の原料ガスに前記ハロゲン系ガスを添加し、前記上層部成長時には、前記第2の半導体層の原料ガスに前記ハロゲン系ガスと共に導電型不純物の原料ガスを添加することを特徴とする付記2記載の半導体装置の製造方法。
【0066】
(付記5) 前記第1の半導体層はシリコンであり、前記第2の半導体層中の少なくとも前記上層部がシリコンゲルマニウムであり、かつ前記シリコンゲルマニウム層内にp型不純物が含まれることを特徴する付記1記載の半導体装置の製造方法。
【0067】
(付記6) 前記p型不純物がボロンであり、その濃度が1×1019atoms/cm3〜1×1021atoms/cm3であることを特徴とする付記5記載の半導体装置の製造方法。
【0068】
(付記7) 前記ハロゲン系ガスはHClガスであることを特徴とする付記2記載の半導体装置の製造方法。
(付記8) 前記第2の半導体層を形成する工程においては、
前記上層部成長時の温度が、前記下層部成長時の温度よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする付記1記載の半導体装置の製造方法。
【0069】
(付記9) 前記第2の半導体層は、前記第1の半導体層と異なる格子定数を有していることを特徴とする付記1記載の半導体装置の製造方法。
(付記10) 前記第1の半導体層は、Si層であり、前記第2の半導体層は、SiGe層またはSiC層であることを特徴とする付記1記載の半導体装置の製造方法。
【0070】
(付記11) 第1の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極側壁に形成された絶縁層と、
前記絶縁層両側に、前記ゲート電極下の前記第1の半導体層を挟むように形成され、下層部に含まれるハロゲン元素濃度が、上層部に含まれるハロゲン元素濃度よりも低い第2の半導体層と、
を有することを特徴とする半導体装置。
【0071】
(付記12) 前記第2の半導体層は、前記第1の半導体層と異なる格子定数を有していることを特徴とする付記11記載の半導体装置。
(付記13) 前記ハロゲン元素はClであることを特徴とする付記11記載の半導体装置。
【0072】
(付記14) 前記第1の半導体層は、Si層であり、前記第2の半導体層は、SiGe層またはSiC層であることを特徴とする付記11記載の半導体装置。
(付記15) 絶縁層と共に露出する第1の半導体層上に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成することを特徴とする半導体層の形成方法。
【0073】
(付記16) 前記第2の半導体層を形成する際には、前記第2の半導体層の原料ガスにハロゲン系ガスを添加し、前記下層部成長時の前記ハロゲン系ガスの添加量が、前記上層部成長時の前記ハロゲン系ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする付記15記載の半導体層の形成方法。
【0074】
(付記17) 前記第2の半導体層を形成する際には、前記上層部成長時の温度が、前記下層部成長時の温度よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする付記15記載の半導体層の形成方法。
【0075】
(付記18) 前記第2の半導体層は、前記第1の半導体層と異なる格子定数を有していることを特徴とする付記15記載の半導体層の形成方法。
【図面の簡単な説明】
【0076】
【図1】pMOSFETの形成フローの一例を示す図である。
【図2】ゲート電極形成工程の要部断面模式図である。
【図3】サイドウォール形成工程の要部断面模式図である。
【図4】リセス形成工程の要部断面模式図である。
【図5】ソース・ドレイン領域の第1形成工程の要部断面模式図である。
【図6】ソース・ドレイン領域の第2形成工程の要部断面模式図である。
【図7】SiGe層成長時のHClガス添加量のシーケンス例を示す図である。
【図8】SiGe層成長後のゲート電極近傍の表面像であって、(A)はSiGe層成長にシーケンスaを用いた場合、(B)はSiGe層成長にシーケンスbを用いた場合、(C)はSiGe層成長にシーケンスcを用いた場合、(D)はSiGe層成長にシーケンスdを用いた場合である。
【図9】SiGe層成長後のSTIの表面像であって、(A)はSiGe層成長にシーケンスaを用いた場合、(B)はSiGe層成長にシーケンスbを用いた場合、(C)はSiGe層成長にシーケンスcを用いた場合、(D)はSiGe層成長にシーケンスdを用いた場合である。
【図10】SiGe層成長時のHClガス添加量とSiGe層の抵抗値との関係を示す図である。
【図11】SiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンス例を示す図である。
【図12】SiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンスの別の例を示す図(その1)である。
【図13】SiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンスの別の例を示す図(その2)である。
【図14】SiGe層成長時のHClガス添加量およびB2H6ガス添加量のシーケンスの別の例を示す図(その3)である。
【図15】SiGe層の成長温度のシーケンス例を示す図である。
【符号の説明】
【0077】
1 Si基板
2 STI
3 ゲート絶縁膜
4 ゲート電極
5,5a,5b サイドウォール
6 リセス
7a 下層部
7b 上層部
10 SiGe粒子
11 モフォロジ劣化箇所
【特許請求の範囲】
【請求項1】
第1の半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極側壁に絶縁層を形成する工程と、
前記絶縁層両側の前記第1の半導体層にリセスを形成する工程と、
前記リセス内に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項2】
前記第2の半導体層を形成する工程においては、
前記第2の半導体層の原料ガスにハロゲン系ガスを添加し、前記下層部成長時の前記ハロゲン系ガスの添加量が、前記上層部成長時の前記ハロゲン系ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記第2の半導体層の原料ガスに前記ハロゲン系ガスと共に導電型不純物の原料ガスを添加し、前記下層部成長時の前記導電型不純物の原料ガスの添加量が、前記上層部成長時の前記導電型不純物の原料ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする請求項2記載の半導体装置の製造方法。
【請求項4】
前記下層部成長時には、前記第2の半導体層の原料ガスに前記ハロゲン系ガスを添加し、前記上層部成長時には、前記第2の半導体層の原料ガスに前記ハロゲン系ガスと共に導電型不純物の原料ガスを添加することを特徴とする請求項2記載の半導体装置の製造方法。
【請求項5】
前記第1の半導体層はシリコンであり、前記第2の半導体層中の少なくとも前記上層部がシリコンゲルマニウムであり、かつ前記シリコンゲルマニウム層内にp型不純物が含まれることを特徴する請求項1記載の半導体装置の製造方法。
【請求項6】
前記第2の半導体層を形成する工程においては、
前記上層部成長時の温度が、前記下層部成長時の温度よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項7】
第1の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極側壁に形成された絶縁層と、
前記絶縁層両側に、前記ゲート電極下の前記第1の半導体層を挟むように形成され、下層部に含まれるハロゲン元素濃度が上層部に含まれるハロゲン元素濃度よりも低い第2の半導体層と、
を有することを特徴とする半導体装置。
【請求項8】
絶縁層と共に露出する第1の半導体層上に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成することを特徴とする半導体層の形成方法。
【請求項9】
前記第2の半導体層を形成する際には、前記第2の半導体層の原料ガスにハロゲン系ガスを添加し、前記下層部成長時の前記ハロゲン系ガスの添加量が、前記上層部成長時の前記ハロゲン系ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする請求項8記載の半導体層の形成方法。
【請求項10】
前記第2の半導体層を形成する際には、前記上層部成長時の温度が、前記下層部成長時の温度よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする請求項8記載の半導体層の形成方法。
【請求項1】
第1の半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極側壁に絶縁層を形成する工程と、
前記絶縁層両側の前記第1の半導体層にリセスを形成する工程と、
前記リセス内に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項2】
前記第2の半導体層を形成する工程においては、
前記第2の半導体層の原料ガスにハロゲン系ガスを添加し、前記下層部成長時の前記ハロゲン系ガスの添加量が、前記上層部成長時の前記ハロゲン系ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記第2の半導体層の原料ガスに前記ハロゲン系ガスと共に導電型不純物の原料ガスを添加し、前記下層部成長時の前記導電型不純物の原料ガスの添加量が、前記上層部成長時の前記導電型不純物の原料ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする請求項2記載の半導体装置の製造方法。
【請求項4】
前記下層部成長時には、前記第2の半導体層の原料ガスに前記ハロゲン系ガスを添加し、前記上層部成長時には、前記第2の半導体層の原料ガスに前記ハロゲン系ガスと共に導電型不純物の原料ガスを添加することを特徴とする請求項2記載の半導体装置の製造方法。
【請求項5】
前記第1の半導体層はシリコンであり、前記第2の半導体層中の少なくとも前記上層部がシリコンゲルマニウムであり、かつ前記シリコンゲルマニウム層内にp型不純物が含まれることを特徴する請求項1記載の半導体装置の製造方法。
【請求項6】
前記第2の半導体層を形成する工程においては、
前記上層部成長時の温度が、前記下層部成長時の温度よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項7】
第1の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極側壁に形成された絶縁層と、
前記絶縁層両側に、前記ゲート電極下の前記第1の半導体層を挟むように形成され、下層部に含まれるハロゲン元素濃度が上層部に含まれるハロゲン元素濃度よりも低い第2の半導体層と、
を有することを特徴とする半導体装置。
【請求項8】
絶縁層と共に露出する第1の半導体層上に、下層部成長時の前記絶縁層に対する成長選択性が上層部成長時の前記絶縁層に対する成長選択性よりも低い条件で前記下層部および前記上層部を成長させて、前記下層部および前記上層部を有する第2の半導体層を形成することを特徴とする半導体層の形成方法。
【請求項9】
前記第2の半導体層を形成する際には、前記第2の半導体層の原料ガスにハロゲン系ガスを添加し、前記下層部成長時の前記ハロゲン系ガスの添加量が、前記上層部成長時の前記ハロゲン系ガスの添加量よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする請求項8記載の半導体層の形成方法。
【請求項10】
前記第2の半導体層を形成する際には、前記上層部成長時の温度が、前記下層部成長時の温度よりも低い条件で、前記下層部および前記上層部を成長させることを特徴とする請求項8記載の半導体層の形成方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2009−4604(P2009−4604A)
【公開日】平成21年1月8日(2009.1.8)
【国際特許分類】
【出願番号】特願2007−164727(P2007−164727)
【出願日】平成19年6月22日(2007.6.22)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
【公開日】平成21年1月8日(2009.1.8)
【国際特許分類】
【出願日】平成19年6月22日(2007.6.22)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]