【課題】フラッシュメモリと、精度が低くても高耐圧性が要求されるキャパシタと、耐圧性が低くても高精度が要求されるキャパシタとを備えた半導体装置を比較的少ない工程で製造できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に形成されたシリコン膜１３により、フラッシュメモリのフローティングゲートと高耐圧キャパシタの下部電極１３ｂとを形成する。この場合、シリコン膜１３中の不純物濃度を、フラッシュメモリに適した濃度とする。その後、半導体基板１０に不純物をイオン注入して高精度キャパシタの下部電極となる高濃度不純物領域１５を形成する際に、高耐圧キャパシタの下部電極１３ｂに不純物を追加注入し、下部電極１３ｂの不純物濃度を向上させる。次いで、高精度キャパシタの誘電体膜１２を、増速酸化により形成する。 （もっと読む）

【課題】 本発明の課題は、半導体集積回路の論理回路をシミュレーションするする装置に関し、特に、ハードウェアとソフトウェアとの協調動作によって論理回路を検証することを目的とする。
【解決手段】 上記課題は、評価回路の論理回路部を表すハードウェアと、前記評価回路の動作モデルとして機能する動作モデル部とを用いてシミュレーションする協調シミュレーション装置であって、前記ハードウェアは、該ハードウェア内部で検出した信号の変化毎に生成した第1番号を、該信号の変化を前記ソフトウェアに通知するデータに付加する第１番号付加手段を有し、前記動作モデル部は、受信した前記データの前記第1番号と、第１期待値とを比較する比較手段として機能することにより達成される。 （もっと読む）

【課題】封止樹脂層が形成された基板の反りを低減して、基板に外部接続端子を好適に形成する。
【解決手段】基板１１０と基板１２０とを、各主表面が互いに対向し且つ離間するように金型内に配置する工程と、基板１１０、１２０が配置された金型内に樹脂を供給して、基板１１０、１２０の間に封止樹脂層５００を形成し、基板１１０、１２０と封止樹脂層５００とが積層された積層体１３０を得る工程と、積層体１３０における、基板１１０の主表面の裏面と、基板１２０の主表面の裏面とに、外部接続端子を形成する工程と、封止樹脂層５００を分断して、積層体１３０を、基板１１０を含む部分と基板１２０を含む部分とに分割する工程とを有する。 （もっと読む）

【課題】プロセッサにおいて、スタック領域のオーバーフローに伴いスタック領域を拡張する処理にかかる時間の短縮を図る。
【解決手段】プロセッサ１は、処理を実行する処理実行部１００と、処理の実行に伴いデータがスタック操作されるスタック領域を複数備えるメモリ２００と、スタック領域におけるスタック操作の開始位置を示す第１のアドレスデータを格納する第１のレジスタ１１０と、複数のスタック領域のうち処理の実行に用いられていない空きスタック領域の位置を示す第２のアドレスデータを格納する第２のレジスタ３４０と、スタック操作が行われるスタック領域がオーバーフローすると判定すると、第２のアドレスデータに基づいて生成したアドレスデータを第１のレジスタ１１０に格納する制御部４００とを有する。 （もっと読む）

【課題】半導体装置が備えるｎＭＯＳトランジスタ及びｐＭＯＳトランジスタの形成面積を縮小する。
【解決手段】半導体装置の製造方法は、基板上に環状の突起部を形成する工程と、環状の突起部に第１のｎ型チャネル領域を形成する工程と、環状の突起部に第１のｐ型チャネル領域を形成する工程と、環状の突起部に形成された第１のｎ型チャネル領域及び第１のｐ型チャネル領域を跨ぐ第１のゲート電極を形成することにより、第１のｎＭＯＳトランジスタ及び第１のｐＭＯＳトランジスタを形成する工程と、を備える。 （もっと読む）

【課題】基板上に形成するパターンが角部分を有する複雑な２次元形状である場合でも、ＯＰＣを容易且つ正確に行う。
【解決手段】第１のターゲット図形を作成し、第１のターゲット図形について、実際に用いる露光条件よりもλ／ＮＡ（λは露光装置の光波長、ＮＡは露光装置の開口数）が小さい光学条件で光強度シミュレーションを施して第２のターゲット図形を作成した後、この第２のターゲット図形を目標としてＯＰＣを実行する。 （もっと読む）

【課題】基準電圧の急変に伴って出力に発生するオーバーシュートを軽減することが可能な電源回路及びそれを備える電子機器を提供すること。
【解決手段】入力電圧から負荷に供給する出力電圧を生成し、基準電圧に基づいて出力電圧を調整する電源回路において、誤差電圧を生成する誤差増幅器と、誤差電圧と出力インダクタに流れる電流に応じた検出電圧とを比較するコンパレータと、コンパレータの出力信号に基づいて出力トランジスタをオンオフ制御するスイッチング制御部と、クランプ電圧に基づいて誤差電圧の上限値を設定するクランプ回路と、クランプ電圧を生成するクランプ電圧生成回路と、を備える。クランプ電圧生成回路は、クランプ電圧を入力電圧に応じて変化させる。これにより、オーバーシュートを軽減することができる。 （もっと読む）

【課題】効率よくエンディアン変換が可能なエンディアン変換回路を提供する。
【解決手段】アドレス信号の最下位ビットをドントケアビットとして番地指令が行われるデータ保持部１１と、エンディアン変換部１２を有し、エンディアン変換部１２は、データ保持部１１へアクセスするアドレス信号の最下位ビットの値に基づいて、データ保持部１１への書き込みデータ、またはデータ保持部１１からの読み出しデータｄ１に対してエンディアン変換を行う。 （もっと読む）

【課題】欠陥観察装置、欠陥観察方法、及び半導体装置の製造方法において、欠陥観察装置と基板との位置合わせ精度を向上させること。
【解決手段】基板Wの表面の欠陥D_iのそれぞれの欠陥座標を取得するステップＳ１と、欠陥D_iのそれぞれに所定領域Rを設定し、その中に含まれる欠陥の総個数N_iを計数するステップと、ステージ座標を一番目の欠陥D₁の欠陥座標に合わせることにより、顕微鏡の視野２２ｆ内に第１の欠陥D₁を導入するステップと、視野中心２２ｃと第１の欠陥D₁とのズレ量を取得するステップと、上記ズレ量に基づいて、第１の欠陥D₁よりも上記総個数が多い第２の欠陥D₂の欠陥座標を補正するステップと、補正後の第２の欠陥D₂の欠陥座標にステージ座標を合わせることにより、顕微鏡の視野２２ｆ内に第２の欠陥D₂を導入するステップとを有する欠陥観察方法による。 （もっと読む）

【課題】通信線の占有時間を短縮し、他の機器への影響及びマスタ制御装置の処理負荷を低減するスレーブ制御装置、通信制御システム及び通信制御方法を提供すること。
【解決手段】マスタ制御装置１２は、各スレーブ制御装置に対して制御データＤｃを制御信号Ｓｃとして一度に送信する。優先順位設定回路３２は、制御データＤｃのうち、設定された自身に割り当てられたデータに基づいて、マスタ制御装置１２に制御されるか否かを判断し、さらに、自身の制御順位Ｒｃを求める。カウンタ回路２４は、自身の制御順位Ｒｃに基づいて算出された制御遅延値Ｃｄに応じて、Ｈレベル（制御モード）の駆動制御信号Ｓｄを遅延させて照明駆動回路２５に出力する。 （もっと読む）