【課題】メモリアレイの動作速度を増大させると共に、メモリアレイの全プログラミング時間を短縮するための、構造および方法を提供する。
【解決手段】アクティブにされたワード線を共有するデータビットを異なる時刻において書込むこと（例えば、アクティブにされたワード線に関連付けられたビット線を異なる時刻においてアクティブにすること）によって、複数のデータビットを１つのＮＶＭアレイに書込むための最大書き込み電流の消費量を低減させる。ビットの全書込みウィンドウの一区域のみを使用する各データビットの書込み動作が、インターリービングされるため、各ビットの最大書込み電流は、別のビットの最大書き込み電流から、時間的にずれている。この、データビット書込みウィンドウをインターリービングすることは、システム仕様（例えば最大電流）を越えることなく、大量のデータビットを書込むことを可能にし、全書込み時間を低減する。 （もっと読む）

【課題】従来例に比べて結合容量が低下し、さらに機械的または電気的特性を向上させた導体トラック間のエアギャップの製造方法を提供する。
【解決手段】基材１、２と、少なくとも２つの導体トラック４と、空洞６と、導体トラック４を覆い、空洞６を塞ぐレジスト層５とを含む、導体トラック配列とする。導体トラック４の幅Ｂ１よりも小さい幅Ｂ２のキャリアトラックＴＢを形成することにより、結合容量と信号遅延を低減するためのエアギャップが、導体トラック４の下にその側面に沿ってセルフアライン技術により形成される。 （もっと読む）

【課題】 角度測定システムを提供する。
【解決手段】 本開示のいくつかの態様は、回転シャフトの角度の位置を測定する技法に関する。詳細に後述するように、本開示のいくつかの角度測定システムは、所定関係（たとえば所定ギア比）に従って協働して異なる速度で回転する少なくとも２つの磁石を有する。固定されていることが多い２つ以上の磁界検知素子が、シャフトの特定の角度の位置に対して種々の位置で結果的な磁界の方向を測定する。磁界検知素子によって測定される方向に基づき、本技法は、３６０°を上回る可能性がある回転シャフトの絶対角度の位置を決定することができる。 （もっと読む）

【課題】 位置測定用の磁気エンコーダー素子を提供する。
【解決手段】 第１の方向に沿って位置を測定するための磁場センサを含む位置測定システムに用いられる磁気エンコーダー素子が開示される。エンコーダー素子は、第１の方向に沿って磁気パターンを提供する材料を含む少なくとも１つの第１のトラックを含み、磁気パターンは、第１の方向に沿った位置に応じて大きさが変動する残留磁化ベクトルによって形成される。残留磁化ベクトルの勾配は、第１のトラック上かつ、面上のあらかじめ規定された距離でコリダーにて得られる磁場が、第１の方向に沿って符号が変化しない第１の方向に垂直な場成分を含むようなものである。 （もっと読む）

【課題】 単極多投スイッチを提供すること。
【解決手段】 単極多投スイッチは、第１の切り替えユニット、共通ポートに結合され、オフ状態寄生静電容量を備える第２の切り替えユニット、および整合ユニットを備える。整合ユニットは、第１の切り替えユニットと共通ポートとの間に結合することができ、整合ユニットは、第１の切り替えユニットがアクティブであり、第２の切り替えユニットが非アクティブである場合、第２の切り替えユニットのオフ状態寄生静電容量と併せて、インピーダンス整合に寄与するように構成される。 （もっと読む）

【課題】複数ゲートトランジスタの改良された構造、およびその製造プロセスの提供。
【解決手段】相補型金属酸化膜半導体（ＣＭＯＳ）デバイス１００は、第１のパラメータを有する少なくとも２つの第１のゲート電極を備えたＰＭＯＳトランジスタと、上記第１のパラメータとは異なる第２のパラメータを有する少なくとも２つの第２のゲート電極を備えたＮＭＯＳトランジスタと、を有している。上記第１のパラメータおよび上記第２のパラメータは、上記ＰＭＯＳおよびＮＭＯＳトランジスタの上記ゲート電極材料１２０の厚さ、またはドーパントプロファイルを含んでいる。上記少なくとも２つの第１のゲート電極および上記少なくとも２つの第２のゲート電極の上記第１および第２のパラメータは、それぞれ、上記ＰＭＯＳおよびＮＭＯＳトランジスタの仕事関数を規定する。 （もっと読む）

【課題】半導体デバイスの絶縁構造の構造、および、形成方法を提供する。
【解決手段】当該絶縁構造は、底部が最上部よりも広くなっており、半導体デバイスの大きさを調整できる。第１のエッチングプロセスが、第１のトレンチ部分２２６を形成するために用いられ、第２のエッチングプロセスまたは酸化工程が、第１のトレンチ部分２２６の下に第２のトレンチ部分２２８を形成するために用いられる。第２のトレンチ部分は、第１のトレンチ部分よりも広い。一形態では、下地膜２２２が、第１のトレンチ部分の間、第１のトレンチ部分の側壁上に形成されてもよい（この第１のトレンチ部分は、第２のエッチングプロセスの間、第１のトレンチ部分の側壁を保護する）。あるいは、他の形態では、下地膜２２２が、第１のトレンチ部分の側壁上に堆積されていてもよい。 （もっと読む）

【課題】送信されるマルチメディアメッセージが、通信端末によって用いられるファイルタイプまたはファイル形式を有するファイルを含んだマルチメディアメッセージであるかどうかを、識別する。あるいは、通信端末に導入されたアプリケーションを用いてのみ通信端末によって処理される、ファイルタイプおよび／またはファイル形式を有するファイルを含んでいるかどうかを、識別することを可能とする通信システムを提供する。
【解決手段】通信端末４０４に導入されたアプリケーション４０３の搬送媒体としてＭＭＳを使用できるようにすることである。上記通信端末は、特定用途向け登録・登録解除データ４１２をサーバ４０１に送信する。上記データは、上記通信端末に導入されている、または、導入されていないアプリケーションに特有であり、上記サーバは、送信された特定用途向け登録または登録解除データに応じて制御動作を行う。 （もっと読む）

【課題】電気回路中にて静電気放電保護を確実化しながら小型化を実現する。
【解決手段】電気回路において静電気放電保護素子として使用するためのゲート制御されたフィン型抵抗素子は、第１端子領域、第２端子領域、および、第１端子領域と第２端子領域との間に形成されたチャネル領域を有するフィン構造体を備えている。さらに、フィン型抵抗素子は、チャネル領域の上面の一部上に少なくとも形成されたゲート領域を備えている。ゲート領域は、ゲート制御部に電気的に結合されており、ゲート制御部は、ゲート領域に印加される電気的な電位を制御することにより、電気回路が第１動作状態である間は、ゲート制御されたフィン型抵抗素子の電気抵抗を高くし、静電気放電現象の開始によって特徴付けられている第２動作状態では、電気抵抗をより低くする。 （もっと読む）

【課題】簡単に設計された、感度の高い、無線周波数の使用に適した、ｐｉｎダイオード、を備えた集積回路構造を提供する。
【解決手段】集積回路構造において、保護される材料８２が隣接している少なくとも１つの段を含んだ形状を形成し、段をも覆う保護層を形成し、上記保護層を形成した後、スペーサ素子層を形成し、スペーサ素子層に異方性エッチングを行い、段に少なくとも１つのスペーサ素子を形成し、スペーサ素子によって覆われていない領域において、保護層を薄膜化するか、または、完全に除去し、上記保護される材料８２に沿って、保護層の少なくとも１つの残余領域１５０が残っており、保護層を薄膜化または除去した後、有効層を形成し、有効層をパターン形成すると同時に、スペーサ素子を除去して、保護される材料８２を、残余領域１５０によって保護する。 （もっと読む）