【課題】行の復号機能、及び／またはワード線の駆動機能に割り当てられたメモリデバイスの面積の割合を減少させることができる回路を提供する。
【解決手段】メモリアレイ内ワード線２０５を駆動する処理は、相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタと、一以上の抵抗とからなる特定の組み合わせを組み込むワード線ドライバ２００を含んでもよい。例えば、プルダウン処理は、一以上のＮチャンネル金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタ２２０，２２２，２２４を用いて実行してもよく、一方、プルアップ処理は、一以上の抵抗２１０を用いて実行してもよい。こうしたワード線ドライバは、全てのＣＭＯＳトランジスタワード線デバイス（例えば、抵抗なし）の面積に比べて、こうしたワード線によって占有されたメモリデバイスの面積の減少を含む利点を与えることができる。 （もっと読む）

【課題】１ビットの情報を表すのに２以上のプログラミング状態を記憶することが可能な不揮発性マルチレベルメモリを提供する。
【解決手段】符号化‐復号化ユニット１２０は、入力信号ＤＩＮに対して符号化動作を行うとともに、対応する符号化された入力信号ＤＣＩＮを読み出し‐プログラムユニット１１５に与える。符号化された入力信号ＤＣＩＮは、少なくとも一部がアドレス符号ＡＤＲに基づいて、行列１０５の対応するメモリセル１１０に記憶される。符号化‐復号化ユニット１２０は、アドレスされたメモリセル１１０から読み出された符号化された出力信号ＤＣＯＵＴを読み出し‐プログラムユニット１１５から受信する復号化ユニット１６０を含み、復号化動作を実行し、復号化された対応する出力信号ＤＣＯＵＴを入出力バッファ１４０に与える。 （もっと読む）

【課題】メモリ・デバイスおよびその動作方法に関し、待ち状態のプログラム動作の障害を示すための非同期電子フェイル信号により、プログラムの正常な完了のためにコントローラまたはプロセッサがいくつかのＮＶＭデバイスのステータス・レジスタをポーリングするプロセスを必要とせずに、こうした障害を管理する技法を提供する。
【解決手段】メモリ・システム１００は、読取りプログラム・コマンド等の命令および情報を外部ホストから受け取り、コントローラ１５０またはプロセッサ１６０により提供される情報を記憶するためのＮＶＭデバイス１１０を有する。ＮＶＭデバイス１１０は、不揮発性メモリ・セルのアレイと直前の待ち状態のプログラム動作のパスをモニタするための書込み状態マシン１１５とを備える。 （もっと読む）

【課題】隣接メモリセルへの漏洩電流を減らすフラッシュメモリ、特にチャージトラップメモリおよびそれを形成するプロセスフローの提供。
【解決手段】セルチャンネル６２０を含む半導体線が、ＳＴＩ領域１２０上に形成される。セルチャンネルは、トンネル酸化物層６２１、トラッピング誘電体層６２３、およびブロッキング誘電体層６２８を含む活性誘電体スタックで覆われる。結果として得られるセルチャンネルを分離するトレンチ６２５は、伝導層４６０で少なくとも部分的に充填され得る。活性誘電体層および／または伝導層の部分は、セルチャンネルの下、たとえば、セルチャンネルおよびＳＴＩ領域の間の界面６９５の下に位置し得る。そのような構成は、活性誘電体スタックおよび／または半導体層がセルチャンネルの下に位置しない構成に比べて、あるセルチャンネルから隣接セルチャンネルに拡散する荷電粒子６７０に対して経路長の増大をもたらす。 （もっと読む）

【課題】より良く知られている２次元メモリ構造の製造のために用いられる処理フローから比較的小さく修正された処理フローを用いて製造され得る３次元メモリ構造およびその製造方法を提供する。
【解決手段】マルチレベルメモリデバイスを製造する方法であって、基板１０５上に周辺回路１２０を形成することと、周辺回路１２０および基板１０５を層間誘電層１４５で覆うことと、層間誘電層１４５上に１レベル以上のメモリアレイのスタック１１０を形成することと、を含む製造方法。 （もっと読む）