【課題】高精度かつ低消費電力で計測可能なパルス間隔計測装置を提供する。
【解決手段】カウンタ部（２３）は、第１アップダウンカウンタ（３１）と第２アップダウンカウンタ（３２）とを備える。制御部（２２）は、第１クロック信号（ＣＫＨ）と、第１クロック信号（ＣＫＨ）を分周して生成される第２クロック信号（ＣＫＬ）と、被測定パルス信号（ＩＮ）とを入力し、第１クロック信号（ＣＫＨ）に基づいて第１カウント信号（ＬＵＣ）を生成し、第２クロック信号（ＣＫＬ）に基づいて前記第２カウント信号（ＭＵＣ）を生成する。制御部（２２）は、第２クロック信号（ＣＫＬ）の１周期より短い期間を測定する第１カウント信号（ＬＵＣ／ＬＤＣ）と、第２クロック信号（ＣＫＬ）の周期に応答して期間を測定する第２カウント信号（ＭＵＣ）とを生成し、第２カウント信号（ＭＵＣ）にパルスを生成する期間は第１カウント信号（ＬＵＣ）の生成を停止する。 （もっと読む）

【課題】無線通信を行う情報通信端末において、汎用無線方式での通信回路の同期信号を利用して、上位層のアプリケーションとしての情報処理の同期を実現すること。
【解決手段】無線通信を行う無線通信部１１０と、所与の情報処理を行う処理部１２０と、を含み、前記無線通信部１１０は、前記外部機器との無線通信の同期を確立するための同期信号を送信して、前記外部機器との無線通信の同期を確立する無線通信同期確立部１１２と、前記無線通信の同期のタイミングで前記プロセッサーに割り込み信号を出力する処理、又は無線通信の同期のタイミングからの相対時刻をカウントするためのカウント制御処理を行う制御部１１６とを含み、前記処理部１２０は、前記外部機器に対する送信情報として、所与のイベントを前記無線通信の同期のタイミングに対応して設定された相対時刻に関連づけたイベント情報を生成する送信情報生成部１２２を含む情報通信端末１００である。 （もっと読む）

【課題】発振器の周期を基準として発振器の出力信号と基準信号との位相のずれを検出する。
【解決手段】多相化回路２は、差動発振信号Ｐ１、Ｐ２をＭ（Ｍは２以上の整数）分周することにより、位相が互いに１８０／Ｍ度ずつ異なる多相化信号Ｓ１〜ＳＮを生成し、フリップフロップＦ１〜ＦＮは、基準信号ＲＣＫの入力に同期して多相化信号Ｓ１〜ＳＮをそれぞれ取り込み、デコーダ３は、フリップフロップＦ１〜ＦＮの出力信号Ｑ１〜ＱＮをデコードする。 （もっと読む）

【課題】時間幅測定における分解能を向上させる。
【解決手段】既知のクロック周波数でクロック信号を発生する基準クロック発生源（２）と、前記クロック信号に基づいて被測定信号をサンプリングして得られたデジタル信号をシリアル／パラレル変換して所定のビット数のパラレル信号を出力するデシリアライザ（３）と、このデシリアライザより出力される前記パラレル信号を記憶するメモリ（４）と、このメモリに記憶された前記パラレル信号に基づいて前記被測定信号に含まれる時間幅を算出する演算回路（５）とを設けた。 （もっと読む）

【課題】電力開閉装置の開極時間及び閉極時間を正確に測定することができる開閉極時間測定装置を提供する。
【解決手段】固定接点２０２と可動接点２０３とにより電力を開閉する電力開閉装置２００に対して、磁気センサ１０２が電力開閉装置２００の接点側可動軸２０４の軸方向に対する可動接点２０３の位置を示す磁気センサ出力信号Ｓｓ１を出力し、センサ信号測定器１０３が測定制御指令信号Ｓｃの入力時刻を起点として、磁気センサ出力信号Ｓｓ１を時系列信号Ｓｓｑ１として測定しかつ記憶し、開閉極時間測定器１０４が、電力開閉装置２００の開極点又は閉極点において時系列信号Ｓｓｑ１に出現する変曲点又はピーク点を検出することにより上記開極点又は上記閉極点に達した時刻を検出し、上記起点から上記開極点に達した時刻までの開極時間、又は上記起点から上記閉極点に達した時刻までの閉極時間を測定する。 （もっと読む）

【課題】ＴＡＣ方式を使用する時間計測回路、またはＴＡＣ方式とパルスカウント方式を組み合わせた時間計測回路において、測定精度を向上させるとともに、デッドタイムのない回路構成を提供する。
【解決手段】入力信号Ｖｉの振幅の最大値を検出してトリガＴＲＧを出力するピーク検出回路５と、測定開始信号Ｖｇに応答して動作する３個以上の複数のアナログ信号発生部１〜４と、アナログ信号発生部１〜４の動作タイミングを制御する制御部６と、トリガＴＲＧの出力時点におけるアナログ信号発生部の少なくとも１つの出力電圧を用いて、測定開始信号Ｖｇの出力時刻を起点としたトリガＴＲＧの出力時刻を算定する算定部７とを備えている。 （もっと読む）

【課題】光又は電気信号と光又は電気基準信号との間の時間間隔の変化を検出し、光又は電気信号をフェムト秒まで同期させる方法及び装置を提供する。
【解決手段】光検出器５を用いて光又は電気信号１と光又は電気基準信号３との間の時間間隔ΔＴの変化を検出する方法と、光又は電気信号１を光又は電気基準信号３に同期させるための方法を実施する装置とに関する。その方法は、光検出器５によって光又は電気信号１及び光又は電気基準信号３を受け取るステップと、時間間隔ΔＴに依存する周波数スペクトルを有する電気応答信号１５を光検出器５の出力端子１３から出力するステップと、出力された電気応答信号１５の周波数スペクトルから選択高調波をフィルタリングにより抽出するステップと、選択高調波の振幅の変化から時間間隔ΔＴの変化を検出するステップとを含む。 （もっと読む）

【課題】矩形信号のレベルが同一である期間の長さを予測することのできる技術を提供する。
【解決手段】
矩形信号のレベルが同一である期間の長さである期間幅を予測する期間幅予測回路５９８は、矩形信号のレベルが変化する時間的位置を変化位置として検出する変化位置検出部７０６と、変化位置から次の変化位置までの長さを期間幅として計測する期間幅計測部５９４と、期間幅計測部によって計測された複数の期間幅を過去期間幅として記憶する過去期間幅記憶部７０２，７０４と、過去期間幅の変化に基づいて、次の期間幅の予測値である予測期間幅ＲＡを算出する予測期間幅算出部７１０と、を備える。 （もっと読む）

【課題】複数の時間測定装置を使用せずに安価な手法で測定時間の短縮が可能な時間測定装置を実現する。
【解決手段】クロック信号をカウントすることにより複数の入力信号のエッジ間の時間を測定する時間測定装置において、各エッジを検出した時にどの入力信号で検出されたかの状態を表すイベントデータとトリガ信号を出力するトリガ生成部と、クロック信号に同期して常にカウント動作しトリガ信号が入力される度にカウンタ値を出力するカウンタ部と、イベントデータとカウンタ値を記憶する記憶部と、記憶部に記憶されたイベントデータとカウンタ値を用いてエッジ間の時間を算出する演算制御部とを備える。 （もっと読む）

【課題】三角波の頂点付近での影響が無く、正確に時間の測定を行うことが可能な時間測定回路を提供する。
【解決手段】一定の周期でクロック信号を発生させるクロック発生手段と、前記クロック発生手段により発生したクロック信号に基づいて、それぞれ互いに所定の位相差を有する第１及び第２のクロック信号を出力する位相クロック出力手段と、前記位相クロック出力手段により出力された第１のクロック信号に従って三角波を発生させる第１の三角波発生手段と、前記位相クロック出力手段により出力された第２のクロック信号に従って三角波を発生させる第２の三角波発生手段と、時間を測定するために用いる被測定パルスを出力するパルス出力手段と、前記パルス出力手段により出力された被測定パルスに応じて、前記第１および第２の三角波発生手段により発生した三角波の振幅をサンプルする振幅サンプル手段と、前記振幅サンプル手段によりサンプルされた三角波の振幅のうちのいずれか１つに基づいて時間を測定する時間測定手段とを備えたことを特徴とするもの。 （もっと読む）

【課題】周波数が可変であるクロック信号発生装置から入力したパルス信号の変化点からの所定の設定値に対応した時間を計測できるパルス信号時間計測装置を提供する。
【解決手段】本発明に係るパルス信号時間計測装置100は、インバータ回路300が出力した入力パルス信号Ｓ1を入力し、入力した入力パルス信号Ｓ1の変化点を検出して計測開始信号Ｓ3を出力する計測開始手段30と、計測開始信号Ｓ3の入力により加算を開始し、クロック信号Ｓｃのクロック周期毎に加算所定値Ｄ1を加算した加算値Ｄ2を出力する加算手段10と、加算値Ｄ2が設定値Ｄｓに達したとき、計測到達信号Ｓ2を出力する計測到達手段20と、加算手段10に上記加算所定値Ｄ1を設定する加算所定値算出手段40と、計測到達手段20に上記設定値Ｄｓを設定する制御手段50と、を備えており、計測到達信号Ｓ2の出力により、入力パルス信号Ｓ1の変化点からの設定値Ｄｓに対応した時間を計測できる。 （もっと読む）

【課題】短い時間間隔を計測する。
【解決手段】計時装置は、所定の時間間隔でカウント値を更新するカウンタと、入力信号に応じて、カウンタのカウント値を取りこむキャプチャ回路と、記憶指示信号に応じて、キャプチャ回路に取りこまれたカウント値を記憶する記憶回路と、入力信号に応じて、記憶指示信号を生成する指示信号生成回路と、を備える。 （もっと読む）

【課題】キャリアセンスが行えない状況でも、コリジョンの発生を抑制しつつ、競技者個々の競技タイムを適切に計時できる競技用計時システム等を提供する。
【解決手段】各無線タグ６０は、予め３つのグループ（Ａ，Ｂ，Ｃグループ）に分けられている。そして、グループ毎に、互いに素となる通信間隔（２，３，５）を空けて通信（タイム情報の送信）が行われる。つまり、Ａグループの無線タグ６０は２α（α＝１回の通信時間）、Ｂグループでは３α、そして、Ｃグループでは５αだけ、通信間隔を空けて通信を行う。また、各無線タグ６０は、それぞれ合計３回に亘って通信を行う際に、１回目と２回目の通信は、第１のチャンネルを使用するが、３回目の通信は、第２のチャンネルを使用する。なお、チャンネルを変更して行う３回目の通信は、通信間隔を待たずに、変更直後（通信時間αの周期上）に開始する。 （もっと読む）

【課題】本発明は、遅延時間評価回路及び半導体装置に関し、遅延測定対象回路と遅延時間評価回路の独立性、即ち、非干渉性を向上することを目的とする。
【解決手段】複数段のゲート回路から構成されており接続段数が切り替え可能である被測定回路内の信号の伝播遅延時間を評価する遅延時間評価回路において、入力信号と、この入力信号を接続段数が任意の段数に切り替えられた被測定回路を通した信号の位相差を検出する位相差検出回路と、位相差に応じたパルス列を生成して外部へ出力する変換回路部と、被測定回路と位相差検出回路との間を容量結合又は非接触結合により結合する結合部とを備えるように構成する。 （もっと読む）

【課題】タイヤに備え付けられた少なくとも１つのセンサの注目に値する角度位置を計時する方法を提案する。
【解決手段】本発明は、外部基準系に対して回転するタイヤ（１０）に備え付けられた少なくとも１つのセンサ（１２）の注目に値する角度位置（Ｑ_ｒ）を計時する方法であって、センサ（１２）からの出力信号（ｓ（ｔ））からタイヤ（１０）の一回転中に注目に値する極値を与えるのに適した基準信号（ｓ_ｒ（ｔ））を生成するステップと、センサの元々の角度位置（Ｑ_０）の時刻（ｔ_０）を基準信号の注目に値する極値の時刻であると決定するステップと、元々の角度位置の時刻に対する注目に値する角度位置（Ｑ_ｒ）の時刻（ｔ_ｒ）を決定するステップとを有することを特徴とする方法に関する。 （もっと読む）

本発明は測定電子の光子誘発トリガーするための光電陰極を備えた光子検出器に関している。少なくとも一つの一次元電子検出器ピクセル配列が空間的位置情報をもたらす。電子光学部品ユニットは、測定電子を当該配列にガイドするために用いられる。各ピクセル（１９）は、ピクセル（１９）のアナログ測定信号をデジタル測定信号に変換するための、バックグラウンド抑制用ディスクリミネータを備えた電子コンバータユニット（２０）を有している。電子後処理ユニット（３９）はデジタル測定信号を処理するために用いられる。各ピクセル（１９）のコンバータユニット（２０）は、少なくとも一つのクロック発振器（３６）、並びにクロック発振器（３６）と信号接続している少なくとも一つのカウンタ（２９、３０）、及び、デジタルタイミング信号を発生するためのディスクリミネータ（２７）を有する。タイミング信号は、時間基準点と、ディスクリミネータ（２７）によって抑制されなかったアナログ測定信号の到着時間（ｔ^測定）との間の、クロック周期の数から生じるようになっている。こうして、光子検出器において、測定信号から位置情報だけが得られるのではなく、加えて、与えられたピクセルにおいて測定信号がトリガーされたときの情報も得られるようになる。
（もっと読む）

【課題】本発明は、基準クロック信号を逓倍した高速クロック信号や温特の悪い素子を使用することなく、安価な回路構成で、より正確にパルス幅を測定できるパルス幅計測装置を提供する。
【解決手段】入力されたパルス信号のパルス幅を基準クロック信号に基づいて計数する。基準クロック信号と位相の異なるパルス信号を、パルス幅を可変する位相データに基づいて生成し、生成されたパルス信号を利用して、入力されたパルス信号のパルス幅の後端の変化点を検出する。変化点が検出されたときに生成されたパルス信号の位相データと計数された結果とを用いて、入力されたパルス信号のパルス幅を算出する。 （もっと読む）

【課題】短い時間幅の高分解能な計測と長い時間幅の低分解能な計測とを、回路規模を大幅に増大させることなく、いずれも実現させることが可能な時間計測回路を提供する。
【解決手段】駆動電圧ＶＤＤＬに応じた遅延時間で信号を遅延させる遅延ユニットＤＵをＭ（Ｍは正整数）段直列接続してなり、起動用パルスＰＡの入力により起動され、各遅延ユニットＤＵにてパルス信号を順次遅延させながら伝送するパルス遅延回路１０と、計測用パルスＰＢが入力されると、パルス遅延回路１０内でのパルス信号の位置を検出（ラッチ）し、その検出結果を、起動用パルスＰＡの入力から計測用パルスＰＢの入力までの時間Ｔｍ内にパルス信号が通過した遅延ユニットＤＵの段数を表す所定ビットのデジタルデータＤＴに変換して出力するラッチ＆エンコーダ１２と、電圧設定データＤＶに従った大きさの駆動電圧ＶＤＤＬを発生させる駆動電圧設定回路１４とを備える。 （もっと読む）

【課題】本発明は、遅延時間評価回路及び半導体装置に関し、回路面積を増大させることなく、少数段で構成されるゲート回路等の遅延時間を短時間で精度よく評価することを目的とする。
【解決手段】複数段のゲート回路から構成されており接続段数が切り替え可能である被測定回路内の信号の伝播遅延時間を評価する遅延時間評価回路において、入力信号と、この入力信号を接続段数が任意の段数に切り替えられた被測定回路を通した信号の位相差を検出する位相差検出回路と、位相差に応じたパルス列を生成して外部へ出力する変換回路部とを備え、パルス列のパルス数は被測定回路内での入力信号の遅延時間に相当するように構成する。 （もっと読む）

【課題】本発明は、検出イベントの時間分解記録のための検出器に関する。
【解決手段】検出器は、検出イベントが発生するときに、動作状態で電気信号を供給する変換装置（３４、３５、３６）、及び変換装置（３４、３５、３６）に結合され、電気信号に時間的に割り当てられたトリガ信号（５）を供給するように設計された少なくとも一つのトリガ（３）と、第一のアナログ時間信号（Ｚ１）を供給する少なくとも一つの時間信号発生源（１０）と、トリガ（３）に結合され、第一のアナログ時間信号（Ｚ１）の、トリガ信号（５）に時間的に割り当てられた第一の瞬間値（Ｅ１）を供給するよう設計された少なくとも第一のサンプル採取器（６）とを有する評価電子機器を有する。
（もっと読む）