説明

Fターム[2G003AB06]の内容

個々の半導体装置の試験 (15,871) | 測定項目 (910) | インピーダンス (87)

Fターム[2G003AB06]の下位に属するFターム

容量 (21)

Fターム[2G003AB06]に分類される特許

1 - 20 / 66


【課題】半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定することが可能な、いわゆる電気特性測定用配線基板において、その抵抗値を、前記配線基板を破損させることなく、正確に測定する。
【解決手段】厚さ方向に貫通孔が形成されてなる絶縁基板と、前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置される接続パッドと、前記ビアパッドと前記接続パッドとを電気的に接続する配線と、を具えることを特徴とする、配線基板であって、前記接続パッドと抵抗値測定用パッドとが一体化されるようにして配線基板を構成する。 (もっと読む)


【課題】スプリングプローブのプランジャとバレルの間の摩耗による電気抵抗の変化を、スプリングプローブの交換が必要となる時期を検出するに適したスプリングプローブ、スプリングプローブの摩耗検出装置及びスプリングプローブの摩耗検出方法を得るものである。
【解決手段】スプリングプローブ26のバレル端子27に接続され、バレル13とプランジャ11の摺動接点14、23に流れる電流を測定する電流測定器53と、バレル端子27とスプリング端子16に接続され、バレル13とプランジャ11の摺動接点14,23の電圧降下を測定する電圧測定器54と、電流測定器53及び電圧測定器54からの信号に基づき検出されたバレル13とプランジャ11の摺動接点14,23の接触抵抗値と、バレル13とプランジャ11の摺動接点14,23の基準抵抗値とを比較し、その比較差が設定した値に達すれば摩耗検出信号を出力する制御計算機を備えたものである。 (もっと読む)


【課題】ラッチアップ試験において、被試験端子の状態がハイインピーダンス状態であるか否かを把握するとともに、被試験端子へ電流パルスを印加した際に被試験端子の論理状態が反転することによるラッチアップの誤判定を防ぐこと。
【解決手段】ラッチアップ試験装置は、被試験端子の電位をプルアップおよびプルダウンして被試験端子がハイインピーダンス状態であるか否かを検出するとともに、プルアップおよびプルダウン動作に伴って被試験端子の論理状態が反転する前後において、定電圧源から被試験デバイスの電源端子へ供給される電源電流を測定して両者の差分を第1の差分とするとともに、被試験端子に電流パルスを印加する前後において定電圧源から電源端子へ供給される電源電流を測定して両者の差分を第2の差分とし、第1の差分と第2の差分とを比較することで、ラッチアップが発生したか否かを判定する。 (もっと読む)


【課題】回路基板上に実装されている複数の電子部品に対して、同時にまたは個別に温度サイクルを与えることができる、加熱冷却試験方法および加熱冷却試験装置を提供する。
【解決手段】レーザビームを発振させるレーザ発振器1と、レーザビームを整形するビーム整形光学系2と、回路基板5を冷却する冷却装置9と、電子部品6a〜6eの温度を測定する温度測定器12a、12bと、電子部品の上面に載せられるレーザ吸収体7a、7b、7c、7eと、電子部品の上面に載せられたレーザ吸収体の上面にレーザビーム3a、3b、3c、3eを照射して電子部品を昇温させる昇温ステップ、および電子部品を冷却する冷却ステップを繰り返し行なわせる制御装置13とを備えた。 (もっと読む)


【課題】プローブピンと測定対象物との導通状態を確保しつつ、測定対象物の過度の損傷を抑制することを課題とする。
【解決手段】プローバ装置は、プローブピンと、このプローブピンの先端部を接触させる電極パッドが設けられた半導体ウェハ等の測定対象物が設置される台座部を備える。さらに、プローバ装置は、プローブピンと測定対象物の少なくとも一方を往復振動させる振動発生部を備える。そして、プローブピンの先端部が台座部に設置された測定対象物に接触したときのプローブピンと電極パッドとの間の電気抵抗値Rを取得する検出回路部を備える。制御部は、検出回路部により取得された電気抵抗値Rに基づいて、この電気抵抗値Rが予め設定されたしきい値を越え、導通状態となったか否かを判断する。そして、導通が確保されたら、振動発生部による往復振動を停止させ、測定機器による測定を行う。 (もっと読む)


【課題】ICチップを検査ソケットに装着する際の位置調整を、ガイドピンとガイド孔とを係合させることによって行うICハンドラにおいて、該ガイドピンと該ガイド孔との摩耗状態を把握することができ、摩耗による検査不良を未然に起こさないようにすることができるICハンドラを提供する。
【解決手段】ガイドブロック54にガイド孔59を、テスタベース68にガイド孔59と係合するガイドピン69を設けるとともに、ガイド孔59の内周面59aに絶縁層60を設けた。そして、ガイド孔59にガイドピン69が貫挿された状態での、ガイドブロック54とテスタベース68との間の抵抗値を測定する摩耗検出装置80を設けた。摩耗検出装置80は、ガイドブロック54とテスタベース68との間の抵抗値の変化によって、警報ランプ81を点灯させる。この警報ランプ81の点灯によって、絶縁層60の摩耗状態を把握することができる。 (もっと読む)


【課題】 プローブカード、接続装置及び回路装置を相対的に変位させる作業における作業者の危険性を小さくすることにある。
【解決手段】 検査装置は、プローブカードを着脱可能に受けるカード受け部を有するカード台と、前記カード受け部に配置されたプローブカードと電気的に接続可能に前記カード台の上方に配置された接続装置と、前記接続装置に電気的に接続可能に前記接続装置の上方に配置された回路装置であって、前記プローブカードに対する試験信号の受け渡しを、前記接続装置を介して行う回路装置と、前記カード台と前記接続装置とを相寄り相離れる方向へ移動させて、前記カード台と前記接続装置との接続及びその切り離しを行う第1の駆動装置と、前記接続装置と前記回路装置とを相寄り相離れる方向へ移動させて、前記接続装置と前記回路装置との接続及びその切り離しを行う第2の駆動装置とを含む。 (もっと読む)


【課題】コンタクタ、半導体装置の試験装置、及び半導体装置の製造方法において、試験の信頼性を高めること。
【解決手段】第1の材料を含むコンタクタ母材1と、コンタクタ母材1の先端部1aのうち、半導体装置30の電極31との接触面1bにのみ選択的に形成された、第2の材料を含む導体膜10aとを有するコンタクタ9による。 (もっと読む)


【課題】電子部品の誤実装を回避し、生産性を高める。
【解決手段】ヘッド106の各吸着ノズルに搭載する電子部品Cの順番とその電気的特性とが含まれた実装データを記憶する記憶部127と、移動機構の移送エリア内に、電子部品の二つの電極を電気的に接続可能な一対のプローブ21,22が各吸着ノズルに対応する配置で複数設けられた接触部20と、各対をなすプローブに接続された電子部品の電気的特性を計測する計測装置30とを備え、動作制御手段120は、計測装置による計測結果を搭載データと照合して電気的特性の整合性を判定すると共に整合しない場合に報知処理を行うと共に、プローブの各対を間隔ピッチを各吸着ノズルの中心間距離に一致させて一列に配置する。 (もっと読む)


【課題】使用寿命が延長すると共に信頼性が向上し、試験装置等に適用することのできる接触通電装置を提供する。
【解決手段】載置台11aに被試験デバイス13が載置され、炭素材で構成されたコンタクト部12gが、載置台11aに対向配置され、載置台11a上の被試験デバイス13の、電極端子13eが配置された表面を圧接し、電極端子13eと通電して被試験デバイス13の電気特性が試験される。コンタクト部12gは、繰り返し試験されてもスパーク、溶融等による損傷が抑制されるため、使用寿命が延長し、被試験デバイス13の商品価値の劣化を防止できる。 (もっと読む)


【課題】リトライに際して、コンタクトピンとプロービング対象体とを良好な状態で接触させる。
【解決手段】スリーブ11、スリーブ11内に摺動自在かつ先端部21がスリーブ11から突出した状態で挿入されたコンタクトピン13、およびコンタクトピン13を付勢するばねを有するコンタクトプローブ2と、コンタクトプローブ2と半田部位6とを相対的に接離動させる移動機構3と、移動機構3を制御してコンタクトピン13の先端部21を半田部位6に接触させる制御部4とを備え、制御部4は、コンタクトプローブ2を半田部位6に接触させて行う最初の測定処理の後、再度の測定処理の前に、半田部位6とコンタクトピン13の先端部21との接触を維持させた状態で、移動機構3を制御して、半田部位6とコンタクトプローブ2とをコンタクトプローブ2の軸線方向に沿って相対的に接離動させてコンタクトピン13のスリーブ11内への押し込み量を変更する。 (もっと読む)


【課題】試験対象の半導体装置のデバイスピンの配置、数、およびサイズならびにPKGサイズなどの規格に変更があっても対応可能な半導体試験装置を提供する。
【解決手段】試験対象の半導体装置が搭載される、複数のテストピンを含むテストボードと、複数のテストピンと複数のデバイスピンとの導通を試験するテスト部と、複数のテストピンのうち、デバイスピンと導通するテストピンを特定し、デバイスピンの座標を参照してデバイスピンに接続するテストピンを割り当てる制御部とを有する。 (もっと読む)


本発明は、測定条件AおよびB下で半導体構造物中にルミネセンス放射を発生させ、半導体構造物の所定の複数の測定点につき局所キャリブレーションパラメータCV,iを決定し、半導体構造物の所定の複数の測定点につき局所直列抵抗RS,iを決定することによって半導体構造物の直列抵抗を空間分解測定するための方法に関する。重要なのは、局所直列抵抗RS.iはすべての局所直列抵抗に関して同一に設定された半導体構造物のグローバル直列抵抗RSgに依存して決定されることである。
(もっと読む)


【課題】低い周波数領域の特性評価を行う場合等においても広いスペースを必要とすることのないよう、小型化を図る。
【解決手段】インピーダンス変換用チューナ105の伝送線路100Aを、帯状の平行接地導体101a、101bと、これらの間に配置された中心導体102とから形成し、この伝送線路100Aを、略C字状に湾曲させて曲がり構造部50Aを有するものとした。また、伝送線路の曲がり構造部は、伝送線路を螺旋状としたり、ジグザグ状とすることでも実現できる。 (もっと読む)


【課題】ポゴタワー電気チャネル自己検査式半導体試験システムの提供。
【解決手段】本ポゴタワー電気チャネル自己検査式半導体試験システムは、ショートボードを提供し、その各接点をロードボード上のポゴタワーの各種ポゴピンに電気的に接続し、それぞれ回路を形成させ、さらに自己検査コントローラが異なる検査信号を各電源チャネル、各伝送チャネル、各駆動チャネルに入力し、上述の回路を通し、複数のパラメータ検出ユニットが各電源チャネル、各伝送チャネル、各駆動チャネルが上述の検査信号を受けて発生する応答信号を検出し並びに判断する。これにより本発明はウエハ試験の前に、各電気チャネルの開路或いは短絡状態が正常であるか、或いは漏電が発生しているか否かを自己検査できる。 (もっと読む)


【課題】抵抗率測定の再現性異常を検出する4探針抵抗率測定装置を提供する。
【解決手段】4探針プローブを用いてウェハ上の被検薄膜の抵抗率を測定する測定部と、ウェハ上の被検薄膜への4探針プローブの接触位置を移動させる移動手段と、測定部の測定結果を画面に表示する表示部31と、測定部と移動手段を制御してウェハ上の被検薄膜の複数の測定位置において複数回の抵抗率の測定を行い、測定した複数の抵抗率のばらつきを示す値が所定値以上である場合、測定再現性に異常があると判断してこれを表示部に表示する制御部11をもつ4探針抵抗率測定装置。 (もっと読む)


【課題】 パッケージング工程後の製品状態においても欠陥検出試験を行うことができる半導体装置を提供する。
【解決手段】 半導体装置は、内部回路との接続を持たない一対のパッドを含む複数の接続パッドを有する半導体チップと、複数の接続パッドに各々対応する複数の外部端子を有するパッケージ基板とを備える。半導体チップは、内部回路から電気的に独立し、かつ一対のパッド間に接続された配線を含む。一対のパッドは、複数の外部端子のうち対応する端子に電気的に接続されている。 (もっと読む)


【課題】半導体チップの外周部からの割れや、欠け等の検査のみならず、半導体チップの裏面電極とパッケージ底面端子との結合の不完全も検査可能な半導体装置を提供する。
【解決手段】半導体チップ2がモールドされたパッケージで形成され、パッケージ底面端子30とパッケージ端子とを備え、半導体チップ2の表面に、欠陥検出導電体3と、該欠陥検出導電体3の一端に接続された始点ボンディングパッド11、及び、他端に接続された終点ボンディングパッド12とを形成して、該半導体装置1のパッケージ端子の一つである検査用端子31と、パッケージ底面端子30との間に、検査用端子31からスタートして、始点ボンディングパッド11、欠陥検出導電体3、終点ボンディングパッド12、貫通導電体4、及び、裏面電極6が、直列に接続されて、パッケージ底面端子30に至る直列回路が形成されるようにして、半導体装置1を形成する。 (もっと読む)


【課題】高温になって抵抗が低下する半導体のゴミ等が付着した半導体素子欠陥を検出すること。
【解決手段】信号を入力する入力部11と信号の出力を行う出力部13と前記出力部13をハイインピーダンス状態にする制御信号入力部14とを備えた半導体素子に対する半導体素子欠陥の検出方法であって、前記入力部11に入力信号を入力すると共に前記制御信号入力部14に信号を入力して前記出力部13をハイインピーダンス状態にし、この状態で前記出力部13に外部から電圧を印加して電流を検出する。 (もっと読む)


【課題】故障したCMOS回路に流れる電源電流の計測を可能にすると共に、CMOS回路の故障を検出する。
【解決手段】被測定デバイスに印加される電源電圧を検出する電圧検出部と、電圧検出部が検出した電源電圧に基づいて、被測定デバイスの基板電圧を制御することで、電源電圧の変動による被測定デバイスのリーク電流の変動を抑制する電圧制御部と、電圧制御部がリーク電流の変動を抑制している状態で、被測定デバイスの所定の特性を測定することで、被測定デバイスのIDDQ電流の値を取得するIDDQ取得部とを備える測定装置を提供する。 (もっと読む)


1 - 20 / 66