【課題】従来のテスト装置の欠点を改善でき且つより複雑なチップテストステップを行えるチップテスト装置を提供する。
【解決手段】セレクター、フリップフロップユニット、第一緩衝器、表示装置及び第二緩衝器を含む複数のテストユニットから構成される。セレクターは、第一入力ターミナル、フィードバック入力ターミナル及び第一出力ターミナルを有し、制御シグナルに制御される。フリップフロップユニットは第二入力ターミナルを有し、第一出力ターミナルに接続され、クロック入力ターミナルはクロックシグナル及び第二出力ターミナルを受け取るのに用いられる。第一緩衝器は出力データを高電圧データに転換するのに用いられる。表示装置は第一緩衝器に接続され、高電圧データのロッジク状態を表示するのに用いられる。第二緩衝器は、第一緩衝器に接続され、高電圧データを低電圧データに転換し、且つフィードバック入力ターミナルに送るのに用いられる。 （もっと読む）

【課題】 テストヘッドの制御信号出力回路に過電流保護装置を備えた半導体試験システムにおいて、不良原因が即座に特定され、無駄なデバイス判定を行うことのない半導体試験システムを提供することを目的とする。
【解決手段】 リードバック装置１３５により過電流保護手段１３２ａ，１３２ｂ，・・・の状態を検出して制御端末装置３に送信し、リードバック装置が過電流保護手段１３２ａ，１３２ｂ，・・・による電源１３３ａ，１３３ｂ，・・・の遮断を検出したとき試験を停止し、制御端末装置３に遮断された電源の位置を表示する。 （もっと読む）

【課題】集積回路装置の接続部の良否が精度よく短時間で検査できる集積回路装置の接続検査装置を構成する。
【解決手段】被検査集積回路装置の複数の接触部にそれぞれ接触する複数のプローブピンが絶縁板に植設され、プローブピン毎にスイッチング素子を介して試験波を印加する試験波印加端子に接続される試験波印加回路を備えた多点プローブと、試験波印加回路のスイッチング素子に対して１素子毎に選択的に開閉信号を出力して試験波印加回路を形成する切換制御手段と、この切換制御手段により形成された試験波印加回路に試験波を印加する試験波印加手段と、印加された試験波と被検査集積回路装置から反射した反射波を観測して被検査集積回路装置の接続状態を診断する接続状態診断手段とを備えた構成とした。 （もっと読む）

【課題】さらに迅速で正確な半導体集積回路装置の不良分析方法を提供する。
【解決手段】互いに相関関係のある欠陥とアナログ特性とをデータベースに保存し、第１ウエハ内の不良ビットを探し出し、第１ウエハ内の不良ビットのアナログ特性を測定し、該測定されたアナログ特性とデータベースに保存されたアナログ特性とを比較して、不良の原因となった欠陥を判別することを含む不良分析方法。 （もっと読む）

【課題】パフォーマンスボードをテストヘッドに確実に固定することのできる半導体試験装置を実現すること。
【解決手段】テストヘッド２と、パフォーマンスボード１と、パフォーマンスボードロックピン２−１〜２−４がロックピン嵌合ブロック１−６〜１−９と嵌合した嵌合状態を検出し、当該嵌合状態を示すロック信号を出力するロック検出回路１−１〜１−４と、シーケンスコントロール回路４と、を備え、パフォーマンスボード１は、ロック信号を受信する制御線出力コネクタ１−１０を備え、テストヘッド２は、制御線出力コネクタ１−１０からロック信号を受信するロック信号受信用コネクタ２−５を備え、シーケンスコントロール回路４は、制御線出力コネクタ１−１０がロック検出回路１−１〜１−４の全てからロック信号を受信したとき、ロック信号受信用コネクタ２−５を経由して当該ロック信号を受信する。 （もっと読む）

【課題】媒体の流れ検出機構を持たない既存のシステムにも容易に追加取り付け可能な冷媒の流れ検出機構を提供する。
【解決手段】冷媒タンクに蓄えられた冷媒を流入管を介して被冷却部材に流入させ、この被冷却部材を冷却した後流出管を介して前記冷媒タンクに戻るように構成された冷却装置の冷媒の流れ検知機構において、
前記流入管および流出管に前記冷媒の流れを検出するセンサを設けた。 （もっと読む）

【課題】 各プローブの抵抗値を測定して抵抗値の変動を管理することによってメンテナンス効率を向上させること。
【解決手段】 一方の端部が被検査基板の被検査点に接触し、他方の端部が被検査基板の検査を行うための検査手段に電気的に接続されるプローブと、プローブを保持する保持手段と、プローブに関する情報を記憶する情報記憶手段とを備える検査治具である。情報記憶手段に記憶されるプローブに関する情報には、所定の時期に求めるプローブの抵抗値が含まれており、プローブの抵抗値の変化からプローブの交換時期に関する情報を得ることができる。 （もっと読む）

【課題】電子部品などの測定対象の電位分布をより精細に、より高速で且つ視覚的に得ることにより、帯電の影響を容易に評価できる帯電分布測定システムを提供する。
【解決手段】帯電電位検出部分が直径０．５ｍｍ以下のプローブを用い、帯電電位を測定するプローブの検出部及び回路を最適化することにより、より微小領域の帯電電位の測定を可能にし、プローブを二次元に走査することにより、高分解能の帯電電位分布を短時間で測定する。 （もっと読む）

【課題】プローブ１２Ａが機種等の相違により撮像画像１６Ａが変動した場合、変動後のプローブ１２Ａの撮像画像１６Ａを短時間で再登録することができる位置合わせ対象物の再登録方法を提供する。
【解決手段】本発明の再登録方法は、例えば、前回登録された４本のプローブ１２に対応するマクロ１点目〜マクロ４点目の第１の画像情報の位置データに基づいて第１のＣＣＤカメラ１４を自動的に移動させ、このカメラ１４によってプローブ１２Ａの針先を低倍率でマクロ１点目〜マクロ４点目として撮像する工程と、第１の画像情報の撮像条件及び再登録時の撮像画像をそのまま再登録する工程と、第１の画像情報の位置データに基づいて第１のＣＣＤカメラ１４を自動的に移動させ、このカメラ１４によってプローブ１２Ａを高倍率でマイクロ１点目〜マイクロ４点目として撮像する工程と、前回登録された第２の画像情報の撮像条件及び再登録時の撮像画像をそのまま再登録する工程と、を備えている。 （もっと読む）

【課題】テストプログラム記述における「待ち時間設定」を最適化してテストプログラムプログラム実行時間を短縮することにより生産性を改善できるＬＳＩテストシステムを提供すること。
【解決手段】テスト対象半導体のテストに必要なパラメータが各種レジスタに設定され、テスト対象半導体について指定された電気的条件が整ってから所定のテストを実行するように構成されたＬＳＩテストシステムにおいて、各種レジスタ設定から測定開始までの無駄時間を測定する時間測定部と、この時間測定部で測定した無駄時間を表示する表示部を設け、これら無駄時間に基づいてテストプログラム記述により待ち時間が設定されることを特徴とするもの。 （もっと読む）

【課題】問題の所在を迅速に切り分ける、ＩＣテスタ用デバッグ支援方法を提供。
【解決手段】ＰＣ１２がテストプログラム２０により設定する設定パラメータを用いて被試験デバイス１６をテストするＩＣテスタ１４のデバッグする際、単一のボタン操作を契機として、テストプログラム２０が則っているべきテスト仕様２２と設定パラメータとを対比して表示装置１８に表示する。また、同様の単一の操作を契機として、設定パラメータを変化させ、変化させた設定パラメータのPASS/FAILをシュムーにより表示装置１８に表示する。さらに、同様の単一の操作を契機として、ＩＣテスタ１４にて被試験デバイス１６をテストし、テストの結果である被試験デバイス１６の出力を表示装置１８に表示する。これらの工程によって、テストプログラム２０、テスト仕様２２および被試験デバイス１６のいずれに問題を生じているかの判断を支援する。 （もっと読む）

【課題】 ユーザが、テスト端子番号やテスト端子名と同時に、そのテスト端子の属性情報を視覚的かつ感覚的に把握し、作業効率を向上させることが可能となる。
【解決手段】 被試験デバイス１４０の電気的試験を行うデバイス試験装置１００に接続され、該デバイス試験装置の設定状態を表示する本発明の設定状態表示装置２００は、モニタ２０２と、デバイス試験装置で生成され、デバイス試験装置のテスト端子３００それぞれに被試験デバイスの試験パラメータを対応付けたデバイスプログラムからテスト端子の属性情報を取得する属性取得部３５０と、テスト端子の属性情報を該テスト端子に関連づけてモニタに表示する属性表示部３５２と、を備える。 （もっと読む）

【課題】従来のプローブ検査装置においては、充分な位置補正が行われないままにプローブ検査が行われてしまう場合がある。
【解決手段】プローブ検査装置１は、半導体ウエハ９０上の電極パッドにプローブカード４０のプローブ針４２を接触させてプローブ検査を行う装置であって、電極パッドの画像を表示するモニタ１０（表示部）を備えている。モニタ１０は、プローブ針４２の位置座標のデータに基づいて算出された、電極パッド上での当該プローブ針４２の目標接触位置を、電極パッドの画像に重ね合わせて表示する。 （もっと読む）

【課題】校正用のピンを簡単かつ短時間で交換することができるキャリブレーション装置を提供する。
【解決手段】キャリブレーション装置４０は、半導体試験装置１００を校正するキャリブレーション装置であって、半導体試験装置を校正するために、導電パッドの配列面と平行な面内で移動し、かつ、導電パッドの配列面に対して垂直方向へ移動するキャリブレーション・ヘッド１２０と、ヘッドに着脱可能に装着され、導電パッドに接触する校正用の金属ピン４１と、半導体試験装置の校正時にコンタクトボードに対して固定され、ヘッドおよび金属ピンを収容する筐体２００と、金属ピンを保持するための保持部４２０を含み、筐体に対して固定されたピンホルダ４００であって、保持部が金属ピンを保持した状態においてヘッドがピンホルダから遠ざかることによって、金属ピンをヘッドから抜き取るピンホルダ４００とを備えている。 （もっと読む）

【課題】オシロスコープの波形観測により、テストプログラムの異常個所を容易に検出できるテストシステムを実現することを目的にする。
【解決手段】本発明は、テストプログラムにより、被試験対象の試験を行うと共に、トリガ信号を入力し、このトリガ信号入力時のテストプログラムの実行中の位置データを記録するＩＣテスタと、このＩＣテスタを波形観測し、トリガ信号をＩＣテスタに出力するオシロスコープとを備えたことを特徴とするものである。 （もっと読む）

【課題】 被測定デバイスに対する測定を容易に行うことができるようにする。
【解決手段】 操作部３１に対する操作に応じて、測定用信号発生部２１および制御信号発生部２２を制御し、被測定デバイス１に測定用信号および制御信号を与えるとともに、信号解析部２３の処理結果を表示部３２に表示させる制御部３３とを有する携帯端末用デバイス測定装置において、制御部３３には、表示部３２の画面上で、測定用信号発生部２１、信号解析部２３を制御するための測定コマンドを任意順に選択指定させ、その選択指定された測定コマンド群を一つの測定シーケンスとして登録する測定シーケンス作成手段１２０が設けられており、その登録した測定シーケンスを操作部３１の操作で選択指定できるように表示部３２に表示して、操作部３１で指定された測定シーケンスを実行する。 （もっと読む）

【課題】 外部に接続された機器を用いた被測定デバイスの測定を容易に行うことができるようにする。
【解決手段】 操作部３１に対する操作に応じて、測定用信号発生部２１、制御信号発生部２２および外部インタフェース２５に接続された外部機器を制御し、被測定デバイス１に測定用信号および制御信号を与えるとともに、信号解析部２３の処理結果を表示部３２に表示させる制御部３３とを有する携帯端末用デバイス測定装置において、制御部３３には、外部インタフェース２５に接続される外部機器の制御を行うための制御パネルの情報を予め定義した形式で入力させ、その入力された情報に基づいて表示部３２の画面上で操作可能な制御パネルを作成する外部機器制御パネル作成手段１３０が設けられており、この制御パネルに対する操作にしたがって、外部インタフェース２５に接続された外部機器を制御できるようにした。 （もっと読む）

１以上の被テスト信号のサンプリングを制御するための、独自の時間基準発生技法を利用する信号完全性測定のシステム及び方法である。本開示に従い作成した時間基準発生器は、位相フィルタ及び変調回路を備えており、これらは、シグマデルタ変調器の出力の関数として、高速に変化する位相信号を発生させるものである。この位相フィルタは、該高速に変化する位相信号から所望でない高い周波数の位相成分をフィルタする。フィルタされた該信号は、１以上のサンプラをクロックするために使用され、それによって上記の被テスト信号のサンプリングの事例を生成する。次に、これらサンプリングの事例を、被テスト信号の種類に適した何らかの１以上の様々な技法を使用して分析する。 （もっと読む）

【課題】 不良観察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可能な半導体不良解析装置、不良解析方法、及び不良解析プログラムを提供する。
【解決手段】 半導体デバイスの不良観察画像Ｐ２を取得する検査情報取得部１１と、レイアウト情報を取得するレイアウト情報取得部１２と、不良解析を行う不良解析部１３とによって不良解析装置１０を構成する。不良解析部１３は、半導体デバイスの複数のネットのうちで不良観察画像から設定された複数の解析領域の少なくとも１つを通過する候補ネット、及びその候補ネットの解析領域の通過回数を抽出し、通過回数が最も多い候補ネットを第１の不良ネットとして選択するとともに、第１の不良ネットが通過しない解析領域に着目して第２の不良ネットの選択を行う。 （もっと読む）

【課題】 不良観察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可能な半導体不良解析装置、不良解析方法、及び不良解析プログラムを提供する。
【解決手段】 半導体デバイスの不良観察画像Ｐ２を取得する検査情報取得部１１と、レイアウト情報を取得するレイアウト情報取得部１２と、不良解析を行う不良解析部１３とによって不良解析装置１０を構成する。不良解析部１３は、複数のレイヤのそれぞれでの配線パターンのパターンデータ群によって半導体デバイスの複数の配線の構成が記述された配線情報を用い、複数の配線のうちで解析領域を通過する配線を不良の候補配線として抽出するとともに、候補配線の抽出において、パターンデータ群を用いた配線パターンの等電位追跡を行うことで、候補配線を抽出する。 （もっと読む）