【課題】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層にダメージを与えず、また、オフ電流の小さい薄膜トランジスタを提供する。
【解決手段】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層を備え、ゲート電極から見てソース領域又はドレイン領域の手前側にソース電極又はドレイン電極が形成されてなるボトムゲート型薄膜トランジスタを構成する。このような構造を持つ薄膜トランジスタではドレイン電極等の金属層のエッチングによって半導体層がダメージを受けることはない。また、裏面照射によって紫外線の照射された半導体層部分を高導電率化するものであるため、半導体層へのダメージが生じないため信頼性が向上する。また、ソース電極又はドレイン電極によって紫外線が遮光された半導体層の領域は照射前の導電率と同じとなるため、オフ電流の値を小さくすることができる。 （もっと読む）

【課題】参照配線や参照幹線に不良があった場合であっても、表示欠陥を防止できる基板、この基板を備える表示パネル、表示パネルの修正方法を提供すること。
【解決手段】参照配線１１３ａに不良の有無を検出する工程と、不良が検出された場合には不良参照配線１１３ｓを特定して不良箇所Ｓを特定する工程とを有するとともに、不良が断線である場合には、不良参照配線１１３ｓと予備配線１２４とを短絡する工程と、不良参照配線１１３ｓが伝送する信号と同じ信号を伝送する所定の参照配線１１３ｍと予備配線１２４とを短絡する工程とを有し、不良が他の導体との短絡である場合には、不良参照配線１１３ｖの不良箇所Ｕの前後両側の箇所を切断する工程と、不良参照配線１１３ｖと予備配線１２４とを短絡する工程と、不良参照配線１１３ｖが伝送する信号と同じ信号を伝送する所定の参照配線１１３ｗと予備配線１２４とを短絡する工程とを有する。 （もっと読む）

【課題】酸化亜鉛に代表される酸化物半導体膜を用いて薄膜トランジスタを形成することで、作製プロセスを複雑化することなく、尚かつコストを抑えることができる半導体装置及びその作製方法を提供する。
【解決手段】基板３０１上にゲート電極３０３を形成し、ゲート電極３０３を覆ってゲート絶縁膜３０４を形成し、ゲート絶縁膜３０４上に酸化物半導体膜３０５を形成し、酸化物半導体膜３０５上に第１の導電膜３０６及び第２の導電膜３０７を形成する半導体装置であって、酸化物半導体膜は、チャネル形成領域において少
なくとも加熱処理ＬＲＴＡにより結晶化した領域３０８を有する。 （もっと読む）

【課題】生産性が向上し、かつ特性が良好な半透過性膜、表示デバイス、及びパターン基板の製造方法を提供することを目的とする。
【解決手段】本発明にかかる半透過性膜は、光学特性として光の透過特性と反射特性とを有する半透過性膜である。半透過性膜は、アルミニウム又はアルミニウムを主成分とする合金のいずれかに少なくとも４０ｍｏｌ％以上５０ｍｏｌ％未満の窒素を含む窒素含有膜である。また、半透過性膜は、上記の窒素含有膜と金属膜との積層膜とすることも可能である。 （もっと読む）

【課題】素子基板のマスク枚数を抑えて、ディスクリネーションを効率良く隠すとともに、比視感度の高い緑色を表示する画素については光漏れが目立ちにくくする。
【解決手段】直視型の透過型の液晶表示装置において、素子基板は、ゲート配線３１１と、ソース配線３０２と、画素ＴＦＴを有する画素部と、ｎチャネル型ＴＦＴやｐチャネル型ＴＦＴを有する駆動回路とを含む。比視感度の高い緑表示の画素については、光漏れが目立ちやすいので、確実にディスクリネーションを遮光できるように、遮光膜を兼ねたドレイン電極３１３の面積を広くする。赤表示の画素については、遮光膜を兼ねた遮光電極３１４を狭い幅で設ける。青表示の画素については、明るさを優先して、遮光膜３１５を一部のみ形成する。 （もっと読む）

【課題】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層の高導電率化工程やソース電極及びドレイン電極のエッチング工程において、半導体層にダメージを与えないような薄膜トランジスタ及びこれを用いた液晶表示装置を提供する。
【解決手段】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層を備え、ゲート電極から見てソース領域又はドレイン領域の向こう側にソース電極又はドレイン電極が形成されてなるトップゲート型薄膜トランジスタを構成する。このような構造を持つ薄膜トランジスタではドレイン電極等の金属層のエッチングによって半導体層がダメージを受けることはない。また、紫外線の表面照射によって照射された半導体層部分を高導電率化するため、半導体層へのダメージが生じない。従って、高導電率化工程及びエッチング工程のいずれにおいても半導体層はダメージを受けることがないため信頼性が向上する。 （もっと読む）

【課題】ゲート配線として耐熱性の導電性材料であるタングステン層を用いた場合に、タングステン層の比抵抗を低くすることによって、配線抵抗を十分に低減することを目的とする。
【解決手段】半導体層と、ゲート配線と、前記半導体層と前記ゲート配線との間に挟まれたゲート絶縁層とを有し、前記ゲート配線はタングステン層を有し、前記タングステン層中の酸素濃度を３０ｐｐｍ以下とすることによって、配線抵抗を十分に低減することができる。 （もっと読む）

【課題】各画素にＮ型とＰ型の２つの薄膜トランジスターを形成配置することによって、コンタクトホールの形成数が２つから４つに増え、薄膜トランジスターの平面的な占有面積が大きくなってしまう。
【解決手段】Ｎ型薄膜トランジスターＮＴのドレイン領域ＮＤとＰ型薄膜トランジスターＰＴのドレイン領域ＰＤとが部分的に隣接するように、また、Ｎ型薄膜トランジスターＮＴのソース領域ＮＳとＰ型薄膜トランジスターＰＴのソース領域ＰＳとが部分的に隣接するように、それぞれ配置されている。ドレイン領域ＮＤとドレイン領域ＰＤとの隣接部分に１つのコンタクトホール１２１が形成されて、ドレイン領域ＮＤとドレイン領域ＰＤとが、同時に信号線１２と電気的に接続されている。ソース領域ＮＳとソース領域ＰＳとの隣接部分には、１つのコンタクトホール２９１が形成されて、ソース領域ＮＳとソース領域ＰＳとが、同時に容量電極２９と接続されている。 （もっと読む）

【課題】酸化物半導体層を無機絶縁膜で覆うことなく加熱処理を行って酸化物半導体層が結晶化されると、結晶化による表面凹凸などが形成され、電気特性のバラツキが発生する恐れがある。
【解決手段】酸化物半導体層成膜直後から酸化物半導体層上に接して酸化シリコンを含む無機絶縁膜を形成する直前までの間に１回も加熱処理を行わず、基板上の酸化物半導体層上に接して第２の絶縁膜を形成した後に加熱処理を行うプロセス順序とする。また、酸化シリコンを含む無機絶縁膜において、膜中に含まれる水素密度は、５×１０^２０／ｃｍ^３以上、または窒素密度は、１×１０^１９／ｃｍ^３以上とする。 （もっと読む）

【課題】開口率の高い半導体装置又はその作製方法を提供することを目的の一とする。また、消費電力の低い半導体装置又はその作製方法を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に設けられた半導体層と、半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電層とで積層されたゲート電極を含むゲート配線と、半導体層と前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、半導体層と電気的に接続され、第３の導電層と第４の導電層とで積層されたソース電極を含むソース配線と、を有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と第４の導電層で形成されている。 （もっと読む）

【課題】ＦＦＳモードの液晶表示装置において、保持容量を増加させることなく液晶に印加される電界強度を維持又は増加させ、液晶駆動電圧の低電圧化、及びこれにともなう信号線ドライバー回路の発熱防止、高フレームレート化を実現する。
【解決手段】液晶の誘電率よりも誘電率の小さい絶縁層をコモン電極と複数のスリットが設けられている画素電極との間に設け、画素電極のスリット下の絶縁層の厚さを画素電極の透明導電層下の絶縁層の厚さよりも薄くなるように絶縁層をエッチングする。これにより、スリット下の絶縁層には凹部が形成され、液晶に印加される電界強度が増加し、より低電圧駆動が可能となる。また、絶縁層を一様に薄くするものではないため、保持容量の増加は少ない。 （もっと読む）

【課題】本発明は、スイッチング素子が形成されたアレイ基板側にカラーフィルタを形成したＣＦ−ｏｎ−ＴＦＴ構造の液晶表示装置用基板に関し、フォトリソグラフィ工程を代表とする製造プロセスを簡略化でき、且つ高い信頼性を有する液晶表示装置用基板を提供することを目的とする。
【解決手段】ガラス基板３上にマトリクス状に配列された複数の画素領域Ｐから引き出されたゲートバスライン６に電気的に接続された第１の端子電極５２ａと、画素電極の形成材料でガラス基板３上に直接形成された第２の端子電極５２ｂと、第１及び第２の端子電極５２ａ、５２ｂを電気的に接続する電極繋ぎ換え領域５２ｃとを備え、外部回路とゲートバスライン６とを電気的に接続する外部接続端子を有するように構成する。 （もっと読む）

【課題】一枚の基板の両面にアクティブマトリックス回路が形成された基板の作成方法を提供すること。
【解決手段】アクティブマトリックス基板の製造方法は、基板１の第１面に第１のアクティブマトリックス回路を形成する第１工程と、第１工程の後に、基板１の第１面とは反対側の第２面に有機トランジスターを含む第２のアクティブマトリックス回路を形成する第２工程と、を有する。これにより、別々に作成した２枚の基板を貼り合わせるような方法と比べてより軽量かつ低コストで両面に機能を有するアクティブマトリックス基板を作成することができる。 （もっと読む）

【課題】例えば、液晶装置等の電気光学装置の製造に要するコスト削減と、表示性能の向上とを同時に実現する。
【解決手段】ＴＦＴ（３０）は、ＴＦＴアレイ基板（１０）上において下側容量電極（８０ａ）及び（８０ｂ）と同層に形成された半導体層（３０ａ）と、その上に形成されたゲート絶縁膜（３０ｂ）と、ゲート電極（３０ｃ）とを備えて構成されている。半導体層（３０ａ）は、ＴＦＴアレイ基板（１０）の厚み方向に沿った厚みよりＴＦＴアレイ基板（１０）の基板面に沿った幅が大きくなるように形成されている。したがって、ＴＦＴ（３０）及び保持容量（７０）によれば、液晶装置（１）の製造時に、ポリシリコン等の半導体からなる下側容量電極（８０ａ）及び（８０ｂ）と共通の工程によってＴＦＴ（３０）を形成可能であり、液晶装置（１）の製造プロセスを簡略化でき、且つ製造コストの低減できる。 （もっと読む）

【課題】酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
【解決手段】チャネル形成領域にＳｉＯｘを含むＩｎ−Ｓｎ−Ｏ系酸化物半導体層を用い、電気抵抗値の低い金属材料からなる配線層とのコンタクト抵抗を低減するため、ソース電極層及びドレイン電極層と上記ＳｉＯｘを含むＩｎ−Ｓｎ−Ｏ系酸化物半導体層との間にソース領域又はドレイン領域を設ける。ソース領域又はドレイン領域、及び画素領域は同一層のＳｉＯｘを含まないＩｎ−Ｓｎ−Ｏ系酸化物半導体層を用いる。 （もっと読む）

【課題】ＷＳｉ膜上にＳｉＯ₂膜を形成し、ＳｉＯ₂膜を緻密化するため成膜温度より高い温度でアニールを行った場合、ＳｉＯ₂膜中にクラックが入る欠陥が生じる場合がある。このクラックの発生を抑えるために、アニール時の温度変化速度を抑え、急激な熱膨張／熱収縮を避けているが、クラック欠陥を十分抑えられないという課題がある。
【解決手段】ＷＳｉ膜を用いた、走査線前駆体１１ｃをスパッタリングにより２００ｎｍの膜厚に堆積させる。そして、無機絶縁膜１００としてＳｉＯ₂膜を堆積する。そして、約７００℃で熱処理を行う。そして、無機絶縁膜１００を除去する。走査線前駆体１１ｃの改質に伴い、無機絶縁膜１００との間には応力が掛かっている。ここで、無機絶縁膜１００を除去することで、走査線前駆体１１ｃの改質に伴う応力を開放することが可能となり、クラック欠陥の発生を抑えることが可能となる。 （もっと読む）

【課題】ＷＳｉ膜上にＳｉＯ₂膜を形成し、ＳｉＯ₂膜を緻密化するため成膜温度より高い温度でアニールを行った場合、ＳｉＯ₂膜中にクラックが入る欠陥が生じる場合がある。このクラックの発生を抑えるために、アニール時の温度変化速度を抑え、急激な熱膨張／熱収縮を避けているが、クラック欠陥を十分抑えられないという課題がある。
【解決手段】ＷＳｉ膜を用いた、走査線前駆体１１ｃをスパッタリングにより２００ｎｍの膜厚に堆積させる。そして、パターニング後、無機絶縁膜１００としてＳｉＯ₂膜を堆積する。そして、約７００℃で熱処理を行う。そして、無機絶縁膜１００を除去する。走査線前駆体１１ｃの改質に伴い、無機絶縁膜１００との間には応力が掛かっている。ここで、無機絶縁膜１００を除去することで、走査線前駆体１１ｃの改質に伴う応力をパターン側面を含めて開放することが可能となり、クラック欠陥の発生を抑えることが可能となる。 （もっと読む）

【課題】ソース・ドレイン電極形成時の活性層へのダメージを抑制するとともに、製造工程の簡略化を図ることが可能な薄膜トランジスタ及びその製造方法を提供する。
【解決手段】導電層５０をエッチングによってパターニングすることにより、活性層１８に接触するソース電極２０及びドレイン電極２２を形成するとともに、ソース電極２０とドレイン電極２２を除いた部分にソース電極２０及びドレイン電極２２よりも厚みが薄い導電層を第１保護薄膜５６として残存させる工程と、第１保護薄膜５６を半導体又は絶縁体に化学変化させて第２保護薄膜２４を得る工程と、を含む薄膜トランジスタの製造方法を採用する。 （もっと読む）

【課題】結晶粒径が大きく、均一な結晶性半導体膜を作製する方法を提供する。
【解決手段】絶縁膜上に接して結晶性半導体膜を形成する第１の工程と、前記第１の工程よりも核生成頻度が低い条件により結晶性半導体膜を成長させる第２の工程と、により結晶性半導体膜を作製する。第２の工程は、第１の工程よりも半導体材料ガスの流量比が小さい条件で行う。これにより、結晶粒径が大きく、均一性の高い結晶性半導体膜を得ることができ、結晶性半導体膜の下地膜に対するプラズマダメージを従来よりも低減することができる。 （もっと読む）

【課題】オン電流が大きく、かつ電気的特性のばらつきが小さな薄膜トランジスタおよびその製造方法を提供する。
【解決手段】周辺ＴＦＴ１１０のチャネル層１４１を形成するシリコンの結晶粒径は、微結晶シリコンによって形成されているので、閾値電圧のばらつきをある程度抑えながら、オン電流を大きくすることができる。しかし、多結晶シリコンからなるチャネル層を有する周辺ＴＦＴと比べて、小さなオン電流しか流すことができない。そこで、周辺ＴＦＴ１１０のゲート電極１２５と対向する窒化シリコン膜１８０の表面に、さらにゲート電極１９５を形成する。この結果、チャネル層３４１を流れるオン電流は、２つのゲート電極１２５、１９５によって制御されるので、オン電流の不足分を補うことができる。 （もっと読む）