【課題】容量結合駆動方式の液晶表示装置において、駆動ＩＣチップの装着時の熱圧着操作に起因する局所的な輝度レベルのズレによる表示不良（ツールムラ）や、液晶層の厚みの偏りに起因する輝度レベルのズレ（ギャップムラ）、またはその他の特定箇所に生じる輝度レベルのズレによる表示不良による表示不良（定点ムラ）を解消または低減することのできるものを提供する。
【解決手段】定点ムラの発生箇所に、補助容量（Ｃst）形成部の面積を所定量だけ増加させた輝度補正エリア１０１，１０２を設ける。すなわち、容量結合駆動の際のバイアス電圧（重畳電圧）を局所的に変化させることで、輝度を抑え、輝度ムラを解消する。この際、面積増加の量は、定点ムラによる輝度のズレの約１／２だけをうち消すように設定する。また、最大補正箇所１０３から輝度補正エリア１０１，１０２の縁に向かって直線的に減少するように設定する。 （もっと読む）

【課題】フローティングゲートを画素信号電荷の蓄積に用いると共に、ＴＦＴがオフ時のリーク電流を無くすことが可能なＴＦＴ構造を提供し、また、このようなＴＦＴ素子を用いることによりコントラスト等の画像特性の向上、及び消費電力の低減を図ることが可能な電気光学装置及び電子機器を提供する。
【解決手段】電気光学装置は、基板上に、半導体層と、該半導体層上に第１の絶縁膜を介して設けられたフローティングゲートと、該フローティングゲート上に第２の絶縁膜を介して設けられたゲート電極とを含んで構成された薄膜トランジスタと、前記薄膜トランジスタのフローティングゲートに電気的に接続される画素電極とを備える。 （もっと読む）

【課題】平面表示装置及びマトリクスアレイ基板において、静電気障害をさらに低減できるものを提供する。
【解決手段】引き出し配線２の間ごとに放電用ＴＦＴ７を配置するにあたり、放電用ＴＦＴ７のゲート電極７１Ａからの延在部７１Ｂと、一方の引き出し配線１２−１に設けられた太線部７６とを、絶縁膜を介して重ね合わせる。一方の引き出し配線１２−１にサージ電圧が印加した場合、放電用ＴＦＴ７が直ちにオン状態となって速やかに電荷の分散が行われる。なお、ゲート電極７１Ａ及びその延在部７１Ｂからなる島状金属パターン７１は、実質上、一方の引き出し配線１２−１との間でのみ電気容量を形成するので、引き出し配線１２間、すなわち信号線または走査線同士で、不所望の干渉が生じない。 （もっと読む）

【課題】金属基板による寄生静電容量の発生を防止できる表示装置及びその製造方法を提供する。
【解決手段】ストレージ電圧を供給する複数のストレージラインを備えた画素アレイ及びストレージラインに接続される供給ラインが形成された金属基板と、ストレージ電圧を生成し、供給ラインに接続された電圧源と、を備える表示素子を提供する。ここで、金属基板は、電圧源の出力端子、供給ラインまたはストレージラインのいずれかと接続されるようにする。 （もっと読む）

【課題】高速動作が可能で小面積の容量を備えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置は、半導体層と、半導体層と対向する第１メタル部と、半導体層と第１メタル部との間に設けられた絶縁層とを備える。第１メタル部は、絶縁層に沿って延びる複数の櫛歯部を備えた櫛型のメタル部である。半導体装置は、第１メタル部の互いに隣接する櫛歯部と櫛歯部との間を通って半導体層の方向へ延び、半導体層と電気的に接続されている第２メタル部をさらに備える。 （もっと読む）

【課題】ＴＦＴアレイ基板において、配線間のリークやクロストークの危険性を増大させることなく開口率を向上させる。
【解決手段】ＴＦＴアレイ基板は、透明基板５０と、その上に配置されたゲート配線１およびＣｓ共通配線１２と、半導体層３を介してゲート電極４ａの上側にそれぞれ一部が重なるようにそれぞれ別個に配置されたソース電極４ｂおよびドレイン電極４ｃと、これらを覆う上部絶縁膜６と、ゲート配線１と交差する方向に配置されたソース配線８と、Ｃｓ共通配線１２に重なっているＣｓ線１０と、Ｃｓ線１０に電気的に接続された透明な画素電極１１と、ドレイン電極４ｃとＣｓ線１０との間を電気的に接続するドレイン−補助容量線配線１０ａとを備える。ドレイン−補助容量線配線１０ａの一部が上部絶縁膜６を介してソース配線８に重なっている。 （もっと読む）

【課題】液晶表示装置の画素を駆動する際の保持容量を大きくして、保持能力を向上させること。
【解決手段】本発明は、液晶を挟んで形成された一対の基板のうち、一方の基板上に、第１の方向に沿って形成される走査線１−３と、第１の方向に交差する第２の方向に沿って形成される信号線８−１と、走査線１−３および信号線８−１の交差部に対応して設けられる画素電極と、画素電極をスイッチング制御するトランジスタと、画素電極に電気的に接続されるキャパシタ４−１、４−２とを備える液晶表示装置であり、キャパシタ４−１、４−２の画素電位を有する画素電極と対向する電極が、画素電位に対して高電位を有する第１の電極８−２と、画素電位に対して低電位を有する第２の電極８−４とを備えているものである。 （もっと読む）

【課題】蓄積容量の容量値を向上させると共に、例えば画素のレイアウト設計を容易に行う。
【解決手段】電気光学装置において、スペーサ絶縁膜（４９）は、第２領域において、蓄積容量（７０）の下側電極（７１）に対して、本体部（７１ａ）の少なくとも一部で平面的に見て重なるように形成されると共に、第１領域に配置される本体部（７１ａ）の他部とは重ならないように形成されると共に、上側電極（３００）は、第２領域においてスペーサ絶縁膜（４９）における本体部（７１ａ）と重なる部分上に少なくとも乗り上げるように延在し、第２領域に配置される本体部の少なくとも一部から上側電極（３００）と重ならないように延設部（７１ｂ）が延設される。 （もっと読む）

【課題】電源回路に必要なコンデンサをガラス基板上に内蔵しつつ周縁面積を増大させない液晶表示装置を実現する。
【解決手段】アクティブマトリクス基板１０１と、前記基板に対向して配置された対向基板９１２からなる表示パネル９１１と、前記表示パネルに配置され、外部電源回路７８４から入力された電源電位から所定の電源電位を生成する電源回路３０４と、前記電源回路に接続されるフライングキャパシタ５０１及び又はバイパスコンデンサ５０２とを備えた液晶表示装置９１０であって、アクティブマトリクス基板１０１は、アクティブマトリクス基板１０１と対向基板９１２とが対向配置された部分から突出した張り出し部９２７を有し、前記電源回路に接続されるコンデンサは、前記張り出し部に形成されている。 （もっと読む）

【課題】 サブフィールド駆動を用いた電気光学装置において、電気光学材料の種類とサブフィールド期間の時間長によって定まる分解能よりも、さらに細かい階調を刻むこと（すなわち、分解能のさらなる向上）を、サブフィールド数を増やすことなく実現する。
【解決手段】 画素回路に、第１の保持容量（Ｃ３）および第２の保持容量（Ｃ４）を設け、各保持容量の電気光学素子（ＬＣ）への接続を、スイッチ素子（ＳＷ１，ＳＷ２）によって制御する。第１の保持容量（Ｃ３）の容量値は、１サブフィールド期間において画素の表示電圧を一定に維持できないほど小さく設定されているため、電気光学素子に印加される電圧は微小となり、したがって電気光学素子（ＬＣ）に従来にない微小な過渡応答が生じ、これによって細かな階調を刻むことが可能となる。 （もっと読む）

【課題】多結晶半導体膜を用いた薄膜トランジスタにおいて、保持容量を形成する場合、容量の一方の電極にも多結晶半導体膜を用いることが多い。このような多結晶半導体膜を有する保持容量と薄膜トランジスタを備えた表示装置においては、保持容量が半導体膜に起因する電圧依存性を示すため表示不良を引き起こしていた。
【解決手段】本発明にかかる表示装置においては、保持容量１３０の下部電極として用いられてきた多結晶半導体膜からなる半導体層４ｄの上層に金属性導電膜５を積層した。 （もっと読む）

【課題】例えば、液晶装置等の電気光学装置において、画素スイッチング用ＴＦＴにおける光リーク電流の発生を効果的に低減でき、且つ高い開口率及び表示画像の高精細化を実現する。
【解決手段】素子部１３０ａ及び１３０ｂは、Ｙ方向に沿って１画素分相互にずらして配置されている。このような配置によれば、第１部分Ｐｙ１、第２部分Ｐｙ２、第３部分Ｐｙ３、及び第４部分Ｐｙ４の夫々は、各部分が遮光すべきＬＤＤ領域に覆うようにＹ方向に沿って互いにずらして配置されていることになる。したがって、第１画素電極９ａ１が形成された画素の開口率と、第２画素電極９ａ２が形成された画素の開口率とが同じになるように揃えることが可能である。加えて、液晶装置１によれば、第２部分Ｐｙ２及び第４部分Ｐｙ４の幅に比べて、第１部分Ｐｙ１及び第３部分Ｐｙ３の幅を狭めているため、画素の開口率が極力低下されない構成を用いて、光リーク電流が発生し易いＬＤＤ領域をピンポイントで遮光できる。 （もっと読む）

【課題】フリッカが視認されない、低消費電力で且つ、高品位の表示が可能な両用型液晶表示装置を提供する。
【解決手段】 液晶表示装置は、反射電極領域４２４と透過電極領域４２２とを有する画素電極４２５と、液晶層４３０と、液晶層を介して画素電極に対向する対向電極４１２とを有する。画素電極が画素Ｐを規定し、画素は反射電極領域によって規定される反射部Ｒと透過電極領域によって規定される透過部Ｔとを有する。反射電極領域は反射導電層と反射導電層の液晶層側に設けられた透明導電層とを有し、基板上には開口部を備える層間絶縁膜４２３が形成されており、反射電極領域４２４は層間絶縁膜４２３上に形成されており、透過電極領域４２２は開口部内に形成されている。 （もっと読む）

【課題】画素領域の開口率を向上すると共に補助容量のキャパシタンスの調整を容易にした液晶表示装置及びこれを備える電子機器を提供すること。
【解決手段】素子基板２１が、画素電極１１に接続されて画素電極１１を駆動するＴＦＴ素子１２と、画素電極１１及びＴＦＴ素子１２を接続するコンタクトホールＨが形成された層間絶縁膜３３とを備え、対向基板２２が、平面視で液晶層２３を介してコンタクトホールＨの形成領域と対応する領域に形成された柱状スペーサ４６を有し、画素電極１１がコンタクトホールＨの内面を含んで形成されると共に、共通電極４４が柱状スペーサ４６の外面を含んで形成され、コンタクトホールＨに、画素電極１１及び共通電極４４で挟持される誘電体層３８が形成されている。 （もっと読む）

【課題】補助容量ラインの低抵抗化と遮光性向上とを両立すること。
【解決手段】本発明の液晶表示装置１は、液晶画素を駆動する液晶駆動素子Ｔｒと、液晶駆動素子Ｔｒを介して送られる画像信号を保持する補助容量素子Ｃｓと、共通電位と複数の補助容量素子Ｃｓとを接続する補助容量ラインＣｓＬと、補助容量ラインＣｓＬと電気的に導通し補助容量ラインＣｓＬの抵抗値を下げる第１の層である低抵抗層２１と、第１の層上に補助容量ラインＣｓＬを覆う状態に形成された第１の層より低い反射率の第２の層である遮光層２２とから構成される二層遮光膜２とを備えているものである。 （もっと読む）

【課題】ＴＦＴアレイ検査において欠陥の検出感度を高める。
【解決手段】ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出することによりＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査方法であって、所定周期内においてＴＦＴアレイの画素電極に正電圧および負電圧を交互に印加するとともに、画素電極の電位を負側にオフセットさせる。画素電極の電位の負側へのオフセットは、画素電極に交互に印加する正電圧と負電圧において、負電圧の絶対値を正電圧の絶対値よりも大とすることにより行う。画素電極の電位を負側にオフセットさせることによって、画素電圧に電子線を照射して得られる二次電子の放出量を増加させることで画素電極の電位の検出感度を向上させる。 （もっと読む）

【課題】押圧位置を直接検出できるタッチパネル式液晶表示パネルを提供する。
【解決手段】データ信号電圧を生成するソースドライバー１０４と、スキャン信号を生成するゲートドライバー１０２と、マトリックス型に配列される複数の画素ユニット２００と、複数の検知回路２１０と、複数の検知回路２１０に出力された動的電流を比較してその発信元を判断する判断ユニット１０８とを含む液晶表示器において、該複数の画素ユニット２００はいずれも、データ信号電圧を導通させるスイッチトランジスター２０２と、データ信号電圧に基づいて複数の液晶分子の配列を調整する液晶容量とを含み、該複数の検知回路２１０はいずれも、固定電圧端による所定の固定電圧を導通させる第一トランジスター２１１と、動的電圧を生成する感知ユニットと、動的電圧に基づいて動的電流を生成する第二トランジスター２１２と、動的電流を導通させる第三トランジスターと２１３を含む。 （もっと読む）

【課題】走査線に印加される電圧に起因する焼き付き防止手段を備え、遮光性のコモン配
線を省略することによって開口度を大きくした横電界方式、つまりＩＰＳモードないしＦ
ＦＳモードの液晶表示パネルを提供すること。
【解決手段】平行に設けられた複数の走査線１２及びコモン配線と、走査線１２と直交す
る方向に設けられた複数の信号線１７と、複数の走査線１２及び信号線１７で区画された
領域に形成された共通電極１４及び画素電極２１と、を有する液晶表示パネル１０におい
て、走査線１７上の絶縁膜の表面にはシールド電極２２が形成され、画素電極２１は走査
線１２の両側に隣接する側の一部にそれぞれ切り欠き部２５_１、２５_２が設けられ、シー
ルド電極２２は、切り欠き部２５_１、２５_２の絶縁膜上にまで延在されてコンタクトホー
ル２７_１、２７_２を介して走査線１２の両側に位置するそれぞれの共通電極１４と電気的
に接続されていることを特徴とする。 （もっと読む）

【課題】高画質及び高開口率を実現する横電界型の液晶表示装置用アレイ基板及び製造方法を提供する。
【解決手段】第１方向に形成されたゲート配線、第１方向と交差する第２方向に形成され画素領域を定義するデータ配線、第１方向にゲート配線と離隔して形成された共通配線、ゲート配線に連結したゲート電極、ゲート電極と重なる領域に形成されたアイランド状の半導体層、データ配線に連結されたソース電極、半導体層を間にソース電極と離隔したドレイン電極、ドレイン電極と一体に構成され画素領域へ分岐した多数の画素電極、共通配線に連結され画素領域で画素電極と交互に分岐した多数の共通電極を含み、ソース電極、ドレイン電極、データ配線、画素電極はそれぞれ金属物質の第１導電性物質層と第１導電性物質層上部に形成された透明導電性物質の第２導電性物質層が積層された構造を有す。 （もっと読む）

【課題】半導体装置に設けられた不揮発性メモリ回路部の面積を小さくする。
【解決手段】フラッシュメモリの形成領域の半導体基板１Ｓのｎ型の埋込ウエルＤＮＷ内にｐ型のウエルＨＰＷ１〜ＨＰＷ３を互いに分離した状態で設け、そのウエルＨＰＷ１〜ＨＰＷ３にそれぞれ容量部Ｃ、データ書き込み・消去用の電荷注入放出部ＣＷＥおよびデータ読み出し用のＭＩＳ・ＦＥＴＱＲを配置した。容量部Ｃは、データ書き込み・消去用の電荷注入放出部ＣＷＥとデータ読み出し用のＭＩＳ・ＦＥＴＱＲとの間に配置した。データ書き込み・消去用の電荷注入放出部ＣＷＥでは、チャネル全面のＦＮトンネル電流によりデータの書き込みおよび消去を行う。 （もっと読む）