表示装置及びその製造方法

【課題】金属基板による寄生静電容量の発生を防止できる表示装置及びその製造方法を提供する。
【解決手段】ストレージ電圧を供給する複数のストレージラインを備えた画素アレイ及びストレージラインに接続される供給ラインが形成された金属基板と、ストレージ電圧を生成し、供給ラインに接続された電圧源と、を備える表示素子を提供する。ここで、金属基板は、電圧源の出力端子、供給ラインまたはストレージラインのいずれかと接続されるようにする。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に係り、特に、金属基板による寄生静電容量（ｐａｒａｓｔｉｃｃａｐａｃｉｔａｎｃｅ）の発生を防止することができる表示装置及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ；以下、“ＴＦＴ”という）は、主にアクティブマトリックス平板ディスプレイ（ＡｃｔｉｖｅＭａｔｒｉｘＦｌａｔＰａｎｅｌＤｉｓｐｌａｙ）に用いられる。平板ディスプレイは、基板上にゲートライン及びデータラインの交差によって定義された複数の画素アレイを備える。それぞれの画素には、ゲートラインとデータラインに接続されたＴＦＴによって電気的信号が伝達される。ＴＦＴを備えた平板ディスプレイには、液晶表示装置（ＬＣＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）、有機電界発光表示装置（ＯＬＥＤ：ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）、電気泳動表示装置（ＥｌｅｃｔｒｏｐｈｏｒｅｔｉｃＤｉｓｐｌａｙ）などがある。
【０００３】
図１は、従来の平板ディスプレイのＴＦＴアレイ基板を概略的に示す断面図である。
【０００４】
図１を参照すると、ＴＦＴアレイ基板は、基板１上に形成された複数の画素アレイを備える。それぞれの画素は、ゲートライン（図示せず）及びデータライン（図示せず）の交差によって定義され、ＴＦＴ、画素電極１３及びストレージキャパシタＣｓｔを備える。ＴＦＴは、ゲートラインのゲート電圧に応答してデータラインのデータ電圧が画素電極１３に充電されるようにする。画素電極１３に充電されたデータ電圧は、ストレージキャパシタＣｓｔで保持される。
【０００５】
ＴＦＴは、ゲートラインに接続されたゲート電極３、データラインに接続されたソース電極９、画素電極１３に接続されたドレイン電極１０、及びソース電極９とドレイン電極１０にオーミック接触した半導体パターン８を備える。半導体パターン８は、活性層６及びオーミック接触層７で構成される。活性層６は、ゲート絶縁膜５を挟んでゲート電極３と重なり、ソース電極９とドレイン電極１０との間で露出されて半導体チャネルを形成する。オーミック接触層７は、ソース電極９とドレイン電極１０が活性層６にオーミック接触するように、ソース電極９と活性層６との間、及びドレイン電極１０と活性層６との間に形成される。このようなＴＦＴは、保護膜１１により保護される。保護膜１１は、ドレイン電極１０を露出させるコンタクトホール１２を有する。このコンタクトホール１２を介して画素電極１３がドレイン電極１０に接続される。
【０００６】
ストレージキャパシタＣｓｔは、ゲート絶縁膜５及び保護膜１１を挟んでストレージライン４と重なる画素電極１３で構成される。
【０００７】
上述したような画素アレイを支持する基板１としては主にガラスが用いられてきたが、ガラスは低い耐久性及び薄型化への限界があり、表示装置の薄型化において制限要因とされてきた。そこで、最近では、ガラスに比べて耐久性に富み且つ薄型化が容易な金属を基板として用いている。このような金属基板１の導入は、曲がっても表示性能をそのまま維持できるフレキシブル表示装置の実現を可能にした。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、金属基板１は導体であるがため、金属基板１の全面には基板絶縁膜２を形成して画素アレイと絶縁させねばならないが、導体である金属基板１と基板絶縁膜２上に形成された信号配線３，４との間には寄生静電容量Ｃ１，Ｃ２が形成され、データ電圧に歪みが生じるという問題があった。
【０００９】
本発明は上記の問題点を解決するためのもので、その目的は、金属基板による寄生静電容量の発生を防止することができる表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明による表示装置は、ストレージ電圧を供給する複数のストレージラインを備えた画素アレイ及び前記ストレージラインに接続された供給ラインが形成された金属基板；及び、前記ストレージ電圧を生成し、前記供給ラインに接続された電圧源を備える。なお、前記金属基板は、前記電圧源の出力端子、前記供給ラインまたは前記ストレージラインのいずれかに接続される。
【００１１】
前記画素アレイは、前記ストレージラインと離間するように形成されたゲートライン、及び前記ゲートラインと接続された薄膜トランジスタのゲート電極；前記薄膜トランジスタ形成領域で前記ゲート電極と重畳された半導体パターン；前記ゲートラインと交差するように前記半導体パターン上に形成されたデータライン、前記データラインと接続された前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極；及び、前記ストレージラインと重畳されるとともに前記薄膜トランジスタのドレイン電極と接続された画素電極を備える。
【００１２】
本発明の第１実施例による表示装置は、金属基板上に形成された第１絶縁膜；前記第１絶縁膜を貫通して前記金属基板を露出させる第１コンタクトホール；及び、前記第１絶縁膜上に形成され、前記第１コンタクトホールを介して前記金属基板に接続されたストレージラインを備える。
【００１３】
本発明の第２実施例による表示装置は、金属基板の縁部を除く前記金属基板の画素アレイ領域上に形成された第１絶縁膜；前記画素アレイ領域外の前記金属基板の縁部に形成され、ストレージ電圧が供給される供給ライン；及び、前記供給ラインと接続され、前記第１絶縁膜上に形成されて、前記画素アレイ領域に前記ストレージ電圧を供給する複数のストレージラインを備える。
【００１４】
本発明の第３実施例による表示装置は、ストレージ電圧が供給される画素アレイが形成された金属基板；前記ストレージ電圧を生成する電圧源；及び、前記金属基板と前記電圧源の出力端子とに接続された導電ケーブルを備える。
【００１５】
本発明による表示装置の製造方法は、金属基板上にストレージ電圧を供給する供給ラインと、前記供給ラインに接続される複数のストレージラインを備えた画素アレイとを形成する段階；前記ストレージ電圧を生成する電圧源の出力端子を前記供給ラインに接続する段階を含み、前記金属基板は、前記供給ライン、前記ストレージラインまたは前記電圧源の出力端子のいずれかに接続される。
【００１６】
上記の目的の他に、本発明の他の目的及び利点は、添付の図面に基づく本発明の好ましい実施例についての説明から明らかになる。
【発明の効果】
【００１７】
本発明は、ストレージ電圧源、ストレージラインまたは供給ラインのいずれかが金属基板に接続されることによって金属基板がストレージキャパシタの電極として用いられるため、金属基板によって寄生静電容量が発生する問題を改善することができる。その結果、本発明は、金属基板による寄生静電容量の影響でデータ電圧が歪む現象を防止できるという効果が得られる。
【００１８】
また、本発明では、金属基板がストレージ電圧源、ストレージラインまたは供給ラインのいずれかに接続されるので、金属基板を別に設けられた接地回路と接続させずに済む。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好ましい実施例を、図２乃至図１６Ｃを参照しつつ説明する。
【００２０】
図２は、本発明による表示装置のＴＦＴアレイ基板及び駆動部を概略的に示す図である。
【００２１】
図２を参照すると、本発明による表示装置は、ＴＦＴアレイ基板及びＴＦＴアレイ基板に駆動信号を印加するための駆動部を備える。ＴＦＴアレイ基板は、マトリックスタイプに配置されたｍ×ｎ個の画素アレイを備える。駆動部は、ゲートドライバ２１、データドライバ２２及びストレージ電圧源２３を備える。
【００２２】
それぞれの画素は、ｍ個のデータラインＤＬ１〜ＤＬｍとｎ個のゲートラインＧＬ１〜ＧＬｎとの交差部ごとに形成され、金属基板３１の縁部以外の画素アレイ領域Ａに形成される。
【００２３】
画素アレイ領域Ａには、それぞれの画素と接続されたＴＦＴ、画素電極４３及びストレージキャパシタＣｓｔが形成される。
【００２４】
ＴＦＴは、ゲートラインＧＬに供給されるゲート電圧に応答してデータラインＤＬに供給されるデータ電圧が該当の画素電極４３に充電されるようにする。このため、ＴＦＴはデータラインＤＬ、ゲートラインＧＬ及び画素電極４３に接続される。データラインＤＬ１〜ＤＬｍは、データ電圧を供給するためのデータドライバ２２に接続され、ゲートラインＧＬ１〜ＧＬｎは、ゲート電圧を供給するためのゲートドライバ２１に接続される。
【００２５】
各画素は、ＴＦＴがゲートラインＧＬに順次に供給されるゲート電圧によってターン−オンされると、データラインＤＬからの該当のデータ電圧を充電し、再びＴＦＴがターン−オンされるまで充電電圧を保持する。任意の画素に充電されたデータ電圧は、該当の画素電極４３及びストレージラインＳＬの重畳により形成されたストレージキャパシタＣｓｔによって保持される。
【００２６】
ストレージラインＳＬ１〜ＳＬｎは、画素アレイ領域Ａ外の金属基板３１の縁部に形成された供給ラインＫＬと接続される。供給ラインＫＬは、データ電圧を保持するために、ストレージ電圧源２３で生成されたストレージ電圧ＶｓｔをストレージラインＳＬ１〜ＳＬｎに供給する。ストレージ電圧源２３で生成されたストレージ電圧Ｖｓｔは、出力端子２５と供給ラインＫＬに接続されたケーブルを通って供給ラインＫＬに供給される。ここで、ストレージ電圧Ｖｓｔは、共通電圧Ｖｃｏｍにする、または、該共通電圧と異なる電圧にすることができる。
【００２７】
共通電圧Ｖｃｏｍは、画素電極４３と対向する共通電極に供給される電圧である。
【００２８】
共通電極は、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モードとＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モードのような垂直電界駆動方式では上部基板上に形成され、ＩＰＳ（ＩｎＰｌａｎｅＳｗｉｔｃｈｉｎｇ）モードとＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）モードのような水平電界駆動方式では画素電極４３と共に下部基板上に形成される。
【００２９】
本発明による表示装置は、ストレージ電圧源２３、ストレージラインＳＬ１〜ＳＬｎまたは供給ラインＫＬのいずれかを金属基板３１と接続させる。こうすると、金属基板３１はストレージキャパシタＣｓｔの電極として用いられるので、金属基板３１による寄生静電容量は発生しない。以下、金属基板３１をストレージキャパシタＣｓｔの電極として用いる方法を具体的な実施例に挙げて説明する。
【００３０】
図３は、本発明の第１実施例による表示装置のＴＦＴアレイ基板を示す平面図であり、図４は、図３のＩ−Ｉ'線に沿った断面図である。
【００３１】
図３及び図４を参照すると、本発明の第１実施例によるＴＦＴアレイ基板は、金属基板３１に接続されたストレージラインＳＬを備える。
【００３２】
本発明の第１実施例による金属基板３１は、該金属基板３１を絶縁させるための第１絶縁膜３２ａで覆われる。第１絶縁膜３２ａは、金属基板３１を露出させる第１コンタクトホール４５によって貫通される。このような第１絶縁膜３２ａ上に本発明の第１実施例による画素アレイが形成される。
【００３３】
画素アレイは、図２で上述したように、ゲートラインＧＬ及びデータラインＤＬの交差によって定義された複数の画素を備え、それぞれの画素は、ＴＦＴ、画素電極４３及びストレージキャパシタＣｓｔと接続される。
【００３４】
ストレージキャパシタＣｓｔは、ストレージラインＳＬと絶縁膜３５，４１を挟んで重なる画素電極４３で構成される。本発明の第１実施例によるストレージラインＳＬは、第１絶縁膜３２ａ上に形成され、第１コンタクトホール４５を介して金属基板３２ａと接続される。また、ストレージラインＳＬは、それと同じ金属で第１絶縁膜３２ａ上に形成されたゲートラインＧＬと離間するように形成される。
【００３５】
ゲートラインＧＬは、第２絶縁膜３５を挟んでデータラインＤＬと交差する。ゲートラインＧＬ及びデータラインＤＬの交差部のそれぞれにはＴＦＴが形成される。
【００３６】
ＴＦＴは、ゲートラインＧＬに接続されたゲート電極３３、データラインＤＬに接続されたソース電極３９、画素電極４３に接続されたドレイン電極４０、及びソース電極３９及びドレイン電極４０にオーミック接触された半導体パターン４８を備える。半導体パターン４８は、活性層４６及びオーミック接触層４７で構成される。活性層４６は、第２絶縁膜３５を挟んでゲート電極３３と重なり、ソース電極３９とドレイン電極４０との間で露出されて半導体チャネルを形成する。オーミック接触層４７は、ソース電極３９とドレイン電極４０が活性層４６にオーミック接触するようにソース電極３９と活性層４６との間、及びドレイン電極４０と活性層４６との間に形成される。このようなＴＦＴは、第３絶縁膜４１によって保護される。第３絶縁膜４１は、ドレイン電極４０を露出させる第２コンタクトホール４２によって貫通される。この第２コンタクトホール４２を介して画素電極４３がドレイン電極４０に接続される。
【００３７】
上述のように、本発明の第１実施例による表示装置は、金属基板３１上に形成された第１絶縁膜３２ａを貫通して金属基板３１を露出させる第１コンタクトホール４５を備える。この第１コンタクトホール４５を介してストレージラインＳＬは金属基板３１と接続される。このような第１コンタクトホール４５が、画素アレイに含まれた画素のうち少なくとも一つに形成されることによって、金属基板３１による寄生静電容量の発生を防止することができる。
【００３８】
以下、本発明の第１実施例によるＴＦＴアレイ基板の製造方法について説明する。
【００３９】
図５Ａ及び図５Ｂはそれぞれ、本発明の第１実施例によるＴＦＴアレイ基板の製造方法において第１マスク工程を示す平面図及び断面図である。
【００４０】
図５Ａ及び図５Ｂを参照すると、第１マスク工程によって金属基板３１上に第１コンタクトホール４５を有する第１絶縁膜３２ａが形成される。第１絶縁膜３２ａには、ＳｉＯｘ、ＳｉＮｘなどのような無機絶縁物質が用いられる、または、アクリル系有機化合物、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＦＢＣ（Ｐｅｒｆｌｕｏｒｏｃｙｃｌｏｂｕｔａｎｅ）、テフロン（登録商標）（ｔｅｆｌｏｎ）、サイトプ（Ｃｙｔｏｐ）のような有機絶縁物質が用いられる。
【００４１】
図６Ａ及び図６Ｂはそれぞれ、本発明の第１実施例によるＴＦＴアレイ基板の製造方法において第２マスク工程を示す平面図及び断面図である。
【００４２】
図６Ａ及び図６Ｂを参照すると、第２マスク工程でゲートラインＧＬ、ゲートラインＧＬと接続されたゲート電極３３、及びゲートラインＧＬと離間され、第１コンタクトホール４５を介して金属基板３１に接続されたストレージラインＳＬを含むゲート導電パターン群が形成される。ゲート導電パターン群には、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金などのように、金属物質が単一層としてまたは二重層以上と積層されて用いられる。
【００４３】
図７Ａ及び図７Ｂはそれぞれ、本発明の第１実施例によるＴＦＴアレイ基板の製造方法において第３マスク工程を示す平面図及び断面図である。
【００４４】
図７Ａ及び図７Ｂを参照すると、ゲート導電パターン群を覆う第２絶縁膜３５が形成された後、第３マスク工程で活性層４６及びオーミック接触層４７からなる半導体パターン４８と、データラインＤＬ、データラインＤＬに接続されたソース電極３９及びソース電極３９と離隔形成されたドレイン電極４０を含むソース／ドレイン導電パターン群とが形成される。第２絶縁膜３５には、主にＳｉＯｘ、ＳｉＮｘなどのような無機絶縁物質が用いられる。活性層４６には非晶質シリコンが用いられ、オーミック接触層４７には不純物（ｎ＋またはｐ＋）ドープの非晶質シリコンが用いられる。ソース／ドレイン金属には、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金などのように、金属物質が単一層としてまたは二重層以上と積層されて用いられる。第３マスク工程は、ハーフトーンマスクまたは回折露光マスクを用いることによって、一つのマスク工程で半導体パターン４８及びソース／ドレイン導電パターン群を形成することができる。
【００４５】
図８Ａ及び図８Ｂはそれぞれ、本発明の第１実施例によるＴＦＴアレイ基板の製造方法において第４マスク工程を示す平面図及び断面図である。
【００４６】
図８Ａ及び図８Ｂを参照すると、第４マスク工程で半導体パターン４８及びソース／ドレインパターンを覆うように第２絶縁膜３５上に形成され、且つ、ドレイン電極４０を露出させる第２コンタクトホール４２を有する第３絶縁膜４１が形成される。第３絶縁膜４１には、ＳｉＯｘ、ＳｉＮｘなどのような無機絶縁物質が用いられる、または、アクリル系有機化合物、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＦＢＣ（Ｐｅｒｆｌｕｏｒｏｃｙｃｌｏｂｕｔａｎｅ）、テフロン（登録商標）（ｔｅｆｌｏｎ）、サイトプ（Ｃｙｔｏｐ）のような有機絶縁物質が用いられる。
【００４７】
図９Ａ及び図９Ｂはそれぞれ、本発明の第１実施例によるＴＦＴアレイ基板の製造方法において第５マスク工程を示す平面図及び断面図である。
【００４８】
図９Ａ及び図９Ｂを参照すると、第５マスク工程で第２コンタクトホール４２を介してドレイン電極４０に接続される画素電極４３が形成される。画素電極４３には、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、ＴＯ（ＴｉｎＯｘｉｄｅ）、ＩＺＯ（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ）、ＩＴＺＯ（ＩｎｄｉｕｍＴｉｎＺｉｎｃＯｘｉｄｅ）などの透明導電金属が用いられる。透明導電金属の他にも、画素電極４３には、Ａｌ、ＡｌＮｄ、Ｍｏなどを含む通常の金属が用いられても良い。
【００４９】
図１０は、本発明の第２実施例による表示装置のＴＦＴアレイ基板を示す平面図であり、図１１は、図１０のII−II’、III−III’線に沿ってそれぞれ切断した断面図である。
【００５０】
図１０及び図１１を参照すると、本発明の第２実施例によるＴＦＴアレイ基板は、金属基板３１と接続された供給ラインＫＬを備える。
【００５１】
本発明の第２実施例による第１絶縁膜３２ｂは、金属基板３１の縁部以外の画素アレイ領域Ａ上に、金属基板３１を絶縁させるために形成される。画素アレイ領域Ａには、図２を参照して上述のように、ゲートラインＧＬ及びデータラインＤＬの交差によって複数の画素が形成され、それぞれの画素にはＴＦＴ、画素電極４３及びストレージキャパシタＣｓｔが接続される。
【００５２】
ストレージキャパシタＣｓｔは、ストレージラインＳＬと絶縁膜３５，４１を挟んで重なった画素電極４３で構成される。本発明の第２実施例によるストレージラインＳＬは、第１絶縁膜３２ｂ上に形成される。また、ストレージラインＳＬは、それと同じ金属で第１絶縁膜３２ｂ上に形成されたゲートラインＧＬと離間するように形成される。そして、ストレージラインＳＬは、ストレージ電圧を供給するために画素アレイ領域Ａ外の金属基板３１の縁部に形成された供給ラインＫＬと接続される。このような供給ラインＫＬは、金属基板３１上に直接形成されて金属基板３１に接続される。
【００５３】
ゲートラインＧＬは、第２絶縁膜３５を挟んでデータラインＤＬと交差する。ゲートラインＧＬ及びデータラインＤＬの交差部のそれぞれには、図３及び図４で上述したようなＴＦＴが形成される。
【００５４】
上述のように、本発明の第２実施例による表示装置は、画素アレイ領域にのみ形成された第１絶縁膜３２ｂ及び画素アレイ領域外の金属基板３１上に直接形成された供給ラインＫＬを備える。これにより、供給ラインＫＬは金属基板３１と接続され、その結果、金属基板３１による寄生静電容量の形成が防止される。また、本発明の第２実施例では、第１絶縁膜３２ｂが、供給ラインＫＬが形成される金属基板３１の縁部を除く画素アレイ領域Ａに形成されるので、金属基板３１は供給ラインＫＬと直接接触でき、よって、別途のマスク工程で第１絶縁膜３２ｂを貫通するコンタクトホールを形成する必要がない。その結果、本発明の第２実施例によるＴＦＴアレイ基板は、より単純化した工程で製造可能である。
【００５５】
以下、本発明の第２実施例によるＴＦＴアレイ基板の製造方法について説明する。
【００５６】
図１２Ａ及び図１２Ｂはそれぞれ、本発明の第２実施例によるＴＦＴアレイ基板の製造方法において第１マスク工程を示す平面図及び断面図である。
【００５７】
図１２Ａ及び図１２Ｂを参照すると、金属基板３１の画素アレイ領域Ａに第１絶縁膜３２ｂを形成した後、第１マスク工程でゲートラインＧＬ、ゲートラインＧＬと接続されたゲート電極３３、ゲートラインＧＬと離間されたストレージラインＳＬ、及びストレージラインＳＬと接続された供給ラインＫＬを含むゲート導電パターン群が形成される。
【００５８】
ゲート導電パターン群のうちゲートラインＧＬ、ゲートラインＧＬと接続されたゲート電極３３、及びストレージラインＳＬは、画素アレイ領域Ａの第１絶縁膜３２ｂ上に形成される。そして供給ラインＫＬは、画素アレイ領域Ａ外の金属基板３１上に形成される。ここで、第１絶縁膜３２ｂにはＳｉＯｘ、ＳｉＮｘなどのような無機絶縁物質が用いられる、または、アクリル系有機化合物、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＦＢＣ（Ｐｅｒｆｌｕｏｒｏｃｙｃｌｏｂｕｔａｎｅ）、テフロン（登録商標）（ｔｅｆｌｏｎ）、サイトプ（Ｃｙｔｏｐ）のような有機絶縁物質が用いられる。また、ゲート導電パターン群には、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金などのように、金属物質が単一層としてまたは二重層以上と積層されて用いられる。
【００５９】
第１絶縁膜３２ｂは、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）またはコーティング方法で形成されることができる。例えば、無機絶縁物質である第１絶縁膜３２ｂはＣＶＤ方法で形成され、有機絶縁物質である第１絶縁膜３２ｂは、コーティング方法で形成される。ＣＶＤ方法では、第１絶縁膜３２ｂは、金属基板３１の縁部がクランプ（ｃｌａｍｐ）にて固定された状態で金属基板３１上に蒸着される。これにより、クランプによって覆われた金属基板３１の縁部には第１絶縁膜３２ｂが蒸着されない。コーティング方法では、第１絶縁膜３２ｂはまず金属基板３１の全面にコーティングされ、その後、金属基板３１の縁部を拭くＥＲ（ｅｄｇｅｒｅｍｏｖｅ）工程によって金属基板３１の縁部から除去される。
【００６０】
ゲート導電パターン群のうち供給ラインＫＬは、上述のように、第１絶縁膜３２ｂの形成されていない金属基板３１の縁部に形成されて、金属基板３１に直接接続される。
【００６１】
図１３Ａ及び図１３Ｂはそれぞれ、本発明の第２実施例によるＴＦＴアレイ基板の製造方法において第２マスク工程を示す平面図及び断面図である。
【００６２】
図１３Ａ及び図１３Ｂを参照すると、ゲート導電パターン群を覆う第２絶縁膜３５が形成された後、第２マスク工程で活性層４６とオーミック接触層４７とからなる半導体パターン４８と、データラインＤＬ、データラインＤＬに接続されたソース電極３９及びソース電極３９と離隔したドレイン電極４０を含むソース／ドレイン導電パターン群とが形成される。第２絶縁膜３５には、主にＳｉＯｘ、ＳｉＮｘなどのような無機絶縁物質が用いられる。活性層４６には非晶質シリコンが用いられ、オーミック接触層４７には不純物（ｎ＋またはｐ＋）ドープの非晶質シリコンが用いられる。ソース／ドレイン金属には、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金などのように、金属物質が単一層としてまたは二重層以上と積層されて用いられる。第２マスク工程は、ハーフトーンマスクまたは回折露光マスクを利用することによって、一つのマスク工程で半導体パターン４８及びソース／ドレイン導電パターン群を形成することができる。
【００６３】
図１４Ａ及び図１４Ｂはそれぞれ、本発明の第２実施例によるＴＦＴアレイ基板の製造方法において第３マスク工程を示す平面図及び断面図である。
【００６４】
図１４Ａ及び図１４Ｂを参照すると、第３マスク工程で半導体パターン４８及びソース／ドレインパターンを覆うように第２絶縁膜３５上に形成され、且つ、ドレイン電極４０を露出させるコンタクトホール４２を有する第３絶縁膜４１が形成される。第３絶縁膜４１にはＳｉＯｘ、ＳｉＮｘなどのような無機絶縁物質が用いられる、または、アクリル系有機化合物、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＦＢＣ（Ｐｅｒｆｌｕｏｒｏｃｙｃｌｏｂｕｔａｎｅ）、テフロン（登録商標）（ｔｅｆｌｏｎ）、サイトプ（Ｃｙｔｏｐ）のような有機絶縁物質が用いられる。
【００６５】
図１５Ａ及び図１５Ｂはそれぞれ、本発明の第２実施例によるＴＦＴアレイ基板の製造方法において第４マスク工程を示す平面図及び断面図である。
【００６６】
図１５Ａ及び図１５Ｂを参照すると、第４マスク工程でコンタクトホール４２を介してドレイン電極４０に接続された画素電極４３が形成される。画素電極４３には、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、ＴＯ（ＴｉｎＯｘｉｄｅ）、ＩＺＯ（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ）、ＩＴＺＯ（ＩｎｄｉｕｍＴｉｎＺｉｎｃＯｘｉｄｅ）などの透明導電金属が用いられる。透明導電金属の他にも、画素電極４３にはＡｌ、ＡｌＮｄ、Ｍｏなどを含む通常の金属が用いられても良い。
【００６７】
図１６Ａ乃至図１６Ｃは、本発明の第３実施例によるＴＦＴアレイ基板を示す図である。下記の第３実施例の説明において、図２乃至図１５Ｂと重複する部分についての説明は省略される。
【００６８】
本発明の第３実施例による表示装置は、図１６Ａに示すように、ストレージ電圧源２３の出力端子２５と金属基板３１は導電性ケーブル６５で接続される。
【００６９】
その結果、本発明の第３実施例では、ストレージ電圧源２３で発生したストレージ電圧Ｖｓｔを、導電性ケーブル６５を通して金属基板３１に供給することができる。これにより、本発明の第３実施例では、図１６Ｂ及び図１６Ｃに示すように、第１絶縁膜３２ａが金属基板３１の全面に形成され、第１絶縁膜３２ａを貫通するコンタクトホールが形成されないにも関らず、寄生静電容量の発生を防止可能である。すなわち、本発明の第３実施例による表示装置は、ＴＦＴアレイ基板の製造方法を限定せずにも寄生静電容量の発生を防止することができる。
【００７０】
本発明の第３実施例による表示装置の製造方法は、金属基板３１上に画素アレイＴＦＴ、Ｃｓｔ、ＧＬ、ＤＬ、ＳＬ、ＫＬを形成した後、ストレージ電圧Ｖｓｔを発生させる電圧源２３の出力端子２５と金属基板３１とを導電性ケーブル６５で接続する工程を含む。
【００７１】
このような本発明による実施例は、液晶表示装置、電気泳動表示装置、有機電界発光表示装置などにも適用可能である。
【００７２】
以上説明した内容から本発明の技術思想を逸脱しない範囲で様々な変更及び修正ができるということが、当業者にとっては明らかである。したがって、本発明の技術的範囲は、明細書中の詳細な説明に記載された内容に限定されてはいけなく、特許請求の範囲によって定められるべきである。
【図面の簡単な説明】
【００７３】
【図１】従来の表示装置の薄膜トランジスタアレイ基板を示す図である。
【図２】本発明による表示装置を概略的に示す図である。
【図３】本発明の第１実施例による表示装置の薄膜トランジスタアレイ基板を示す平面図である。
【図４】図３のＩ−Ｉ’線に沿った断面図である。
【図５Ａ】本発明の第１実施例による薄膜トランジスタアレイ基板の製造方法において第１マスク工程を示す平面図である。
【図５Ｂ】本発明の第１実施例による薄膜トランジスタアレイ基板の製造方法において第１マスク工程を示す断面図である。
【図６Ａ】本発明の第１実施例による薄膜トランジスタアレイ基板の製造方法において第２マスク工程を示す平面図である。
【図６Ｂ】本発明の第１実施例による薄膜トランジスタアレイ基板の製造方法において第２マスク工程を示す断面図である。
【図７Ａ】本発明の第１実施例による薄膜トランジスタアレイ基板の製造方法において第３マスク工程を示す平面図である。
【図７Ｂ】本発明の第１実施例による薄膜トランジスタアレイ基板の製造方法において第３マスク工程を示す断面図である。
【図８Ａ】本発明の第１実施例による薄膜トランジスタアレイ基板の製造方法において第４マスク工程を示す平面図である。
【図８Ｂ】本発明の第１実施例による薄膜トランジスタアレイ基板の製造方法において第４マスク工程を示す断面図である。
【図９Ａ】本発明の第１実施例による薄膜トランジスタアレイ基板の製造方法において第５マスク工程を示す平面図である。
【図９Ｂ】本発明の第１実施例による薄膜トランジスタアレイ基板の製造方法において第５マスク工程を示す断面図である。
【図１０】本発明の第２実施例による表示装置の薄膜トランジスタアレイ基板を示す平面図である。
【図１１】図１０のII−II’、III−III’線に沿ってそれぞれ切断した断面図である。
【図１２Ａ】本発明の第２実施例による薄膜トランジスタアレイ基板の製造方法において第１マスク工程を示す平面図である。
【図１２Ｂ】本発明の第２実施例による薄膜トランジスタアレイ基板の製造方法において第１マスク工程を示す断面図である。
【図１３Ａ】本発明の第２実施例による薄膜トランジスタアレイ基板の製造方法において第２マスク工程を示す平面図である。
【図１３Ｂ】本発明の第２実施例による薄膜トランジスタアレイ基板の製造方法において第２マスク工程を示す断面図である。
【図１４Ａ】本発明の第２実施例による薄膜トランジスタアレイ基板の製造方法において第３マスク工程を示す平面図である。
【図１４Ｂ】本発明の第２実施例による薄膜トランジスタアレイ基板の製造方法において第３マスク工程を示す断面図である。
【図１５Ａ】本発明の第２実施例による薄膜トランジスタアレイ基板の製造方法において第４マスク工程を示す平面図である。
【図１５Ｂ】本発明の第２実施例による薄膜トランジスタアレイ基板の製造方法において第４マスク工程を示す断面図である。
【図１６Ａ】本発明の第３実施例による表示装置を示す図である。
【図１６Ｂ】本発明の第３実施例による表示装置を示す図である。
【図１６Ｃ】本発明の第３実施例による表示装置を示す図である。
【符号の説明】
【００７４】
３１金属基板
３２ａ，３２ｂ，３５，４１絶縁膜
３３ゲート電極
４８半導体パターン
３９ソース電極
４０ドレイン電極
４５第１コンタクトホール
４２第２コンタクトホール
４３画素電極
ＧＬゲートライン
ＤＬデータライン
ＳＬストレージライン
ＫＬ供給ライン
Ａ画素アレイ領域
２３ストレージ電圧源
２５ストレージ電圧源の出力端子
６５導電ケーブル

【特許請求の範囲】
【請求項１】
ストレージ電圧を供給する複数のストレージラインを備えた画素アレイ及び前記ストレージラインに接続される供給ラインが形成された金属基板と、
前記ストレージ電圧を生成し、前記供給ラインに接続された電圧源と、を備え、
前記金属基板は、前記電圧源の出力端子、前記供給ラインまたは前記ストレージラインのいずれかに接続されることを特徴とする、表示装置。
【請求項２】
前記画素アレイは、
前記ストレージラインと離間するように形成されたゲートライン、及び前記ゲートラインと接続された薄膜トランジスタのゲート電極と、
前記薄膜トランジスタ形成領域で前記ゲート電極と重なる半導体パターンと、
前記ゲートラインと交差するように前記半導体パターン上に形成されたデータライン、前記データラインと接続された前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極と、
前記ストレージラインと重なるとともに、前記薄膜トランジスタのドレイン電極と接続される画素電極と、
を備えることを特徴とする、請求項１に記載の表示装置。
【請求項３】
金属基板上に形成された第１絶縁膜と、
前記第１絶縁膜を貫通して前記金属基板を露出させる第１コンタクトホールと、
前記第１絶縁膜上に形成され、前記第１コンタクトホールを介して前記金属基板に接続されたストレージラインと、
を備えることを特徴とする、表示装置。
【請求項４】
金属基板の縁部を除く前記金属基板の画素アレイ領域上に形成された第１絶縁膜と、
前記画素アレイ領域外の前記金属基板の縁部に形成され、ストレージ電圧が供給される供給ラインと、
前記供給ラインと接続され、前記第１絶縁膜上に形成されて、前記画素アレイ領域に前記ストレージ電圧を供給する複数のストレージラインと、
を備えることを特徴とする、表示装置。
【請求項５】
前記ストレージラインと離間するように前記第１絶縁膜上に形成されたゲートライン、及び前記ゲートラインと接続された薄膜トランジスタのゲート電極と、
前記ゲートライン、前記ゲート電極及び前記ストレージラインを覆う第２絶縁膜と、
前記薄膜トランジスタ形成領域で前記第２絶縁膜上に形成された半導体パターンと、
前記ゲートラインと交差するように前記半導体パターン上に形成されたデータラインと、
前記データラインと接続された前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極と、
前記データライン及び前記薄膜トランジスタを覆う第３絶縁膜と、
前記第３絶縁膜を貫通して前記薄膜トランジスタのドレイン電極を露出させる第２コンタクトホールと、
前記第３絶縁膜上に形成され、前記ストレージラインと重なるとともに、前記第２コンタクトホールを介して前記薄膜トランジスタのドレイン電極と接続された画素電極と、
を備えることを特徴とする、請求項３または４に記載の表示装置。
【請求項６】
ストレージ電圧が供給される画素アレイが形成された金属基板と、
前記ストレージ電圧を生成する電圧源と、
前記金属基板と前記電圧源の出力端子とに接続された導電ケーブルと、
を備えることを特徴とする、表示装置。
【請求項７】
金属基板上にストレージ電圧を供給する供給ラインと、前記供給ラインに接続された複数のストレージラインを含む画素アレイを形成する段階と、
前記ストレージ電圧を生成する電圧源の出力端子を前記供給ラインに接続する段階と、を含み、
前記金属基板は、前記供給ライン、前記ストレージラインまたは前記電圧源の出力端子のいずれかに接続されることを特徴とする、製造方法。
【請求項８】
前記画素アレイを形成する段階は、
前記供給ライン及びストレージラインと同時に、前記ストレージラインと離間するようにゲートライン、及び前記ゲートラインに接続される薄膜トランジスタのゲート電極を形成する段階と、
前記薄膜トランジスタ形成領域で前記ゲート電極と重なる半導体パターン、前記ゲートラインと交差するように前記半導体パターン上に形成されたデータライン、前記データラインと接続された前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極を形成する段階と、
前記ストレージラインと重なるとともに、前記薄膜トランジスタのドレイン電極と接続された画素電極を形成する段階と、
を含むことを特徴とする、請求項７に記載の表示装置の製造方法。
【請求項９】
金属基板上に、前記金属基板を露出させる第１コンタクトホールを有する第１絶縁膜を形成する段階と、
前記第１コンタクトホールを介して前記金属基板と接続されるストレージラインを形成する段階と、
を含むことを特徴とする、表示装置の製造方法。
【請求項１０】
金属基板の縁部を除く前記金属基板の画素アレイ領域上に第１絶縁膜を形成する段階と、
前記画素アレイ領域外の前記金属基板の縁部に、ストレージ電圧が供給される供給ラインを形成し、かつ、前記供給ラインと接続され、前記画素アレイ領域に前記ストレージ電圧を供給する複数のストレージラインを前記第１絶縁膜上に形成する段階と、
を含むことを特徴とする、表示装置の製造方法。
【請求項１１】
前記ストレージラインを形成する段階は、
前記ストレージラインと離間するように前記第１絶縁膜上にゲートライン、及び前記ゲートラインと接続される薄膜トランジスタのゲート電極を形成する段階を含むことを特徴とする、請求項９または１０に記載の表示装置の製造方法。
【請求項１２】
前記ゲートライン、前記ゲート電極と前記ストレージラインを覆う第２絶縁膜を形成する段階と、
前記薄膜トランジスタ形成領域で前記第２絶縁膜上に半導体パターンを形成し、前記ゲートラインと交差するように前記半導体パターン上に配置されるデータライン、前記データラインと接続された前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極を形成する段階と、
前記薄膜トランジスタのドレイン電極を露出させる第２コンタクトホールを有する第３絶縁膜を形成する段階と、
前記第３絶縁膜上で前記ストレージラインと重なるとともに、前記第２コンタクトホールを介して前記薄膜トランジスタのドレイン電極と接続される画素電極を形成する段階と、
を含むことを特徴とする、請求項１１に記載の表示装置の製造方法。
【請求項１３】
金属基板上にストレージ電圧が供給される画素アレイを形成する段階と、
前記ストレージ電圧を生成する電圧源の出力端子と前記金属基板とを導電ケーブルで接続する段階と、
を含むことを特徴とする、表示装置の製造方法。

【図１】