【課題】デルタ配列において、画素電極とソースバスラインとの間の寄生容量を低減可能な表示装置を実現する。
【解決手段】蛇行し凹部領域を備える複数のソースバスラインと、該複数のソースバスラインを覆う絶縁膜と、該絶縁膜上に形成され、上記凹部領域に少なくとも一部分が配置される複数の画素電極を含む表示装置において、上記複数の画素電極の内の一つの画素電極２１に注目したとき、画素電極２１と、該画素電極２１にデータ信号を印加する第一のソースバスラインとの間に形成される容量をＣｓｄ１とし、画素電極２１と、上記第一のソースバスラインと隣り合うソースバスラインであって画素電極２１の上記第一のソースバスライン配置側とは反対側に配置される第二のソースバスラインとの間に形成される容量をＣｓｄ２としたときに、Ｃｓｄ２がＣｓｄ１より小さい。 （もっと読む）

【課題】レーザー修正を実施することなく、画素欠陥の表示の認識が少ない電気光学装置、そのような電気光学装置の製造方法、さらに、そのような電気光学装置を備えた電子機器を提供する。
【解決手段】複数の小画素電極からなる一画素電極と、電気配線と、を備えた電気光学装置、そのような電気光学装置の製造方法、及び電子機器であって、複数の小画素電極と、電気配線とが、それぞれスイッチング素子を介して電気接続されているとともに、当該スイッチング素子が、複数の小画素電極に対して、電気配線の同一方向から電気接続されている。 （もっと読む）

【課題】 酸化物膜を半導体層として有する電界効果型トランジスタにおいて、特性にばらつきが生じる場合があった。
【解決手段】 酸化物半導体層中のソース電極及びドレイン電極と接する領域における水素又は重水素の濃度が、同層中の平均濃度に比べて大きい構成とする。また、水素又は重水素を含有するソース電極及びドレイン電極を形成し、これらの電極から酸化物半導体層に水素又は重水素を拡散させて電界効果型トランジスタを製造する。 （もっと読む）

【課題】補助容量ラインの低抵抗化と遮光性向上とを両立すること。
【解決手段】本発明の液晶表示装置１は、液晶画素を駆動する液晶駆動素子Ｔｒと、液晶駆動素子Ｔｒを介して送られる画像信号を保持する補助容量素子Ｃｓと、共通電位と複数の補助容量素子Ｃｓとを接続する補助容量ラインＣｓＬと、補助容量ラインＣｓＬと電気的に導通し補助容量ラインＣｓＬの抵抗値を下げる第１の層である低抵抗層２１と、第１の層上に補助容量ラインＣｓＬを覆う状態に形成された第１の層より低い反射率の第２の層である遮光層２２とから構成される二層遮光膜２とを備えているものである。 （もっと読む）

【課題】高精細でありながら表示画質が良好で、しかも消費電力が少ない液晶表示パネル
を提供すること。
【解決手段】本発明の液晶表示パネル１０Ａは、平行に設けられた複数の走査線１２及び
蓄積容量線２１と、走査線１２と直交する方向に設けられた複数の映像線１３と、走査線
１２及び映像線１３の交差部近傍に設けられたスイッチング素子ＴＦＴと、複数の走査線
１２及び映像線１３により区画されるそれぞれの位置に設けられた画素電極１９と、配向
膜と、を有する第一基板と、対向電極及び配向膜が形成された第二基板と、前記第一及び
第二基板間に配置された液晶と、を有し、蓄積容量線１２及び走査線１２の少なくとも一
方と映像線１３はそれぞれ幅狭部１２ａ、２１ａ、１３ａを備え、映像線の幅狭部１３ａ
は、走査線及び蓄積容量線の幅狭部１２ａ、２１ａの少なくとも一方上に設けられた絶縁
膜を介してそれぞれ互いに交差していることを特徴とする。 （もっと読む）

【課題】多画素化や高フレームレート化に伴い、システム全体の駆動速度が高速化されて１水平時間が短くなっても、高画質な表示画像を得ることを可能にする。
【解決手段】表示駆動の制御を行う駆動基板３３から供給されるＶＣＯＭデータに基づいて、ＣＯＦ実装されたドライバＩＣ３２にてＶＣＯＭ電位を生成して表示パネル１１上の画素アレイ部１２に供給する構成を採る液晶表示装置において、ドライバＩＣ３２で生成したＶＣＯＭ電位を一度駆動基板３３に戻し、パスコンデンサ３８が接続されたＶＣＯＭ迂回配線３７を経由して再びフィルム３１に入力し、当該フィルム３１を経由して表示パネル１１に供給するようにする。 （もっと読む）

【課題】電気光学装置の動作を高速化しつつ、高品質な表示を行う。
【解決手段】電気光学装置は、複数の外部回路接続端子（１０２）から基板（１０）上に引き回され、画素部及び周辺回路部の少なくとも一方に電気的に接続されると共に、一又は複数のクロック信号の電気的経路を構成する少なくとも一本のクロック信号配線（８０１ａ）と、クロック信号とは異なる複数の他の信号の電気的経路を夫々構成する複数の他の信号配線（８０１ｂ）とを備える。他の信号配線は、クロック信号配線と異なる層に配置される。クロック信号配線の幅Ｗａは、他の信号配線の幅Ｗｂよりも大きい。 （もっと読む）

【課題】蓄積容量を備えたアクティブマトリックス表示装置のクロストークを防止する。
【解決手段】平面表示装置は、複数の表示画素と複数の薄膜トランジスタ（ＴＦＴ）と複数のゲート電極と複数のソース電極と複数の蓄積容量素子と複数の第１蓄積容量電極と複数の第２蓄積容量電極とを具備しており、各第１蓄積容量電極へ印加される第１補償電圧と各第２蓄積容量電極へ印加される第２補償電圧とは、互いに異なる電圧極性を有しており、同一のゲート電極に接続された複数の薄膜トランジスタのうち第１蓄積容量電極に接続された薄膜トランジスタに設けられたソース端子にソース電極を介して印加される画像信号電圧と、第２蓄積容量電極に接続された薄膜トランジスタに設けられたソース端子にソース電極を介して印加される画像信号電圧とは、互いに異なる電圧極性を有している。 （もっと読む）

【課題】安定した基準電圧を有する印刷回路基板及びこれを有する電子装置が開示される。
【解決手段】印刷回路基板は、ベース基板、ベース基板に形成された駆動素子、ベース基板に形成され、駆動素子と電気的に接続された配線部、ベース基板に形成され、駆動素子の基準電圧を提供する第１グラウンドパターン、第１グラウンドパターンと電気的に離隔されるようにベース基板に形成され、外部の第１接地手段と電気的に接続された第２グラウンドパターン、及び第１及び第２グラウンドパターンと電気的に接続され、外部の第２接地手段と電気的に接続された外部接続部を含む。外部から発生した静電気が第１グラウンドパターンと離隔された第２グラウンドパターンを通じて外部に再び放出されることによって、第１グラウンドパターンの基準電圧が変動することを防止することができる。
（もっと読む）

【課題】信号遅延を減少させて画質を向上させる表示基板及びこれを有する表示パネルが開示される。
【解決手段】下部基板には、マトリックス形状に配列される単位画素領域が定義される。ゲート配線は単位画素領域間に延長され、データ配線はゲート配線と交差して単位画素領域間に延長される。画素電極は単位画素領域内に配置され、ゲート配線及びデータ配線と電気的に接続されたスイッチング素子の出力端子と電気的に接続される。シールド電極は、ゲート配線及びデータ配線の上部に形成される。シールド電極にはゲート配線の一部を露出させる開口が形成される。上部基板に形成された共通電極にはシールド電極に形成された開口に対応して開口が形成される。従って、ゲート配線に形成される寄生キャパシタが減少されゲート信号遅延が減少される。 （もっと読む）

【課題】画像の表示品質を向上させたアレイ基板及びそれを有する表示パネルを提供する。
【解決手段】アレイ基板は、第１方向に形成されたゲート配線、ゲート配線と交差するように第２方向に形成されたデータ配線、ゲート配線及びデータ配線と電気的に接続された薄膜トランジスタ、ゲート配線及びデータ配線によって画定された単位画素内に形成され、薄膜トランジスタと電気的に接続された画素電極、及び画素電極の一部と重畳するストレージ配線を含み、ストレージ配線は第２方向に形成されたメインストレージ部、メインストレージ部と接続され第１方向に延長されるとともに、画素電極の一端と第１長さで重畳する第１サブストレージ部、及びメインストレージ部と接続され第１方向に延長されるととに、画素電極の一端に対応する他端と第１長さ分だけ重畳する第２ストレージ部を含む。 （もっと読む）

【課題】 トランジスタの寄生容量の変動を抑制し、表示装置の画質均一化に寄与する構
造を提供する。
【解決手段】 ゲート電極５に半導体層７を介在してソース電極９とドレイン電極１０を
対向配置したトランジスタ１であって、前記ドレイン電極１０は棒状に形成し、前記ソー
ス電極９は細長形状とするとともに前記ドレイン電極１０と対向する側に前記ドレイン電
極１０の先端１０ａを受け入れる凹部９ａを形成している。さらに半導体層７は一部分が
ゲート電極５からはみ出し、そのはみ出し部分は平面的に見てゲート電極５と重なってい
ないソース電極９及びドレイン電極１０に位置すると共にソース電極９に位置するはみ出
し部分とドレイン電極１０に位置するはみ出し部分がゲート電極５に遮られて互いに独立
する。 （もっと読む）

【課題】縦スジを抑制することができる透過型ＬＣＤを提供する。
【解決手段】ゲートライン１と、データライン２と、各ゲートラインと各データラインが交差する位置に配された行列状の液晶画素電極３とを備え、水平方向において複数画素ずつ並列に映像信号を書き込む方式を採る透過型ＬＣＤにおいて、奇数ユニットではデータラインを液晶画素電極の左側に配置し、偶数ユニットではデータラインを液晶画素電極の右側に配置する。 （もっと読む）

【課題】 ピクセル構造を提供する。
【解決手段】 ピクセル構造は、基板、スキャンライン、データライン、能動素子、ピクセル電極および共有ラインを備える。能動素子は、スキャンラインおよびデータラインに電気接続されている。ピクセル電極は、能動素子に電気接続されている。ピクセル電極は、データラインと交差するようにデータラインの上方に設けられている。共有ラインは、ピクセル電極の下方に設けられ、共有ラインの一部はピクセル電極によって覆われている。 （もっと読む）

【課題】ゲート電極／ドレイン電極間の寄生容量の変動が小さいＡＭ基板を提供する。
【解決手段】透明基板上にマトリクス状に配置された各絵素電極１６にＴＦＴ１４が接続されたアクティブマトリクス基板１において、ゲート電極１４Ｇとドレイン電極１４Ｄとが重なり合う領域およびその周縁領域とによって寄生容量Ｃｇｄが形成される。この半導体層１４ａの少なくとも一端辺を、前記寄生容量Ｃｇｄを形成する領域の端辺から、ゲート電極１４Ｇ、半導体層１４ａ、ソース電極１４Ｓおよびドレイン電極１４Ｄの相対的な位置ずれの許容誤差Δｅの距離よりも離れて、前記寄生容量Ｃｇｄを形成する領域の外側に配置する。 （もっと読む）

【課題】キャパシタを有する半導体装置において、多層配線（上下に配置される配線）間の寄生容量を低減しつつ、キャパシタ容量を大きくする。
【解決手段】ガラス基板１上にフォトレジスト膜３を形成し、フォトレジスト膜を選択的に除去し、深さＴ１の溝３ｃとより浅い深さＴ２（＜Ｔ１）の溝３ｄを有する溝を形成し、この溝内に導電性材料液を注入し、熱処理を施し、導電性膜（下層配線）と導電性膜（下部電極）を形成し、これらの上部に絶縁膜を形成し、その上部に導電性膜（上層配線）および導電性膜（上部電極）を形成する。その結果、下層配線と上層配線との距離を大きくでき、これらの間の寄生容量を低減することができる。また、下部電極と上部電極との距離を小さくでき、これらの間の容量を大きくすることができる。 （もっと読む）

【課題】位置検出精度を高めると共に、表示品位の低下を抑制する。
【解決手段】液晶表示装置１は、対向基板２２の対向電極３５が形成されている面とは反対側の面に接触体が接触したときに、接触体と対向電極３５の一部との間に形成される静電容量を検知することよって、接触体の接触位置を検出するように構成されている。対向電極３５は、アクティブマトリクス基板２１に形成された信号線に沿って延伸するように長尺状に複数形成されている。 （もっと読む）

【課題】多数の画素のそれぞれにスイッチング用の薄膜トランジスタを配置し、各画素電極に出入りする電荷をこの薄膜トランジスタで制御する液晶表示装置、ＥＬ表示装置等の半導体装置において、良好な表示特性を有し、長期の信頼性を有する半導体装置を提供する。
【解決手段】基板上方にゲイト電極、ゲイト電極上方のゲイト絶縁膜、及びゲイト絶縁膜上方の活性層を有する薄膜トランジスタと、薄膜トランジスタ上方の窒化珪素でなる絶縁膜と、絶縁膜上方の樹脂膜と、樹脂膜上方に薄膜トランジスタに接続する画素電極とを有することにより、良好な表示特性を有し、長期の信頼性を有する半導体装置を提供する。 （もっと読む）

【課題】 ＴＦＴ駆動型ＬＣＤであって、ゲートとドレインとの間の寄生容量の偏差を抑制すること。
【解決手段】 本発明は、絶縁基板、この絶縁基板の上に形成されたゲートライン、ゲートラインの上に形成された活性層、上記絶縁基板の上に形成され、上記ゲートラインに略垂直に延伸するソースライン、画素電極、およびこの画素電極に接続され、上記活性層と上記ゲートラインの重複領域を横切って延伸するドレインラインを含み、上記ゲートラインは、第１幅部分及び第２幅部分を含み、第１幅部分は、第２幅部分より狭く、上記ドレインラインに重なるようにされたＴＦＴ駆動型液晶ディスプレイを提供する。 （もっと読む）

【課題】オフ電流の小さい薄膜トランジスタの構造及びそれを用いた画質の良好な表示装置、並びに、表示装置の製造方法を提供する。
【解決手段】薄膜トランジスタ構造は、絶縁性基板２０と、絶縁性基板２０上に設けられたゲート電極３０と、ゲート電極３０を被覆するように設けられたゲート絶縁膜４１と、ゲート絶縁膜４１の直上に設けられたｐ型又はｎ型アモルファスシリコン半導体層４２と、ｐ型又はｎ型アモルファスシリコン半導体層４２の直上に設けられた真性アモルファスシリコン半導体層４３と、各々、真性アモルファスシリコン半導体層４３に電気的に接続されたソース電極５０及びドレイン電極５１と、を備える。 （もっと読む）