説明

Fターム[2H092NA23]の内容

液晶−電極、アクティブマトリックス (131,435) | 目的 (17,448) | 素子性能の向上 (1,705) | 寄生容量の低減 (220)

Fターム[2H092NA23]に分類される特許

41 - 60 / 220


【課題】フリッカー等の表示不具合の発生を抑制して表示品位の向上を図ることが可能な液晶装置、液晶装置の駆動方法及び電子機器を提供する。
【解決手段】素子基板10の液晶層の側に画素電極12に接して設けられた第1配向膜13と、対向基板20の液晶層の側に設けられた第2配向膜23と、対向電極20と第2配向膜23との間に設けられた、液晶層よりも膜厚が薄く、かつ、液晶層よりも高比抵抗の、SiOからなる誘電体膜38と、を備え、対向電極22には、スイッチング素子40の寄生容量に起因するフリッカーを低減するように設定された対向電極電位が印加され、画素電極12には、対向電極電位を基準として高位の電圧を正極性、低位の電圧を負極性としたときに、正極性の電圧と負極性の電圧とが交互に印加され、正極性の電圧が印加される第1の期間の長さが負極性の電圧が印加される第2の期間の長さに比べて短く設定される。 (もっと読む)


【課題】 水平電界駆動方式において開口率を高め、電極の数を容易に調節する。
【解決手段】 薄膜トランジスタ表示板は、ゲート線121と、共通電極134及び共通電極線138を含む共通信号線とを有する。ゲート線121は、基板上部に台形状の画素領域を定義するために画素領域の境界で屈曲している。共通電極134は、ゲート線121と平行に配列されている。共通電極線138は、複数の共通電極134を連結してデータ線171と平行に配列される。ゲート線121と共通信号線とを覆うゲート絶縁膜上部には、データ線171と画素信号線とが形成される。データ線171は、ゲート線と交差して画素領域を定義する。画素信号線は、共通電極と平行に対向して配列されている画素電極174と、複数の画素電極を連結する画素電極線172,178とを含む。データ線171と画素信号線とを覆う保護膜上部には、液晶分子をデータ線に対して垂直に配向するための配向膜が形成されている。 (もっと読む)


【課題】本発明は、走査回路の動作の安定性と静電気対策の両方を兼ね備えた表示装置を提供することを目的とする。
【解決手段】表示装置は、1つのグループの画素10をそれぞれ選択するための複数の走査線38と、走査信号が入力される少なくとも1つの走査線38を選択する制御のためのパルス信号が供給される制御線42と、パルス信号によって制御される薄膜トランジスタを含み複数の走査線38に接続され表示領域12の外側に配置された走査回路40と、交差する方向に延びる複数の導電線からなる導電メッシュ46と、を有する。導電メッシュ46は、画素10領域を避けて、薄膜トランジスタ及び走査線38の上方に配置されている。導電メッシュ46を構成するそれぞれの導電線は、走査線38の上方では、走査線38と平行にならないように立体交差する。 (もっと読む)


【課題】トランジスタの微細化を達成し、電界緩和がなされた、酸化物半導体を用いた半導体装置を提供することを課題の一とする。
【解決手段】ゲート電極の線幅を微細化し、ソース電極層とドレイン電極層の間隔を短縮する。ゲート電極をマスクとして自己整合的に希ガスを添加し、チャネル形成領域に接する低抵抗領域を酸化物半導体層に設けることができるため、ゲート電極の幅、即ちゲート配線の線幅を小さく加工しても位置精度よく低抵抗領域を設けることができ、トランジスタの微細化を実現できる。 (もっと読む)


【課題】液晶装置等の電気光学装置において、高品質な画像を表示する。
【解決手段】電気光学装置は、画素領域(10a)に、データ線(6a)と、データ線と交差する走査線(11)と、画素領域の周囲に位置する周辺領域に、データ線に電気的に接続されたスイッチング素子(77)と、スイッチング素子に制御信号を供給する制御信号配線(170)と、スイッチング素子に画像信号を供給する画像信号配線(150)と、制御信号配線と画像信号配線との間に、定電位が供給される定電位配線(200)とを備える。 (もっと読む)


【課題】液晶装置等の電気光学装置において、高品質な画像を表示可能とする。
【解決手段】電気光学装置は、画素領域(10a)に、第1方向に沿って延在する走査線(11)と、第2方向に沿って延在するデータ線(6a)と、画素領域の周囲に位置する周辺領域に、データ線に電気的に接続するように設けられたスイッチング素子(300)と、第1方向に沿って延在する第1配線(210)と、第2方向に沿って延在する第2配線(310)とを有しており、スイッチング素子に画像信号を供給する画像信号配線と、第2方向に沿って延在しており、スイッチング素子に制御信号を供給する制御信号配線(220)とを備える。第1配線及び第2配線は、互いに異なる層に設けられており、制御信号配線は、第2配線と重ならないように設けられていると共に、第1配線と前記第2配線との間の層に設けられている。 (もっと読む)


【課題】本発明は、3マスク工程による液晶表示装置用アレイ基板で島状に半導体層を構成することにより、マスク数の減少と信頼性を向上する。また、マスク数の減少のために3マスク工程で液晶表示装置用アレイ基板を製作する過程で、リフトオフ工程による不良を最小化することができる。
【解決手段】本発明は液晶表示装置及びその製造方法に係り、3マスク工程の核心工程であるリフトオフ工程時スパターリング法を利用して保護膜パターンを形成することによってリフトオフ不良を最小化する。また、アクティブ及びオーミックコンタクト層を含む半導体層をデータ配線、ソース及びドレイン電極と別個のマスクを利用して島状にゲート電極内に形成することによって漏れ電流を防止する。 (もっと読む)


【課題】 画素電極とデータ線との間で発生する寄生容量が均一な薄膜トランジスタ表示板及びこれを含む液晶表示装置を提供する。
【解決手段】 液晶表示装置は、ゲート電極を有するゲート線、画素電極と重畳して維持容量を形成する維持電極、ゲート線上に形成されているゲート絶縁膜、ゲート絶縁膜上に形成されている半導体層、半導体層上に形成されゲート線と直交するデータ線、ゲート電極上でソース電極とそれぞれ対向しているドレイン電極、半導体層を覆い有機絶縁物質からなる保護膜、ドレイン電極と電気的に接続されている画素電極及び二重に形成されたデータ線を覆い、隣接するそれぞれの画素電極が二重に形成された一側のデータラインをそれぞれ完全に覆って、画素電極とデータ線間の寄生容量の差が工程の各層間の誤整列によって影響を受けないように形成する薄膜トランジスタ基板と、画素電極と対向して液晶容量を形成する対向電極が形成されている基板を有する液晶表示装置である。 (もっと読む)


【課題】画素の電圧変動を低減することにより、多階調表示を実現できる表示装置を提供する。
【解決手段】表示装置において、並設された複数本のソース信号線10,20と、ソース信号線と交差するように並設された複数本のゲート信号線30と、ソース信号線とゲート信号線との交差部近傍に設けられた酸化物半導体を用いたトランジスタ40を介して、ソース信号線の信号電圧が印加される画素電極70と、を備え、隣接する一対のソース信号線間に設けられる画素電極の側縁部を、ソース信号線の側縁部に重畳させ、かつ、一方のソース信号線との重畳面積を、他方のソース信号線との重畳面積と等しくする。 (もっと読む)


【課題】プラスチック支持体を用いた半導体装置を提供する。
【解決手段】プラスチック支持体上に形成されたカラーフィルタと、前記カラーフィルタ上に形成された接着層と、前記接着層上に形成された絶縁膜と、前記絶縁膜上に形成された薄膜トランジスタと、前記薄膜トランジスタ上に形成された発光素子とを有する。または、プラスチック支持体と、前記プラスチック支持体に対向する対向基板と、前記プラスチック支持体と前記対向基板との間に保持された液晶とを有し、前記プラスチック支持体上に形成されたカラーフィルタと、前記カラーフィルタ上に形成された接着層と、前記接着層上に形成された絶縁膜と、前記絶縁膜上に形成された薄膜トランジスタとを有する。 (もっと読む)


【課題】液晶装置等の電気光学装置において、寄生容量を低減し、高品位な画像を表示する。
【解決手段】電気光学装置は、基板上に、第1導電層(6)と、第1導電層の上層側に絶縁膜(62)を介して配置され、基板上で平面的に見て第1導電層に少なくとも部分的に重なるように設けられた第2導電層(400)とを備え、絶縁膜には、基板上で平面的に見て、第1導電層と第2導電層とが互いに重なる領域内に空洞部(210)が形成されている。 (もっと読む)


【課題】製造工程を複雑にしないと共に画素電極及び基準電極とデータ線の間の寄生容量を減らす液晶表示装置を提供する。
【解決手段】本発明の実施形態に係る液晶表示装置は、第1基板と、前記第1基板と対向する第2基板と、前記第1基板及び前記第2基板の間に配置された二重保護膜と、前記二重保護膜は第1保護膜と第2保護膜とを含み、前記第1保護膜の屈折率は前記第2保護膜の屈折率と異なり、前記第1保護膜の窒素含有率は前記第2保護膜の窒素含有率と異なることを特徴とする。 (もっと読む)


【課題】ピクセル口径比を増大し、静電容量性クロストークが殆どないTFTアレイを提供する。
【解決手段】透明な第一基板上にゲート電極及びゲートアドレス線7を形成するステップと、前記ゲート電極を含む前記第一基板上にゲート絶縁層を形成するステップと、前記ゲート絶縁層上に半導体層を形成するステップと、前記半導体層上にドレーン電極及びソース電極とドレインアドレス線5、補助記憶コンデンサ電極12を形成するステップと、前記補助記憶コンデンサ電極12を含む前記第一基板上にフォトイメージ形成可能な有機絶縁層を設けるステップと、前記有機絶縁層にフォトイメージ工程を実施して前記補助記憶コンデンサ電極12の表面が露出するコンタクト・ホール36を形成するステップと、前記コンタクト・ホールを通じて前記補助憶補助コンデンサー電極12の上部と電気的に接続されるピクセル電極3を形成するステップ、を有するTFTアレイ。 (もっと読む)


【課題】寄生抵抗のさらなる低減を図る半導体装置を提供する。
【解決手段】ガラス基板1上にシリコン窒化膜2およびシリコン酸化膜3が形成されている。そのシリコン酸化膜3上に、ソース領域45、ドレイン領域46、チャネル領域40、GOLD領域41,42、ゲート絶縁膜5およびゲート電極6aを含むn型GOLD構造の薄膜トランジスタT4と、ソース領域45、ドレイン領域46、チャネル領域40、ゲート絶縁膜5およびゲート電極6aを含むn型SD構造の薄膜トランジスタT5と、p型のソース領域45、ドレイン領域46、チャネル領域40、ゲート絶縁膜5およびゲート電極6aを含むp型の薄膜トランジスタT6とが形成されている。 (もっと読む)


【課題】クロストーク等が生じにくい、電力消費量が小さい、静電破壊を防止した、液晶表示装置を提供する。
【解決手段】第1絶縁基板2上において、行列状に配置された複数の走査電極8および複数の信号電極9と走査電極8と信号電極9との交点近傍に配置された複数の画素電極10と、各走査電極8と各信号電極9と各画素電極10に接続された各スイッチング素子11と、第1絶縁基板上に配置された複数の第1共通電極C1〜C220と、各画素電極10と各第1共通電極C1〜C220との間に接続された各補助コンデンサ12と、各第1共通電極C1〜C220に接続された第2共通電極13とを備え、各走査電極8と第2共通電極13との交点において、両基板8,13との間に、第1絶縁層および第2絶縁層が積層された。 (もっと読む)


【課題】光源側にゲート電極膜を有するTFTを用いた表示装置であって、光リーク電流の発生を抑えつつ、容量増加をも抑制することができる表示装置を提供。
【解決手段】TFTの少なくとも一端において、ソース領域やドレイン領域となる高濃度領域と、チャネル領域との間に、順に、高濃度領域の不純物濃度が低濃度の第1低濃度領域と、第1低濃度領域の不純物濃度よりさらに低濃度の第2低濃度領域とを、設ける。 (もっと読む)


【課題】オン抵抗を犠牲にしないで寄生容量とリーク電流のトレードオフを解消または緩和する。
【解決手段】TFT部10Bは、2つのソース・ドレイン電極18,19が、半導体膜15の平面視でチャネル形成領域を挟んで位置する一方と他方の半導体領域に接する。ソース・ドレイン電極18,19は、半導体膜15と接する領域(斜線部)の当該ソース・ドレイン電極の輪郭部分30において、その両端のエッジポイント31の各々が、平面視でゲート電極13の外側に位置している。 (もっと読む)


【課題】多層配線間で形成される寄生容量を低減することを目的の一とする。
【解決手段】画素、メモリ部、又はCMOS回路等に配置されたトランジスタのチャネル形成領域213、214と重なる第1の配線(ゲート電極)の一部または全部と第2の配線(ソース線またはドレイン線)154、157とを重ねる。また、ゲート電極と第2配線154、157の間には第1の層間絶縁膜149及び第2の層間絶縁膜150cを設け、寄生容量を低減した半導体装置である。 (もっと読む)


【課題】配線間の寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。
【解決手段】金属薄膜の一部または全部を酸化させた第1の層と酸化物半導体層の積層を用いるボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導体層の一部上に接するチャネル保護層となる酸化物絶縁層を形成し、その絶縁層の形成時に酸化物半導体層の積層の周縁部(側面を含む)を覆う酸化物絶縁層を形成する。 (もっと読む)


【課題】寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。また、駆動回路に用いる薄膜トランジスタの動作速度の高速化を図ることを課題の一とする。
【解決手段】酸化物絶縁層がチャネル形成領域において酸化物半導体層と接したボトムゲート構造の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲート電極層と重ならないように形成することにより、ソース電極層及びドレイン電極層とゲート電極層との間の距離を大きくし、寄生容量の低減を図ることができる。 (もっと読む)


41 - 60 / 220