説明

Fターム[2H092NA23]の内容

液晶−電極、アクティブマトリックス (131,435) | 目的 (17,448) | 素子性能の向上 (1,705) | 寄生容量の低減 (220)

Fターム[2H092NA23]に分類される特許

161 - 180 / 220


【課題】支持基板上に高速駆動を可能とする高性能なスイッチング素子を形成できる、電気光学装置の製造方法を提供する。
【解決手段】単結晶シリコン基板200の一方の面に貼着膜210を形成し、貼着膜210が形成された側を支持基板10Aに貼り合わせる。単結晶シリコン基板200を弗酸とオゾン水との混合液を用いてエッチングしパターニングすることにより単結晶シリコン基板200からなる半導体層を形成する。そして、半導体層を用いることでスイッチング素子を形成する。 (もっと読む)


【課題】TFTアレイを製造するための方法に提供する。
【解決手段】TFTアレイを製造するための方法は、基板と、複数の第1の導電性ラインと複数の第2の導電性ラインとを有し基板上にパターニングされた第1の金属層と、パターニングされた第1の金属層の上の絶縁層と、パターニングされたシリコン層と、パターニングされたシリコン層の上のパターニングされた保護層と、パターニングされた保護層の上のパターニングされたドープシリコン層及びパターニングされた第2の金属層とを準備し、パターニングされたシリコン層の露出した部分と第1の導電性ラインと第2の導電性ラインの露出した部分を埋め、パターニングされた第2の金属層が、複数の第3の導電性ラインと複数の第4の導電性ラインを備え、そのそれぞれが、複数の第1の導電性ラインと複数の第2の導電性ラインの1つにそれぞれに対応する。 (もっと読む)


【課題】 薄膜トランジスタ(TFT)をスイッチング素子として用いたアクティブマトリクス回路において、表示電極の面積比率(開口率)を向上させ、また、TFTに光が当たることによってTFTの特性が低下することを防止する。
【解決手段】 TFTのチャネルをソース線の下に設けることにより、光を遮る面積を低減する。また、このようにTFTのチャネル上にソース線が重ねられているために、TFTの上方から入射する光はソース線で遮られて、TFTには達しないので、TFT特性が外光によって低下することが防止できる。 (もっと読む)


【課題】本発明は、画素の充電時間を増加させて表示装置の画質を向上させ、また画質不良を減少させて表示装置の画質を向上させる。
【解決手段】本発明は薄膜トランジスタ表示板に関し、薄膜トランジスタ表示板は、基板上に形成されているゲート線、ゲート線上に形成されているゲート絶縁膜、ゲート絶縁膜上に形成されている半導体層、半導体層上に形成されているデータ線及びドレイン電極、データ線及びドレイン電極上に形成されてコンタクトホールを備えた保護膜、そして保護膜上に形成されてコンタクトホールを通してドレイン電極と接続されている画素電極を含み、データ線は画素電極を横切って、画素電極はデータ線と重なる開口部を備えている。開口部の横幅はデータ線の横幅より広くても狭くてもよい。これによって、データ線と画素電極の間に発生する寄生容量を除去して画質が向上する。 (もっと読む)


【課題】複数の画素ユニットを組み合わせて大きなサイズのディスプレイパネルを製造する際、画素ユニット間で異なる寄生キャパシタCのキャパシタンスの影響を受ける電荷蓄積キャパシタのシフト値を固定する。
【解決手段】上記課題を解決するために、第一金属層と第二金属層とを備える画素ユニットにおいて、第一金属層でゲート電極及び第一電極とを構成し、第二金属層でドレイン電極、ソース電極及び第二電極とを構成する。この構成では、ドレイン電極は第一重畳領域でゲート電極と重なり合い、ソース電極は第二重畳領域でゲート電極と重なり合ってTFTを形成し、第二電極は第三重畳領域で第一電極と重なり合って電荷蓄積キャパシタを形成する。そして、この電荷蓄積キャパシタを構成する前記第一電極と前記第二電極の大きさはほぼ等しくし、当該第一電極と当該第二電極との位置関係にはずれがある配置とする。 (もっと読む)


【課題】 埋め込み構造を有する基板およびそれを用いた表示装置を提供する。
【解決手段】 埋め込み構造を有する基板100は、主面に形成された溝を有するガラス基板101と、溝内に堆積された第1材料から形成され、主面と略面一の表面を有する埋め込み構造102を有する。溝の深さをd、溝の側壁部の曲率半径をrとしたとき、d≧rの関係にある。 (もっと読む)


【課題】本発明の目的は、残像を最小化させ、画質を向上できる液晶表示パネル及びその製造方法を提供することにある。
【解決手段】本発明は、互いに交差するように位置するゲートラインとデータラインにより定義される画素セルがマトリクス状に配列された液晶表示パネルにおいて、前記画素セルのそれぞれは、前記ゲートラインとデータラインの交差領域に位置する薄膜トランジスタと、前記薄膜トランジスタと接続される画素電極と、前記薄膜トランジスタと隣接して位置し、前記薄膜トランジスタのゲート電極と寄生キャパシタを形成すると共に、前記画素電極と接触される金属パターンを備え、それぞれの前記金属パターンは、前記画素セルの位置により面積が互いに異なる。 (もっと読む)


【課題】電気光学装置において、比較的簡単な構成を用いて、画素部のTFTのチャネル領域やその隣接領域における入射光や戻り光に対する遮光性能を高める。
【解決手段】電気光学装置は、一対の基板間に挟持された液晶層(50)と、TFTアレイ基板(10)にマトリクス状に設けられた画素電極(9a)とを備える。データ線(6)は、遮光性の材料からなり、TFTのチャネル領域(1a')及びその隣接領域を対向基板(20)の側から見て夫々覆う主配線部(6a)と、この主配線部から走査線に沿って突出している突出部(6b)とを有する。 (もっと読む)


【課題】クロストーク等が生じにくい、電力消費量が小さい、静電破壊を防止した、液晶表示装置を提供する。
【解決手段】第1絶縁基板2上において、行列状に配置された複数の走査電極8および複数の信号電極9と走査電極8と信号電極9との交点近傍に配置された複数の画素電極10と、各走査電極8と各信号電極9と各画素電極10に接続された各スイッチング素子11と、第1絶縁基板上に配置された複数の第1共通電極C1〜C220と、各画素電極10と各第1共通電極C1〜C220との間に接続された各補助コンデンサ12と、各第1共通電極C1〜C220に接続された第2共通電極13とを備え、各走査電極8と第2共通電極13との交点において、両基板8,13との間に、第1絶縁層および第2絶縁層が積層された。 (もっと読む)


【課題】垂直クロストークの発生を防止する液晶表示装置を提供する。
【解決手段】基板上に形成されていて、各々第1及び第2副画素電極191a、191bを含む複数の画素電極191と、同基板上に形成される複数のデータ線171a、171b,171c、171dからなるデータ線171とを含み、データ線171を画素電極191のうちの隣接する二つの副画素電極191a、191bと重畳させる。 (もっと読む)


【課題】 液晶表示装置の、ドレイン線と交差する共通信号線の電位を安定化させる。
【解決手段】 複数本のゲート線と複数本のドレイン線がマトリクス状に配置されており、かつ、前記ゲート線に沿って他の信号線が配置されており、隣接する2本のゲート線と隣接する2本のドレイン線で囲まれた領域を1つの画素領域とする表示パネルを有する表示装置であって、前記表示パネルは、複数の画素領域でなる表示領域の外側に、前記他の信号線と電気的に接続された第1の電極と、前記ゲート線およびドレイン線ならびに他の信号線と電気的に独立した第2の電極とを有する容量素子が設けられている表示装置である。 (もっと読む)


【課題】アクティブマトリックス液晶表示装置のフリッカ防止調整方法を提供する。
【解決手段】TFT素子の寄生容量(Cgs)が、ゲートライバからの距離につれて大きくなるよう構成されて共通電極電圧VCOMのフラット化を図っている液晶表示装置において、表示中央部のフリッカを防止するようVCOMの電圧レベルを設定し、その後表示周辺部のフリッカを防止するようゲート信号電圧のターンオン電圧Vghの大きさを調整することで、表示全域のフリッカを防止している。 (もっと読む)


【課題】低誘電率、低コスト、高耐熱、高光透過率、厚膜、高平坦の層間絶縁膜を用いることによって、低消費電力かつ低コストで、画像視認性が高い液晶表示装置を得る。
【解決手段】有機シロキサン系絶縁膜を液晶表示装置の層間絶縁膜とし、層間絶縁膜中のシリコン量に対する窒素量(N量/Si量)を元素比で0.04以上になるように制御して、層間絶縁膜の厚膜化によるクラック発生を抑制可能な限界膜厚を1.5μm以上とする。 (もっと読む)


【課題】光センサからの信号の検出感度低下を抑制可能な光センサ内蔵型の画像表示装置を実現する。
【解決手段】複数のデータ用配線2のうち光センサ回路(トランジスタ6,8及び蓄積容量7で構成される)に電気的に接続された光センサ信号読み出し用配線10の両隣に位置する二つのデータ用配線2と、光センサ信号読み出し用配線10との間にそれぞれ、画素ユニットPg1,Pb1を配置する。よって、少なくとも画素ユニットPg1,Pb1の幅だけ光センサ信号読み出し用配線10とその両隣のデータ用配線2との間の距離をとることができ、光センサ信号読み出し用配線10とデータ用配線2との間の静電容量値を抑制することができる。よって、データ用配線2上の電位変動の影響が当該静電容量を介して伝達されにくく、光センサからの信号の検出感度低下を抑制できる。 (もっと読む)


チップの電気部品間のクロストーク及びチップに入射する迷光に由来する電気的雑音を抑制するように設計されたLCoSチップ(100)を提供する。LCoSチップ(100)は、メモリセルのアレイが形成されたシリコン基板(120)を含んでいる。チップ(100)はまた、ワード線を形成する第1の多結晶シリコン層(302)、及びビット線を形成する金属層(413)を含んでおり、ビット線はワード線に直交している。チップ(100)はまた、第2及び第3の多結晶シリコン層(310、312)上に形成された蓄電キャパシタ(308)を含んでいる。第2の多結晶シリコン層(310)は、第1の多結晶シリコン層の上方且つワード線によって覆われていない基板(120)の領域の上方に配置されている。金属層(413)は、隣接ビット線(304)間、及びビット線(304)と蓄電キャパシタ(308)との間のクロストークを低減させる遮蔽体(432)を含んでいる。
(もっと読む)


【課題】ゲート線にかかるロードを減らして開口率を高めながら光漏れ現象を防止できる液晶表示装置を提供する。
【解決手段】液晶表示装置は、絶縁基板上に互いに離隔して形成されたゲート線と維持電極線と、ゲート線及び維持電極線と絶縁され形成されて、ゲート線と交差するデータ線と、ゲート線とデータ線によって定義される画素ごとに形成された画素電極と、ゲート線とデータ線に連結されて画素電極に電圧を印加する薄膜トランジスターと、データ線と同じ層に形成されて、維持電極線と連結されて画素電極と共に維持キャパシタの両端子を構成する維持電極を含む。 (もっと読む)


【課題】 反射層において高い反射率を得ることができ、明るい表示が可能な液晶装置及び電子機器を提供すること。
【解決手段】 反射層25を構成するコレステリック層が、例えばアルミニウム等の金属とは異なり、電界に悪影響を与えるおそれがないので、反射層25を設けるスペースが限られてしまうことはない。むしろ、サブ画素領域114内の所望の範囲に反射層25を設けることができるので、入射光を反射可能な領域が広がる。これにより、入射光を十分に利用することができ、明るくコントラストの高い表示が可能となる。また、アルミニウム等の金属とは異なり、パターニングの必要も無いため、容易に製造することができるという利点もある。 (もっと読む)


【課題】 保持容量70が形成された後にTFT30の水素化処理を行うことによって、TFT30の素子特性の低下を抑制する。
【解決手段】 保持容量70は、TFT30に施す水素化処理を阻害しないようにTFT30を避けるように形成されている。より具体的には、上部容量電極300は、各画素部に設けられた複数の保持容量70間で共用されるように走査線3aに沿って延在された上部容量電極300がTFT30上で切り欠かれた切り欠き部301を有している。加えて、下部容量電極71もTFT30が備える半導体層上に重ならないように画素部で互いに分離されている。 (もっと読む)


【課題】 保持容量において誘電体層として用いる陽極酸化膜を薄くすることにより、素子基板上に大きな段差が発生することを防止可能な電気光学装置、電子機器、および電気光学装置の製造方法を提供すること。
【解決手段】 電気光学装置1の素子基板10において、非線形素子43の絶縁層は、非線形素子用下電極44の上面441を覆う部分が、サリチル酸塩をエチレングリコール−水との混合溶媒に溶解させた有機系電解液中で形成した第1の陽極酸化膜49であり、側面部442を覆う部分が、クエン酸の水溶液からなる水系電解液中で形成した第2の陽極酸化膜46である。第1の陽極酸化膜49は第2の陽極酸化膜46より膜厚が厚く、かつ、誘電率が低い。 (もっと読む)


【課題】均一な画素電圧を維持できる液晶表示素子及びその製造方法を提供する。
【解決手段】液晶表示素子は、第1及び第2基板と、第1基板と第2基板の間に形成された液晶層と、第1基板上にマトリックス状に定義された複数の画素と、第1基板上に第1方向に配置され、各画素を上下に隣接する第1及び第2画素に区画する複数のゲートラインと、ゲートラインと直交する第2方向に配置され、ゲートラインと共に第1及び第2画素を区画する複数のデータラインと、第1及び第2画素内に横電界を発生させる複数の第1及び第2電極と、データラインと交差するゲートライン上に形成され、第1及び第2画素を駆動させるスイッチング素子とを含み、スイッチング素子は、ゲート電極、半導体層、ソース電極、及びドレイン電極から構成され、ドレイン電極は、第1画素の第2電極に接続する第1ドレイン電極、第2画素の第2電極に接続する第2ドレイン電極から構成される。 (もっと読む)


161 - 180 / 220