【課題】配線間の寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。
【解決手段】金属薄膜の一部または全部を酸化させた第１の層と酸化物半導体層の積層を用いるボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導体層の一部上に接するチャネル保護層となる酸化物絶縁層を形成し、その絶縁層の形成時に酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層を形成する。 （もっと読む）

【課題】横方向電界で液晶分子を回転させる方式を用いた場合、液晶は電極に対して基板から離れた方向に配置される。つまり、基板側に生じる電界は液晶分子の回転に寄与しない。そのため、電界の利用率が低下する。また、電気抵抗が低い結晶型ＩＴＯを用いた場合、ドライエッチングでは残渣が残り、ウェットエッチングでは寸法精度が出せないという課題がある。
【解決手段】電極間に位置する誘電体をエッチングして逆テーパー状に窪ませることで、電界強度が強い電極間に液晶が入る領域を設けた。窪ませた部分の液晶分子も電界により回転するため電界の利用率を向上させることができる。また、逆テーパー状に誘電体が形成されているため、スパッター法等で結晶型ＩＴＯ膜を形成した場合、自己整合的にＩＴＯ膜が分離されるため、ＩＴＯをエッチングすることなく所望のパターンを形成することが可能となる。 （もっと読む）

【課題】基板に形成された複数のゲートライン及び複数のデータラインを含み、ゲートラインとデータラインにより複数の画素領域が画定され、画素領域ごとに画素電極及びスイッチング素子としての薄膜トランジスタが形成されるＴＦＴ−ＬＣＤアレイ基板を提供する。
【解決手段】本発明は、ＴＦＴ−ＬＣＤアレイ基板及びその製造方法に関する。アレイ基板には、基板に形成された複数のゲートライン及び複数のデータラインが含まれる。前記ゲートラインとデータラインにより複数の画素領域が画定され、画素領域ごとに画素電極及びスイッチング素子としての薄膜トランジスタが形成されている。前記薄膜トランジスタのゲート電極は連結電極を介して対応したゲートラインに電気的に接続され、前記ゲート電極と前記ゲートラインは異なる材料層により形成される。 （もっと読む）

【課題】他のパネルと接続されていない単独の状態の液晶表示パネルでも、ソースバスライン容量に依存する消費電流の低減を可能とする。
【解決手段】液晶表示パネルは、アクティブマトリックス型の液晶表示パネルであって、上記液晶表示パネル内における複数の画素領域の少なくとも１つに、当該画素領域内に設けられているソースバスラインＳ１〜ＳｘのＯＮ／ＯＦＦを切り換える切換部Ｔｒ１１〜Ｔｒｘｙが備えられている。 （もっと読む）

【課題】大面積な半導体装置を低コストに提供することを目的の一とする。または、ｎチャネル型トランジスタ及びｐチャネル型トランジスタに最適な結晶面をチャネル形成領域とすることにより、性能向上を図ることを目的の一とする。
【解決手段】絶縁表面上に（２１１）面から±１０°以内の面を上面とする島状の単結晶半導体層を形成し、単結晶半導体層の上面及び側面に接して形成し、且つ絶縁表面上に非単結晶半導体層を形成し、非単結晶半導体層にレーザー光を照射して非単結晶半導体層を溶融し、且つ、単結晶半導体層を種結晶として絶縁表面上に形成された非単結晶半導体層を結晶化して結晶性半導体層を形成し、結晶性半導体層を用いて、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成する。 （もっと読む）

【課題】画素電極における走査線の電位変動の影響を抑制する。
【解決手段】電気光学装置用基板は、基板（３０１）上に、互いに交差する複数の走査線（４０）及び複数のデータ線（５０）と、複数の走査線及び複数のデータ線の交差に対応して設けられた複数の画素電極（２１）と、複数の画素電極に夫々対応し、対応する画素電極をスイッチング制御する複数の半導体素子（２４）とを備える。基板上で平面的に見て、複数の半導体素子のうち少なくとも一の半導体素子は、一の半導体素子に対応する一の画素電極に隣り合う他の画素電極に少なくとも部分的に重なるように配置されている。 （もっと読む）

【課題】ＦＦＳモードの液晶表示装置において、保持容量を増加させることなく液晶に印加される電界強度を維持又は増加させ、液晶駆動電圧の低電圧化、及びこれにともなう信号線ドライバー回路の発熱防止、高フレームレート化を実現する。
【解決手段】液晶の誘電率よりも誘電率の小さい絶縁層をコモン電極と複数のスリットが設けられている画素電極との間に設け、画素電極のスリット下の絶縁層の厚さを画素電極の透明導電層下の絶縁層の厚さよりも薄くなるように絶縁層をエッチングする。これにより、スリット下の絶縁層には凹部が形成され、液晶に印加される電界強度が増加し、より低電圧駆動が可能となる。また、絶縁層を一様に薄くするものではないため、保持容量の増加は少ない。 （もっと読む）

【課題】 クロストークを防止する。
【解決手段】電気光学装置は、基板（７）上に第１電極（１３１）及び第２電極（１３２）からなる電気光学素子と、データ電位が供給される第１データ線（６ａ）及び第１電極間に設けられ、第１期間でオン状態、第２期間でオフ状態となる第１スイッチング素子と、データ電位が供給される第２データ線（６ｂ）及び第２電極間に設けられ、第１期間でオフ状態、第２期間でオン状態となる第２スイッチング素子と、を備える。そして、基板を平面視すると、第２電極は、その少なくとも一部が第１及び第２データ線と重なるように形成され、第１電極は、その両側辺がそれぞれ第１及び第２データ線それぞれの幅の内に収まるように、形成される。 （もっと読む）

【課題】表示品位の劣化を防止し、かつ、輝度傾斜の発生を防止する液晶表示装置を提供することができる。
【解決手段】第１基板１０１は、表示画素ＰＸのそれぞれに配置された第１電極ＰＥと、絶縁層を介して第１電極ＰＥと対向するように配置された第２電極ＣＥと、表示画素ＰＸの配列する行に沿って第１電極ＰＥの周囲の領域に配置された走査線ＹＬと、を有し、第１電極ＰＥは、第２電極ＣＥとの間に電界を生じさせるためのスリットＳＴを有し、液晶層ＬＱに含まれる液晶分子の初期配向方向は、走査線ＹＬと第１電極ＰＥとの間に生じる電界の方向と略同一であって、スリットＳＴは液晶分子の初期配向方向に対応して液晶分子の配向方向を制御可能な電界を生じさせるように配置されている液晶表示装置。 （もっと読む）

【課題】工数の増加を伴うことなく、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板の製造方法を実現する。
【解決手段】画素ＴＦＴ７および信号配線上に、コンタクトホール９ａ・１０ａを有する透明な絶縁層９・１０を形成する工程を備え、該工程は、画素ＴＦＴ７および信号配線を覆うように、感光性を有さない第１の絶縁層９を形成する工程と、第１の絶縁層９を覆うように、感光性を有する第２の絶縁層１０を形成する工程と、第２の絶縁層１０を露光および現像により、パターニングする工程と、第２の絶縁層１０をマスクとして上記第１の絶縁層９をエッチングする工程とを含む。 （もっと読む）

【課題】配線や電極等による段差に起因する配向処理むらを抑制し、配向不良の発生を低減でき、充電時間を短くできるＴＦＴ基板の提供。
【解決手段】基材２と、基材上に形成されたゲート線と、ゲート絶縁層４と、オーバーコート層６と、ソース線と、画素電極８と、基材２上に形成されゲート線に接続されたゲート電極１３、ＴＦＴ用ゲート絶縁層１４、ＴＦＴ用ゲート絶縁層上に形成された半導体層１５、ＴＦＴ用ゲート絶縁層および半導体層の上に上記オーバーコート層と連続して形成されたＴＦＴ用オーバーコート層１６、ＴＦＴ用オーバーコート層上に形成され、ソース線に接続され、半導体層にソース電極用コンタクトホールｈ１を介して接続されたソース電極１７、および、ＴＦＴ用オーバーコート層上に形成され、画素電極に接続され、半導体層に透明電極用コンタクトホールｈ２を介して接続された透明電極１８を有するＴＦＴ１０とを有する。 （もっと読む）

【課題】表示の均一化が可能なアレイ基板を提供する。
【解決手段】複数の第１配線部31中の最も外側の位置でのライン／スペース比と、最も外側に位置する第１配線部31a1，31b1と第１配線部31a1，31b1の外側に配置した第２配線部40とのライン／スペース比とを略等しく設定する。第１配線部31全体に亘って寄生容量を均一化し、第１配線部31と接続した各薄膜トランジスタを介して、表示の均一化が可能になる。 （もっと読む）

【課題】液晶表示装置に外力が加わっても導電膜と共通電極がショートする現象を防止でき、液晶表示装置の表示特性を向上できる上部基板を有する液晶装置を提供する。
【解決手段】画像を表示する表示部と前記表示部を駆動するために駆動信号を提供する駆動部とを備え、前記駆動部は相互に異なる層に配置される第１導電パターン及び第２導電パターンを電気的に接続するための導電膜を具備している、下部基板、共通電極と前記共通電極上に具備され前記共通電極と前記導電膜を互いに絶縁する絶縁部材とからなる上部基板、及び、前記下部基板と前記上部基板との間に介在する液晶層、を含むことを特徴とする。 （もっと読む）

【課題】アクティブマトリクス型表示装置等の半導体装置において、トランジスタの駆動能力を低下させることなく寄生容量の容量値を低減することを課題の一とする。または、寄生容量の容量値を低減した半導体装置を低コストに提供することを課題の一とする。
【解決手段】トランジスタのゲート電極と同一の材料層で形成される配線と、ソース電極またはドレイン電極と同一の材料層で形成される配線との間に、ゲート絶縁層以外の絶縁層を設ける。 （もっと読む）

【課題】ボトムゲート型自己整合型のＴＦＴにおいて、ゲート電極の幅を最小加工寸法程度の幅とし、寄生容量が小さいＴＦＴを提供する。
【解決手段】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層に、ゲート電極をマスクにして紫外線を裏面照射することにより、自己整合型のＴＦＴを形成する。紫外線照射された半導体層は紫外線の回折の影響によりゲート電極より少し内側までソース電極、ドレイン電極として機能する程度に高導電化し、チャネル長はゲート電極の幅よりも少し短い長さとなる。これにより、ゲート電極の幅を最小加工寸法程度に短縮することが可能となり、その結果、ＴＦＴ寄生容量も低減させることができる。 （もっと読む）

【課題】表示部に穴をあけた液晶表示装置において、各配線の寄生容量の均一化を図る。
【解決手段】穴１０近辺の遮光層１１下において、終端された走査線４および補助容量線５の幅を表示領域２における走査線４および補助容量線５の幅よりも広くする。これにより、遮光層１１下において各配線により形成される容量が表示領域２において各配線により形成される容量よりも大きくなるので、各配線の寄生容量の均一化を図ることができ、表示ムラの発生が抑制される。 （もっと読む）

【課題】液晶表示装置のアレイ基板及びこれの製造方法を提供する。
【解決手段】第１スイッチング素子は第１データライン１７１ａに接続され、第２スイッチング素子は第１データラインに隣接する第２データライン１７１ｂに接続される。第３スイッチング素子は第１データラインと第２データラインとの間に配置されるデータ電源ライン１７１ｃに接続される。第４スイッチング素子はゲートライン１２１と平行であり、データ電源ラインの電圧と異なる極性を有する電圧が印加されるゲート電源ライン１２５に接続される。これにより、アレイ基板の透過率、開口率、及び表示特性が向上される。第１及び第２画素電極（１９１ａ，１９１ｂ）と、第１及び第２共通電極（１９１ｃ，１９１ｄ）とに極性が異なる電圧を印加すると、アレイ基板の表面にほぼ平行な電界が生成される。 （もっと読む）

【課題】寄生容量を抑制した状態で開口率を向上させることが可能な液晶表示素子および表示装置を提供する。
【解決手段】第１基板１０上にマトリクス状に配置された複数の走査線１１および複数の信号線１２と、走査線１１および前記信号線１２の交差部に配置されたＴＦＴ１と、ＴＦＴ１を覆う状態で、第１基板１０上に設けられた第１絶縁膜１３と、第１絶縁膜１３上に配置された共通電極１４と、共通電極１４を覆う状態で、第１絶縁膜１３上に配置された第２絶縁膜１５と、画素領域１Ａ内の第２絶縁膜１５上に配置され、第２絶縁膜１５および第１絶縁膜１３に設けられたコンタクトホールを介してＴＦＴ１と接続された複数のスリット１６ａを有する画素電極１６とを備え、共通電極１４は、第１絶縁膜１３上のコンタクトホールの形成領域を除く画素領域１０Ａと、走査線１１および信号線１２の少なくとも一方とを覆う状態で配置されている。 （もっと読む）

【課題】 配線容量の低減を図り、液晶表示装置の高精細化や狭額縁化を図る。
【解決手段】 走査線及び信号線の交点に配列されるスイッチング素子１２と、マトリクス状に配置されスイッチング素子によって駆動される画素電極と、画素電極の印加電圧を保持するための保持容量とを有するアレイ基板２と、対向電極を有し、アレイ基板２と所定の間隔を隔てて対向配置される対向基板３とを備え、これらアレイ基板２と対向基板３の間に液晶層が封入されてなる液晶表示パネル１を備えた液晶表示装置である。アレイ基板２の電源配線及び電気信号配線の少なくとも一部（例えば保持容量配線１３や額縁領域の引き出し配線４１）は、配線上に誘電率の低い絶縁性着色層（青色絶縁性着色層２１）が積層された構造を有する。 （もっと読む）

【課題】表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有するＩＣチップをボンディング等により実装することが困難となり、製造コストが増大するという問題がある。
【解決手段】同一基板上に画素部と、画素部を駆動する駆動回路とを有し、駆動回路の少なくとも一部の回路を、上下をゲート電極で挟んだ酸化物半導体を用いた薄膜トランジスタで構成する。同一基板上に画素部及び駆動回路を設けることによって製造コストを低減する。 （もっと読む）