説明

Fターム[4M104AA03]の内容

半導体の電極 (138,591) | 基板材料 (12,576) | 化合物半導体(半絶縁性基板を含む) (3,646)

Fターム[4M104AA03]の下位に属するFターム

Fターム[4M104AA03]に分類される特許

1,281 - 1,300 / 1,500


【課題】 1回のリソグラフィによりフィールドプレート構造を形成できる方法を提供する。
【解決手段】 基板の主表面に形成される動作層と、動作層上に形成される絶縁層と、動作層および絶縁層の双方に接続する電極とを有するフィールドプレート構造の形成方法であって、基板の主表面に動作層を形成する工程と、動作層上に電気絶縁層を形成する工程と、絶縁層上に感光性の熱収縮性有機物層を形成する工程と、感光性の有機物層をリソグラフィによりパターン化する工程と、パターン化した有機物層をマスクとして絶縁層をエッチングする工程と、有機物層を加熱により収縮させる工程と、電極材料層を形成する工程と、熱収縮した有機物層を除去する工程とを備えることを特徴とする。 (もっと読む)


【課題】 電界効果型トランジスタ及びその製造方法に関し、容量の増加を招かず、ゲート−ドレイン間に低抵抗な微細な電界緩和用電極を設ける。
【解決手段】 ゲート−ドレイン間に金属的性質を示すカーボンナノチューブからなる電界緩和用電極8を設ける。 (もっと読む)


【課題】 本発明は、窒化物を含む半導体から構成されるヘテロ接合電界効果型トランジスタにおいて、ゲートリーク電流の抑制および電流コラプスの改善を図ることができる、ヘテロ接合電界効果型トランジスタ等を提供することを目的とする。
【解決手段】 本発明に係わるヘテロ接合電界効果型トランジスタは、バリア層4上にAl層8が形成されている。さらに、当該Al層8上に、ゲート電極9が形成されている。 (もっと読む)


【課題】配線等のパターンを、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製した半導体装置を提供することを目的とする。また配線等のパターンを所望の形状で制御性よく形成できる技術を提供することを目的とする。
【解決手段】パターン材料を含む組成物からなる複数の第1の液滴を第1の線上に中心を有するように吐出し、第1の液滴の間に複数の第2の液滴を第2の線上に中心を有するように吐出して形成されたパターンを有する半導体装置である。第1の線と第2の線とが一定の距離を有するため、パターンの側端部が波状形状となる。 (もっと読む)


【課題】受光面積の大きい太陽電池を提供する。
【解決手段】透光性および絶縁性を有する筒状基板と、前記筒状基板の内周面に形成された光電素子とを備え、前記光電素子は、筒状基板の内周面に積層された第1電極層と、第1電極層の上に積層された第2電極層と、第1および第2電極の間に介在する光電変換層とからなる太陽電池。 (もっと読む)


【課題】電界効果型トランジスタが形成される半導体層の結晶性の劣化を抑制しつつ、電界効果型トランジスタが形成される半導体層下に低抵抗化されたバックゲート電極を配置する。
【解決手段】単結晶半導体基板11上には埋め込み酸化膜12が形成され、埋め込み酸化膜12上には、バックゲート電極を構成する第1単結晶半導体層13が形成されている。さらに、第1単結晶半導体層13上には埋め込み酸化膜14が形成され、埋め込み酸化膜14上には、メサ分離された第2単結晶半導体層15a、15bが積層され、第2単結晶半導体層15a、15bの膜厚は第1単結晶半導体層13の膜厚よりも厚くするとともに、第2単結晶半導体層15a、15bにSOIトランジスタを形成する。 (もっと読む)


均一な表面及び安定した組成を有する大面積のバナジウム酸化物薄膜の製造方法である。これにより、バナジウム−有機金属化合物ガスをチャンバに注入し、バナジウム−有機金属化合物ガス分子が基板の表面に飽和吸着された吸着物を形成する。次いで、チャンバに酸素−前駆体を注入し、吸着物と表面飽和反応させてバナジウム酸化物薄膜を製造する。
(もっと読む)


【課題】 応力が加えられたゲート金属シリサイド層を含む高性能の金属酸化物半導体電界効果トランジスタ(MOSFET)及び高性能MOSFETを製造する方法を提供すること。
【解決手段】 本発明は、ソース領域、ドレイン領域、チャネル領域、ゲート誘電体層、ゲート電極及び1つ又は複数のゲート側壁スペーサを備えた少なくとも1つの電界効果トランジスタ(FET)を含む半導体デバイスに関する。このようなFETのゲート電極は、1つ又は複数のゲート側壁スペーサによって横方向に制限され、かつ、FETのチャネル領域内に応力を生じさせるように配置され構成される内因性応力が加えられたゲート金属シリサイド層を含む。半導体デバイスは、少なくとも1つのp−FETを含むことが好ましく、p−チャネルFETは、1つ又は複数のゲート側壁スペーサによって横方向に制限され、かつ、FETのp−チャネル内に圧縮応力を生じさせるように配置され構成される内因性応力が加えられたゲート金属シリサイド層を備えたゲート電極を有することがより好ましい。 (もっと読む)


【課題】デュアルゲート構造及びその製造方法、デュアルゲート構造を備える半導体素子及びその製造方法を提供する。
【解決手段】半導体素子は、基板上に形成された少なくとも2つのスタックゲート構造を備える。2つのスタックゲート構造は、各々半導体層及び半導体層上に形成された金属層を備える。基板上に形成された2つのスタックゲート構造は、相異なる中間層、すなわち、2つのスタックゲートのうち1つは、オーミック層を備え、2つのスタックゲートのうち他の1つは、オーミック層を備えないことにその特徴がある。 (もっと読む)


【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な薄膜トランジスタ及びその作製技術を提供することを目的とする。また、薄膜トランジスタを構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。
【解決手段】薄膜トランジスタが有する配線や電極パターンは、第1の領域及び第2の領域を有する絶縁表面上に設けられた配線層と、配線層に接する電極層とを有し、前記配線層は前記第2の領域に設けられ、電極層は第1の領域に設けられ、電極層及び配線層に対するぬれ性は、前記第1の領域より前記第2の領域が高い領域に設けられる。 (もっと読む)


シールドゲートトレンチFETは、以下のように形成される。第1の導電型のシリコン領域内にトレンチが形成される。トレンチは、シールド絶縁膜によってシリコン領域から絶縁されたシールド電極を含む。熱酸化物層およびコンフォーマルな絶縁体層からなるインターポリ絶縁膜(IPD)がシールド電極上面に沿って形成される。少なくともトレンチ側壁上方を覆うゲート絶縁膜が形成される。ゲート電極がトレンチ内に形成される。ゲート電極は、IPDによってシールド電極から絶縁される。 (もっと読む)


【課題】 定常損失を低減しつつ耐圧を向上することのできる半導体装置およびその製造方法を提供する。
【解決手段】 整流素子は、基板1と、半導体からなる不純物領域層(n層3およびp層5)と、アノード電極9とを備える。不純物領域層は、基板1上に形成され、基板1側の表面である第1の面と、当該第1の面と反対側の表面である第2の面とを有する。アノード電極9はn層3およびp層5上に形成される。不純物領域層では、第2の面から第1の面に到達するn型のn層3と、n層3に隣接するとともにn層3を挟むように配置され、第2の面から第1の面に向けて延在するp型のp層5とが形成される。アノード電極9は、n層3にショットキー接触し、かつ、p層5に電気的に接続されている。 (もっと読む)


【課題】チップサイズの増大を抑制しつつ、絶縁体上に配置された導電型の異なる電界効果型トランジスタ下にフィールドプレートを形成する。
【解決手段】素子分離絶縁層7aにまたがるように配置されたゲート電極10aをゲート絶縁膜8a、9aをそれぞれ介して単結晶半導体層5a、6a上に形成し、ゲート電極10aを挟み込むように配置されたP型ソース層11aおよびP型ドレイン層12aを単結晶半導体層5aに形成し、ゲート電極10aを挟み込むように配置されたN型ソース層13aおよびN型ドレイン層14aを単結晶半導体層6aに形成し、ゲート電極10a、素子分離絶縁層7aおよび絶縁層4aを貫通して半導体層3aに接続された埋め込み電極15aを形成する。 (もっと読む)


【課題】電界効果トランジスタにおけるパンチスルーとリーク電流の抑制をはかることができ、素子信頼性の向上をはかる。
【解決手段】表面部にチャネル領域が形成される第1導電型の第1の半導体領域100と、チャネル領域上にゲート絶縁膜101を介して形成されたゲート電極102と、チャネル領域を挟んで形成されたソース・ドレイン電極108と、ソース・ドレイン電極108とチャネル領域との間に形成され、ソース・ドレインのエクステンション領域となる第2導電型の第2の半導体領域105と、ソース・ドレイン電極108と第1,第2の半導体領域100,105との間に形成され、第2の半導体領域105よりも不純物濃度の高い第2導電型の第3の半導体領域109とを備えた電界効果トランジスタであり、第3の半導体領域109はソース・ドレイン電極108からの偏析によって形成されている。 (もっと読む)


【課題】オーミック電極と窒化物系半導体層とのオーミック特性が熱により劣化するのを抑制することが可能な窒化物系半導体素子を提供する。
【解決手段】この窒化物系半導体素子(窒化物系半導体レーザ素子)は、p側オーミック電極6に、約1nmの厚みを有するとともにp型コンタクト層5の主表面に接触して形成されるSi層6aと、Si層6a上に形成される約20nmの厚みを有するPd層6bとを含むとともに、n側オーミック電極9に、約1nmの厚みを有するとともにn型GaN基板1の下面に接触して形成されるSi層9aと、Si層9aの下面上に形成される約6nmの厚みを有するAl層9bと、Al層9bの下面上に形成される約30nmの厚みを有するPd層9cとを含む。 (もっと読む)


【課題】高温下で使用しても、特性劣化が生じない炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】炭化珪素半導体基体500と、この炭化珪素半導体基体500にヘテロ接合し、炭化珪素とはバンドギャップの異なるヘテロ半導体材料からなるソース領域11と、炭化珪素半導体基体500とソース領域11との接合部に隣接してゲート絶縁膜7を介して配設されたゲート電極8と、ソース領域11に接するように形成されたソース電極9と、炭化珪素半導体基体500と接触するように形成されたカーボンナノチューブ層12と、このカーボンナノチューブ層12を介して炭化珪素半導体基体500と隣接するように形成されたドレイン電極10とを有する。 (もっと読む)


【課題】 高速スイッチング動作とエネルギー損失低減の両立が図れ、かつ電気機器のインダクタンス負荷等による逆起電力に基づく電流集中耐性に優れた半導体装置および電気機器を提供する。
【解決手段】 半導体装置100は、第1導電型のワイドバンドギャップ半導体からなる半導体層3と、半導体層3の厚み方向に電荷キャリアを移動させる縦型電界効果トランジスタ102が形成されたトランジスタセル101Tと、半導体層3にショットキー電極9がショットキー接合されてなるショットキーダイオード103が形成されたダイオードセル31と、を備え、半導体層3に、平面視において、仮想の境界ラインにより互いに交差する2方向に配列された4角形の複数のサブ領域101が区画され、かつサブ領域101の4つの隅部を切り欠くようにしてサブ領域101の残部からなるトランジスタセル101Tと切り欠かれた部分からなるダイオードセル31とが区画されている。 (もっと読む)


【課題】 MOSFET構造及びその製造方法を提供する。
【解決手段】 本方法は、第一MOSFET型領域(40)では半導体層(22)を完全に半導体金属合金に変換するのに十分な厚さで、第二MOSFET型領域(30)では半導体層(20)を部分的に半導体金属合金に変換するのに十分な厚さで金属含有層(56)を形成する。第一の実施態様では、第一MOSFET型領域(40)のゲートスタックは金属含有層(56)を形成する前に凹化しておくので第一MOSFET半導体スタックの高さは第二MOSFET半導体スタックの高さ未満である。もう一つの実施態様では、変換プロセスの前に第一MOSFET領域(40)よりも第二MOSFET領域(30)の金属含有層(56)を薄く形成する。 (もっと読む)


【課題】 ショットキー接合面での電界を緩和して耐圧を向上させつつ、順バイアス時のオン抵抗を下げることができる。
【解決手段】 半導体整流素子は、n型SiC基板1上に形成されるn型SiCエピタキシャル層2と、SiCエピタキシャル層2上形成されるトレンチ3と、各トレンチ3の底部に位置するSiCエピタキシャル層2に形成されるp型の電界緩和層4と、隣接トレンチ3間のSiCエピタキシャル層2の上面にショットキー接合にて接続される第1ショットキー電極5と、トレンチ3の側壁上にショットキー接合にて接続される第2ショットキー電極6と、SiC基板1の裏面に形成されるカソード電極7とを備えている。第1ショットキー電極5のバリアハイトと第2ショットキー電極6のバリアハイトとの差分を、両者に同じ材料でかつ同じ製法からなる電極を形成した場合のバリアハイトの差分よりも小さくするため、オン抵抗をより低減できる。 (もっと読む)


【課題】 FETデバイスにおける閾値電圧をより良く制御できるデバイスを提供すること。
【解決手段】 基板(101)と、基板(101)の上のシリコン・ゲルマニウム(SiGe)層(103)と、SiGe層(103)の上の、SiGe層(103)に隣接した半導体層(105)と、基板(101)、SiGe層(103)及び半導体層(105)に隣接した絶縁層(109a)と、絶縁層(109a)に隣接した一対の第1のゲート構造体(111)と、絶縁層(109a)の上の第2のゲート構造体(113)とを含む電界効果トランジスタ(FET)と、FETを形成する方法である。絶縁層(109a)は、SiGe層(103)の側面、並びに半導体層(105)の上面、半導体層(105)の下面及び半導体(105)の側面に隣接していることが好ましい。SiGe層(103)は、炭素を含むことが好ましい。一対の第1のゲート構造体(111)が、第2のゲート構造体(113)に対して実質的に横断方向にあることが好ましい。さらに、第1のゲート構造体(111)の対は、絶縁層(109a)によりカプセル封入されることが好ましい。 (もっと読む)


1,281 - 1,300 / 1,500