【課題】トレンチ内のゲート電極内部にスが形成され難い半導体装置及びその半導体装置の製造方法を提供することを目的とする。
【解決手段】縦型構造の半導体装置１において、トレンチ２を等方性エッチングで形成することにより、トレンチ２の断面形状を曲率半径ｒ一定の半円形にさせる。 （もっと読む）

【課題】 空乏化が抑制されたゲート電極を備え、特性のばらつきが小さく十分な駆動能力を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１における活性領域１ａ上に形成された第１のゲート絶縁膜５ａと、第１のゲート絶縁膜５ａ上に形成され、第１導電型の不純物を含む多結晶シリコン膜からなる第１のゲート電極６ａとを備えている。第１のゲート電極６ａに含まれる第１導電型の不純物は、第１のゲート電極６ａにおける第１のゲート絶縁膜５ａとの界面部分に第１の濃度ピークを有し、且つ、第１のゲート電極６ａの上面部分に第２の濃度ピークを有し、第１の濃度ピークは、第２の濃度ピークよりも濃度が大きい。 （もっと読む）

【課題】簡易な製造工程で、ライン幅とスペース幅をシュリンクした複数のパターンを精度よく形成する。
【解決手段】ゲート電極を構成する多結晶シリコン膜７上に、下地材としてシリコン窒化膜８が積層され、その上面にシュリンクパターンを形成するための非晶質シリコン膜１２ａが分離形成される。非晶質シリコン膜１２ａは、フォトリソグラフィ処理でＷａの３倍の幅寸法４５ｎｍでパターニングされるが、スリミング技術で３０ｎｍに形成した上で、熱酸化により表層をシリコン酸化膜１５に変質させ、これによって寸法がＷａである１５ｎｍに形成される。シリコン酸化膜１５の上面に非晶質シリコン膜１６を形成してスペーサ加工を行うことで側壁部に非晶質シリコン膜１６ａを残存させる。この後、シリコン酸化膜１５を弗酸処理で剥離するとラインアンドスペースが１５ｎｍのシュリンクパターンを形成できる。 （もっと読む）

【課題】ゲート電極をパターニングするときに、選択ゲートトランジスタのゲート電極脇のシリコン基板が掘られることを防止する製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板２のメモリセル部上および選択ゲート部上に電極材膜６を形成する工程と、電極材膜６およびハードマスク材膜７、８のうちのセル部に対応する部分を覆う第１のマスク材膜を作成する工程と、選択ゲート部のハードマスク材膜７、８および第１のマスク材膜をマスクとして選択ゲート部の電極材膜６を加工する工程と、電極材膜６、ハードマスク材膜７、８等のうちの選択ゲート部に対応する部分を覆う第２のマスク材膜１１を作成する工程と、メモリセル部のハードマスク材膜７、８および第２のマスク材膜１１をマスクとして電極材膜６、ブロック膜５およびシリコン窒化膜４を加工する工程とを備えてなる。 （もっと読む）

【課題】メモリセルに対して設けられる選択ゲートについて、この選択ゲートのゲート長を長くすることなく、選択ゲートの制御性を向上させる。
【解決手段】本発明の一態様において、メモリセルＡ１に対して設けられる選択ゲートＳ１を含む半導体装置は、選択ゲートＳ１のチャネル上に形成されているゲート絶縁膜９の上面が、選択ゲートＳ１の素子分離領域１０の上面の一部又は全部よりも高く、Tri-gate構造を持つ。 （もっと読む）

【課題】外部ストレスによる亀裂などの破損による形状不良や特性不良などの半導体装置の不良を低減することを目的の一とする。よって、信頼性の高い半導体装置を提供することを目的の一とする。また、作製工程中においても上記不良を低減することで半導体装置の製造歩留まりを向上させることを目的の一とする。
【解決手段】一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路において、半導体集積回路と第２の耐衝撃層との間に衝撃拡散層を有する。外部ストレスに対する耐衝撃層と、その衝撃を拡散する衝撃拡散層とを設けることで、半導体集積回路の単位面積あたりに加えられる力を軽減し、半導体集積回路を保護する。衝撃拡散層は弾性率が低く、破断係数が高い方が好ましい。 （もっと読む）

【課題】同一基板上に複数のトランジスタを備え、各トランジスタの動作特性を劣化させることなく、各々に適切な閾値電圧を設定することのできる半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、素子分離領域２により分離された第１および第２のトランジスタ領域１０、２０を有する半導体基板１と、第１および第２のトランジスタ領域１０、２０において、半導体基板上１に形成された不純物拡散抑制層１２、２２と、不純物拡散抑制層１２、２２上に形成されたエピタキシャル結晶層１３、２３と、を有し、不純物拡散抑制層２２の厚さは、不純物拡散抑制層１２の厚さよりも厚く、チャネル領域１１に含まれる導電型不純物は、エピタキシャル結晶層１３中の領域における濃度が、半導体基板１中の領域における濃度よりも低く、チャネル領域２１に含まれる導電型不純物は、エピタキシャル結晶層２３中の領域における濃度が、半導体基板１中の領域における濃度よりも低い。 （もっと読む）

【課題】高い精度で安定的にパターンを形成することができる、半導体装置の製造方法を提供する。
【解決手段】被加工膜ＰＳ上に、第１無機材料からなる第１無機膜ＨＵと、第２無機材料からなりかつ第１無機膜ＨＵと被加工膜ＰＳとの間に位置する第２無機膜ＨＤとが形成される。第１無機膜ＨＵ上の第１フォトレジストマスクＲ１をマスクとして用いて第１無機膜ＨＵがエッチングされる。第２無機膜ＨＤ上に第２フォトレジストマスクＲ２が形成される。第２フォトレジストマスクＲ２および第１無機膜ＨＵをマスクとして用いて第２無機膜ＨＤがエッチングされる。第２無機膜ＨＤをマスクとして用いて被加工膜ＰＳがエッチングされる。 （もっと読む）

【課題】ゲート長が膜厚で規定された縦型の半導体装置であって、良好な信頼性のゲート絶縁膜を備え、微細化が容易な半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１０の基板１１上の、チャネル領域３２に対応する領域を
除いた領域を種結晶領域として用い、チャネル領域３２を迂回する形で、
基板１１上に選択エピタキシャル成長又は固相エピタキシャル成長によってゲートとなる単結晶膜を結晶成長させる。この単結晶膜をＣＭＰで窒化膜１９の膜厚に規定し、この単結晶膜と絶縁膜からなる積層膜に、チャネルとなる任意の大きさの開口を形成する。この開口形成時にできた、単結晶膜の端面を酸化させることによりゲート酸化膜を形成する。 （もっと読む）

【課題】第１のシリサイド層と第２のシリサイド層間が断線することを防止すると共に、表面に高抵抗シリサイド層の形成されていない第１，第２のシリサイド層を実現する。
【解決手段】第１のゲート電極１４ａ上に形成された第１のシリサイド層２０ａ１を有する第１のＭＩＳトランジスタＮＴｒと、第２のゲート電極１４ｂ上に形成された第２のシリサイド層２２ｂ１を有する第２のＭＩＳトランジスタＰＴｒとを備え、第１のゲート電極１４ａと第２のゲート電極１４ｂとは、半導体基板１０上に一体化形成されており、第１のシリサイド層２０ａ１と第２のシリサイド層２２ｂ１とは、第１のシリサイド層２０ａ１及び第２のシリサイド層２２ｂ１よりも膜厚が厚い第３のシリサイド層２３を挟んで接続されている。 （もっと読む）

【課題】 結晶成長させたｐ型窒化物半導体領域をエッチングすることなく、ｎ型半導体層とｐ型半導体層が隣接する構造を有する半導体装置の製造方法を提供する。
【解決手段】 本半導体装置の製造方法は、ｎ型半導体層２２の表面の一部をエッチングして溝１７を形成する溝形成工程と、溝１７の内外に亘るｎ型半導体層２２の表面上にｐ型窒化物半導層１６を結晶成長させるｐ型窒化物半導体層形成工程と、溝形成工程でエッチングされなかった範囲のｎ型半導体層２２の上部に位置するｐ型窒化物半導体層１６の少なくとも一部にｎ型不純物を注入し、ｐ型窒化物半導体層１６の表面からｎ型半導体層２２に達するｎ型領域１０を形成するｎ型領域工程を備えている。 （もっと読む）

【課題】デバイスの窒化物エピタキシャル層にとって有害となる場合があるアニール条件に耐え得る半導体デバイスを形成する方法を提供すること。
【解決手段】半導体デバイスを形成する方法は、III族窒化物半導体層上に誘電体層を形成する工程と、前記半導体層において離間して設けられたソース領域およびドレイン領域上の前記誘電体層の一部を選択的に除去する工程と、第１の伝導度型を持つイオンを前記半導体層の前記ソース領域およびドレイン領域内へ直接イオン注入する工程と、前記注入されたイオンを活性化するために前記半導体層と前記誘電体層をアニールする工程と、および前記半導体層の前記ソース領域およびドレイン領域上に金属電極を形成する工程とを含む。 （もっと読む）

【課題】ビット線コンタクトのホールパターンと、ソース線コンタクトの溝パターンを同時に開口加工する際に、溝パターンにおける半導体基板の削れ量の増大を抑制する。
【解決手段】本発明の半導体装置は、半導体基板１上にメモリセルアレイを備え、各メモリセルにおけるホールパターンからなるビット線コンタクトをワード線方向に配列し、各メモリセルにおけるソース線コンタクトをワード線方向に延びる溝パターンから構成したものにおいて、半導体基板１の表面におけるソース線コンタクトを囲む選択ゲートトランジスタのゲート電極間の部位に、シリコン酸化膜１２とＲＩＥのバリヤ膜１３とを積層して設け、半導体基板１の表面におけるビット線コンタクトを囲む選択ゲートトランジスタのゲート電極間の部位に、シリコン酸化膜１２を設け、バリヤ膜が存在しないように構成した。 （もっと読む）

【課題】半導体基板を不必要に露出させることなく、半導体装置の信頼性を向上できる技術を提供する。
【解決手段】半導体基板１Ｓ上にゲート電極Ｇ１とゲート電極Ｇ２を形成した後、ｎチャネル型ＭＩＳＦＥＴ形成領域を酸化シリコン膜で覆う一方、ｐチャネル型ＭＩＳＦＥＴ形成領域を露出する。続いて、半導体基板１Ｓの全面に例えば酸化アルミニウム膜よりなる元素供給膜７を形成した後、熱処理を実施する。これにより、ゲート電極Ｇ２直下の第１絶縁膜にアルミニウムを拡散させて高濃度ＨｆＡｌＯ膜８ａと低濃度ＨｆＡｌＯ膜８ｂを形成する。その後、元素供給膜として例えば酸化マグネシウム膜を使用してゲート電極Ｇ１直下の第１絶縁膜にマグネシウムを拡散させて高濃度ＨｆＭｇＯ膜と低濃度ＨｆＭｇＯ膜を形成する。 （もっと読む）

【課題】トランジスタのチャネルに応力を与えるストレスライナーとして機能するシリコン窒化膜を形成した場合に、クラックの発生を抑えることができる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】半導体基板１に形成されたｎチャネル型トランジスタ２０を覆い、ｎチャネル型トランジスタ２０のチャネルに対してチャネル長方向の引張応力を作用させるシリコン窒化膜１１、１２を形成する半導体装置の製造方法であって、ｎチャネル型トランジスタ２０の上に一層目のシリコン窒化膜１１を形成する工程と、一層目のシリコン窒化膜１１に紫外線を照射する工程と、紫外線照射の後、一層目のシリコン窒化膜１１の上に一層目のシリコン窒化膜１１よりも薄いシリコン窒化膜１２を少なくとも一層以上形成する工程とを備え、引張応力を作用させるシリコン窒化膜を複数段階に分けて形成する。 （もっと読む）

【課題】フォトダイオード形状に依存せず、加算出力を維持したまま、周波数特性を向上させることの可能な受光素子を提供する。
【解決手段】半導体基板１０および半導体層１１によってＰＮ接合型のフォトダイオードが構成されている。半導体層１１の上面には反射防止膜１２が形成され、反射防止膜の上には受光面１Ａに対応して開口部１３Ａを有する層間膜１３が形成されている。反射防止膜１２は、第１絶縁膜１２Ａおよび第２絶縁膜１２Ｂを積層してなる積層構造を有しており、第１絶縁膜１２Ａには開口部１３Ａの端縁１３Ｂに沿って延在する溝部１２Ｃが設けられている。溝部１２Ｃの底面には半導体層１１が露出しており、溝部１２Ｃにはシリサイドを含んで構成されたカソード電極１４が設けられている。 （もっと読む）

【課題】ゲートトレンチ底部のゲート絶縁膜の絶縁破壊を防止し、長期信頼性が高く、かつ、ショットキーダイオードを内蔵させることが容易であって、さらに、高耐圧な周辺耐圧構造を有するワイドバンドギャップ半導体装置の提供。
【解決手段】ゲートトレンチ７ａの深さより深いソースショットキートレンチ７ｂが前記ゲートトレンチ７ａの表面パターンを表面で取り巻く環状パターンを有し、前記ソースショットキートレンチ７ｂが底部に接するｐ⁺型領域３００を備えるワイドバンドギャップ半導体装置。 （もっと読む）

【課題】ＭＯＳＦＥＴを安定して動作させるとともに、ＳＢＤ領域における耐圧の低下を防ぐことのできる半導体装置を提供する。
【解決手段】半導体装置は、ＭＯＳＦＥＴ領域１０とＳＢＤ領域２０とが配置されているｎ＋型半導体基板１と、ｎ＋型半導体基板１上に設けられたｎ型エピタキシャル層２とを備える。ＭＯＳＦＥＴ領域１０は、ｐ型ベース領域３に設けられ第１の不純物濃度を有するｐ＋型拡散領域５を備える。ＳＢＤ領域２０は、ｎ型エピタキシャル層２の上面に設けられ第２の不純物濃度を有するｐ型拡散領域２１を備える。ｐ型拡散領域２１の有する第２の不純物濃度は、ｐ＋型拡散領域５の有する第１の不純物濃度よりも低い。 （もっと読む）

【課題】プラスチックフィルムのような耐熱性の低い基材に対しても、基材の劣化を招くことなく、配線などの所望のパターンを作製できる加工体およびその製造方法を提供する。
【解決手段】分散剤により覆われたナノ粒子を含む塗料を基材上に塗布する。基材上に塗布した塗料に対してプラズマ処理を施すことにより、低い温度領域においてナノ粒子を覆っている分散剤をナノ粒子表面より脱離させ、粒子間の焼結を促進させる。 （もっと読む）

【課題】トランジスタ特性を長期安定化して使用することができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１上にゲート絶縁膜２を形成する工程と、前記ゲート絶縁膜上にポリシリコン膜３を形成する工程と、前記ポリシリコン膜の下層側に重元素の不純物イオン４をイオン注入する工程と、前記ポリシリコン膜の上層側に、前記重元素より質量の小さい軽元素の不純物イオン６をイオン注入する工程と、前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極３ａを形成する工程と、前記半導体基板に不純物イオンをイオン注入し、熱処理を施すことによりソース・ドレイン領域の拡散層９を形成する工程と、を具備することを特徴とする。 （もっと読む）