半導体装置
【課題】メモリセルに対して設けられる選択ゲートについて、この選択ゲートのゲート長を長くすることなく、選択ゲートの制御性を向上させる。
【解決手段】本発明の一態様において、メモリセルA1に対して設けられる選択ゲートS1を含む半導体装置は、選択ゲートS1のチャネル上に形成されているゲート絶縁膜9の上面が、選択ゲートS1の素子分離領域10の上面の一部又は全部よりも高く、Tri-gate構造を持つ。
【解決手段】本発明の一態様において、メモリセルA1に対して設けられる選択ゲートS1を含む半導体装置は、選択ゲートS1のチャネル上に形成されているゲート絶縁膜9の上面が、選択ゲートS1の素子分離領域10の上面の一部又は全部よりも高く、Tri-gate構造を持つ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
特許文献1においては、周辺回路部ゲート絶縁膜をセル部ゲート絶縁膜よりも薄膜化し、かつ、メモリセルカラム内の選択トランジスタの微細化を可能にした半導体記憶装置及びその製造方法が開示されている。
【0003】
特許文献2においては、絶縁層上に複数のメモリセルトランジスタがマトリックス状に配置された不揮発性半導体記憶装置が記載されている。特許文献2において、メモリセルトランジスタは、絶縁層上に配置された対向する第1導電型のソース及びドレイン領域と、ソース及びドレイン領域に挟まれたソース及びドレイン領域より不純物濃度の低い第1導電型のチャネル領域と、チャネル領域上に絶縁されて配置された浮遊ゲート電極と、浮遊ゲート電極上に絶縁されて配置された制御ゲート電極とを備えるデブレッション型のMISトランジスタである。
【0004】
従来の、例えばNAND型フラッシュメモリなどのような不揮発性半導体記憶装置においては、浮遊ゲートと制御ゲートとを備えるメモリセルに記憶されている値を読み出す際、このメモリセルに対して設けられている選択ゲートがONされ、メモリセルの電位が伝搬するか否かの状態に基づいてこのメモリセルに記憶されている値が判断される。
【0005】
従来のPlanar型選択ゲートでは、微細化により選択ゲートの制御性が劣化し、狭チャネルによる高抵抗化が発生し、駆動力の低下、選択性の劣化が生じる場合がある。このような場合には、メモリセルのセンスが困難な場合がある。
【特許文献1】特開2005−26589号公報
【特許文献2】特開2006−73939号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は、選択ゲートのサイズを大きくすることなく、選択ゲートの制御性を向上させる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様において、メモリセルに対して設けられる選択ゲートを含む半導体装置は、選択ゲートのチャネル上に形成されているゲート絶縁膜の上面が、選択ゲートの素子分離領域の上面の一部又は全部よりも高く、Tri-gate構造を持つ。
【発明の効果】
【0008】
本発明により、メモリセルに対して設けられる選択ゲートについて、サイズを大きくすることなく制御性を向上させることができる。
【発明を実施するための最良の形態】
【0009】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下の各図において同様の部分については同一の符号を付して説明を省略する。
【0010】
(第1の実施の形態)
本実施の形態においては、複数の不揮発性メモリセルの行(又は列)に対して2つの選択ゲートが両端に設けられており、この複数のメモリセルと2つの選択ゲートの組み合わせがそれぞれ平行に並べられている半導体装置について説明する。なお、メモリセルを選択可能であれば、選択ゲートは一つでもよい。本実施の形態において、少なくとも一つの選択ゲートがTri-gate構造を持つ。メモリセルをTri-gate構造としてもよい。メモリセルと選択ゲートのうち、選択ゲートのみがTri-gate構造であるとしてもよい。
【0011】
図1(a)は、本実施の形態に係る半導体装置の構成の一例を示す断面図である。
【0012】
この図1(a)の半導体装置1は、charge trap型メモリセルと選択ゲートを含むNANDセルである。この図1(a)は、基板に対して垂直であり、ビット線方向(選択ゲートを結ぶ方向)の断面図である。
【0013】
半導体装置1は、マトリクス状に配置されている複数のメモリセルのうち、行方向に並んでいるメモリセルA1〜Anの両端に、Tri-gate構造の選択ゲートS1,S2を備えている。本実施の形態において、選択ゲートS1,S2の下は、Bulk-Si基板とする。
【0014】
図1(b)は、メモリセルA1の構成の一例を示す断面図である。この図1(b)は、基板に対して垂直であり、ワード線方向(ビット線方向に垂直な方向)の断面図である。他のメモリセルについても、メモリセルA1と同様の構成である。
【0015】
半導体領域(活性領域)2の上には、トンネル絶縁膜3(例えばシリコン酸化物)が形成されている。トンネル絶縁膜3の上には、電荷蓄積層4(例えばシリコン窒化物)が形成されている。
【0016】
積層状態の半導体領域2、トンネル絶縁膜3、電荷蓄積層4の両側面には、この積層状態の半導体領域2、トンネル絶縁膜3、電荷蓄積層4を挟む状態で素子分離領域5が形成されている。素子分離領域5としては、例えば、Shallow Trench Isolation技術を用いて形成された素子分離領域などがある。
【0017】
電荷蓄積層4と素子分離領域5の上には、ブロック膜6(例えば酸化アルミニウム)が形成されている。
【0018】
ブロック膜6の上には、ゲート電極層7a,7b(例えばpoly-Si)が形成される。
【0019】
図2(a)は、選択ゲートS1の構成の一例を示す断面図である。この図2(a)は、基板に対して垂直であり、ワード線方向と平行な方向の半導体装置1の断面図である。なお、選択ゲートS2などの他の選択ゲートも、選択ゲートS1と同様の構成とすることができる。
【0020】
上述したように、選択ゲートS1は、Tri-gate構造を持つ。選択ゲートS1のチャネル上のゲート絶縁膜/ゲート界面は、素子分離領域のゲート絶縁膜/ゲート界面より高い。
【0021】
具体的には、ワード線方向と並行な断面において、選択ゲートS1の半導体領域8の上面は、凸形状である。
【0022】
半導体領域8の凸形状の上面には、例えばゲート酸化によって生成される逆凹形状のゲート絶縁膜9が形成されている。すなわち、半導体領域8の凸形状の上面は、ゲート絶縁膜9によって覆われている。
【0023】
半導体領域8の両側面には、この半導体領域8を挟む状態で素子分離領域10が形成されている。
【0024】
素子分離領域10の上とゲート絶縁膜9の上には、ゲート電極層7a,7bが形成される。これにより、素子分離領域10上面と、逆凹状のゲート絶縁膜9の上面及び両側面は、ゲート電極層7aで覆われる。
【0025】
本実施の形態に係る選択ゲートS1は、この選択ゲートS1のチャネル上に形成されているゲート絶縁膜9の上面9aが、選択ゲートS1の素子分離領域10の上面10aよりも高い構造を持つ
図2(b)は、本実施の形態に係る半導体装置1の選択ゲートS1における電気力線の状態の一例を示す断面図である。
【0026】
選択ゲートS1は、Tri-gate構造を持つため、電気力線は、ゲート電極層7a,7bから、ゲート絶縁膜8の上面部を経由し、半導体領域8の上面の突出部の上面に向かい、加えて、ゲート電極層7a,7bから、ゲート絶縁膜8の側面部を経由し、半導体領域2上面の突出部の側面に向かう。
【0027】
半導体領域2上面の突出部の側面をゲート絶縁膜8で囲むことにより、チャネルにかかる電界が強まり、ゲートのチャネルに対する制御性が上がる。そして、半導体領域2上面の突出部の側面までをチャネルとして使うことによって電流量が増え、低抵抗化が可能となる。
【0028】
ゲート絶縁膜8の側部を経由して半導体領域8に向かう電界の強さが、ゲート絶縁膜8の上面部を経由して半導体領域8に向かう電界の強さよりも強くならず、かつ、抵抗を低減させる観点から、ゲート絶縁膜9の側部の厚さT1は、ゲート絶縁膜9の上面部の厚さT2以上であり、かつ2倍以下の範囲であって、なるべく薄く形成することが好ましい。例えば、厚さT2が5nm〜15nm程度の場合には、厚さT1は、例えば5nm〜15nm程度の厚さが好ましい。
【0029】
本実施の形態においては、選択ゲートS1,S2のゲート長を長くすることなく、選択ゲートS1,S2の制御性を向上させることができる。
【0030】
本実施の形態においては、選択ゲートS1,S2のゲート支配力を増加させ、カットオフ特性を高性能化することができる。また、実効的チャネル幅が増えることによる低抵抗化を実現することができる。
【0031】
(第2の実施の形態)
本実施の形態においては、浮遊ゲートと制御ゲートとを備える浮遊ゲート型のNAND型フラッシュメモリの選択ゲートを、Tri-gate構造とする場合について説明する。
【0032】
図3(a)は、本実施の形態に係る半導体装置の構成の一例を示す断面図である。
【0033】
この図3(a)の半導体装置11は、浮遊ゲート型メモリセルと選択ゲートを含むNANDセルである。この図3(a)は、基板に対して垂直であり、ビット線方向の断面図である。
【0034】
半導体装置11は、マトリクス状に配置されている複数のメモリセルのうち、行方向に並んでいるメモリセルB1〜Bnの両端に、Tri-gate構造の選択ゲートU1,U2を備えている。本実施の形態において、選択ゲートU1,U2の下は、Bulk-Si基板とする。
【0035】
図3(b)は、メモリセルB1の構成の一例を示す断面図である。この図3(b)は、Bulk-Si基板に対して垂直であり、ワード線方向の断面図である。他のメモリセルについても、メモリセルB1と同様の構成である。
【0036】
半導体領域12の上には、ゲート絶縁膜13が形成されている。
【0037】
半導体領域12の両側面には、素子分離領域14が形成されている。
【0038】
ゲート絶縁膜13の上には、浮遊ゲート電極層15(例えばpoly-Si)が形成されている。
【0039】
素子分離領域14の上と、浮遊ゲート電極層15の上には、電極間絶縁膜(例えば、Inter poly絶縁膜)16が形成される、これにより、素子分離領域14の上面と、浮遊ゲート電極層15の上面及び側面とは、電極間絶縁膜16で覆われる。
【0040】
電極間絶縁膜16の上には、制御ゲート電極層17が形成される。
【0041】
図4(a)は、選択ゲートU1の構成の一例を示す断面図である。この図4(a)は、基板に対して垂直であり、ワード線方向と平行な方向の半導体装置11の断面図である。なお、選択ゲートU2などの他の選択ゲートも、選択ゲートU1と同様の構成とすることができる。
【0042】
上述したように、選択ゲートU1は、Tri-gate構造を持つ。選択ゲートS1のチャネル上のゲート絶縁膜/ゲート界面は、チャネルから離れた素子分離領域のゲート絶縁膜/ゲート界面より高い。
【0043】
具体的には、ワード線方向の断面において、半導体領域18の上には、ゲート絶縁膜13が形成されている。
【0044】
半導体領域18の両側面には、この半導体領域18を挟む状態で素子分離領域19が形成されている。
【0045】
素子分離領域19の上面のうち、半導体領域18の側面と接していない裾部分の上面19aは、ゲート絶縁膜13の上面13aよりも下になるように掘り込まれている。
【0046】
素子分離領域19のうち半導体領域18の側面と接している部分の上面19bには、電極間絶縁膜(Inter Poly 絶縁膜)16が形成されている。なお、この電極間絶縁膜16は、なくてもよい。
【0047】
素子分離領域19のうち半導体領域18の側面と接している部分の上面19b、又は電極間絶縁膜16の上面16aは、ゲート絶縁膜13の上面13aよりも上に位置する。
【0048】
素子分離領域19、電極間絶縁膜16、ゲート絶縁膜13の上には、ゲート電極層20が形成される。このゲート電極層20の下層側は、例えば、メモリセルの浮遊ゲート電極層15の形成時に形成される。ゲート電極層20の上層側は、例えば、メモリセルの制御ゲート電極層17の形成時に形成される。
【0049】
本実施の形態における選択ゲートU1のチャネル上に形成されているゲート絶縁膜13の上面13aが、選択ゲートU1の素子分離領域19の上面19aの一部よりも高い構造を持つ。
【0050】
図4(b)は、本実施の形態に係る半導体装置11の選択ゲートU1における電流の流れる状態の一例を示す断面図である。
【0051】
選択ゲートU1は、Tri-gate構造を持つため、電気力線は、ゲート電極層20から、ゲート絶縁膜13を経由し、半導体領域18に向かい、加えて、ゲート電極層20から、半導体領域18の側面に接する素子分離領域19の突出部分を経由し、素子分離領域19の掘り込まれた部分よりも上にある半導体領域18上部の側面に向かう。
【0052】
半導体領域2上面の突出部の側面を素子分離領域19の突出部分で囲むことにより、チャネルにかかる電界が強まり、ゲートのチャネルに対する制御性が上がる。そして、半導体領域2上面の突出部の側面までをチャネルとして使うことによって電流量が増え、低抵抗化が可能となる。
【0053】
素子分離領域19の突出部分を経由して半導体領域18に向かう電界の強さが、ゲート絶縁膜8を経由して半導体領域18に向かう電界の強さよりも強くならず、かつ、抵抗を低減させる観点から、素子分離領域19の突出部分の厚さT3は、ゲート絶縁膜13の厚さT4以上であり、かつゲート絶縁膜13の厚さT4の2倍以下の範囲であって、なるべく薄く形成することが好ましい。さらに、素子分離領域19の突出部分の厚さT3は、メモリセルの浮遊ゲート電極層15と制御ゲート電極層17との間の電極間絶縁膜16の厚さ以下であることが好ましい。例えば、厚さT3が5nm〜15nm程度の場合には、厚さT4は、例えば5nm〜15nm程度の厚さが好ましい。
【0054】
本実施の形態においては、選択ゲートU1,U2のゲート長を長くすることなく、選択ゲートU1,U2の制御性を向上させることができる。
【0055】
本実施の形態においては、選択ゲートU1,U2のゲート支配力を増加させ、カットオフ特性を高性能化することができる。また、実効的チャネル幅が増えることによる低抵抗化を実現することができる。
【0056】
(第3の実施の形態)
本実施の形態においては、上記第1の実施の形態に係る選択ゲートS1の製造方法について説明する。本実施の形態においては、選択ゲートS1の下がBulk-Si基板であり、電荷蓄積層がMONOS構造の場合について説明する。本実施の形態において、電荷蓄積層は、例えば絶縁膜(charge trap)である。
【0057】
図5から図7までは、メモリセルA1及び選択ゲートS1の製造過程の例を示す断面図である。
【0058】
本実施の形態においては、まず、図5(a)に示すように、ワードラインの形成予定領域(メモリセルA1の形成予定領域)及び選択ゲートS1の形成予定領域において、素子分離領域5,10が形成された後、トンネル絶縁膜(例えばシリコン酸化物)3、電荷蓄積層(例えばシリコン窒化物)4、ブロック膜(例えば酸化アルミニウム)6が形成される。
【0059】
次に、図5(b)に示すように、マスク21が利用され、選択ゲートS1の形成予定領域におけるトンネル絶縁膜3、電荷蓄積層4、ブロック膜6が除去される。この除去の際、さらにオーバーエッチングを行うことで、素子分離領域10の絶縁膜が除去される。これにより、選択ゲートS1の形成予定領域において、素子分離領域10の上面10aより、半導体領域8の上面8aが上に位置する。
【0060】
次に、図6(a)に示すように、例えば、素子分離領域10の上面10aよりも上の半導体領域8の表面に対してゲート酸化を行うなどにより、選択ゲートS1用のゲート絶縁膜9が形成され、マスク21が除去される。これにより、選択ゲートS1の形成予定領域において、素子分離領域10の上面10aより、ゲート絶縁膜9の上面9aが上に位置する。
【0061】
次に、図6(b)に示すように、例えばpoly-Siなどのようなゲート電極層7a,7bが堆積される。
【0062】
そして、図7に示すように、選択ゲートS1とメモリセルA1とが形成される。
【0063】
(第4の実施の形態)
本実施の形態においては、上記第2の実施の形態に係る選択ゲートU1の製造方法について説明する。本実施の形態においては、選択ゲートU1の下がBulk-Si基板であり、電荷蓄積層が例えばpoly-Siなどのような浮遊ゲート電極層15の場合について説明する。
【0064】
図8から図9までは、メモリセルB1及び選択ゲートU1の製造過程の例を示す断面図である。
【0065】
本実施の形態においては、まず、図8(a)に示すように、ワードラインの形成予定領域及び選択ゲートU1の形成予定領域において、素子分離領域14,19が形成されるとともに、半導体領域12,18の上面に、順に、ゲート絶縁膜13、浮遊ゲート電極層15(選択ゲートU1のゲート電極層20の下層20aに対応)、マスク絶縁膜(SiN膜)22が形成される。
【0066】
素子分離領域14,19の厚さは、例えば、200nm〜300nm程度とする。
【0067】
ゲート絶縁膜13は、5nm〜15nm程度の厚さを酸化することで形成される。
【0068】
浮遊ゲート電極層15(選択ゲートU1のゲート電極層20の下層20a)は、50nm〜100nm程度の厚さで形成される。浮遊ゲート電極層15としては、例えばpoly-Siなどが用いられる。
【0069】
次に、図8(b)に示すように、マスク絶縁膜22が剥離され、電極間絶縁膜(Inter poly絶縁膜、例えばシリコン酸化膜)16が堆積される。
【0070】
電極間絶縁膜16の厚さとしては、例えば、5nm〜15nm程度の厚さとする。
【0071】
次に、図9(a)に示すように、選択ゲートU1の形成予定領域において、浮遊ゲート電極層15(ゲート電極層20の下層20aに相当)と制御ゲート電極層17(ゲート電極層20の上層20bに相当)とを電気的に接続してゲート電極層20を形成するために、マスク23を用いて選択ゲートU1上の電極間絶縁膜16の一部又は全部が除去されるとともに、オーバーエッチングを行って素子分離領域19の絶縁膜の一部(素子分離領域19のうち半導体領域18に接していない部分)が掘り込まれる。
【0072】
素子分離領域19のうちオーバーエッチングされた部分の上面19aには、不純物により絶縁膜が形成される。
【0073】
ここで、マスク23は、50nm〜100nm程度の厚さで形成される。
【0074】
そして、図9(b)に示すように、制御ゲート電極層17(ゲート電極層20の上層20bに相当、例えば、poly-Si)が堆積され、選択ゲートU1とメモリセルB1とが形成される。
【0075】
(第5の実施の形態)
本実施の形態においては、Tri-gate構造の選択ゲートの変形例について説明する。
【0076】
図10(a)において、選択ゲートC1の下はBulk-Si基板である。この図10(a)は、基板に対して垂直であり、ワード線方向と平行な方向の断面図である。
【0077】
図10(b)の選択ゲートD1は、上記図10(a)の選択ゲートC1をSOI基板上に形成した場合の一例を示す断面図である。
【0078】
図10(c)は、半導体領域18の上部側面が電極間絶縁膜16で覆われており、半導体領域18の上面にゲート絶縁膜13が形成されている選択ゲートE1である。この図10(c)は、基板に対して垂直であり、ワード線方向と平行な方向の断面図である。
【0079】
半導体領域18の上には、ゲート絶縁膜13が形成される。
【0080】
素子分離領域19は、半導体領域18を側方から挟む。素子分離領域19の上面19aは、ゲート絶縁膜13の上面13aよりも下である。すなわち、素子分離領域19の上部は、素子分離領域19から突出している。
【0081】
電極間絶縁膜16は、素子分離領域19の上面19aよりも上の半導体領域18の側面を覆う。そして、電極間絶縁膜16の上面16aは、ゲート絶縁膜13の上面13aよりも高い。
【0082】
図10(d)の選択ゲートF1は、上記図10(c)の選択ゲートE1をSOI基板上に形成した場合の一例を示す断面図である。
【0083】
このように、Tri-gate構造の選択ゲートは、Bulk-Si基板上に限定されず、SOI基板上に形成されてもよい。
【0084】
(第6の実施の形態)
本実施の形態においては、上記第1及び第3の実施の形態の変形例について説明する。
【0085】
図11は、本実施の形態に係る半導体装置の構成の一例を示す断面図である。
【0086】
本実施の形態の形態に係る半導体装置24において、メモリセルH1,H2は、ワード線方向の断面において、半導体領域2と、この半導体領域2を挟む素子分離領域5とを具備する。半導体領域2と素子分離領域5の上面には、下から順に、トンネル絶縁膜3、電荷蓄積層4、ブロック膜6、金属膜25、ゲート電極層7が堆積される。
【0087】
本実施の形態の形態に係る半導体装置24において、選択ゲートG1は、ワード線方向と平行な方向の断面において、半導体領域8の上面が凸形状である。
【0088】
半導体領域8の凸形状の上面には、例えばゲート酸化によって生成される逆凹形状のゲート絶縁膜9が形成されている。半導体領域8の凸形状の上面は、ゲート絶縁膜9によって覆われている。半導体領域8の側面のうちゲート絶縁膜9が形成されていない両側面には、この半導体領域8を挟む状態で素子分離領域10が形成されている。
【0089】
素子分離領域10とゲート絶縁膜9との上には、ブロック膜6が形成される。
【0090】
ブロック膜6の上面には、下から順に、金属膜25及びゲート電極層7が形成される。
【0091】
なお、上記各実施の形態においては、NAND型フラッシュメモリの場合を例として説明しているが、例えばNOR型フラッシュメモリなどであってもよい。制御ゲート電極層17の材質としては、poly-Siに代えて金属(例えば、Nisi、W、Ta、CoSiなど)を含む材質を用いてもよい。制御ゲート電極層17としては、多層膜を用いてもよい。例えば、制御ゲート電極層17としては、poly-Si層とSilicide層とを含む多層膜を用いてもよい。また、例えば、制御ゲート電極層17としては、下から順に、金属層、poly-Si層、Silicide層を含む多層膜を用いてもよい。また、制御ゲート電極層17としては、High-k膜を用いてもよい。電極間絶縁膜16としては、例えば、酸化膜、窒化膜、酸化膜からなる多層膜を用いてもよい。また、例えば、電極間絶縁膜16としては、窒化膜、酸化膜、窒化膜、酸化膜、窒化膜からなる多層膜を用いてもよい。電極間絶縁膜16としては、例えば、Al203やHfO2などのようなHigh-k膜を用いてもよい。トンネル絶縁膜13に、多層膜を用いてもよい。ブロック膜6には、多層膜を用いてもよく、High-k膜を用いてもよい。
【図面の簡単な説明】
【0092】
【図1】本発明の第1の実施の形態に係る半導体装置及びメモリセルの構成の一例を示す断面図。
【図2】第1の実施の形態に係る選択ゲートの構成の一例を示す断面図。
【図3】本発明の第2の実施の形態に係る半導体装置及びメモリセルの構成の一例を示す断面図。
【図4】第2の実施の形態に係る選択ゲートの構成の一例を示す断面図。
【図5】本発明の第3の実施の形態に係る半導体装置の製造過程における第1の状態及び第2の状態の一例を示す断面図。
【図6】第3の実施の形態に係る半導体装置の製造過程における第3の状態及び第4の状態の一例を示す断面図。
【図7】第3の実施の形態に係る半導体装置の製造過程における第5の状態の一例を示す断面図。
【図8】本発明の第4の実施の形態に係る半導体装置の製造過程における第1の状態及び第2の状態の一例を示す断面図。
【図9】第4の実施の形態に係る半導体装置の製造過程における第3の状態及び第4の状態の一例を示す断面図。
【図10】選択ゲートの変形例を示す断面図。
【図11】本発明の第6の実施の形態に係る半導体装置の構成の一例を示す断面図。
【符号の説明】
【0093】
1,11,24…半導体装置、A1〜An,B1〜Bn,H1,H2…メモリセル、S1,S2,U1,U2,C1,D1,E1,F1,G1…選択ゲート、2,8,12,18…半導体領域、3…トンネル絶縁膜、4…電荷蓄積層、5,10,14,19…素子分離領域、6…ブロック膜、7,7a,7b…ゲート電極層、9,13…ゲート絶縁層、15…浮遊ゲート絶縁層16、16…電極間絶縁層、17…制御ゲート電極層、20…ゲート電極層、20a…下層、20b…上層、21,23…マスク、22…マスク絶縁膜、25…金属膜
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
特許文献1においては、周辺回路部ゲート絶縁膜をセル部ゲート絶縁膜よりも薄膜化し、かつ、メモリセルカラム内の選択トランジスタの微細化を可能にした半導体記憶装置及びその製造方法が開示されている。
【0003】
特許文献2においては、絶縁層上に複数のメモリセルトランジスタがマトリックス状に配置された不揮発性半導体記憶装置が記載されている。特許文献2において、メモリセルトランジスタは、絶縁層上に配置された対向する第1導電型のソース及びドレイン領域と、ソース及びドレイン領域に挟まれたソース及びドレイン領域より不純物濃度の低い第1導電型のチャネル領域と、チャネル領域上に絶縁されて配置された浮遊ゲート電極と、浮遊ゲート電極上に絶縁されて配置された制御ゲート電極とを備えるデブレッション型のMISトランジスタである。
【0004】
従来の、例えばNAND型フラッシュメモリなどのような不揮発性半導体記憶装置においては、浮遊ゲートと制御ゲートとを備えるメモリセルに記憶されている値を読み出す際、このメモリセルに対して設けられている選択ゲートがONされ、メモリセルの電位が伝搬するか否かの状態に基づいてこのメモリセルに記憶されている値が判断される。
【0005】
従来のPlanar型選択ゲートでは、微細化により選択ゲートの制御性が劣化し、狭チャネルによる高抵抗化が発生し、駆動力の低下、選択性の劣化が生じる場合がある。このような場合には、メモリセルのセンスが困難な場合がある。
【特許文献1】特開2005−26589号公報
【特許文献2】特開2006−73939号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は、選択ゲートのサイズを大きくすることなく、選択ゲートの制御性を向上させる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様において、メモリセルに対して設けられる選択ゲートを含む半導体装置は、選択ゲートのチャネル上に形成されているゲート絶縁膜の上面が、選択ゲートの素子分離領域の上面の一部又は全部よりも高く、Tri-gate構造を持つ。
【発明の効果】
【0008】
本発明により、メモリセルに対して設けられる選択ゲートについて、サイズを大きくすることなく制御性を向上させることができる。
【発明を実施するための最良の形態】
【0009】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下の各図において同様の部分については同一の符号を付して説明を省略する。
【0010】
(第1の実施の形態)
本実施の形態においては、複数の不揮発性メモリセルの行(又は列)に対して2つの選択ゲートが両端に設けられており、この複数のメモリセルと2つの選択ゲートの組み合わせがそれぞれ平行に並べられている半導体装置について説明する。なお、メモリセルを選択可能であれば、選択ゲートは一つでもよい。本実施の形態において、少なくとも一つの選択ゲートがTri-gate構造を持つ。メモリセルをTri-gate構造としてもよい。メモリセルと選択ゲートのうち、選択ゲートのみがTri-gate構造であるとしてもよい。
【0011】
図1(a)は、本実施の形態に係る半導体装置の構成の一例を示す断面図である。
【0012】
この図1(a)の半導体装置1は、charge trap型メモリセルと選択ゲートを含むNANDセルである。この図1(a)は、基板に対して垂直であり、ビット線方向(選択ゲートを結ぶ方向)の断面図である。
【0013】
半導体装置1は、マトリクス状に配置されている複数のメモリセルのうち、行方向に並んでいるメモリセルA1〜Anの両端に、Tri-gate構造の選択ゲートS1,S2を備えている。本実施の形態において、選択ゲートS1,S2の下は、Bulk-Si基板とする。
【0014】
図1(b)は、メモリセルA1の構成の一例を示す断面図である。この図1(b)は、基板に対して垂直であり、ワード線方向(ビット線方向に垂直な方向)の断面図である。他のメモリセルについても、メモリセルA1と同様の構成である。
【0015】
半導体領域(活性領域)2の上には、トンネル絶縁膜3(例えばシリコン酸化物)が形成されている。トンネル絶縁膜3の上には、電荷蓄積層4(例えばシリコン窒化物)が形成されている。
【0016】
積層状態の半導体領域2、トンネル絶縁膜3、電荷蓄積層4の両側面には、この積層状態の半導体領域2、トンネル絶縁膜3、電荷蓄積層4を挟む状態で素子分離領域5が形成されている。素子分離領域5としては、例えば、Shallow Trench Isolation技術を用いて形成された素子分離領域などがある。
【0017】
電荷蓄積層4と素子分離領域5の上には、ブロック膜6(例えば酸化アルミニウム)が形成されている。
【0018】
ブロック膜6の上には、ゲート電極層7a,7b(例えばpoly-Si)が形成される。
【0019】
図2(a)は、選択ゲートS1の構成の一例を示す断面図である。この図2(a)は、基板に対して垂直であり、ワード線方向と平行な方向の半導体装置1の断面図である。なお、選択ゲートS2などの他の選択ゲートも、選択ゲートS1と同様の構成とすることができる。
【0020】
上述したように、選択ゲートS1は、Tri-gate構造を持つ。選択ゲートS1のチャネル上のゲート絶縁膜/ゲート界面は、素子分離領域のゲート絶縁膜/ゲート界面より高い。
【0021】
具体的には、ワード線方向と並行な断面において、選択ゲートS1の半導体領域8の上面は、凸形状である。
【0022】
半導体領域8の凸形状の上面には、例えばゲート酸化によって生成される逆凹形状のゲート絶縁膜9が形成されている。すなわち、半導体領域8の凸形状の上面は、ゲート絶縁膜9によって覆われている。
【0023】
半導体領域8の両側面には、この半導体領域8を挟む状態で素子分離領域10が形成されている。
【0024】
素子分離領域10の上とゲート絶縁膜9の上には、ゲート電極層7a,7bが形成される。これにより、素子分離領域10上面と、逆凹状のゲート絶縁膜9の上面及び両側面は、ゲート電極層7aで覆われる。
【0025】
本実施の形態に係る選択ゲートS1は、この選択ゲートS1のチャネル上に形成されているゲート絶縁膜9の上面9aが、選択ゲートS1の素子分離領域10の上面10aよりも高い構造を持つ
図2(b)は、本実施の形態に係る半導体装置1の選択ゲートS1における電気力線の状態の一例を示す断面図である。
【0026】
選択ゲートS1は、Tri-gate構造を持つため、電気力線は、ゲート電極層7a,7bから、ゲート絶縁膜8の上面部を経由し、半導体領域8の上面の突出部の上面に向かい、加えて、ゲート電極層7a,7bから、ゲート絶縁膜8の側面部を経由し、半導体領域2上面の突出部の側面に向かう。
【0027】
半導体領域2上面の突出部の側面をゲート絶縁膜8で囲むことにより、チャネルにかかる電界が強まり、ゲートのチャネルに対する制御性が上がる。そして、半導体領域2上面の突出部の側面までをチャネルとして使うことによって電流量が増え、低抵抗化が可能となる。
【0028】
ゲート絶縁膜8の側部を経由して半導体領域8に向かう電界の強さが、ゲート絶縁膜8の上面部を経由して半導体領域8に向かう電界の強さよりも強くならず、かつ、抵抗を低減させる観点から、ゲート絶縁膜9の側部の厚さT1は、ゲート絶縁膜9の上面部の厚さT2以上であり、かつ2倍以下の範囲であって、なるべく薄く形成することが好ましい。例えば、厚さT2が5nm〜15nm程度の場合には、厚さT1は、例えば5nm〜15nm程度の厚さが好ましい。
【0029】
本実施の形態においては、選択ゲートS1,S2のゲート長を長くすることなく、選択ゲートS1,S2の制御性を向上させることができる。
【0030】
本実施の形態においては、選択ゲートS1,S2のゲート支配力を増加させ、カットオフ特性を高性能化することができる。また、実効的チャネル幅が増えることによる低抵抗化を実現することができる。
【0031】
(第2の実施の形態)
本実施の形態においては、浮遊ゲートと制御ゲートとを備える浮遊ゲート型のNAND型フラッシュメモリの選択ゲートを、Tri-gate構造とする場合について説明する。
【0032】
図3(a)は、本実施の形態に係る半導体装置の構成の一例を示す断面図である。
【0033】
この図3(a)の半導体装置11は、浮遊ゲート型メモリセルと選択ゲートを含むNANDセルである。この図3(a)は、基板に対して垂直であり、ビット線方向の断面図である。
【0034】
半導体装置11は、マトリクス状に配置されている複数のメモリセルのうち、行方向に並んでいるメモリセルB1〜Bnの両端に、Tri-gate構造の選択ゲートU1,U2を備えている。本実施の形態において、選択ゲートU1,U2の下は、Bulk-Si基板とする。
【0035】
図3(b)は、メモリセルB1の構成の一例を示す断面図である。この図3(b)は、Bulk-Si基板に対して垂直であり、ワード線方向の断面図である。他のメモリセルについても、メモリセルB1と同様の構成である。
【0036】
半導体領域12の上には、ゲート絶縁膜13が形成されている。
【0037】
半導体領域12の両側面には、素子分離領域14が形成されている。
【0038】
ゲート絶縁膜13の上には、浮遊ゲート電極層15(例えばpoly-Si)が形成されている。
【0039】
素子分離領域14の上と、浮遊ゲート電極層15の上には、電極間絶縁膜(例えば、Inter poly絶縁膜)16が形成される、これにより、素子分離領域14の上面と、浮遊ゲート電極層15の上面及び側面とは、電極間絶縁膜16で覆われる。
【0040】
電極間絶縁膜16の上には、制御ゲート電極層17が形成される。
【0041】
図4(a)は、選択ゲートU1の構成の一例を示す断面図である。この図4(a)は、基板に対して垂直であり、ワード線方向と平行な方向の半導体装置11の断面図である。なお、選択ゲートU2などの他の選択ゲートも、選択ゲートU1と同様の構成とすることができる。
【0042】
上述したように、選択ゲートU1は、Tri-gate構造を持つ。選択ゲートS1のチャネル上のゲート絶縁膜/ゲート界面は、チャネルから離れた素子分離領域のゲート絶縁膜/ゲート界面より高い。
【0043】
具体的には、ワード線方向の断面において、半導体領域18の上には、ゲート絶縁膜13が形成されている。
【0044】
半導体領域18の両側面には、この半導体領域18を挟む状態で素子分離領域19が形成されている。
【0045】
素子分離領域19の上面のうち、半導体領域18の側面と接していない裾部分の上面19aは、ゲート絶縁膜13の上面13aよりも下になるように掘り込まれている。
【0046】
素子分離領域19のうち半導体領域18の側面と接している部分の上面19bには、電極間絶縁膜(Inter Poly 絶縁膜)16が形成されている。なお、この電極間絶縁膜16は、なくてもよい。
【0047】
素子分離領域19のうち半導体領域18の側面と接している部分の上面19b、又は電極間絶縁膜16の上面16aは、ゲート絶縁膜13の上面13aよりも上に位置する。
【0048】
素子分離領域19、電極間絶縁膜16、ゲート絶縁膜13の上には、ゲート電極層20が形成される。このゲート電極層20の下層側は、例えば、メモリセルの浮遊ゲート電極層15の形成時に形成される。ゲート電極層20の上層側は、例えば、メモリセルの制御ゲート電極層17の形成時に形成される。
【0049】
本実施の形態における選択ゲートU1のチャネル上に形成されているゲート絶縁膜13の上面13aが、選択ゲートU1の素子分離領域19の上面19aの一部よりも高い構造を持つ。
【0050】
図4(b)は、本実施の形態に係る半導体装置11の選択ゲートU1における電流の流れる状態の一例を示す断面図である。
【0051】
選択ゲートU1は、Tri-gate構造を持つため、電気力線は、ゲート電極層20から、ゲート絶縁膜13を経由し、半導体領域18に向かい、加えて、ゲート電極層20から、半導体領域18の側面に接する素子分離領域19の突出部分を経由し、素子分離領域19の掘り込まれた部分よりも上にある半導体領域18上部の側面に向かう。
【0052】
半導体領域2上面の突出部の側面を素子分離領域19の突出部分で囲むことにより、チャネルにかかる電界が強まり、ゲートのチャネルに対する制御性が上がる。そして、半導体領域2上面の突出部の側面までをチャネルとして使うことによって電流量が増え、低抵抗化が可能となる。
【0053】
素子分離領域19の突出部分を経由して半導体領域18に向かう電界の強さが、ゲート絶縁膜8を経由して半導体領域18に向かう電界の強さよりも強くならず、かつ、抵抗を低減させる観点から、素子分離領域19の突出部分の厚さT3は、ゲート絶縁膜13の厚さT4以上であり、かつゲート絶縁膜13の厚さT4の2倍以下の範囲であって、なるべく薄く形成することが好ましい。さらに、素子分離領域19の突出部分の厚さT3は、メモリセルの浮遊ゲート電極層15と制御ゲート電極層17との間の電極間絶縁膜16の厚さ以下であることが好ましい。例えば、厚さT3が5nm〜15nm程度の場合には、厚さT4は、例えば5nm〜15nm程度の厚さが好ましい。
【0054】
本実施の形態においては、選択ゲートU1,U2のゲート長を長くすることなく、選択ゲートU1,U2の制御性を向上させることができる。
【0055】
本実施の形態においては、選択ゲートU1,U2のゲート支配力を増加させ、カットオフ特性を高性能化することができる。また、実効的チャネル幅が増えることによる低抵抗化を実現することができる。
【0056】
(第3の実施の形態)
本実施の形態においては、上記第1の実施の形態に係る選択ゲートS1の製造方法について説明する。本実施の形態においては、選択ゲートS1の下がBulk-Si基板であり、電荷蓄積層がMONOS構造の場合について説明する。本実施の形態において、電荷蓄積層は、例えば絶縁膜(charge trap)である。
【0057】
図5から図7までは、メモリセルA1及び選択ゲートS1の製造過程の例を示す断面図である。
【0058】
本実施の形態においては、まず、図5(a)に示すように、ワードラインの形成予定領域(メモリセルA1の形成予定領域)及び選択ゲートS1の形成予定領域において、素子分離領域5,10が形成された後、トンネル絶縁膜(例えばシリコン酸化物)3、電荷蓄積層(例えばシリコン窒化物)4、ブロック膜(例えば酸化アルミニウム)6が形成される。
【0059】
次に、図5(b)に示すように、マスク21が利用され、選択ゲートS1の形成予定領域におけるトンネル絶縁膜3、電荷蓄積層4、ブロック膜6が除去される。この除去の際、さらにオーバーエッチングを行うことで、素子分離領域10の絶縁膜が除去される。これにより、選択ゲートS1の形成予定領域において、素子分離領域10の上面10aより、半導体領域8の上面8aが上に位置する。
【0060】
次に、図6(a)に示すように、例えば、素子分離領域10の上面10aよりも上の半導体領域8の表面に対してゲート酸化を行うなどにより、選択ゲートS1用のゲート絶縁膜9が形成され、マスク21が除去される。これにより、選択ゲートS1の形成予定領域において、素子分離領域10の上面10aより、ゲート絶縁膜9の上面9aが上に位置する。
【0061】
次に、図6(b)に示すように、例えばpoly-Siなどのようなゲート電極層7a,7bが堆積される。
【0062】
そして、図7に示すように、選択ゲートS1とメモリセルA1とが形成される。
【0063】
(第4の実施の形態)
本実施の形態においては、上記第2の実施の形態に係る選択ゲートU1の製造方法について説明する。本実施の形態においては、選択ゲートU1の下がBulk-Si基板であり、電荷蓄積層が例えばpoly-Siなどのような浮遊ゲート電極層15の場合について説明する。
【0064】
図8から図9までは、メモリセルB1及び選択ゲートU1の製造過程の例を示す断面図である。
【0065】
本実施の形態においては、まず、図8(a)に示すように、ワードラインの形成予定領域及び選択ゲートU1の形成予定領域において、素子分離領域14,19が形成されるとともに、半導体領域12,18の上面に、順に、ゲート絶縁膜13、浮遊ゲート電極層15(選択ゲートU1のゲート電極層20の下層20aに対応)、マスク絶縁膜(SiN膜)22が形成される。
【0066】
素子分離領域14,19の厚さは、例えば、200nm〜300nm程度とする。
【0067】
ゲート絶縁膜13は、5nm〜15nm程度の厚さを酸化することで形成される。
【0068】
浮遊ゲート電極層15(選択ゲートU1のゲート電極層20の下層20a)は、50nm〜100nm程度の厚さで形成される。浮遊ゲート電極層15としては、例えばpoly-Siなどが用いられる。
【0069】
次に、図8(b)に示すように、マスク絶縁膜22が剥離され、電極間絶縁膜(Inter poly絶縁膜、例えばシリコン酸化膜)16が堆積される。
【0070】
電極間絶縁膜16の厚さとしては、例えば、5nm〜15nm程度の厚さとする。
【0071】
次に、図9(a)に示すように、選択ゲートU1の形成予定領域において、浮遊ゲート電極層15(ゲート電極層20の下層20aに相当)と制御ゲート電極層17(ゲート電極層20の上層20bに相当)とを電気的に接続してゲート電極層20を形成するために、マスク23を用いて選択ゲートU1上の電極間絶縁膜16の一部又は全部が除去されるとともに、オーバーエッチングを行って素子分離領域19の絶縁膜の一部(素子分離領域19のうち半導体領域18に接していない部分)が掘り込まれる。
【0072】
素子分離領域19のうちオーバーエッチングされた部分の上面19aには、不純物により絶縁膜が形成される。
【0073】
ここで、マスク23は、50nm〜100nm程度の厚さで形成される。
【0074】
そして、図9(b)に示すように、制御ゲート電極層17(ゲート電極層20の上層20bに相当、例えば、poly-Si)が堆積され、選択ゲートU1とメモリセルB1とが形成される。
【0075】
(第5の実施の形態)
本実施の形態においては、Tri-gate構造の選択ゲートの変形例について説明する。
【0076】
図10(a)において、選択ゲートC1の下はBulk-Si基板である。この図10(a)は、基板に対して垂直であり、ワード線方向と平行な方向の断面図である。
【0077】
図10(b)の選択ゲートD1は、上記図10(a)の選択ゲートC1をSOI基板上に形成した場合の一例を示す断面図である。
【0078】
図10(c)は、半導体領域18の上部側面が電極間絶縁膜16で覆われており、半導体領域18の上面にゲート絶縁膜13が形成されている選択ゲートE1である。この図10(c)は、基板に対して垂直であり、ワード線方向と平行な方向の断面図である。
【0079】
半導体領域18の上には、ゲート絶縁膜13が形成される。
【0080】
素子分離領域19は、半導体領域18を側方から挟む。素子分離領域19の上面19aは、ゲート絶縁膜13の上面13aよりも下である。すなわち、素子分離領域19の上部は、素子分離領域19から突出している。
【0081】
電極間絶縁膜16は、素子分離領域19の上面19aよりも上の半導体領域18の側面を覆う。そして、電極間絶縁膜16の上面16aは、ゲート絶縁膜13の上面13aよりも高い。
【0082】
図10(d)の選択ゲートF1は、上記図10(c)の選択ゲートE1をSOI基板上に形成した場合の一例を示す断面図である。
【0083】
このように、Tri-gate構造の選択ゲートは、Bulk-Si基板上に限定されず、SOI基板上に形成されてもよい。
【0084】
(第6の実施の形態)
本実施の形態においては、上記第1及び第3の実施の形態の変形例について説明する。
【0085】
図11は、本実施の形態に係る半導体装置の構成の一例を示す断面図である。
【0086】
本実施の形態の形態に係る半導体装置24において、メモリセルH1,H2は、ワード線方向の断面において、半導体領域2と、この半導体領域2を挟む素子分離領域5とを具備する。半導体領域2と素子分離領域5の上面には、下から順に、トンネル絶縁膜3、電荷蓄積層4、ブロック膜6、金属膜25、ゲート電極層7が堆積される。
【0087】
本実施の形態の形態に係る半導体装置24において、選択ゲートG1は、ワード線方向と平行な方向の断面において、半導体領域8の上面が凸形状である。
【0088】
半導体領域8の凸形状の上面には、例えばゲート酸化によって生成される逆凹形状のゲート絶縁膜9が形成されている。半導体領域8の凸形状の上面は、ゲート絶縁膜9によって覆われている。半導体領域8の側面のうちゲート絶縁膜9が形成されていない両側面には、この半導体領域8を挟む状態で素子分離領域10が形成されている。
【0089】
素子分離領域10とゲート絶縁膜9との上には、ブロック膜6が形成される。
【0090】
ブロック膜6の上面には、下から順に、金属膜25及びゲート電極層7が形成される。
【0091】
なお、上記各実施の形態においては、NAND型フラッシュメモリの場合を例として説明しているが、例えばNOR型フラッシュメモリなどであってもよい。制御ゲート電極層17の材質としては、poly-Siに代えて金属(例えば、Nisi、W、Ta、CoSiなど)を含む材質を用いてもよい。制御ゲート電極層17としては、多層膜を用いてもよい。例えば、制御ゲート電極層17としては、poly-Si層とSilicide層とを含む多層膜を用いてもよい。また、例えば、制御ゲート電極層17としては、下から順に、金属層、poly-Si層、Silicide層を含む多層膜を用いてもよい。また、制御ゲート電極層17としては、High-k膜を用いてもよい。電極間絶縁膜16としては、例えば、酸化膜、窒化膜、酸化膜からなる多層膜を用いてもよい。また、例えば、電極間絶縁膜16としては、窒化膜、酸化膜、窒化膜、酸化膜、窒化膜からなる多層膜を用いてもよい。電極間絶縁膜16としては、例えば、Al203やHfO2などのようなHigh-k膜を用いてもよい。トンネル絶縁膜13に、多層膜を用いてもよい。ブロック膜6には、多層膜を用いてもよく、High-k膜を用いてもよい。
【図面の簡単な説明】
【0092】
【図1】本発明の第1の実施の形態に係る半導体装置及びメモリセルの構成の一例を示す断面図。
【図2】第1の実施の形態に係る選択ゲートの構成の一例を示す断面図。
【図3】本発明の第2の実施の形態に係る半導体装置及びメモリセルの構成の一例を示す断面図。
【図4】第2の実施の形態に係る選択ゲートの構成の一例を示す断面図。
【図5】本発明の第3の実施の形態に係る半導体装置の製造過程における第1の状態及び第2の状態の一例を示す断面図。
【図6】第3の実施の形態に係る半導体装置の製造過程における第3の状態及び第4の状態の一例を示す断面図。
【図7】第3の実施の形態に係る半導体装置の製造過程における第5の状態の一例を示す断面図。
【図8】本発明の第4の実施の形態に係る半導体装置の製造過程における第1の状態及び第2の状態の一例を示す断面図。
【図9】第4の実施の形態に係る半導体装置の製造過程における第3の状態及び第4の状態の一例を示す断面図。
【図10】選択ゲートの変形例を示す断面図。
【図11】本発明の第6の実施の形態に係る半導体装置の構成の一例を示す断面図。
【符号の説明】
【0093】
1,11,24…半導体装置、A1〜An,B1〜Bn,H1,H2…メモリセル、S1,S2,U1,U2,C1,D1,E1,F1,G1…選択ゲート、2,8,12,18…半導体領域、3…トンネル絶縁膜、4…電荷蓄積層、5,10,14,19…素子分離領域、6…ブロック膜、7,7a,7b…ゲート電極層、9,13…ゲート絶縁層、15…浮遊ゲート絶縁層16、16…電極間絶縁層、17…制御ゲート電極層、20…ゲート電極層、20a…下層、20b…上層、21,23…マスク、22…マスク絶縁膜、25…金属膜
【特許請求の範囲】
【請求項1】
メモリセルに対して設けられる選択ゲートを含む半導体装置において、
前記選択ゲートのチャネル上に形成されているゲート絶縁膜の上面が、前記選択ゲートの素子分離領域の上面の一部又は全部よりも高く、Tri-gate構造を持つことを特徴とする半導体装置。
【請求項2】
請求項1記載の半導体装置において、
前記選択ゲートは、
基板の垂直方向の断面において凸状を持つ半導体領域と、
前記半導体領域の凸状上面を覆う前記ゲート絶縁膜と、
前記ゲート絶縁膜によって覆われていない前記半導体領域の両側面を側方から挟む前記素子分離領域と、
前記素子分離領域と前記ゲート絶縁膜とを覆うゲート電極層と
を具備する
ことを特徴とする半導体装置。
【請求項3】
請求項2記載の半導体装置において、
前記断面における前記ゲート絶縁膜の側部の厚さは、前記断面における前記ゲート絶縁膜の上面部の厚さ以上であり、かつ2倍以下である
ことを特徴とする半導体装置。
【請求項4】
請求項1記載の半導体装置において、
前記選択ゲートは、
半導体領域と、
前記半導体領域の上面を覆う前記ゲート絶縁膜と、
基板の垂直方向の断面において前記半導体領域を側方から挟み、前記半導体領域の側面と接する突出部分の上面が前記ゲート絶縁膜の上面よりも上になり、前記半導体領域の側面と接していない部分の上面が前記ゲート絶縁膜の上面よりも下に位置する前記素子分離領域と、
前記素子分離領域と前記ゲート絶縁膜とを覆うゲート電極層と
を具備する
ことを特徴とする半導体装置。
【請求項5】
請求項4記載の半導体装置において、
前記素子分離領域のうち前記半導体領域の側面と接する突出部分の厚さは、前記ゲート絶縁膜の厚さ以上であり、前記ゲート絶縁膜の厚さの2倍以下であり、前記メモリセルの浮遊ゲート電極層と制御ゲート電極層との間の電極間絶縁膜の厚さ以下である
ことを特徴とする半導体装置。
【請求項1】
メモリセルに対して設けられる選択ゲートを含む半導体装置において、
前記選択ゲートのチャネル上に形成されているゲート絶縁膜の上面が、前記選択ゲートの素子分離領域の上面の一部又は全部よりも高く、Tri-gate構造を持つことを特徴とする半導体装置。
【請求項2】
請求項1記載の半導体装置において、
前記選択ゲートは、
基板の垂直方向の断面において凸状を持つ半導体領域と、
前記半導体領域の凸状上面を覆う前記ゲート絶縁膜と、
前記ゲート絶縁膜によって覆われていない前記半導体領域の両側面を側方から挟む前記素子分離領域と、
前記素子分離領域と前記ゲート絶縁膜とを覆うゲート電極層と
を具備する
ことを特徴とする半導体装置。
【請求項3】
請求項2記載の半導体装置において、
前記断面における前記ゲート絶縁膜の側部の厚さは、前記断面における前記ゲート絶縁膜の上面部の厚さ以上であり、かつ2倍以下である
ことを特徴とする半導体装置。
【請求項4】
請求項1記載の半導体装置において、
前記選択ゲートは、
半導体領域と、
前記半導体領域の上面を覆う前記ゲート絶縁膜と、
基板の垂直方向の断面において前記半導体領域を側方から挟み、前記半導体領域の側面と接する突出部分の上面が前記ゲート絶縁膜の上面よりも上になり、前記半導体領域の側面と接していない部分の上面が前記ゲート絶縁膜の上面よりも下に位置する前記素子分離領域と、
前記素子分離領域と前記ゲート絶縁膜とを覆うゲート電極層と
を具備する
ことを特徴とする半導体装置。
【請求項5】
請求項4記載の半導体装置において、
前記素子分離領域のうち前記半導体領域の側面と接する突出部分の厚さは、前記ゲート絶縁膜の厚さ以上であり、前記ゲート絶縁膜の厚さの2倍以下であり、前記メモリセルの浮遊ゲート電極層と制御ゲート電極層との間の電極間絶縁膜の厚さ以下である
ことを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2009−283707(P2009−283707A)
【公開日】平成21年12月3日(2009.12.3)
【国際特許分類】
【出願番号】特願2008−134580(P2008−134580)
【出願日】平成20年5月22日(2008.5.22)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成21年12月3日(2009.12.3)
【国際特許分類】
【出願日】平成20年5月22日(2008.5.22)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]