【課題】半導体基板の第２主面に導入された不純物を活性化でき、第２主面側を加工しながらも素子の特性劣化を防ぎ、第１主面側に精度良くコンタクトホールを形成することのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板１０１の第１主面上に層間絶縁膜１０７を形成する工程と、コンタクトホール形成予定領域において、層間絶縁膜１０７を所定厚さ分残して除去する工程と、半導体基板１０１を第２主面側から所定厚さ除去して半導体基板１０１を薄くする工程と、薄くされた半導体基板１０１の第２主面の表層に不純物を導入する工程と、不純物の導入後、金属電極１０８を構成する材料の融点以上の温度で半導体基板１０１を熱処理する工程と、熱処理後、残された層間絶縁膜１０７を除去してコンタクトホール１０９を形成する工程と、コンタクトホール１０９内及び層間絶縁膜１０７上に金属電極１０８を形成する工程と、を備える。 （もっと読む）

【課題】簡易な装置により短時間で絶縁層を加工し開口部を形成することにより、電気光
学装置が高解像度化し画素数が増加しても容易に製造することができる電気光学装置用基
板の製造方法及び電気光学装置の製造方法を提供する。
【解決手段】電気光学装置用基板の製造方法は、基板１２上に、ソース電極１４とドレイ
ン電極１６と有機半導体層１８とを形成する。ソース電極１４とドレイン電極１６と有機
半導体層１８とを被覆するゲート絶縁層２０を形成する。ゲート絶縁層２０上にゲート電
極２２を形成する。ゲート絶縁層２０とゲート電極２２とを被覆する層間絶縁層２４を形
成する。少なくとも層間絶縁層２４とゲート絶縁層２０とを貫通し、ドレイン電極１６の
一部が露出する開口部を、機械的応力により形成する。層間絶縁層２４上に、開口部を介
してドレイン電極１６と電気的に接続する画素電極２８を形成する。 （もっと読む）

【課題】理想的なトレンチコンタクト形成によってコンタクトの低抵抗化と製造の低コスト化を実現する半導体素子の製造方法を提供する。
【解決手段】半導体装置の製造方法においては、半導体基板上に中間絶縁膜２０を形成する工程と；前記中間絶縁膜上に第１の層２２を形成する工程と；前記中間絶縁膜及び第１の層にコンタクトホールを形成する工程と；前記第１の層をハードマスクとして用いて、前記半導体基板に前記コンタクトホールと連通するトレンチ４０を形成する工程とを含む。 （もっと読む）

【課題】孔の中や溝の中などに金属材料を埋め込んだ際のカバレッジ性を向上させること
ができる半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体装置９１の製造方法は、まず、基板５１上に低透過率のレジスト膜２
２を形成する。次に、ホログラフィック露光装置１１を用いてレジスト膜２２を露光及び
現像する。これにより、ホログラフィック露光装置１１側が広いテーパ状の開口孔６２ａ
を有する第１レジストパターン６１ａを形成することができる。この第１レジストパター
ン６１ａをマスクとしてシリコン酸化膜５３を異方性にエッチングするとともに、第１レ
ジストパターン６１ａも異方性にエッチングする。これにより、第１レジストパターン６
１ａの形状から第２レジストパターン６１bの形状にすることができ、口元が広いテーパ
状のコンタクトホールを形成することが可能となる。 （もっと読む）

貫通する開口を備える保護層を基板上に形成し、さらにこの開口の中にゲート電極を形成することによって、トランジスタは作製される。ゲート電極の第１の部分は、開口の外側に存在する保護層の表面部分で横方向に延在し、ゲート電極の第２の部分は、保護層から間隔を空けて配置され、第１の部分を越えて横方向に延在する。関連したデバイスおよび作製方法も述べられる。
（もっと読む）

第１主表面と、第１主表面に対向した第２主表面とを有する、高熱伝導性の基板を含むディンプル基板およびその製造方法。活性エピタキシャル層が、基板の第１主表面の上に形成される。ディンプルが、第２主表面から基板中を第１主表面に向かって延びるように形成される。低抵抗材料からなる電気コンタクトが、第２主表面の上とディンプルの中に形成される。低抵抗で低損失のバックコンタクトがこのように、基板を効果的なヒートシンクとして維持しながら形成される。
（もっと読む）

【課題】レジスト直下部の突起形状の形成を抑制し、表面保護膜と金属膜の密着性を高めてメタルの段切れを防止することを目的とする。
【解決手段】表面保護膜３をエピタキシャル層２側から順にエッチングレートが速くなるような絶縁体の積層構造にすることにより、開口部４を形成する際に突起形状のできやすいレジスト膜直下領域の絶縁体のエッチングレートが最も速くなるため、レジスト直下部の突起形状の形成を抑制し、表面保護膜３と金属膜５の密着性を高めてメタルの段切れを防止することができる。 （もっと読む）

【課題】 相互接続層を形成する場合に侵食されることのないコンタクト開口を形成する技術を提供する。
【解決手段】 絶縁層（３４）を貫通するコンタクト開口が真直な側壁部分（４２）とお椀形状側壁部分（４０）とを有するように形成される。お椀形状側壁部分は絶縁層の上部近くであり底部と比較して上部においてコンタクト開口の拡大直径部分を与えている。導電性物質（４６）をコンタクト開口内に形成し下部の導電層（３２）と電気的接触を形成する。この導電性物質は拡大頭部（５２）を有するプラグ（４７）を形成する。この拡大頭部は、存在する場合に、コンタクト開口内のバリア層（４５）が爾後の異方性エッチングによってエッチングされることを防止する。従って、例えばアルミニウム等の電気的相互接続層（４８）がコンタクトプラグの上側に形成される場合に、そのプラグはエッチストップとして作用しコンタクト開口内のバリア層がエッチングされることを防止する。 （もっと読む）

【課題】導電体と電気的に接続される配線パターンを備えた半導体装置の製造方法に関し、接続孔の形状ばらつきを抑制すると共に、製造コストを低減することのできる半導体装置の製造方法を提供する。
【解決手段】第１の開口部を有するレジスト膜２４をマスクとする異方性ドライエッチングにより、絶縁膜１３に凹部を形成し、その後、第１の開口部の側壁を形成するレジスト膜２４を後退させて、第１の開口部よりも直径の大きい第２の開口部２７を形成し、続いて、第２の開口部２７が形成されたレジスト膜２４をマスクとする異方性ドライエッチングにより、拡散層が露出するまで絶縁膜１３をエッチングして、接続孔を形成する。 （もっと読む）

【課題】コンタクトホールを微細に形成する場合でも、絶縁膜の段差部分に目標通りの形状のテーパーを安定的に形成することが可能な半導体装置を提供することを目的とする。
【解決手段】絶縁膜４８がストライプ状の各ゲート電極４１を覆う主部分とゲート電極４１のストライプ幅方向にのびる補強部分とを有するように、絶縁膜４８にコンタクトホール４３を形成する。 （もっと読む）

【課題】高耐圧の半導体素子における複数の絶縁膜からなる厚い絶縁層にコンタクト部を形成するのに好適で、コンタクト部のステップカバレッジを向上することができる半導体素子の製造方法を提供する。
【解決手段】 本発明は、半導体基板１１に複数の絶縁膜を堆積させ、絶縁膜にコンタクト部２１を形成する半導体素子の製造方法であって、半導体基板１１の上面に下地絶縁膜１２を形成し、下地絶縁膜１２における、コンタクト部に相当する位置にコンタクト孔１２ａを形成し、下地絶縁膜１２を覆うように上側絶縁膜１３をＣＶＤ法によって形成し、且つ、上側絶縁膜１３におけるコンタクト孔１２ａの上方に位置する面１３ａを順テーパ化するため表面改質処理を施すことで、１つ又は複数の上側絶縁膜１３を形成し、表面改質処理後に、コンタクト孔１２ａをウェットエッチングによって開口させることでコンタクト部２１を形成する。 （もっと読む）

【課題】 コンタクト底寸法のばらつきを抑え、かつコンタクト上部はリソグラフィでの開口径を拡大させることなくテーパとなるコンタクトを得る。
【解決手段】 半導体基板１１と、その上に形成された層間絶縁膜１３と、層間絶縁膜１３の中に形成されたコンタクトホール１３Ｄとを有する半導体装置であって、コンタクトホール１３Ｄは、層間絶縁膜１３の表面から半導体基板１１へ向かって次第に小さくなる径を有し且つ、コンタクトホール１３Ｄの側壁は３つ以上のテーパ領域１３Ａ，１３Ｂ，１３Ｃからなり、半導体基板１１に最も近接するテーパ領域１３Ａでの側壁と半導体基板１１の表面との成す第１の角度θＡは約９０度であり、他のテーパ領域１３Ｂ，１３Ｃでの側壁と半導体基板１１の主面との成す角度θＢ、θＣは鋭角であり且つ第１の角度θＡよりも小さい。 （もっと読む）

【課題】 層間絶縁膜としてシリコン窒化膜を用いた場合に、エッチング残りの無いコンタクトエッチング及び多結晶半導体層を消失させることのない安定したコンタクトエッチングを可能とする。
【解決手段】 多結晶半導体層３上にゲート絶縁膜４を介してゲート電極５が形成され、さらに層間絶縁膜６が形成されてなる薄膜トランジスタである。層間絶縁膜６及びゲート絶縁膜４にコンタクトホール７が形成され、信号線電極８がコンタクトホール７を介して多結晶半導体層３と接続されている。層間絶縁膜６は、シリコン酸化膜６ａと、その上に形成されるシリコン窒化膜６ｂとを有する。コンタクトホールのエッチングに際しては、シリコン酸化膜に到達するまでコンタクトホールをエッチング形成する第１のエッチングを行い、この第１のエッチングと連続してシリコン酸化膜とゲート絶縁膜にコンタクトホールをエッチング形成する第２のエッチングを行う。 （もっと読む）

【課題】 半導体基板への電気的接触をとるコンタクトホールにおいて、接触抵抗の低減を図る。
【解決手段】 シリコン基板１にはＳＴＩ２により素子形成領域５が区画形成されている。ＳＴＩ２はシリコン基板１の表面より突出している。上面にシリコン窒化膜７、層間絶縁膜８が積層形成されている。ＳＴＩ２、２間にコンタクトホール９が形成されている。コンタクトホール９は、層間絶縁膜８部分のホール上部９ａとシリコン基板１部分のホール下部９ｃを有する。ホール下部９ｃは、ＲＩＥ法の加工の後ＣＤＥ法の加工をすることで横方向に広がる形状に形成され、ＲＩＥ法のみの場合よりもシリコン基板１との接触面積が増大している。 （もっと読む）

【課題】薄膜化された半導体層を貫通することなく、良好な形状のコンタクトホールを形成することができる半導体装置の製造方法を提供する。
【解決手段】絶縁層８の上に設けられた半導体層１０に絶縁ゲート電界効果型トランジスタ２０を形成すること、前記絶縁ゲート電界効果型トランジスタ２０を覆う層間絶縁層３０に、前記絶縁ゲート電界効果型トランジスタ２０のソース領域またはドレイン領域となる不純物領域２８と接続されるコンタクト層３８を形成すること、を含み、前記層間絶縁層３０はエッチング速度の異なる積層膜３２，３４で形成し、所定のパターンのマスク層５０を用いて第１エッチングを行い、前記不純物領域２８の表面が露出しないような凹部３６ａを形成した後、該不純物領域２８の表面が露出するまで等方性エッチングである第２エッチングを行うことでコンタクトホール３６を形成すること、を含む半導体装置の製造方法。 （もっと読む）

【課題】０．２０μｍ以下のホトリソグラフィー径でも合わせばらつきを含んだより狭いゲート電極間隔必要幅を確保したテーパー形状のコンタクトを形成できる。
【解決手段】上部にシリコン酸化膜４、その下にＢＰＳＧ膜３、該ＢＰＳＧ膜中にゲート電極８を有し、ゲート電極の上面、側面及び上部にシリコン窒化膜を生成しない構造の半導体装置のゲート電極間に微細なコンタクトを形成する方法において、シリコン酸化膜をＣＦ₄／Ｏ₂／Ａｒ混合ガスで基板温度４０℃以上にてエッチングし、さらにそのオーバーエッチングでＢＰＳＧ膜を断面形状楔形（Ｗ形）に加工する工程と、引き続きＢＰＳＧ膜をＣ₄Ｆ₈／ＣＨ₂Ｆ₂／Ａｒ混合ガス（但しＣＯおよびＯ₂を含有しない。）でゲート電極間に９０度未満の順テーパーエッチングする工程とをこの順に行う。 （もっと読む）

【課題】リセスに埋め込まれるゲート電極物質の蒸着時にボイドを発生させずに、リセスゲートの高さを低減できるリセスゲート及びそれを備えた半導体装置の製造方法を提供する。
【解決手段】シリコン基板と、前記シリコン基板の所定部分に所定深さを有して形成されたリセスパターンと、前記リセスパターンの表面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の表面上に形成されたゲートポリシリコン膜と、前記ゲートポリシリコン膜の表面上に形成され、前記リセスパターンを埋め込むように形成されたゲートメタル膜と、前記ゲートメタル膜の上に形成されたゲートハードマスクとを含む。 （もっと読む）

【課題】液滴吐出装置から液滴を吐出してＴＦＴ用ソース電極またはドレイン電極を設けること。
【解決手段】基板１０Ａの表面Ｓにヘキサメチルシラザンを基板１０Ａの表面Ｓに塗布し、ＨＭＤＳ層１２を形成するヘキサメチルシラザン層形成工程と、ＨＭＤＳ層１２上に、有機感光性材料層を形成する有機感光性材料層形成工程と、前記有機感光性材料層をパターニングしてバンクパターン１８を形成する工程と、バンクパターン１８によって縁取られた領域に、インクジェット法を用いて、導電性材料を付与する導電性材料付与工程と、を含んでいる。 （もっと読む）

【課題】 微細な薄膜トランジスタの製造工程において、大型基板面内で均一性良く信頼性が高いコンタクトコールおよびコンタクト配線を形成する。
【解決手段】 層間絶縁膜９に対する１０：１ ＢＨＦによるウェットエッチングに続いて、同一レジストマスク１０を用いたドライエッチングを行うことにより、層間絶縁膜９およびゲート絶縁膜４にコンタクトホール１１，１２を連続して形成する。コンタクトホール１１，１２は、層間絶縁膜９の深さ方向途中まで設けられて、表面側に広く開口するテーパ状開口部と、このテーパ状開口部に連通し、層間絶縁膜９の深さ方向途中からソース／ドレイン領域３ｃが露出するまで設けられた表面に垂直な壁面の筒状開口部とを有する。 （もっと読む）

【課題】 微細なコンタクトホールを精度良く形成することができるようにしたコンタクトホールの形成方法及びドライエッチング装置を提供する。
【解決手段】 半導体基板２０表面のＳ／Ｄ領域２５上を覆う層間絶縁膜４０にＳ／Ｄ領域２５に至るコンタクトホールを形成する方法であって、層間絶縁膜４０上にＳ／Ｄ領域２５の上方を開口するレジストパターン５０を形成する。次に、このレジスパターン５０をマスクに層間絶縁膜４０を半導体基板２０表面に対して垂直にドライエッチングして、層間絶縁膜４０にＳ／Ｄ領域２５に至る開口部１００´を形成する。そして、このレジストパターン５０をマスクに、開口部１００´が形成された層間絶縁膜４０を半導体基板２０表面に対して斜めにドライエッチングする。 （もっと読む）