【課題】 半導体層の表層部にp型半導体領域とn型半導体領域の両者を有するダイオードにおいて、ダイオードの順方向電圧降下を低減化する技術を提供する。
【解決手段】 表面６ａに複数本の溝２が形成されている半導体層３は、p型半導体領域４０と、そのp型半導体領域を取り囲む領域に形成されているn型半導体領域３０と、n⁺型カソード領域２０を有している。p型半導体領域４０は、溝２の底面６ｃにおいて露出している。オーミック電極５１は、溝２の底面６ｃの範囲内に形成されてp型半導体領域４０にオーミック接合Ｊ１している。ショットキー電極５３は、溝２の側面６を含む表面側の露出範囲に形成されてn型半導体領域３０にショットキー接合Ｊ２している。カソード電極１０は、カソード領域２０の裏面側の露出範囲に形成されてカソード領域２０にオーミック接合Ｊ１している。 （もっと読む）

【課題】低オーム性コンタクト抵抗と、微細な電極が形成できる平坦な表面が得られ、かつ経時変化の小さい窒化物半導体装置のオーム性電極を提供する。
【解決手段】 窒化物半導体装置のオーム性電極を、ＧａＮ系半導体２０１上に第一の金属膜２０２、第二の金属膜２０３、第三の金属膜２０４、第四の金属膜２０５、第五の金属膜２０６が形成された構造とする。ＧａＮ系半導体２０１としては、ＧａＮ、ＡｌＮ、ＩｎＮ及びその混合物を主成分とする半導体とし、第一の金属膜２０２としては、Ｔｉ、Ｎｂ、Ｖ、Ｗ、Ｔａ、Ｒｅ、Ｍｏ、Ｍｎ、Ｐｔ、Ｐｄ、Ｒｈ、Ｙ、Ｚｒのいずれか一つを含む金属膜とし、第二の金属膜２０３としては、Ａｌを含む金属膜とし、第三の金属膜２０４としては、Ｎｂを含む金属膜とし、第四の金属膜２０５としては、Ｍｏ、Ｗ、Ｐｔのうちいずれか１を含む金属膜とし、第五の金属膜２０６としては、Ａｕを含む金属膜とする。 （もっと読む）

【課題】スイッチング特性を向上できるＳｉＣ基板を用いた縦型パワーＭＯＳＦＥＴを提供する。
【解決手段】半導体基板１０上のドリフトエピ層２０に形成されたＤＭＯＳＦＥＴ領域５０とＳＢＤ領域５５とを備えた半導体装置１００である。ＤＭＯＳＦＥＴ領域５０は、ドリフトエピ層２０に形成されたウェル領域２２と、ウェル領域２２に形成されたソース領域２４とコンタクト領域２６とを備え、ソース領域２４及びコンタクト領域２６の上にはシリサイド層２８が形成されている。ＳＢＤ領域５５は、ドリフトエピ層２０に形成されたウェル領域２２を備え、ＳＢＤ領域５５におけるドリフトエピ層２０及びウェル領域２２の上には、ショットキー電極４２を構成する金属層４０が形成されている。金属層４０は、ショットキー電極４２から延在しシリサイド層２８に接触している。 （もっと読む）

【課題】Ｐ型電極と窒化物半導体層との界面でのコンタクト抵抗を低減できる窒化物半導体装置を得る。
【解決手段】この窒化物半導体装置１０は、Ｐ型窒化物半導体層１と、Ｐ型窒化物半導体層１上に形成されたＰ型電極３とを備え、Ｐ型電極３は、Ｐ型窒化物半導体層１上に、仕事関数が５．１ｅＶ以上の金属からなる金属層３ａと、パラジウム（Ｐｄ）からなるＰｄ層３ｂと、タンタル（Ｔａ）からなるＴａ層３ｃとを順に積層して形成される。 （もっと読む）

【課題】 電極間に抵抗成分が生じないｐ電極を有する窒化物半導体装置およびその製造方法を提供する。
【解決手段】 ｐ電極１２は、第１のＰｄ膜１３、Ｔａ膜１４および第２のＰｄ膜１５によって構成され、窒化物半導体から成るｐ型コンタクト層１１上に形成される。第２のＰｄ膜１５上には、パッド電極２２が形成される。第２のＰｄ膜１５は、ｐ電極１２を構成するＴａ膜１４上部全面に形成され、Ｔａ膜１４の酸化を防止する酸化防止膜として機能する。この第２のＰｄ膜１５によって、Ｔａ膜１４が酸化されることを防止することができるので、ｐ電極１２とパッド電極２２との間に生じる抵抗成分を抑制することができる。これによってｐ電極１２とパッド電極２２との接触不良を防ぐことができるので、低抵抗なｐ電極１２を実現することができる。 （もっと読む）

【課題】結晶破壊やめっき剥離を起こし難い金属めっきを形成することができるめっき方法及びそのような金属めっきを備える電子装置を提供すること。
【解決手段】開口１６ａが形成されるとともに、前記開口１６ａの内周面が裏面側から表面側に向かうほど前記開口側に大きく迫り出すレジストパターン１６を形成する工程と、前記レジストパターンに形成される前記開口を充填する金属めっき１８を形成する工程と、を含む。 （もっと読む）

【課題】炭化珪素を基板とする半導体素子において、基板の欠陥密度に関わらず、炭化珪素エピタキシャル層の非極性面上において、電極/炭化珪素界面、あるいは酸化膜(絶縁膜)/炭化珪素界面の電気的特性と安定性を向上させる手段を提供する。
【解決手段】炭化珪素からなる半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを有する半導体素子。前記半導体基板表面の前記ゲート絶縁膜との接合面は、巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である。炭化珪素からなる半導体基板と、前記半導体基板上に形成される電極とを有する半導体素子。前記半導体基板表面の前記電極との接合面は、巨視的には非極性面に平行であり、かつ微視的には非極性面と極性面からなり、前記極性面ではSi面またはC面のいずれか一方の面が優勢である。 （もっと読む）

【課題】エッチング処理によるダメージを修復してオーミック電極を形成する。
【解決手段】半導体装置の製造方法は、ｐ型窒化物半導体の表面に異種の表面層を形成する表面層形成工程と、その表面層の一部を除去してｐ型窒化物半導体の表面を露出させるエッチング工程と、エッチング工程後のｐ型窒化物半導体を加熱処理するアニール工程と、アニール工程後のｐ型窒化物半導体の表面に電極を形成する電極形成工程を備えている。前記アニール工程は、７００℃から１２００℃の窒素又は酸素雰囲気下で実施することを特徴とする。 （もっと読む）

【課題】工程増を招くことなく、各ゲートについて均一で十分なフル・シリサイド化を実現する、信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極の表層部分及びソース／ドレイン領域１６ａ，１６ｂの表層部分がシリサイド化されている状態において、半導体基板１にフラッシュランプアニールを施す。この処理により、ソース／ドレイン領域１６ａ，１６ｂには（ＮｉＰｔ）₂Ｓｉ層１９ｂが形成された状態が保持されて、ゲート電極のみが選択的にフル・シリサイド化され、フル・シリサイドゲート電極２１が形成される。 （もっと読む）

【課題】フィールドプレート構造による電界集中緩和が起こり、逆方向耐電圧上昇の効果が得られる、ショットキーバリアダイオードを提供する。
【解決手段】ショットキーバリアダイオード１は、表面２ａを有するＧａＮ自立基板２と、表面２ａ上に形成されたＧａＮエピタキシャル層３と、ＧａＮエピタキシャル層３の表面３ａ上に形成され、開口部が形成されている絶縁層４とを備える。また、電極５を備える。電極５は、開口部の内部に、ＧａＮエピタキシャル層３に接触するように形成されたショットキー電極と、ショットキー電極に接続するとともに、絶縁層４に重なるように形成された、フィールドプレート電極とによって構成されている。ＧａＮ自立基板２の転位密度は、１×１０⁸ｃｍ^-2以下である。 （もっと読む）

本発明の一実施形態は、オーム接点層を有するＩＩＩ−Ｖ族窒化物構造物を製作する方法を提供する。この方法は、ｐ型層を有するＩＩＩ−Ｖ族窒化物構造物を製作することを包含する。この方法は、最初にｐ型層をアニーリングすることなしに、ｐ型層上にオーム接点層を堆積させることを、さらに包含する。この方法はまた、続いてアニーリングチャンバー内で所定の温度で所定の期間の間、ｐ型層およびオーム接点層をアニーリングし、それによって単一のアニーリングプロセスにおいてｐ型層とオーム接点との抵抗率を低減することも包含する。
（もっと読む）

【課題】複合材料膜中の組成均一性を改善するための成膜方法を提供する。
【解決手段】成膜装置１０は、真空チャンバー１１内に、被蒸着材料としてＳｉ，Ｃｏを個別に格納した第１，第２銅るつぼ１３ａ，１３ｂを備えている。電子銃１６により、Ｓｉ，Ｃｏを個別に加熱し、第１，第２水晶振動子１５ａ，１５ｂおよび制御装置５０により、Ｓｉ，Ｃｏの蒸着量を個別に制御する。真空蒸着前に、真空チャンバー１１の圧力を２×１０^−３Ｐａ以下に減圧してから、Ａｒガスを１×１０^−２〜１×１０^−１Ｐａの圧力範囲で導入する。真空蒸着を行うと、Ａｒガスの存在によって、各粒子の衝突回数が増大するので、Ｓｉ，Ｃｏが十分混合されて、基材シート３１上に、組成均一性の良好なＳｉ−Ｃｏ合金膜３５が形成される。 （もっと読む）

【課題】オーミック電極と窒化物系半導体層とのオーミック特性が熱により劣化するのを抑制することが可能な窒化物系半導体素子を提供する。
【解決手段】この窒化物系半導体素子（窒化物系半導体レーザ素子）は、ｐ側オーミック電極６に、約１ｎｍの厚みを有するとともにｐ型コンタクト層５の主表面に接触して形成されるＳｉ層６ａと、Ｓｉ層６ａ上に形成される約２０ｎｍの厚みを有するＰｄ層６ｂとを含むとともに、ｎ側オーミック電極９に、約１ｎｍの厚みを有するとともにｎ型ＧａＮ基板１の下面に接触して形成されるＳｉ層９ａと、Ｓｉ層９ａの下面上に形成される約６ｎｍの厚みを有するＡｌ層９ｂと、Ａｌ層９ｂの下面上に形成される約３０ｎｍの厚みを有するＰｄ層９ｃとを含む。 （もっと読む）

本発明は、酸化亜鉛の基板上に金属酸化物を有するショットキーコンタクトと同種のコンタクト、および、オーミックコンタクトを提供する。金属酸化物によるショットキーコンタクトと同種のコンタクト、および、オーミックコンタクトは、種々のデポジション技術およびリフトオフ・フォトリソグラフィ技術を用いて酸化亜鉛の基板上に形成される。金属酸化物によるショットキーコンタクトと同種のコンタクトの障壁の高さは、平面状の金属によるコンタクトの障壁の高さよりも大幅に高い。ショットキーコンタクトと同種のコンタクトの理想係数は、鏡像力により制御される場合の限界値に非常に近い値になっている。本発明により提供されるコンタクトは、ダイオード、パワーエレクトロニクス装置、ＦＥＴトランジスタ、および関連する構造、ならびに、紫外（ＵＶ）光検出器等の各種のオプトエレクトロニクス装置に応用され得る。
（もっと読む）

【課題】ホールサイズが小さい場合でも、ホール底部の表面にＣＮＴを成長せしめることができるＣＮＴ成長用微細ホール形成方法、ＣＮＴ成長用基板及びＣＮＴ成長方法の提供。
【解決手段】ＣＮＴ成長用基板の主面上に母線層、ＣＮＴ成長用触媒層としての触媒金属の酸化物層、及び絶縁層をこの順番に設け、絶縁層をエッチングして絶縁層にＣＮＴ成長用の微細ホールを形成する。このＣＮＴ成長用微細ホールが形成されている基板。このＣＮＴ成長用微細ホールの底部表面に、ＣＶＤ法によりＣＮＴを成長せしめる。 （もっと読む）

【課題】高精度な蒸着処理が可能であり、かつ、安全性および量産性に優れた蒸着装置を提供する。
【解決手段】蒸着用物質２０を収容する坩堝２と、被蒸着基板２１を保持する基板ホルダ９と、坩堝２と被蒸着基板２１との間に位置し坩堝２から被蒸着基板２１へ向かう蒸着用物質２０の通過を制御するシャッター５と、シャッター５によって坩堝２から遮られることのない位置に設けられ、蒸着用物質２０の蒸発レートを観測する第１のモニタ６と、第１のモニタ６によって観測された蒸着用物質２０の蒸発レートが蒸着用物質２０の放出開始から所定時間内に目標値に達した場合にシャッター５を開状態として蒸着用物質２０を透過させる一方、所定時間内に目標値に達しなかった場合には蒸着用物質２０の放出を停止させる機能を有する制御回路系１３とを備えた電子ビーム蒸着装置である。 （もっと読む）

【課題】良好なコンタクト特性を有するベース電極を再現性良く実現できるヘテロ接合バイポーラトランジスタとその製造方法を提供することにある。
【解決手段】
本発明のヘテロ接合バイポーラトランジスタは、半絶縁性ＩｎＰ基板１上に、Ｎ⁻型ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ／ＩｎＰコレクタ層３、Ｐ^＋型ＩｎＧａＡｓベース層４およびＮ型ＩｎＰエミッタ層５が順次積層されている。更に、Ｎ型ＩｎＰエミッタ層５はＩｎＰレッジ層構造７を備え、ベース電極１０は、内部ベース電極１２と外部ベース電極１３から構成されており、内部ベース電極１２は、コレクタメサ領域の外周部を自己整合的に規定しつつ、ＩｎＰレッジ層構造７と接触し、外部ベース電極１３の一部が、内部ベース電極１２上に形成され、かつ、外部ベース電極１３の残りの部分が、コレクタメサ領域外に形成された埋め込み層１４上に形成されている。 （もっと読む）

【課題】ｎ型４Ｈ−ＳｉＣ基板上に、基板からのＳｉ、Ｃの析出を防止すると同時に、Ｎｉの酸化を防止してオーミック電極を形成する方法を提供する。
【解決手段】ｎ型４Ｈ−ＳｉＣ基板上に、Ｎｉ層、Ｔｉ層、Ｐｔ層を順次堆積する堆積工程、および非酸化性雰囲気中での熱処理により、上記ＳｉＣ基板と上記Ｎｉ層との合金層を形成する合金化工程を含むことを特徴とするｎ型４Ｈ−ＳｉＣ基板上にオーミック電極を形成する方法。 （もっと読む）

【課題】電流コラプスの発生を抑制できるIII族窒化物半導体トランジスタおよびその製造方法を提供する。
【解決手段】ＦＥＴ１では、第１窒化物半導体層１０３の上に第２窒化物半導体層１０４が設けられ、少なくとも一部が第２窒化物半導体層１０４に接するようにソース電極１０６およびドレイン電極１０７が設けられている。第２窒化物半導体層１０４の上面においてソース電極１０６とドレイン電極１０７との間に位置するように凹部１１０ａが形成されており、ゲート電極１０８が凹部１１０ａの開口を覆うように凹部１１０ａの上方に設けられている。 （もっと読む）

【課題】プラスチック基板やガラス基板などに低温工程で形成するものの、数nmの厚みでゲート絶縁膜を形成することにより、低電圧動作、且つ商用化が容易な有機薄膜トランジスタ及びその製造方法を提供する。
【解決手段】基板上に金属をパターニングし、蒸着してゲート電極１２を形成した後、常温乃至100℃以下でO₂プラズマ工程によりゲート電極１２を直接酸化して10nm以下の厚みで金属酸化膜を成長させることで、ゲート電極の表面に沿ってゲート絶縁膜１３を形成する。次いで、ゲート絶縁膜１３の上に有機半導体膜１４を蒸着し、有機半導体膜１４上にソース／ドレイン電極１５／１６を互いに一定の距離をもって離隔するように形成する。二重ゲート絶縁膜とする場合には、有機絶縁膜を、自己組立工程またはスピンコーティング工程で金属酸化膜の上に形成する。 （もっと読む）