【課題】高解像度化した画素を有する撮像素子を提供する。
【解決手段】本発明の撮像素子１０は、Ｘ，Ｙ軸平面上に正方又は六方配置された各感光部１０１から蓄積電荷に相当する信号をＺ軸方向に並列に抽出して出力する積層素子１００ａ，１００ｂ，１００ｃ，１００ｄと、この積層素子における感光部１０１を有する素子１００ａに対して設けられ、それぞれの感光部１０１に対して一部の領域を遮光するための当該感光部１０１の面積よりも小さい面積を有する１つの遮光部１１０を、当該感光部１０１の領域の範囲内で走査することにより各感光部１０１を所定の分割数で分割し、当該分割した各領域における遮光による蓄積電荷の変化量によって画素を形成する液晶素子１０６とを備える。 （もっと読む）

【課題】バリア性および耐熱性に優れた光電変換素子およびその製造方法、ならびに撮像素子およびその製造方法を提供する。
【解決手段】基板と、基板上に形成された下部電極と、下部電極上に形成され、光が照射されると電荷を発生する有機層と、有機層上に形成された、可視光に対して透明な上部電極と、上部電極上に形成された素子保護層とを有する光電変換素子の製造方法である。この素子保護層を形成する工程は、有機層に対し不活性なキャリアガスを供給し、プラズマを生成する工程と、キャリアガスが供給されてプラズマが生成された状態で、さらにＳｉＨ_４ガス、支燃性ガスおよびアンモニアガスを含む反応性プロセスガスを供給して珪素含有保護膜を形成する工程とを有する。 （もっと読む）

【課題】ＴＤＩ動作によって撮像を行う際に、撮像に要する時間を短くすることができる固体撮像装置を提供する。
【解決手段】固体撮像装置１Ａは、Ｍ×Ｎ個（Ｍ，Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る撮像面１２、撮像面１２に対して列方向の一端側に各列毎に配置されたＮ個の信号読出回路２０、及び、撮像面に対して列方向の他端側に各列毎に配置されたＮ個の信号読出回路３０を有するＣＣＤ型の固体撮像素子１０と、信号読出回路２０から各列毎に出力される電気信号をディジタル変換したのちシリアル信号として順次出力する半導体素子５０と、信号読出回路３０から各列毎に出力される電気信号をディジタル変換したのちシリアル信号として順次出力する半導体素子６０とを備える。 （もっと読む）

【課題】ショートチャネル特性などを向上する。
【解決手段】ｎ型ＦＥＴ１１１Ｎの半導体活性層１１１Ｃの上面に、バックゲート絶縁膜４０１を介してバックゲート電極１２１を金属材料で形成する。ここでは、バックゲート電極１２１，２２１について、半導体活性層１１１Ｃの上面においてゲート電極１１１Ｇおよび一対のソース・ドレイン領域１１１Ａ，１１１Ｂに対応する部分を被覆するように、バックゲート電極１２１を形成する。 （もっと読む）

【課題】ＭＯＳ型固体撮像素子において、チップ面積に対して画素領域の占める面積比率をより高めることができる。
【解決手段】第１の基板１０から第ｎ（ｎは２以上の整数）の基板が接続部を介して電気的に接続され、かつ段積みされた固体撮像装置であって、第ｍ（ｍは１以上ｎ以下の整数)の基板は、光電変換素子を含む画素を有する画素領域５０を備え、第ｍの基板以外の他の基板は、画素の駆動の用に供する回路要素を有する第一垂直走査回路１６０と第二垂直走査回路１６１とを備え、他の基板の領域のうち、画素領域と垂直方向に重なる重複領域５１内に、第一垂直走査回路１６０と第二垂直走査回路１６１との少なくとも一部分が配置されている。 （もっと読む）

【課題】隣接ビアを伝送される信号間の干渉を低減でき、ひいてはビア数の増大を抑止でき、センサを搭載したチップの面積、実装工程を低減でき、結果的にコスト削減を図ることができる半導体装置、固体撮像装置、およびカメラシステムを提供する。
【解決手段】第１チップ１１０と、第２チップ１２０と、を有し、第１チップ１１０と第２チップ１２０は貼り合わされた積層構造を有し、第１チップと第２チップ間の配線は、ビア１１４を通して接続され、第１チップ１１０は、各センサ１１１で発生したアナログ信号を時間離散化した信号が、対応するビアを介して第２チップに伝送され、第２チップ１２０は、ビアを介した第１チップから伝送された信号を第１チップでサンプリングしたタイミングとは異なるタイミングでサンプリングする機能と、量子化してデジタル信号を得る機能と、を含む。 （もっと読む）

【課題】一層のノイズ低減を図ることができることはもとより、低周波ノイズの低減を図ることができる比較器、ＡＤ変換器、固体撮像装置、およびカメラシステムを提供する。
【解決手段】比較器５００Ａは、第１の入力サンプリング容量Ｃ５１１と、第２の入力サンプリング容量Ｃ５１２と、出力ノードｄと、一方の入力端子に、第１の入力サンプリング容量を介して、信号レベルが傾きをもって変化するスロープ信号を受け、他方の入力端子に、第２の入力サンプリング容量を介して入力信号を受けて、スロープ信号と入力信号との比較動作を行う差動比較部としてのトランスコンダクタンス（Ｇｍ）アンプ５１１と、Ｇｍアンプの出力部ｃと出力ノードｄとの間に配置され、Ｇｍアンプの出力部の電圧を一定に保持するアイソレータ５３０とを有する。 （もっと読む）

【課題】 撮像性能の向上に適した撮像素子の新たな構造を提供する。
【解決手段】 撮像素子は、第１チップ、および第２チップを備える。この第１チップには、受光画素、および貫通配線とが形成される。複数の受光画素は、受光面に配列され、入射光に応じた電気信号を生成する。貫通配線は、受光画素の電気信号を受光面の反対面へ伝達する。一方、第２チップには、読み出し回路が形成される。読み出し回路は、貫通配線を介して電気信号を読み出して画像信号として出力する。この撮像素子は、上記の第１チップの反対面と、上記の第２チップの読み出し回路とが対向する向きに配置され、貫通配線と読み出し回路との端子間が電気的に接合される。 （もっと読む）

【課題】配線層における導体層の層数の削減をより有効に行うことができる裏面照射型CMOSイメージセンサを提供する。
【解決手段】撮像素子１１は、複数の画素３１が配置される半導体基板５１と、複数本の配線が配設された複数層の導体層５８が絶縁膜５７に埋め込まれて構成される配線層５５とが積層されて構成される。そして、配線層５５では、画素３１により得られた画素信号を出力する配線、および、画素の駆動に必要な電力を供給する配線、画素を駆動するための駆動信号を供給する配線が、２層の導体層５８で形成される。 （もっと読む）

【課題】高画質化を図ることができる固体撮像装置、固体撮像素子、固体撮像装置の製造方法及び固体撮像素子の製造方法を提供する。
【解決手段】実施形態に係る固体撮像装置は、上面に複数の画素が形成されたセンサ基板と、複数のマイクロレンズが形成されたマイクロレンズアレイ基板と、前記マイクロレンズアレイ基板における前記マイクロレンズ間の領域に一端が接合され、前記上面に他端が接合された接続ポストと、を備える。 （もっと読む）

【課題】高画質化を図ることができる固体撮像装置、固体撮像素子及び固体撮像素子の製造方法を提供する。
【解決手段】実施形態に係る固体撮像装置は、複数の画素が形成された上面が窪むように湾曲したセンサ基板と、前記上面側に設けられた結像レンズと、を備える。 （もっと読む）

【課題】受光面側にパッド配線を設けた裏面照射型の固体撮像装置において、絶縁膜の薄膜化を図ることにより光電変換部での受光特性の向上を図ることが可能な裏面照射型の固体撮像装置を提供する。
【解決手段】このような目的を達成するための本技術の固体撮像装置は、光電変換部が配列形成された画素領域を有するセンサ基板を備え、このセンサ基板において光電変換部に対する受光面とは逆の表面側には駆動回路が設けられている。また画素領域の外側の周辺領域には、センサ基板における受光面側から駆動回路に達しする貫通ビアが設けられている。さらに、周辺領域の受光面側には、貫通ビア上に直接積層されたパッド配線が設けられている。 （もっと読む）

【課題】
読み出し回路を備えた第一基板と受光素子を備えた第二基板をバンプ接続した量子型赤外線熱感知デバイスにおいて、HgCdTe等で構成された第二基板に影響を与えることなくシリコン基板等で構成された第一基板と、第二基板の熱膨張係数の違いに起因する隣接バンプ間の接触を防止する。
【解決手段】
量子型撮像素子は、読み出し回路を備えた第一基板と、前記第一基板とフリップチップボンディング（FCB）によって電気的に接続された、受光素子を備えた第二基板と、前記第一基板と前記第二基板をFCBによって電気的に接続する導体バンプ群と、各バンプの周囲を囲むように存在し、前記第一基板側にのみ固定され、前記第二基板との間に空隙を設けた絶縁壁とを有する。 （もっと読む）

【課題】 光硬化樹脂４３および光硬化樹脂４３に分散した無機粒子４４を有する接着部材４に生じ得る点剥がれを抑制する。
【解決手段】 無機粒子４４の体積基準の粒子径分布において、分布累積値が５０％となる粒子径をＤ_５０、分布累積値が９０％となる粒子径をＤ_９０、接着部材４の厚みをＴとして、Ｄ_５０≧０．５μｍ、Ｄ_９０≦５．０μｍ、Ｄ_９０／Ｔ≦０．４および５μｍ≦Ｔ≦４０μｍを満たす。 （もっと読む）

【課題】基板間の接合性を改善してボイドの発生を抑制することにより、信頼性の向上が図られた３次元構造の半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１を、第１電極３３および第１絶縁膜３５を含むと共に、これらの第１電極３３および第１絶縁膜３５を露出させた貼合せ面４１を有する第１基板２と、第１電極３３に電気的に接続された第２電極６７および第２絶縁膜６９を含むと共に、これらの第２電極６７および第２絶縁膜６９を露出させた貼合せ面７１を有し、第１基板２に貼り合わされて設けられた第２基板７と、各基板の貼合せ面４１，７１の間に狭持された絶縁性薄膜１２とを備えた構成とする。 （もっと読む）

【課題】より汎用性のあるピクセルアクセス性能を有するイメージングデバイスを提供する。
【解決手段】イメージセンサは、構成可能な相互接続回路を介してアナログ回路へと結合されたイメージセンサピクセルを含む。アナログ回路は、多数のアナログ回路ブロックを含み、関連付けられたイメージセンサピクセルを制御し、そこからの信号を読み出す。構成可能な相互接続回路は、アナログ回路ブロックと、イメージセンサピクセルのうちの特定のグループとの間の接続を再度確立するために制御される。デジタル回路は、アナログ回路へと結合される。デジタル回路は少数のアナログ回路ブロックによって制御される有意に多くのイメージピクセルが存在し、同様に、少数のアナログ回路ブロックは、さらに少数のデジタル回路ブロックによって制御される。イメージセンサピクセルアレイ、構成可能な相互接続回路、アナログ回路およびデジタル回路は、垂直に積層される。 （もっと読む）

【課題】犠牲膜をエッチングして形成された空隙を備えるセンサーにおいて、犠牲膜のみをエッチングして空隙を形成する方法を提供する。
【解決手段】基板２上に絶縁膜１４を形成する絶縁膜形成工程と、絶縁膜１４に凹部１５を形成する凹部形成工程と、凹部１５に酸化シリコンからなる犠牲膜を形成する犠牲膜形成工程と、犠牲膜上に支持部２３を形成する支持部形成工程と、支持部２３上に赤外線検出部４を形成する検出部形成工程と、エッチング液を用いて犠牲膜をエッチングして空隙１６を形成するエッチング工程と、を有し、絶縁膜はエッチング液に対して耐食性を有する。 （もっと読む）

【課題】画素部の性能を損なわず、かつ周辺回路のチップ面積増大によるコストの増大を抑制する撮像素子を提供する。
【解決手段】撮像素子において、画素部１０１のうち、転送スイッチ２０３およびＦＤ２０４およびリセットスイッチ２０７および増幅ＭＯＳアンプ２０５が第１半導体基板に形成され、列読み出し回路１０３または出力回路１０７または駆動回路の少なくとも一部が第１半導体基板以外の第２半導体基板に形成されている。 （もっと読む）