撮像素子
【課題】高解像度化した画素を有する撮像素子を提供する。
【解決手段】本発明の撮像素子１０は、Ｘ，Ｙ軸平面上に正方又は六方配置された各感光部１０１から蓄積電荷に相当する信号をＺ軸方向に並列に抽出して出力する積層素子１００ａ，１００ｂ，１００ｃ，１００ｄと、この積層素子における感光部１０１を有する素子１００ａに対して設けられ、それぞれの感光部１０１に対して一部の領域を遮光するための当該感光部１０１の面積よりも小さい面積を有する１つの遮光部１１０を、当該感光部１０１の領域の範囲内で走査することにより各感光部１０１を所定の分割数で分割し、当該分割した各領域における遮光による蓄積電荷の変化量によって画素を形成する液晶素子１０６とを備える。
【解決手段】本発明の撮像素子１０は、Ｘ，Ｙ軸平面上に正方又は六方配置された各感光部１０１から蓄積電荷に相当する信号をＺ軸方向に並列に抽出して出力する積層素子１００ａ，１００ｂ，１００ｃ，１００ｄと、この積層素子における感光部１０１を有する素子１００ａに対して設けられ、それぞれの感光部１０１に対して一部の領域を遮光するための当該感光部１０１の面積よりも小さい面積を有する１つの遮光部１１０を、当該感光部１０１の領域の範囲内で走査することにより各感光部１０１を所定の分割数で分割し、当該分割した各領域における遮光による蓄積電荷の変化量によって画素を形成する液晶素子１０６とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子の技術分野に関するものであり、特に高解像度化した画素を有する撮像素子に関する。
【背景技術】
【０００２】
近年、撮像素子の高解像度化に対する要求が著しい。これまでに、例えばスーパーハイビジョンに対応した３２００万画素を有する撮像素子が実現されている。しかし将来における高解像度化の要求レベルはさらに高く、例えばインテグラルフォトグラフィー（ＩＰ）を用いた３次元情報の撮像における解像度の要求基準はこれらのさらに２〜３桁以上にのぼる。この場合、撮像素子の現実的なサイズから考えて、１画素のサイズは１μｍ角以下になる。
【０００３】
撮像素子の高解像度化の従来技法として、感光部、電荷転送部あるいは増幅部などを含め１つの画素のサイズを小さくし、撮像素子平面内に設ける画素数を増やす方法がある。この場合、画素サイズが小さくなるにつれて感光部の面積が小さくなり、単位時間あたりに蓄積できる電荷量が低下してＳ／Ｎ比が低下することになるが、例えばＣＭＯＳ撮像素子の場合は増幅部等の周辺回路が画素内に設けられており、また画素と画素の間には配線が設けられているため、感光部を十分広くとることが難しかった。これらの理由から画素サイズが１μｍ角以下になる場合には十分な撮像性能を実現することができなかった。
【０００４】
そこで、画素内に設けられた増幅部あるいは配線で占められる面積を小さくして感光部の面積を広げるため、感光部、電荷転送部あるいは増幅部などの機能を別々の素子平面上に作製し、これらをプラズマ処理などの接合技術により積層して、信号を各画素のＺ軸方向に並列出力する撮像素子が提案されている（例えば特許文献１、非特許文献１，２参照）。このような接合技法を用いて作製する積層型の撮像素子の例を図１０に示す。図１０に示す撮像素子１００では、感光部１０１により受けた光を光電変換によって電荷に変換し蓄積する。この蓄積電荷に相当する信号が配線１０５を介して、増幅部１０２へ送られ、次いで信号処理部１０３へ送られ、記憶部１０４に保存され、最終的に出力部（図示せず）から信号が出力される。このように、感光部１０１、増幅部１０２（あるいは電荷転送部）、信号処理部１０３及び記憶部１０４などの機能は、それぞれ別々の素子平面上（図示１００ａ，１００ｂ，１００ｃ，１００ｄ）に作製され、接合技術により配線１０５を形成して各素子１００ａ，１００ｂ，１００ｃ，１００ｄを積層することにより、撮像素子１００を形成する。
【０００５】
これによって１画素の面積内に占める感光部の割合を大幅に高くすることが可能となり、画素数が増えて画素が小さくなった場合でもＳ／Ｎ比を高くすることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００３／０４１１７４号
【非特許文献】
【０００７】
【非特許文献１】Kurino et al., Intelligent image sensor chip with three dimensional structure, IEDM Technical Digest. International Washington, DC, USA, Dec. 5-8, 1999, pp. 879-882
【非特許文献２】Lee et al., Development of Three-Dimensional Integration Technology for Highly Parallel Image-Processing Chip, Japanese Journal of Applied Physics (JJAP), Vol. 39 Part1 (2000), No. 4B, pp. 2473-2477
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１や非特許文献１，２に開示される接合技法により撮像素子の高解像度化を図る場合、各素子１００ａ，１００ｂ，１００ｃ，１００ｄの接合誤差によって解像度の限界が決まることになる。図１１及び図１２は、接合技法を用いて作製する積層型の撮像素子の解像度を決める要因についての説明図である。図１１を参照するに、例えば感光部１０１を配置した素子１００ａと増幅部１０２を配置した素子１００ｂとを接合する場合を考える。図１１における図示Ａで示される点線枠の詳細を図１２に示している。図１２を参照するに、１画素ごとに感光部１０１及び増幅部１０２を形成することから、接合誤差が画素サイズを上回ると、感光部１０１から出た配線１０５が直下の増幅部１０２に接続されないことになる。
【０００９】
現在最も精度が高いとされる赤外線顕微鏡及び画像処理を併用して、プラズマ処理などの接合処理で各素子１００ａ，１００ｂ，１００ｃ，１００ｄを接合するとしても、その誤差は最大±０．５μｍ程度とされる。従って、図１１及び図１２に示すように、画素サイズが１μｍ角以下になる場合には、積層時の精度が不足するため作製が難しかった。すなわち、この接合技法を用いても、１μｍ角以下の画素サイズを有する撮像素子を形成することが困難であった。
【００１０】
本発明は、高解像度化した画素（例えば、１μｍ角以下の画素サイズ）を有する撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述の問題を解決するために、本発明の撮像素子は、Ｘ，Ｙ軸平面上に正方又は六方配置された各感光部から蓄積電荷に相当する信号をＺ軸方向に並列に抽出して出力する積層素子と、前記積層素子における感光部を有する素子に対して設けられ、それぞれの感光部に対して一部の領域で遮光するための当該感光部の面積よりも小さい面積を有する１つの遮光部を、当該感光部の領域の範囲内で走査することにより当該感光部を所定の分割数で分割し、当該分割した各領域における遮光による蓄積電荷の変化量によって画素を形成する液晶素子と、を備えることを特徴とする。
【００１２】
これにより、積層により作製できる程度の大きさの感光部に対して、より小さいサイズの遮光部を当該感光部の領域の範囲内で走査して画素に相当する信号を抽出するため、既存の撮像素子よりも解像度を高めることができる。また、遮光部の走査を電気的な制御のみで形成することができるため、当該感光部の分割領域のサイズや位置を自由に変更することができ、撮像の自由度を高めることができる。
【００１３】
また、本発明の撮像素子において、前記遮光による蓄積電荷の変化量は、当該感光部を遮光することなく得られる蓄積電荷に相当する信号を基準にして、当該基準にした蓄積電荷に相当する信号と当該遮光部により遮光して得られる蓄積電荷に相当する信号との差分とすることを特徴とする。
【００１４】
これにより、当該感光部を遮光することなく得られる蓄積電荷に相当する信号を基準にして画素信号を形成することから、撮像ごとに安定した画素信号を得ることができる。
【００１５】
また、本発明の撮像素子において、前記遮光による蓄積電荷の変化量は、当該感光部を遮光することなく第１の蓄積時間で得られる蓄積電荷に相当する信号について当該第１の蓄積時間で正規化した信号を基準とし、当該基準にした蓄積電荷に相当する正規化した信号と、第２の蓄積時間で当該遮光部により遮光して得られる蓄積電荷に相当する信号について当該第２の蓄積時間で正規化した信号との差分から得られる蓄積電荷の時間変化量とすることを特徴とする。
【００１６】
これにより、当該感光部を遮光することなく得られる蓄積電荷に相当する信号における蓄積時間と、画素信号として取得する遮光時の蓄積時間とを個別に設定することができるため、撮像モードに応じた撮像素子の制御の自由度を高めることができる。例えば、撮像モードとして、静止画モード、動画モード、多重撮影モード等が考えられる。撮像モード別の制御を例示すると、静止画モードでは、事前に又は撮像の開始時に当該基準の蓄積電荷に相当する正規化した信号を取得しておき、遮光による蓄積電荷に相当する信号を連続的に撮像することができる。また、動画モードでは、当該基準の蓄積電荷に相当する正規化した信号と遮光による蓄積電荷に相当する信号とを交互に取得して差分することにより撮像することができる。また、多重撮影モードでは、事前に当該基準の蓄積電荷に相当する正規化した信号を取得しておき、遮光による蓄積電荷に相当する信号を連続的に取得した後、多重して撮像することができる。
【００１７】
また、本発明の撮像素子において、前記１つの遮光部の面積は、前記１つの感光部の面積の１／２以下であることを特徴とする。
【００１８】
これにより、感光部の大きさで決まる既存の撮像素子よりも解像度を少なくとも２倍以上に高めることができる。
【００１９】
また、本発明の撮像素子において、前記積層素子は、前記感光部をＸ，Ｙ軸平面上に正方又は六方配置した第１の素子と、前記遮光部の走査を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号についてそれぞれの画素信号として記憶する記憶部をＸ，Ｙ軸平面上に正方又は六方配置した第２の素子と、前記記憶部に記憶した各画素信号について、前記所定の領域の行方向の配列順に読み出して出力する信号処理部をＸ，Ｙ軸平面上に正方又は六方配置した第３の素子と、を備えることを特徴とする。
【００２０】
これにより、遮光部の走査順に得られた画素信号について、当該感光部の分割領域の行方向の配列順に読み出して出力することができるため、撮像素子から出力される画素信号の後処理が容易になる。
【００２１】
また、本発明の撮像素子において、前記信号処理部は、前記遮光部の走査を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号に関して、当該感光部を遮光することなく第１の蓄積時間で得られる蓄積電荷に相当する信号について当該第１の蓄積時間で正規化した信号を基準とし、当該基準にした蓄積電荷に相当する正規化した信号と、第２の蓄積時間で当該遮光部により遮光して得られる蓄積電荷に相当する信号について当該第２の蓄積時間で正規化した信号との差分を行ない、当該遮光による蓄積電荷の時間変化量を画素信号として前記記憶部に記憶する手段を有することを特徴とする。
【００２２】
ここで、当該第１の蓄積時間と当該第２の蓄積時間について、いずれも同じ一定の時間とすることができるし、異なる時間としてもよい。遮光による蓄積電荷に相当する信号を得る際の当該第２の蓄積時間についても個別に異なる蓄積時間としてもよく、例えば、蓄積電荷に相当する信号をその蓄積時間で除算することで正規化することができる。
【発明の効果】
【００２３】
本発明によれば、高解像度の画素（例えば、１μｍ角以下の画素サイズ）を有する撮像素子を提供することができる。特に、従来の撮像素子で生じていた画素間の不感領域を大幅に低減させ、同一の画素サイズ比較でＳ／Ｎを改善することができる。さらに当該感光部の分割領域や当該感光部における画素信号の読み出し順序について用途に応じた撮像の自由度を高めることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明による一実施形態の撮像素子の概略図である。
【図２】本発明による一実施形態の撮像素子における、任意の隣り合う４つの感光部の各々について、それぞれ遮光部が走査する際の位置関係と動作を説明する図である。
【図３】（ａ），（ｂ），（ｃ），（ｄ），（ｅ）は、本発明による一実施例の撮像素子における動作例を示す図である。
【図４】本発明による一実施例の撮像素子における１つの感光部を分割して得られた領域ごとの出力信号の一例を示す図である。
【図５】本発明による一実施例の撮像素子における１つの感光部を分割して得られた領域ごとの出力信号の正規化処理を説明する図である。
【図６】本発明による一実施例の撮像素子における、任意の隣り合う４つの感光部の各々について、感光部を分割して得られた領域ごとの信号を行方向の信号出力となるように並び替えを行う例を説明する図である。
【図７】本発明による一実施形態の撮像素子における信号処理部の一例を示すブロック図である。
【図８】本発明による一実施形態の撮像素子における信号処理部の動作例を示す図である。
【図９】本発明による一実施形態の撮像素子における信号処理部の別の動作例を示す図である。
【図１０】従来技術における接合技法を用いて作製する積層型の撮像素子の例を示す図である。
【図１１】従来技術における接合技法を用いて作製する積層型の撮像素子の解像度を決める要因についての説明図である。
【図１２】従来技術における接合技法を用いて作製する積層型の撮像素子の解像度を決める要因としての接合誤差の説明図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して、本発明による一実施形態の撮像素子を説明する。尚、同様な構成要素には同一の参照番号を付して説明する。
【００２６】
図１に、本発明による一実施形態の撮像素子１０の概略図を示す。本実施形態の撮像素子１０は、図１０に例示したような積層素子１００ａ，１００ｂ，１００ｃ，１００ｄと、液晶素子１０６とを備える。
【００２７】
素子１００ａは、受光して得られる蓄積電荷に相当する信号を出力する感光部１０１をＸ，Ｙ軸平面上に正方配置している。素子１００ｂは、当該感光部１０１の各々で受光して得られる蓄積電荷に相当する信号について増幅する増幅部１０２をＸ，Ｙ軸平面上に正方配置している。素子１００ｄは、素子１００ｃの信号処理部１０３を介して当該増幅した信号についてそれぞれの画素信号として記憶する記憶部１０４をＸ，Ｙ軸平面上に正方配置している。素子１００ｃは、記憶部１０４に記憶した各画素信号について、後述する遮光部１１０により感光部１０１を分割した所定の領域の行方向の配列順に読み出して出力する信号処理部１０３をＸ，Ｙ軸平面上に正方配置している。積層素子１００ａ，１００ｂ，１００ｃ，１００ｄの各素子にそれぞれ正方配置された感光部１０１、増幅部１０２、信号処理部１０３及び記憶部１０４は、配線１０５を介して接続される（図１０参照）。尚、感光部１０１、増幅部１０２、信号処理部１０３及び記憶部１０４について、Ｚ軸方向に並列に抽出して出力するように構成するものであればＸ，Ｙ軸平面上に六方配置（すなわち、ハニカム状の配置）とする構成にしてもよい。また、増幅部１０２の素子１００ｂは、用途によっては必ずしも設けなくともよい。したがって、「蓄積電荷に相当する信号」として、感光部１０１から出力された信号を増幅してもよいし、非増幅としてもよい。
【００２８】
したがって、図１０に例示した構成と同様に、これらの積層素子１００ａ，１００ｂ，１００ｃ，１００ｄは、各感光部１０１から蓄積電荷に相当する信号をＺ軸方向に並列に抽出して出力するように構成される。ただし、従来技術として図１０を用いて説明した例とは異なり、本発明では、接合技法を用いるか否かに関わらず積層可能な精度内で作成した比較的大きなサイズの感光部１０１を有する積層素子であっても、当該感光部１０１のサイズで決まる解像度よりも高い解像度を得ることができ、すなわち撮像素子における積層素子１００ａ，１００ｂ，１００ｃ，１００ｄの接合精度の限界を超える高解像度化を可能とする点で相違する。
【００２９】
すなわち、本実施形態では、撮像素子１０は、液晶パネル等で代表される液晶素子１０６を用い、液晶素子１０６の偏光機能を司る偏光素子の制御によって遮光部１１０の走査を行う。図２は、任意の隣り合う４つの感光部１０１‐１，１０１‐２，１０１‐３，１０１‐４の各々について、それぞれ遮光部１１０‐１，１１０‐２，１１０‐３，１１０‐４が走査する際の位置関係と動作を説明する図である。本実施形態では、１つの遮光部１１０が１つの感光部１０１の領域の範囲内で走査する液晶素子１０６によって１つの感光部１０１の領域を所定の分割領域に分割して画素を形成する。通常、液晶素子１０６は、垂直用偏光板、特定の小領域ごとの個別電極基板、液晶、全領域の共通電極基板及び水平用偏光板からなり、特定の小領域における光の透過・不透過を制御することができる。このため、本実施形態の撮像素子１０では、遮光部１１０の走査を液晶素子１０６で実現することができる。
【００３０】
例えば１μｍ角以下の画素サイズに相当する高解像度の撮像素子１０を得るため、積層素子の積層により作製できる程度の感光部１０１のサイズ（例えば、４μｍ角のサイズ）でも、本実施形態の撮像素子１０では、液晶素子１０６が感光部１０１の一部を遮光部１１０で遮光し、その遮光による信号出力の減衰からその部分に照射される光量を算出し、遮光部１１０を走査して感光部１０１の領域を分割した各分割領域の蓄積電荷の変化量を画素信号とすることから、感光部１０１のサイズで決まる解像度よりも画像情報として得られる解像度を増加させることができる。
【００３１】
したがって、本実施形態の撮像素子１０では、１つの感光部１０１に対して数ｎｍの分解能で数μｍ〜数十μｍの変位量の遮光部１１０を実現することができる。
【００３２】
より具体的に、感光部１０１と遮光部１１０の位置関係と動作について説明する。図２では、遮光部１１０‐１，１１０‐２，１１０‐３，１１０‐４の各々が感光部１０１‐１，１０１‐２，１０１‐３，１０１‐４の各々におけるぞれぞれの面上を矢印で示す順に走査する様子を示している。感光部１０１‐１に着目するに、遮光部１１０‐１は、感光部１０１‐１の面上を走査するように動き、遮光部１１０‐１が感光部１０１‐１の或る場所に位置する時間内にその遮光部１１０‐１以外の領域を通過した光を感光部１０１‐１において光電変換し、その蓄積電荷に相当する信号を増幅部１０２によって増幅して信号出力する。その後、感光部１０１‐１における蓄積電荷をリセットし、次に遮光部１１０‐１が感光部１０１‐１の面上の別の場所へ移動され、そこで遮光部１１０‐１がその場所に位置する時間内にその遮光部１１０‐１以外の領域を通過した光を感光部１０１‐１において光電変換し、その蓄積電荷に相当する信号を増幅部１０２によって増幅して信号出力する。これを繰り返すことにより、４つの感光部１０１‐１，１０１‐２，１０１‐３，１０１‐４で決まる解像度よりも、撮像時の解像度を高めることが可能となる。図２に示す例では、１つの感光部１０１を６４分割する遮光部１１０の走査例を示していることから、６４倍の高解像度化を実現することができ、従来技術における接合精度の問題で構成することができなかった高解像度の撮像素子１０を実現することができる。
【００３３】
次に、本発明に係る撮像素子１０について、より具体的な実施例を説明する。
【００３４】
（実施例）
まず、本発明による一実施例の撮像素子１０について説明する。本実施例の撮像素子１０は、感光部１０１のサイズを４μｍ角とした。また、０．５μｍ角の部分的な遮光が可能な液晶素子１０６を用いた。本実施例の撮像素子１０の感光部１０１の数は、横２４０、縦１３５とした。液晶素子１０６と積層素子における感光部１０１を配列した素子１００ａまでの距離は、遮光部１１０を透過した光が散乱しない程度の距離として０．５μｍとした。液晶素子１０６は感光部１０１の一部を遮光部１１０によって遮光しながら走査する。図３に、一実施例の撮像素子１０における動作例を示す。図３では、図２に示した感光部１０１‐１について遮光部１１０‐１の走査によって６４分割して得られる分割領域の一例を示している。撮像時の画素に相当する６４分割された各領域は、Ｘ軸の進み方向（図面上で左から右）に分割領域を順次割り当て、さらに、Ｙ軸の進み方向（図面上で上から下）に分割領域を順次割り当てている。したがって、図３（ａ）には、撮像時の画素に相当する領域１が示され、図３（ｂ）には、撮像時の画素に相当する領域２が示され、図３（ｃ）には、撮像時の画素に相当する領域３が示され、図３（ｄ）には、撮像時の画素に相当する領域１６が示され、図３（ｅ）には、撮像時の画素に相当する領域５７が示されている。このようにして、液晶素子１０６によって１つの遮光部１１０を１つの感光部１０１の領域の範囲内で走査することで、１つの感光部１０１の領域を所定の分割領域に分割して画素を形成する。実効的な画素数は、感光部１０１の面積と遮光部１１０の遮光面積の比だけ増加し、図３では６４倍の高解像度化の例である。例えば、現在の技術レベルにおいても、１０μｍ角の感光部１０１に０．５μｍ角の遮光部１１０を組み合わせることにより、実効的な画素数は４００倍に増え、高解像度化を図ることができる。
【００３５】
次に、本発明による一実施例の撮像素子１０の動作の概略を説明する。図４は、本実施例の撮像素子１０における１つの感光部１０１を分割して得られた領域ごとの出力信号の一例を示す図である。はじめに各感光部１０１について遮光せずに感光部１０１全体で受光し、光電変換によって感光部１０１に徐々に蓄積される電荷量の時間変化量Ｘ（グラフの傾き）を信号処理部１０３で測定して、基準とする蓄積電荷に相当する信号とする。その後、液晶素子１０６を駆動し、感光部１０１の一部（領域１）を一定時間遮光する。この遮光によって、蓄積電荷量の増加傾向が変化しＸ−ΔＸ１となる。この変化分ΔＸ１は本来領域１における受光量に等しいため、領域１における出力をΔＸ１として記憶部１０４に蓄積する。次に、感光部１０１の一部（領域２）を一定時間遮光する。この遮光によって、蓄積電荷量の増加傾向が変化しＸ−ΔＸ２となる。この変化分ΔＸ２は本来領域２における受光量に等しいため、領域２における出力をΔＸ２として記憶部１０４に蓄積する。これを例えば図３に示すように６４回繰り返すことによって、各遮光部１１０における受光量を測定することで縦８倍、横８倍の高解像度化を図ることができる。尚、図４では、説明の便宜のために、感光部１０１を所定の領域数ごとにリセットする例として、「遮光なし」、「領域１」及び「領域２」における蓄積電荷量を累積する例を図示しているが、「遮光なし」、「領域１」及び「領域２」の走査ごとに感光部１０１をリセットしてもよいことは勿論である。
【００３６】
液晶素子１０９を用いた場合、物理的に素子を移動させることなく遮光部１１０の走査を行うことができる。また、基準とする蓄積電荷に相当する信号に対する時間変化量として一定の形状を有する遮光部１１０の走査によって画素を形成するため、遮光部１１０における厳密な遮光能力に起因した画素形状を問題にすることなく安定した撮像画像を得ることができる。
【００３７】
図５は、本実施例の撮像素子１０における１つの感光部１０１を分割して得られた領域ごとの出力信号の正規化処理を説明する図である。図５では、説明の便宜のために、感光部１０１を所定の領域数ごとにリセットする例として、「遮光なし」、「領域１」及び「領域２」における蓄積電荷量を累積する例を図示しているが、「遮光なし」、「領域１」及び「領域２」の走査ごとに感光部１０１をリセットしてもよいことは勿論である。図５において、時間Ｔ１からＴ２にかけては遮光を行わず、この時間に蓄積された電荷量Ｙから、感光部１０１全体の時間変化をＹ／（Ｔ２−Ｔ１）として、信号処理部１０３が測定する。次に、液晶素子１０６が時間Ｔ２からＴ３にかけて領域１を遮光する。この時間Ｔ２からＴ３の間に蓄積された電荷量をＹ１とすれば、時間変化はＹ１／（Ｔ３−Ｔ２）となる。すなわち、本来領域１において感光部１０１が受光して蓄積する電荷量はＹ／（Ｔ２−Ｔ１）−Ｙ１／（Ｔ３−Ｔ２）となり、この電荷量に相当する信号値を記憶部１０４に保存する。次に、液晶素子１０６が時間Ｔ３からＴ４にかけて領域２を遮光する。この時間Ｔ３からＴ４の間に蓄積された電荷量をＹ２とすれば、時間変化はＹ２／（Ｔ４−Ｔ３）となる。すなわち、本来領域２において感光部１０１が受光して蓄積する電荷量はＹ／（Ｔ２−Ｔ１）−Ｙ２／（Ｔ４−Ｔ３）となり、この電荷量に相当する信号値を記憶部１０４に保存する。これを繰り返すことで、領域１から６４における各蓄積電荷の時間変化量に相当する信号が記憶部１０４に保存される。図６は、本実施例の撮像素子１０における蓄積電荷に相当する信号について行方向の信号出力に並び替えを行う説明図である。図６に示すように、信号処理部１０３は、記憶部１０４に保存された各蓄積電荷の時間変化量に相当する信号について、従来の撮像素子と同様な行方向の信号出力に直して、最終的に出力部（図示せず）へ出力する。これにより、各感光部１０１は全て６４分割されるので、各感光部１０１の数（横２４０、縦１３５）は高解像度化され、横１９２０、縦１０８０のハイビジョン出力を得ることができる。別の例として、各感光部１０１を全て１０２４分割した場合、感光部１０１の数（横２４０、縦１３５）は全て１０２４分割され、スーパーハイビジョンの画素数（横７６８０、縦４３２０）の信号出力を得ることができる。
【００３８】
本実施例の撮像素子１０であれば、電荷の蓄積と転送を合わせた時間は、最終的に出力される映像の１フレームの時間を１／３０秒とすれば、（１／３０）÷６４分割＝１／１９２０秒となる。１つの感光部１０１を分割して得られた領域ごとの出力信号は、個別の画素位置の出力信号として得られる。各感光部１０１から得られる時系列の蓄積電荷に相当する信号は、それぞれの増幅部１０２で増幅された後、それぞれの信号処理部１０３を介してそれぞれの記憶部１０４に記憶される。さらに、図６に例示するように、それぞれの信号処理部１０３は、それぞれの記憶部１０４に記憶した信号を、従来の撮像素子１００と同様な行方向の信号出力に直すように読み出して出力部（図示せず）に出力する。信号処理部１０３では、記憶部１０４における予め定めた領域ごとの信号の記憶及び読み出しに関して、従来の撮像素子１００と同様な行方向の信号出力となるように予め外部クロック（ＣＬＫ）に同期したレジスタ回路を構成してもよい。
【００３９】
ここで、上述の実施例について、以下に示すような構成とすることができる。
【００４０】
（１）感光部１０１として、一般にシリコンフォトファイオードを用いるが、例えばアモルファスセレンやアモルファスシリコンの様な光増感作用のある光電変換材料を用いても構わない。
【００４１】
（２）感光部１０１と増幅部１０２及び信号処理部１０３は、１つの感光部１０１につき各１個ずつとした画素完全並列型でも、例えば４つの感光部１０１毎に１つの増幅部１０２及び信号処理部１０３とする部分並列型でも構わない。
【００４２】
（３）撮像素子１０として、ＣＭＯＳ撮像素子に限らずＣＣＤ撮像素子でも構わない。ＣＣＤ撮像素子の場合は、例えば、前述した感光部１０１、増幅部１０２、信号処理部１０３及び記憶部１０４を配置した積層素子を、それぞれ感光部、電荷転送部、フレームメモリ及び信号処理部を配置した積層素子とすることができる。
【００４３】
（４）遮光部１１０は静止と移動を繰り返さず、常に移動していても構わない。常に移動する構成とする場合、解像度は電荷を転送する周期によって決まる。例えば、４μｍ角の感光部１０１の面上で遮光部１１０をＸ軸方向やＹ軸方向に移動させ、その移動期間に蓄積電荷を４回転送する場合は、この感光部１０１で決まる４μｍ角の解像度に対して縦、横ともに２μｍの解像度を得ることができる。
【００４４】
（５）領域毎に蓄積された電荷は、その都度リセットしても構わないし、所定数の領域分までリセットせずに蓄積し続けても構わない。一般に電荷蓄積量の総和が大きい方がＳ／Ｎが高くなり、後者の方が有利となる場合がある。
【００４５】
（６）液晶素子１０６と感光部１０１の素子１００ａとの間の距離は、光の回り込みよる影響を抑えるため、近い方が良い。より好ましくは、接触している方が良い。
【００４６】
（７）本発明の係る撮像素子１０において、それぞれの感光部１０１と液晶素子１０６との間に、遮光部１１０が走査して感光部１０１の面を分割した領域に対応する位置に、カラーフィルタを設けてもよい。したがって、多色用や単色用に関わらず本発明の係る撮像素子１０を構成することができる。
【００４７】
（８）本発明の係る撮像素子１０において、遮光部１１０の形状は、正方形、長方形、円形、楕円形、菱形又は多角形とすることができる。
【００４８】
次に、図７から図９を参照して、本実施形態の撮像素子１０における信号処理部１０３の構成と動作の一例を説明する。
【００４９】
図７に、本実施形態の撮像素子１０における信号処理部１０３の構成例を示す。また、図８に、本実施形態の撮像素子１０における信号処理部１０３の動作例を示す。また、図９に、本実施形態の撮像素子１０における信号処理部１０３の別の動作例を示す。尚、図７から図９は、本発明に係る特定の部分のみを示したものであることに留意する。図７を参照するに、信号処理部１０３は、リセット信号発生部１０３１と、走査制御信号発生部１０３２と、出力信号配列制御部１０３３と、サンプリング信号発生部１０３４と、サンプル／ホールド（Ｓ／Ｈ）部１０３５，１０３６と、減算部１０３７とを備える。
【００５０】
リセット信号発生部１０３１は、外部クロック（ＣＬＫ）に同期して、それぞれの感光部１０１における電荷蓄積をリセットするリセット信号ＲＳを発生し、感光部１０１に供給する。
【００５１】
走査制御信号発生部１０３２は、外部クロック（ＣＬＫ）に同期して、感光部１０１の面上の遮光部１１０の走査を行うための走査制御信号ＳＣを発生し、液晶素子１０６に供給する。
【００５２】
出力信号配列制御部１０３３は、外部クロック（ＣＬＫ）に同期して、記憶部１０４に記憶された各感光部１０１から得られる時系列の蓄積電荷に相当する信号について、従来の撮像素子１００と同様な行方向の信号出力に直すように読み出して出力部（図示せず）に出力するように、出力信号の配列を制御する。
【００５３】
サンプリング信号発生部１０３４は、外部クロック（ＣＬＫ）に同期して、感光部１０１を遮光することなく第１の蓄積時間で得られる蓄積電荷に相当する信号を基準としてサンプリングするためのサンプリング信号ＳＰｒと、感光部１０１を遮光部１１０により遮光して第２の蓄積時間で得られる蓄積電荷に相当する信号をサンプリングするためのサンプリング信号ＳＰｓとを発生し、それぞれサンプル／ホールド（Ｓ／Ｈ）部１０３５，１０３６に供給する。
【００５４】
サンプル／ホールド（Ｓ／Ｈ）部１０３５は、サンプリング信号ＳＰｒにより、感光部１０１を遮光することなく予め定めた蓄積時間（第１の蓄積時間）で得られる基準の蓄積電荷に相当する信号をサンプリングしてホールドする。
【００５５】
サンプル／ホールド（Ｓ／Ｈ）部１０３６は、サンプリング信号ＳＰｓにより、遮光部１１０によって予め定めた蓄積時間（第２の蓄積時間）で当該遮光部１１０により遮光して得られる蓄積電荷に相当する信号をサンプリングしてホールドする。
【００５６】
減算部１０３７は、サンプル／ホールド（Ｓ／Ｈ）部１０３５から得られる当該基準にした蓄積電荷に相当する信号を上記の第１の蓄積時間で除算することで正規化するとともに、サンプル／ホールド（Ｓ／Ｈ）部１０３６から得られる当該遮光部により遮光して得られる蓄積電荷に相当する信号を上記の第２の蓄積時間で正規化し、当該基準にした蓄積電荷に相当する信号について正規化した信号と、当該遮光部１１０により遮光して得られる蓄積電荷に相当する信号について正規化した信号との差分を演算し、この差分から得られる蓄積電荷の時間変化量を出力信号（画素信号）として、記憶部１０４に一時記憶する。この一時記憶された出力信号は出力信号配列制御部１０３３によって出力部（図示せず）へ出力する際に並び替えられる（図６参照）。
【００５７】
図８には、事前に又は撮像の開始時に当該基準の蓄積電荷に相当する正規化した信号を取得しておき、遮光による蓄積電荷に相当する信号を連続的に取得する際の図７に示す信号処理部１０３の動作タイミングの一例を示している。リセット信号ＲＳの間隔について等間隔にする例を示しており、走査制御信号ＳＣの発生に起因して感光部１０１の面上で遮光部１１０の走査が分割領域ごとに行われる。サンプリング信号ＳＰｒの発生後、連続して発生するサンプリング信号ＳＰｓによってそれぞれサンプリングしてホールドされた感光部１０１から得られる蓄積電荷に相当する各信号について差分した差分信号は、減算部１０３７によって分割領域ごとの出力信号（画素信号）として得ることができる。
【００５８】
図９には、当該基準の蓄積電荷に相当する正規化した信号と遮光による蓄積電荷に相当する信号とを交互に連続的に取得する際の図７に示す信号処理部１０３の動作タイミングの一例を示している。リセット信号ＲＳの間隔について等間隔にする例を示しており、走査制御信号ＳＣの発生に起因して感光部１０１の面上で遮光部１１０の走査が分割領域ごとに行われる。交互に発生するサンプリング信号ＳＰｒ，ＳＰｓによってそれぞれサンプリングしてホールドされた感光部１０１から得られる蓄積電荷に相当する各信号について差分した差分信号は、減算部１０３７によって分割領域ごとの出力信号（画素信号）として得ることができる。
【００５９】
尚、図８及び図９に示す例では、当該基準にした蓄積電荷に相当する信号について正規化するための蓄積時間と、当該遮光部により遮光して得られる蓄積電荷に相当する信号について正規化するための蓄積時間に関して、いずれも同じ一定の時間としていることから、時間の関数として正規化演算する必要がない。このため、当該基準にした蓄積電荷に相当する信号と当該遮光部１１０により遮光して得られる蓄積電荷に相当する信号との差分を、遮光による蓄積電荷の変化量で定義される画素信号として扱うことができる。
【００６０】
また、図８及び図９で示した例では、リセット信号ＲＳの間隔について等間隔にする例を示したが、必ずしも等間隔とする必要はなく、アパーチャ１１０の走査とリセットタイミングを関連付けた予め定めた時間パターンに従って、感光部１０１のリセットを間欠的に行うようにしてもよい。ただし、この場合、分割領域ごとに得られる出力信号に対してこの時間パターンに従うアパーチャ１１０の走査に対応した蓄積時間で除算して、画素信号を正規化するように構成するのが好適である。このような時間パターンに従う除算機能は、撮像素子１０，１０ｂにおける信号処理部１０３の一部として構成してもよいし、撮像素子１０，１０ｂからの出力信号に対する後段の処理として実現することもできる。
【００６１】
上記の実施形態では特定の例について説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、感光部や信号処理部の素子を積層した積層素子を例に説明したが、感光部１０１と他の機能部（増幅部１０２や信号処理部１０３等）とを平面上に配置した素子に対しても適用可能である。
【産業上の利用可能性】
【００６２】
本発明によれば、従来技術では製造が困難であった高解像度の画素（例えば、１μｍ角以下の画素サイズ）を有する撮像素子を提供することができるので、特に、ハイビジョン又はスーパーハイビジョン、さらには立体視用の撮像カメラの用途に有用である。
【符号の説明】
【００６３】
１０ 本発明に係る撮像素子
１００ 従来の撮像素子
１００ａ，１００ｂ，１００ｃ，１００ｄ 積層素子の各素子
１０１，１０１‐１，１０１‐２，１０１‐３，１０１‐４ 感光部
１０２ 増幅部
１０３ 信号処理部
１０４ 記憶部
１０５ 配線
１０６ 液晶素子
１１０，１１０‐１，１１０‐２，１１０‐３，１１０‐４ 遮光部
１０３１ リセット信号発生部
１０３２ 走査制御信号発生部
１０３３ 出力信号配列制御部
１０３４ サンプリング信号発生部
１０３５，１０３６ サンプル／ホールド（Ｓ／Ｈ）部
１０３７ 減算部
【技術分野】
【０００１】
本発明は、撮像素子の技術分野に関するものであり、特に高解像度化した画素を有する撮像素子に関する。
【背景技術】
【０００２】
近年、撮像素子の高解像度化に対する要求が著しい。これまでに、例えばスーパーハイビジョンに対応した３２００万画素を有する撮像素子が実現されている。しかし将来における高解像度化の要求レベルはさらに高く、例えばインテグラルフォトグラフィー（ＩＰ）を用いた３次元情報の撮像における解像度の要求基準はこれらのさらに２〜３桁以上にのぼる。この場合、撮像素子の現実的なサイズから考えて、１画素のサイズは１μｍ角以下になる。
【０００３】
撮像素子の高解像度化の従来技法として、感光部、電荷転送部あるいは増幅部などを含め１つの画素のサイズを小さくし、撮像素子平面内に設ける画素数を増やす方法がある。この場合、画素サイズが小さくなるにつれて感光部の面積が小さくなり、単位時間あたりに蓄積できる電荷量が低下してＳ／Ｎ比が低下することになるが、例えばＣＭＯＳ撮像素子の場合は増幅部等の周辺回路が画素内に設けられており、また画素と画素の間には配線が設けられているため、感光部を十分広くとることが難しかった。これらの理由から画素サイズが１μｍ角以下になる場合には十分な撮像性能を実現することができなかった。
【０００４】
そこで、画素内に設けられた増幅部あるいは配線で占められる面積を小さくして感光部の面積を広げるため、感光部、電荷転送部あるいは増幅部などの機能を別々の素子平面上に作製し、これらをプラズマ処理などの接合技術により積層して、信号を各画素のＺ軸方向に並列出力する撮像素子が提案されている（例えば特許文献１、非特許文献１，２参照）。このような接合技法を用いて作製する積層型の撮像素子の例を図１０に示す。図１０に示す撮像素子１００では、感光部１０１により受けた光を光電変換によって電荷に変換し蓄積する。この蓄積電荷に相当する信号が配線１０５を介して、増幅部１０２へ送られ、次いで信号処理部１０３へ送られ、記憶部１０４に保存され、最終的に出力部（図示せず）から信号が出力される。このように、感光部１０１、増幅部１０２（あるいは電荷転送部）、信号処理部１０３及び記憶部１０４などの機能は、それぞれ別々の素子平面上（図示１００ａ，１００ｂ，１００ｃ，１００ｄ）に作製され、接合技術により配線１０５を形成して各素子１００ａ，１００ｂ，１００ｃ，１００ｄを積層することにより、撮像素子１００を形成する。
【０００５】
これによって１画素の面積内に占める感光部の割合を大幅に高くすることが可能となり、画素数が増えて画素が小さくなった場合でもＳ／Ｎ比を高くすることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００３／０４１１７４号
【非特許文献】
【０００７】
【非特許文献１】Kurino et al., Intelligent image sensor chip with three dimensional structure, IEDM Technical Digest. International Washington, DC, USA, Dec. 5-8, 1999, pp. 879-882
【非特許文献２】Lee et al., Development of Three-Dimensional Integration Technology for Highly Parallel Image-Processing Chip, Japanese Journal of Applied Physics (JJAP), Vol. 39 Part1 (2000), No. 4B, pp. 2473-2477
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１や非特許文献１，２に開示される接合技法により撮像素子の高解像度化を図る場合、各素子１００ａ，１００ｂ，１００ｃ，１００ｄの接合誤差によって解像度の限界が決まることになる。図１１及び図１２は、接合技法を用いて作製する積層型の撮像素子の解像度を決める要因についての説明図である。図１１を参照するに、例えば感光部１０１を配置した素子１００ａと増幅部１０２を配置した素子１００ｂとを接合する場合を考える。図１１における図示Ａで示される点線枠の詳細を図１２に示している。図１２を参照するに、１画素ごとに感光部１０１及び増幅部１０２を形成することから、接合誤差が画素サイズを上回ると、感光部１０１から出た配線１０５が直下の増幅部１０２に接続されないことになる。
【０００９】
現在最も精度が高いとされる赤外線顕微鏡及び画像処理を併用して、プラズマ処理などの接合処理で各素子１００ａ，１００ｂ，１００ｃ，１００ｄを接合するとしても、その誤差は最大±０．５μｍ程度とされる。従って、図１１及び図１２に示すように、画素サイズが１μｍ角以下になる場合には、積層時の精度が不足するため作製が難しかった。すなわち、この接合技法を用いても、１μｍ角以下の画素サイズを有する撮像素子を形成することが困難であった。
【００１０】
本発明は、高解像度化した画素（例えば、１μｍ角以下の画素サイズ）を有する撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述の問題を解決するために、本発明の撮像素子は、Ｘ，Ｙ軸平面上に正方又は六方配置された各感光部から蓄積電荷に相当する信号をＺ軸方向に並列に抽出して出力する積層素子と、前記積層素子における感光部を有する素子に対して設けられ、それぞれの感光部に対して一部の領域で遮光するための当該感光部の面積よりも小さい面積を有する１つの遮光部を、当該感光部の領域の範囲内で走査することにより当該感光部を所定の分割数で分割し、当該分割した各領域における遮光による蓄積電荷の変化量によって画素を形成する液晶素子と、を備えることを特徴とする。
【００１２】
これにより、積層により作製できる程度の大きさの感光部に対して、より小さいサイズの遮光部を当該感光部の領域の範囲内で走査して画素に相当する信号を抽出するため、既存の撮像素子よりも解像度を高めることができる。また、遮光部の走査を電気的な制御のみで形成することができるため、当該感光部の分割領域のサイズや位置を自由に変更することができ、撮像の自由度を高めることができる。
【００１３】
また、本発明の撮像素子において、前記遮光による蓄積電荷の変化量は、当該感光部を遮光することなく得られる蓄積電荷に相当する信号を基準にして、当該基準にした蓄積電荷に相当する信号と当該遮光部により遮光して得られる蓄積電荷に相当する信号との差分とすることを特徴とする。
【００１４】
これにより、当該感光部を遮光することなく得られる蓄積電荷に相当する信号を基準にして画素信号を形成することから、撮像ごとに安定した画素信号を得ることができる。
【００１５】
また、本発明の撮像素子において、前記遮光による蓄積電荷の変化量は、当該感光部を遮光することなく第１の蓄積時間で得られる蓄積電荷に相当する信号について当該第１の蓄積時間で正規化した信号を基準とし、当該基準にした蓄積電荷に相当する正規化した信号と、第２の蓄積時間で当該遮光部により遮光して得られる蓄積電荷に相当する信号について当該第２の蓄積時間で正規化した信号との差分から得られる蓄積電荷の時間変化量とすることを特徴とする。
【００１６】
これにより、当該感光部を遮光することなく得られる蓄積電荷に相当する信号における蓄積時間と、画素信号として取得する遮光時の蓄積時間とを個別に設定することができるため、撮像モードに応じた撮像素子の制御の自由度を高めることができる。例えば、撮像モードとして、静止画モード、動画モード、多重撮影モード等が考えられる。撮像モード別の制御を例示すると、静止画モードでは、事前に又は撮像の開始時に当該基準の蓄積電荷に相当する正規化した信号を取得しておき、遮光による蓄積電荷に相当する信号を連続的に撮像することができる。また、動画モードでは、当該基準の蓄積電荷に相当する正規化した信号と遮光による蓄積電荷に相当する信号とを交互に取得して差分することにより撮像することができる。また、多重撮影モードでは、事前に当該基準の蓄積電荷に相当する正規化した信号を取得しておき、遮光による蓄積電荷に相当する信号を連続的に取得した後、多重して撮像することができる。
【００１７】
また、本発明の撮像素子において、前記１つの遮光部の面積は、前記１つの感光部の面積の１／２以下であることを特徴とする。
【００１８】
これにより、感光部の大きさで決まる既存の撮像素子よりも解像度を少なくとも２倍以上に高めることができる。
【００１９】
また、本発明の撮像素子において、前記積層素子は、前記感光部をＸ，Ｙ軸平面上に正方又は六方配置した第１の素子と、前記遮光部の走査を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号についてそれぞれの画素信号として記憶する記憶部をＸ，Ｙ軸平面上に正方又は六方配置した第２の素子と、前記記憶部に記憶した各画素信号について、前記所定の領域の行方向の配列順に読み出して出力する信号処理部をＸ，Ｙ軸平面上に正方又は六方配置した第３の素子と、を備えることを特徴とする。
【００２０】
これにより、遮光部の走査順に得られた画素信号について、当該感光部の分割領域の行方向の配列順に読み出して出力することができるため、撮像素子から出力される画素信号の後処理が容易になる。
【００２１】
また、本発明の撮像素子において、前記信号処理部は、前記遮光部の走査を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号に関して、当該感光部を遮光することなく第１の蓄積時間で得られる蓄積電荷に相当する信号について当該第１の蓄積時間で正規化した信号を基準とし、当該基準にした蓄積電荷に相当する正規化した信号と、第２の蓄積時間で当該遮光部により遮光して得られる蓄積電荷に相当する信号について当該第２の蓄積時間で正規化した信号との差分を行ない、当該遮光による蓄積電荷の時間変化量を画素信号として前記記憶部に記憶する手段を有することを特徴とする。
【００２２】
ここで、当該第１の蓄積時間と当該第２の蓄積時間について、いずれも同じ一定の時間とすることができるし、異なる時間としてもよい。遮光による蓄積電荷に相当する信号を得る際の当該第２の蓄積時間についても個別に異なる蓄積時間としてもよく、例えば、蓄積電荷に相当する信号をその蓄積時間で除算することで正規化することができる。
【発明の効果】
【００２３】
本発明によれば、高解像度の画素（例えば、１μｍ角以下の画素サイズ）を有する撮像素子を提供することができる。特に、従来の撮像素子で生じていた画素間の不感領域を大幅に低減させ、同一の画素サイズ比較でＳ／Ｎを改善することができる。さらに当該感光部の分割領域や当該感光部における画素信号の読み出し順序について用途に応じた撮像の自由度を高めることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明による一実施形態の撮像素子の概略図である。
【図２】本発明による一実施形態の撮像素子における、任意の隣り合う４つの感光部の各々について、それぞれ遮光部が走査する際の位置関係と動作を説明する図である。
【図３】（ａ），（ｂ），（ｃ），（ｄ），（ｅ）は、本発明による一実施例の撮像素子における動作例を示す図である。
【図４】本発明による一実施例の撮像素子における１つの感光部を分割して得られた領域ごとの出力信号の一例を示す図である。
【図５】本発明による一実施例の撮像素子における１つの感光部を分割して得られた領域ごとの出力信号の正規化処理を説明する図である。
【図６】本発明による一実施例の撮像素子における、任意の隣り合う４つの感光部の各々について、感光部を分割して得られた領域ごとの信号を行方向の信号出力となるように並び替えを行う例を説明する図である。
【図７】本発明による一実施形態の撮像素子における信号処理部の一例を示すブロック図である。
【図８】本発明による一実施形態の撮像素子における信号処理部の動作例を示す図である。
【図９】本発明による一実施形態の撮像素子における信号処理部の別の動作例を示す図である。
【図１０】従来技術における接合技法を用いて作製する積層型の撮像素子の例を示す図である。
【図１１】従来技術における接合技法を用いて作製する積層型の撮像素子の解像度を決める要因についての説明図である。
【図１２】従来技術における接合技法を用いて作製する積層型の撮像素子の解像度を決める要因としての接合誤差の説明図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して、本発明による一実施形態の撮像素子を説明する。尚、同様な構成要素には同一の参照番号を付して説明する。
【００２６】
図１に、本発明による一実施形態の撮像素子１０の概略図を示す。本実施形態の撮像素子１０は、図１０に例示したような積層素子１００ａ，１００ｂ，１００ｃ，１００ｄと、液晶素子１０６とを備える。
【００２７】
素子１００ａは、受光して得られる蓄積電荷に相当する信号を出力する感光部１０１をＸ，Ｙ軸平面上に正方配置している。素子１００ｂは、当該感光部１０１の各々で受光して得られる蓄積電荷に相当する信号について増幅する増幅部１０２をＸ，Ｙ軸平面上に正方配置している。素子１００ｄは、素子１００ｃの信号処理部１０３を介して当該増幅した信号についてそれぞれの画素信号として記憶する記憶部１０４をＸ，Ｙ軸平面上に正方配置している。素子１００ｃは、記憶部１０４に記憶した各画素信号について、後述する遮光部１１０により感光部１０１を分割した所定の領域の行方向の配列順に読み出して出力する信号処理部１０３をＸ，Ｙ軸平面上に正方配置している。積層素子１００ａ，１００ｂ，１００ｃ，１００ｄの各素子にそれぞれ正方配置された感光部１０１、増幅部１０２、信号処理部１０３及び記憶部１０４は、配線１０５を介して接続される（図１０参照）。尚、感光部１０１、増幅部１０２、信号処理部１０３及び記憶部１０４について、Ｚ軸方向に並列に抽出して出力するように構成するものであればＸ，Ｙ軸平面上に六方配置（すなわち、ハニカム状の配置）とする構成にしてもよい。また、増幅部１０２の素子１００ｂは、用途によっては必ずしも設けなくともよい。したがって、「蓄積電荷に相当する信号」として、感光部１０１から出力された信号を増幅してもよいし、非増幅としてもよい。
【００２８】
したがって、図１０に例示した構成と同様に、これらの積層素子１００ａ，１００ｂ，１００ｃ，１００ｄは、各感光部１０１から蓄積電荷に相当する信号をＺ軸方向に並列に抽出して出力するように構成される。ただし、従来技術として図１０を用いて説明した例とは異なり、本発明では、接合技法を用いるか否かに関わらず積層可能な精度内で作成した比較的大きなサイズの感光部１０１を有する積層素子であっても、当該感光部１０１のサイズで決まる解像度よりも高い解像度を得ることができ、すなわち撮像素子における積層素子１００ａ，１００ｂ，１００ｃ，１００ｄの接合精度の限界を超える高解像度化を可能とする点で相違する。
【００２９】
すなわち、本実施形態では、撮像素子１０は、液晶パネル等で代表される液晶素子１０６を用い、液晶素子１０６の偏光機能を司る偏光素子の制御によって遮光部１１０の走査を行う。図２は、任意の隣り合う４つの感光部１０１‐１，１０１‐２，１０１‐３，１０１‐４の各々について、それぞれ遮光部１１０‐１，１１０‐２，１１０‐３，１１０‐４が走査する際の位置関係と動作を説明する図である。本実施形態では、１つの遮光部１１０が１つの感光部１０１の領域の範囲内で走査する液晶素子１０６によって１つの感光部１０１の領域を所定の分割領域に分割して画素を形成する。通常、液晶素子１０６は、垂直用偏光板、特定の小領域ごとの個別電極基板、液晶、全領域の共通電極基板及び水平用偏光板からなり、特定の小領域における光の透過・不透過を制御することができる。このため、本実施形態の撮像素子１０では、遮光部１１０の走査を液晶素子１０６で実現することができる。
【００３０】
例えば１μｍ角以下の画素サイズに相当する高解像度の撮像素子１０を得るため、積層素子の積層により作製できる程度の感光部１０１のサイズ（例えば、４μｍ角のサイズ）でも、本実施形態の撮像素子１０では、液晶素子１０６が感光部１０１の一部を遮光部１１０で遮光し、その遮光による信号出力の減衰からその部分に照射される光量を算出し、遮光部１１０を走査して感光部１０１の領域を分割した各分割領域の蓄積電荷の変化量を画素信号とすることから、感光部１０１のサイズで決まる解像度よりも画像情報として得られる解像度を増加させることができる。
【００３１】
したがって、本実施形態の撮像素子１０では、１つの感光部１０１に対して数ｎｍの分解能で数μｍ〜数十μｍの変位量の遮光部１１０を実現することができる。
【００３２】
より具体的に、感光部１０１と遮光部１１０の位置関係と動作について説明する。図２では、遮光部１１０‐１，１１０‐２，１１０‐３，１１０‐４の各々が感光部１０１‐１，１０１‐２，１０１‐３，１０１‐４の各々におけるぞれぞれの面上を矢印で示す順に走査する様子を示している。感光部１０１‐１に着目するに、遮光部１１０‐１は、感光部１０１‐１の面上を走査するように動き、遮光部１１０‐１が感光部１０１‐１の或る場所に位置する時間内にその遮光部１１０‐１以外の領域を通過した光を感光部１０１‐１において光電変換し、その蓄積電荷に相当する信号を増幅部１０２によって増幅して信号出力する。その後、感光部１０１‐１における蓄積電荷をリセットし、次に遮光部１１０‐１が感光部１０１‐１の面上の別の場所へ移動され、そこで遮光部１１０‐１がその場所に位置する時間内にその遮光部１１０‐１以外の領域を通過した光を感光部１０１‐１において光電変換し、その蓄積電荷に相当する信号を増幅部１０２によって増幅して信号出力する。これを繰り返すことにより、４つの感光部１０１‐１，１０１‐２，１０１‐３，１０１‐４で決まる解像度よりも、撮像時の解像度を高めることが可能となる。図２に示す例では、１つの感光部１０１を６４分割する遮光部１１０の走査例を示していることから、６４倍の高解像度化を実現することができ、従来技術における接合精度の問題で構成することができなかった高解像度の撮像素子１０を実現することができる。
【００３３】
次に、本発明に係る撮像素子１０について、より具体的な実施例を説明する。
【００３４】
（実施例）
まず、本発明による一実施例の撮像素子１０について説明する。本実施例の撮像素子１０は、感光部１０１のサイズを４μｍ角とした。また、０．５μｍ角の部分的な遮光が可能な液晶素子１０６を用いた。本実施例の撮像素子１０の感光部１０１の数は、横２４０、縦１３５とした。液晶素子１０６と積層素子における感光部１０１を配列した素子１００ａまでの距離は、遮光部１１０を透過した光が散乱しない程度の距離として０．５μｍとした。液晶素子１０６は感光部１０１の一部を遮光部１１０によって遮光しながら走査する。図３に、一実施例の撮像素子１０における動作例を示す。図３では、図２に示した感光部１０１‐１について遮光部１１０‐１の走査によって６４分割して得られる分割領域の一例を示している。撮像時の画素に相当する６４分割された各領域は、Ｘ軸の進み方向（図面上で左から右）に分割領域を順次割り当て、さらに、Ｙ軸の進み方向（図面上で上から下）に分割領域を順次割り当てている。したがって、図３（ａ）には、撮像時の画素に相当する領域１が示され、図３（ｂ）には、撮像時の画素に相当する領域２が示され、図３（ｃ）には、撮像時の画素に相当する領域３が示され、図３（ｄ）には、撮像時の画素に相当する領域１６が示され、図３（ｅ）には、撮像時の画素に相当する領域５７が示されている。このようにして、液晶素子１０６によって１つの遮光部１１０を１つの感光部１０１の領域の範囲内で走査することで、１つの感光部１０１の領域を所定の分割領域に分割して画素を形成する。実効的な画素数は、感光部１０１の面積と遮光部１１０の遮光面積の比だけ増加し、図３では６４倍の高解像度化の例である。例えば、現在の技術レベルにおいても、１０μｍ角の感光部１０１に０．５μｍ角の遮光部１１０を組み合わせることにより、実効的な画素数は４００倍に増え、高解像度化を図ることができる。
【００３５】
次に、本発明による一実施例の撮像素子１０の動作の概略を説明する。図４は、本実施例の撮像素子１０における１つの感光部１０１を分割して得られた領域ごとの出力信号の一例を示す図である。はじめに各感光部１０１について遮光せずに感光部１０１全体で受光し、光電変換によって感光部１０１に徐々に蓄積される電荷量の時間変化量Ｘ（グラフの傾き）を信号処理部１０３で測定して、基準とする蓄積電荷に相当する信号とする。その後、液晶素子１０６を駆動し、感光部１０１の一部（領域１）を一定時間遮光する。この遮光によって、蓄積電荷量の増加傾向が変化しＸ−ΔＸ１となる。この変化分ΔＸ１は本来領域１における受光量に等しいため、領域１における出力をΔＸ１として記憶部１０４に蓄積する。次に、感光部１０１の一部（領域２）を一定時間遮光する。この遮光によって、蓄積電荷量の増加傾向が変化しＸ−ΔＸ２となる。この変化分ΔＸ２は本来領域２における受光量に等しいため、領域２における出力をΔＸ２として記憶部１０４に蓄積する。これを例えば図３に示すように６４回繰り返すことによって、各遮光部１１０における受光量を測定することで縦８倍、横８倍の高解像度化を図ることができる。尚、図４では、説明の便宜のために、感光部１０１を所定の領域数ごとにリセットする例として、「遮光なし」、「領域１」及び「領域２」における蓄積電荷量を累積する例を図示しているが、「遮光なし」、「領域１」及び「領域２」の走査ごとに感光部１０１をリセットしてもよいことは勿論である。
【００３６】
液晶素子１０９を用いた場合、物理的に素子を移動させることなく遮光部１１０の走査を行うことができる。また、基準とする蓄積電荷に相当する信号に対する時間変化量として一定の形状を有する遮光部１１０の走査によって画素を形成するため、遮光部１１０における厳密な遮光能力に起因した画素形状を問題にすることなく安定した撮像画像を得ることができる。
【００３７】
図５は、本実施例の撮像素子１０における１つの感光部１０１を分割して得られた領域ごとの出力信号の正規化処理を説明する図である。図５では、説明の便宜のために、感光部１０１を所定の領域数ごとにリセットする例として、「遮光なし」、「領域１」及び「領域２」における蓄積電荷量を累積する例を図示しているが、「遮光なし」、「領域１」及び「領域２」の走査ごとに感光部１０１をリセットしてもよいことは勿論である。図５において、時間Ｔ１からＴ２にかけては遮光を行わず、この時間に蓄積された電荷量Ｙから、感光部１０１全体の時間変化をＹ／（Ｔ２−Ｔ１）として、信号処理部１０３が測定する。次に、液晶素子１０６が時間Ｔ２からＴ３にかけて領域１を遮光する。この時間Ｔ２からＴ３の間に蓄積された電荷量をＹ１とすれば、時間変化はＹ１／（Ｔ３−Ｔ２）となる。すなわち、本来領域１において感光部１０１が受光して蓄積する電荷量はＹ／（Ｔ２−Ｔ１）−Ｙ１／（Ｔ３−Ｔ２）となり、この電荷量に相当する信号値を記憶部１０４に保存する。次に、液晶素子１０６が時間Ｔ３からＴ４にかけて領域２を遮光する。この時間Ｔ３からＴ４の間に蓄積された電荷量をＹ２とすれば、時間変化はＹ２／（Ｔ４−Ｔ３）となる。すなわち、本来領域２において感光部１０１が受光して蓄積する電荷量はＹ／（Ｔ２−Ｔ１）−Ｙ２／（Ｔ４−Ｔ３）となり、この電荷量に相当する信号値を記憶部１０４に保存する。これを繰り返すことで、領域１から６４における各蓄積電荷の時間変化量に相当する信号が記憶部１０４に保存される。図６は、本実施例の撮像素子１０における蓄積電荷に相当する信号について行方向の信号出力に並び替えを行う説明図である。図６に示すように、信号処理部１０３は、記憶部１０４に保存された各蓄積電荷の時間変化量に相当する信号について、従来の撮像素子と同様な行方向の信号出力に直して、最終的に出力部（図示せず）へ出力する。これにより、各感光部１０１は全て６４分割されるので、各感光部１０１の数（横２４０、縦１３５）は高解像度化され、横１９２０、縦１０８０のハイビジョン出力を得ることができる。別の例として、各感光部１０１を全て１０２４分割した場合、感光部１０１の数（横２４０、縦１３５）は全て１０２４分割され、スーパーハイビジョンの画素数（横７６８０、縦４３２０）の信号出力を得ることができる。
【００３８】
本実施例の撮像素子１０であれば、電荷の蓄積と転送を合わせた時間は、最終的に出力される映像の１フレームの時間を１／３０秒とすれば、（１／３０）÷６４分割＝１／１９２０秒となる。１つの感光部１０１を分割して得られた領域ごとの出力信号は、個別の画素位置の出力信号として得られる。各感光部１０１から得られる時系列の蓄積電荷に相当する信号は、それぞれの増幅部１０２で増幅された後、それぞれの信号処理部１０３を介してそれぞれの記憶部１０４に記憶される。さらに、図６に例示するように、それぞれの信号処理部１０３は、それぞれの記憶部１０４に記憶した信号を、従来の撮像素子１００と同様な行方向の信号出力に直すように読み出して出力部（図示せず）に出力する。信号処理部１０３では、記憶部１０４における予め定めた領域ごとの信号の記憶及び読み出しに関して、従来の撮像素子１００と同様な行方向の信号出力となるように予め外部クロック（ＣＬＫ）に同期したレジスタ回路を構成してもよい。
【００３９】
ここで、上述の実施例について、以下に示すような構成とすることができる。
【００４０】
（１）感光部１０１として、一般にシリコンフォトファイオードを用いるが、例えばアモルファスセレンやアモルファスシリコンの様な光増感作用のある光電変換材料を用いても構わない。
【００４１】
（２）感光部１０１と増幅部１０２及び信号処理部１０３は、１つの感光部１０１につき各１個ずつとした画素完全並列型でも、例えば４つの感光部１０１毎に１つの増幅部１０２及び信号処理部１０３とする部分並列型でも構わない。
【００４２】
（３）撮像素子１０として、ＣＭＯＳ撮像素子に限らずＣＣＤ撮像素子でも構わない。ＣＣＤ撮像素子の場合は、例えば、前述した感光部１０１、増幅部１０２、信号処理部１０３及び記憶部１０４を配置した積層素子を、それぞれ感光部、電荷転送部、フレームメモリ及び信号処理部を配置した積層素子とすることができる。
【００４３】
（４）遮光部１１０は静止と移動を繰り返さず、常に移動していても構わない。常に移動する構成とする場合、解像度は電荷を転送する周期によって決まる。例えば、４μｍ角の感光部１０１の面上で遮光部１１０をＸ軸方向やＹ軸方向に移動させ、その移動期間に蓄積電荷を４回転送する場合は、この感光部１０１で決まる４μｍ角の解像度に対して縦、横ともに２μｍの解像度を得ることができる。
【００４４】
（５）領域毎に蓄積された電荷は、その都度リセットしても構わないし、所定数の領域分までリセットせずに蓄積し続けても構わない。一般に電荷蓄積量の総和が大きい方がＳ／Ｎが高くなり、後者の方が有利となる場合がある。
【００４５】
（６）液晶素子１０６と感光部１０１の素子１００ａとの間の距離は、光の回り込みよる影響を抑えるため、近い方が良い。より好ましくは、接触している方が良い。
【００４６】
（７）本発明の係る撮像素子１０において、それぞれの感光部１０１と液晶素子１０６との間に、遮光部１１０が走査して感光部１０１の面を分割した領域に対応する位置に、カラーフィルタを設けてもよい。したがって、多色用や単色用に関わらず本発明の係る撮像素子１０を構成することができる。
【００４７】
（８）本発明の係る撮像素子１０において、遮光部１１０の形状は、正方形、長方形、円形、楕円形、菱形又は多角形とすることができる。
【００４８】
次に、図７から図９を参照して、本実施形態の撮像素子１０における信号処理部１０３の構成と動作の一例を説明する。
【００４９】
図７に、本実施形態の撮像素子１０における信号処理部１０３の構成例を示す。また、図８に、本実施形態の撮像素子１０における信号処理部１０３の動作例を示す。また、図９に、本実施形態の撮像素子１０における信号処理部１０３の別の動作例を示す。尚、図７から図９は、本発明に係る特定の部分のみを示したものであることに留意する。図７を参照するに、信号処理部１０３は、リセット信号発生部１０３１と、走査制御信号発生部１０３２と、出力信号配列制御部１０３３と、サンプリング信号発生部１０３４と、サンプル／ホールド（Ｓ／Ｈ）部１０３５，１０３６と、減算部１０３７とを備える。
【００５０】
リセット信号発生部１０３１は、外部クロック（ＣＬＫ）に同期して、それぞれの感光部１０１における電荷蓄積をリセットするリセット信号ＲＳを発生し、感光部１０１に供給する。
【００５１】
走査制御信号発生部１０３２は、外部クロック（ＣＬＫ）に同期して、感光部１０１の面上の遮光部１１０の走査を行うための走査制御信号ＳＣを発生し、液晶素子１０６に供給する。
【００５２】
出力信号配列制御部１０３３は、外部クロック（ＣＬＫ）に同期して、記憶部１０４に記憶された各感光部１０１から得られる時系列の蓄積電荷に相当する信号について、従来の撮像素子１００と同様な行方向の信号出力に直すように読み出して出力部（図示せず）に出力するように、出力信号の配列を制御する。
【００５３】
サンプリング信号発生部１０３４は、外部クロック（ＣＬＫ）に同期して、感光部１０１を遮光することなく第１の蓄積時間で得られる蓄積電荷に相当する信号を基準としてサンプリングするためのサンプリング信号ＳＰｒと、感光部１０１を遮光部１１０により遮光して第２の蓄積時間で得られる蓄積電荷に相当する信号をサンプリングするためのサンプリング信号ＳＰｓとを発生し、それぞれサンプル／ホールド（Ｓ／Ｈ）部１０３５，１０３６に供給する。
【００５４】
サンプル／ホールド（Ｓ／Ｈ）部１０３５は、サンプリング信号ＳＰｒにより、感光部１０１を遮光することなく予め定めた蓄積時間（第１の蓄積時間）で得られる基準の蓄積電荷に相当する信号をサンプリングしてホールドする。
【００５５】
サンプル／ホールド（Ｓ／Ｈ）部１０３６は、サンプリング信号ＳＰｓにより、遮光部１１０によって予め定めた蓄積時間（第２の蓄積時間）で当該遮光部１１０により遮光して得られる蓄積電荷に相当する信号をサンプリングしてホールドする。
【００５６】
減算部１０３７は、サンプル／ホールド（Ｓ／Ｈ）部１０３５から得られる当該基準にした蓄積電荷に相当する信号を上記の第１の蓄積時間で除算することで正規化するとともに、サンプル／ホールド（Ｓ／Ｈ）部１０３６から得られる当該遮光部により遮光して得られる蓄積電荷に相当する信号を上記の第２の蓄積時間で正規化し、当該基準にした蓄積電荷に相当する信号について正規化した信号と、当該遮光部１１０により遮光して得られる蓄積電荷に相当する信号について正規化した信号との差分を演算し、この差分から得られる蓄積電荷の時間変化量を出力信号（画素信号）として、記憶部１０４に一時記憶する。この一時記憶された出力信号は出力信号配列制御部１０３３によって出力部（図示せず）へ出力する際に並び替えられる（図６参照）。
【００５７】
図８には、事前に又は撮像の開始時に当該基準の蓄積電荷に相当する正規化した信号を取得しておき、遮光による蓄積電荷に相当する信号を連続的に取得する際の図７に示す信号処理部１０３の動作タイミングの一例を示している。リセット信号ＲＳの間隔について等間隔にする例を示しており、走査制御信号ＳＣの発生に起因して感光部１０１の面上で遮光部１１０の走査が分割領域ごとに行われる。サンプリング信号ＳＰｒの発生後、連続して発生するサンプリング信号ＳＰｓによってそれぞれサンプリングしてホールドされた感光部１０１から得られる蓄積電荷に相当する各信号について差分した差分信号は、減算部１０３７によって分割領域ごとの出力信号（画素信号）として得ることができる。
【００５８】
図９には、当該基準の蓄積電荷に相当する正規化した信号と遮光による蓄積電荷に相当する信号とを交互に連続的に取得する際の図７に示す信号処理部１０３の動作タイミングの一例を示している。リセット信号ＲＳの間隔について等間隔にする例を示しており、走査制御信号ＳＣの発生に起因して感光部１０１の面上で遮光部１１０の走査が分割領域ごとに行われる。交互に発生するサンプリング信号ＳＰｒ，ＳＰｓによってそれぞれサンプリングしてホールドされた感光部１０１から得られる蓄積電荷に相当する各信号について差分した差分信号は、減算部１０３７によって分割領域ごとの出力信号（画素信号）として得ることができる。
【００５９】
尚、図８及び図９に示す例では、当該基準にした蓄積電荷に相当する信号について正規化するための蓄積時間と、当該遮光部により遮光して得られる蓄積電荷に相当する信号について正規化するための蓄積時間に関して、いずれも同じ一定の時間としていることから、時間の関数として正規化演算する必要がない。このため、当該基準にした蓄積電荷に相当する信号と当該遮光部１１０により遮光して得られる蓄積電荷に相当する信号との差分を、遮光による蓄積電荷の変化量で定義される画素信号として扱うことができる。
【００６０】
また、図８及び図９で示した例では、リセット信号ＲＳの間隔について等間隔にする例を示したが、必ずしも等間隔とする必要はなく、アパーチャ１１０の走査とリセットタイミングを関連付けた予め定めた時間パターンに従って、感光部１０１のリセットを間欠的に行うようにしてもよい。ただし、この場合、分割領域ごとに得られる出力信号に対してこの時間パターンに従うアパーチャ１１０の走査に対応した蓄積時間で除算して、画素信号を正規化するように構成するのが好適である。このような時間パターンに従う除算機能は、撮像素子１０，１０ｂにおける信号処理部１０３の一部として構成してもよいし、撮像素子１０，１０ｂからの出力信号に対する後段の処理として実現することもできる。
【００６１】
上記の実施形態では特定の例について説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、感光部や信号処理部の素子を積層した積層素子を例に説明したが、感光部１０１と他の機能部（増幅部１０２や信号処理部１０３等）とを平面上に配置した素子に対しても適用可能である。
【産業上の利用可能性】
【００６２】
本発明によれば、従来技術では製造が困難であった高解像度の画素（例えば、１μｍ角以下の画素サイズ）を有する撮像素子を提供することができるので、特に、ハイビジョン又はスーパーハイビジョン、さらには立体視用の撮像カメラの用途に有用である。
【符号の説明】
【００６３】
１０ 本発明に係る撮像素子
１００ 従来の撮像素子
１００ａ，１００ｂ，１００ｃ，１００ｄ 積層素子の各素子
１０１，１０１‐１，１０１‐２，１０１‐３，１０１‐４ 感光部
１０２ 増幅部
１０３ 信号処理部
１０４ 記憶部
１０５ 配線
１０６ 液晶素子
１１０，１１０‐１，１１０‐２，１１０‐３，１１０‐４ 遮光部
１０３１ リセット信号発生部
１０３２ 走査制御信号発生部
１０３３ 出力信号配列制御部
１０３４ サンプリング信号発生部
１０３５，１０３６ サンプル／ホールド（Ｓ／Ｈ）部
１０３７ 減算部
【特許請求の範囲】
【請求項１】
Ｘ，Ｙ軸平面上に正方又は六方配置された各感光部から蓄積電荷に相当する信号をＺ軸方向に並列に抽出して出力する積層素子と、
前記積層素子における感光部を有する素子に対して設けられ、それぞれの感光部に対して一部の領域で遮光するための当該感光部の面積よりも小さい面積を有する１つの遮光部を、当該感光部の領域の範囲内で走査することにより当該感光部を所定の分割数で分割し、当該分割した各領域における遮光による蓄積電荷の変化量によって画素を形成する液晶素子と、
を備えることを特徴とする撮像素子。
【請求項２】
前記遮光による蓄積電荷の変化量は、当該感光部を遮光することなく得られる蓄積電荷に相当する信号を基準にして、当該基準にした蓄積電荷に相当する信号と当該遮光部により遮光して得られる蓄積電荷に相当する信号との差分とすることを特徴とする、請求項１に記載の撮像素子。
【請求項３】
前記遮光による蓄積電荷の変化量は、当該感光部を遮光することなく第１の蓄積時間で得られる蓄積電荷に相当する信号について当該第１の蓄積時間で正規化した信号を基準とし、当該基準にした蓄積電荷に相当する正規化した信号と、第２の蓄積時間で当該遮光部により遮光して得られる蓄積電荷に相当する信号について当該第２の蓄積時間で正規化した信号との差分から得られる蓄積電荷の時間変化量とすることを特徴とする、請求項２に記載の撮像素子。
【請求項４】
前記１つの遮光部の面積は、前記１つの感光部の面積の１／２以下であることを特徴とする、請求項１から３のいずれか一項に記載の撮像素子。
【請求項５】
前記積層素子は、前記感光部をＸ，Ｙ軸平面上に正方又は六方配置した第１の素子と、前記遮光部の走査を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号についてそれぞれの画素信号として記憶する記憶部をＸ，Ｙ軸平面上に正方又は六方配置した第２の素子と、前記記憶部に記憶した各画素信号について、前記所定の領域の行方向の配列順に読み出して出力する信号処理部をＸ，Ｙ軸平面上に正方又は六方配置した第３の素子と、を備えることを特徴とする、請求項１から４のいずれか一項に記載の撮像素子。
【請求項６】
前記信号処理部は、前記遮光部の走査を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号に関して、当該感光部を遮光することなく第１の蓄積時間で得られる蓄積電荷に相当する信号について当該第１の蓄積時間で正規化した信号を基準とし、当該基準にした蓄積電荷に相当する正規化した信号と、第２の蓄積時間で当該遮光部により遮光して得られる蓄積電荷に相当する信号について当該第２の蓄積時間で正規化した信号との差分を行ない、当該遮光による蓄積電荷の時間変化量を画素信号として前記記憶部に記憶する手段を有することを特徴とする、請求項５に記載の撮像素子。
【請求項１】
Ｘ，Ｙ軸平面上に正方又は六方配置された各感光部から蓄積電荷に相当する信号をＺ軸方向に並列に抽出して出力する積層素子と、
前記積層素子における感光部を有する素子に対して設けられ、それぞれの感光部に対して一部の領域で遮光するための当該感光部の面積よりも小さい面積を有する１つの遮光部を、当該感光部の領域の範囲内で走査することにより当該感光部を所定の分割数で分割し、当該分割した各領域における遮光による蓄積電荷の変化量によって画素を形成する液晶素子と、
を備えることを特徴とする撮像素子。
【請求項２】
前記遮光による蓄積電荷の変化量は、当該感光部を遮光することなく得られる蓄積電荷に相当する信号を基準にして、当該基準にした蓄積電荷に相当する信号と当該遮光部により遮光して得られる蓄積電荷に相当する信号との差分とすることを特徴とする、請求項１に記載の撮像素子。
【請求項３】
前記遮光による蓄積電荷の変化量は、当該感光部を遮光することなく第１の蓄積時間で得られる蓄積電荷に相当する信号について当該第１の蓄積時間で正規化した信号を基準とし、当該基準にした蓄積電荷に相当する正規化した信号と、第２の蓄積時間で当該遮光部により遮光して得られる蓄積電荷に相当する信号について当該第２の蓄積時間で正規化した信号との差分から得られる蓄積電荷の時間変化量とすることを特徴とする、請求項２に記載の撮像素子。
【請求項４】
前記１つの遮光部の面積は、前記１つの感光部の面積の１／２以下であることを特徴とする、請求項１から３のいずれか一項に記載の撮像素子。
【請求項５】
前記積層素子は、前記感光部をＸ，Ｙ軸平面上に正方又は六方配置した第１の素子と、前記遮光部の走査を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号についてそれぞれの画素信号として記憶する記憶部をＸ，Ｙ軸平面上に正方又は六方配置した第２の素子と、前記記憶部に記憶した各画素信号について、前記所定の領域の行方向の配列順に読み出して出力する信号処理部をＸ，Ｙ軸平面上に正方又は六方配置した第３の素子と、を備えることを特徴とする、請求項１から４のいずれか一項に記載の撮像素子。
【請求項６】
前記信号処理部は、前記遮光部の走査を介して当該感光部の各々で受光して得られる前記蓄積電荷に相当する信号に関して、当該感光部を遮光することなく第１の蓄積時間で得られる蓄積電荷に相当する信号について当該第１の蓄積時間で正規化した信号を基準とし、当該基準にした蓄積電荷に相当する正規化した信号と、第２の蓄積時間で当該遮光部により遮光して得られる蓄積電荷に相当する信号について当該第２の蓄積時間で正規化した信号との差分を行ない、当該遮光による蓄積電荷の時間変化量を画素信号として前記記憶部に記憶する手段を有することを特徴とする、請求項５に記載の撮像素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−１１０５３８（Ｐ２０１３−１１０５３８Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１１−２５３３１３（Ｐ２０１１−２５３３１３）
【出願日】平成２３年１１月１８日（２０１１．１１．１８）
【出願人】（０００００４３５２）日本放送協会 (2,206)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２３年１１月１８日（２０１１．１１．１８）
【出願人】（０００００４３５２）日本放送協会 (2,206)
【Ｆターム（参考）】
[ Back to top ]