【課題】しきい値電流以上の書き込み電流を用いることができる。
【解決手段】本発明の例に関わる半導体メモリは、第１及び第２のビット線ＢＬ１，ＢＬ２と、第１及び第２のビット線ＢＬ１，ＢＬ２と交差する方向に延びる第１のワード線ＷＬ１と、第１及び第２の端子を有し、第１の端子が前記第１のビット線ＢＬ１に接続される第１のＭＴＪ素子と、第１のワード線ＷＬ１に接続される第１のゲート電極と、一端が第２のビット線ＢＬ２に接続され、他端が第１のＭＴＪ素子ＭＴＪ１の第２の端子と接続される第１の電流経路とを有する第１の選択トランジスタＴｒ１_１と、ゲート電極と一端が第１のＭＴＪ素子ＭＴＪ１の第２の端子に接続される電流経路とをそれぞれ有する第１乃至第３の補助トランジスタＴｒ２_１，Ｔｒ３_１，Ｔｒ４_１と、を備える。 （もっと読む）

【課題】１ビットあたりのセル面積を縮小する。
【解決手段】半導体記憶装置は、１セル内に配置され、低抵抗状態と高抵抗状態とをそれぞれ有し、互いに直列又は並列接続され、同じ抵抗状態において抵抗値が互いに異なり、低抵抗状態及び前記高抵抗状態間を変化する条件が互いに異なるｎ個の抵抗変化素子ＭＴＪ１〜ＭＴＪ３と、ｎ個の抵抗変化素子の一端に接続され、書き込み動作時にｎ個の抵抗変化素子にｍ（１≦ｍ≦ｎ）回のパルス電流を印加する書き込み回路２０ａ，２０ｂとを具備し、ｍ番目のパルス電流の電流値をＩｍとすると、Ｉ１＞Ｉ２＞…＞Ｉｍの関係を満たす。 （もっと読む）

【課題】メモリセルに含まれる選択トランジスタのゲート配線のピッチに対する上層の杭打用金属配線ピッチの影響を低減する。
【解決手段】メモリセルアレイ（１）の両側にワード線ドライブ回路（２Ｒ，２Ｌ）を対向して配置し、各ワード線ドライブ回路には、ワード線ドライバをメモリセル行に対して交互に配置する。メモリセルの選択トランジスタのゲート配線（ＰＧｏ，ＰＧｅ）は、各メモリセル行に対応して配置される。杭打用の上層の金属配線（ＭＬｏ，ＭＬｅ）は、対向配置されるワード線ドライブ回路からメモリセルアレイの中央部の接続領域（１０）まで延在させ、接続領域においてゲート配線に交互に電気的に接続する。金属配線は、ゲート配線の２倍のピッチで対向して配置する。 （もっと読む）

【課題】記憶容量を高めたメモリ（１００）を有する記憶装置を提供する。
【解決手段】データ・ビットはスタック（５０）に沿う複数のメモリ位置に垂直に記憶する。各メモリ位置（５６，５８）は非磁気層（６０，６４）と切替え可能な磁気層（６２，６６）とを含む。電流源（１０２）からスタック内に電流を流して、スピン運動量移動により、各位置の隣の磁気層の間にトルクを発生させて磁化の方向を決めることによりデータ・ビットを記憶する。複数のスタック・メモリ位置は複数のデータ・ビットを記憶することができる。 （もっと読む）

【課題】書き込み電流を可及的に低減させるとともに高速に書き込むことができ、かつ大容量化を実現することのできる磁気抵抗効果素子及び磁気メモリを提供することを可能にする。
【解決手段】磁化が膜面に対して略垂直で不変の第１の強磁性層２と、磁化が膜面に対して略垂直でかつ可変の第２の強磁性層６と、第１の強磁性層と第２の強磁性層との間に設けられる第１の非磁性層４と、第２の強磁性層に対して第１の非磁性層と反対側に設けられ、磁化が膜面に略平行でかつ可変の第３の強磁性層１０と、第２の強磁性層と第３の強磁性層との間に設けられる第２の非磁性層８と、を備え、第１の強磁性層と第３の強磁性層との間で膜面に略垂直な方向に電流を流すことにより、スピン偏極した電子を前記第２の強磁性層に作用させるとともに、第２の強磁性層から第２の非磁性層を通って第３の強磁性層に作用させて第３の強磁性層の磁化に歳差運動を誘起し、この歳差運動に応じた周波数のマイクロ波磁場が第２の強磁性層に印加される。 （もっと読む）

スピン・トランスファ・トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセルが開示される。前記ビットセルは、第１の面内に形成されたソース線と、第２の面内に形成されたビット線とを含む。ビット線は、前記ソース線の長手方向軸に対して平行である長手方向軸を有し、かつ、前記ソース線は少なくとも前記ビット線の一部にオーバーラップする。
（もっと読む）

多数の垂直ドメインを含む磁気トンネル接合セルが開示される。ＭＴＪセルは、多数の垂直サイドウォールを含んでいる。多数の垂直サイドウォールの各々は、ユニークな垂直磁区を定義する。ユニークな垂直磁区の各々は、デジタル値を格納するように構成される。実施形態では、ＭＴＪセルは、電極層（１１０、１１２、１１４、１１６）とセンター電極（１０８）との間に、固定磁性層（１０２）、トンネル接合層（１０４）および自由磁性層（１０６）を含んでいる。 （もっと読む）

【課題】 数１００ガウス程度の磁場強度で電流を誘起でき、また電気分極の強度や方向を制御できるマルチフェロイック素子を提供する。
【解決手段】 マルチフェロイックナノ発電機は、金属電極２に挟まれたマルチフェロイック固体材料１からなる構造を有し、金属電極２に平行に交流磁界５が印加するように配置し、金属電極２間に誘起される電流を利用する。 （もっと読む）

【課題】高集積化が可能である相変化メモリ素子及びその形成方法を提供する。
【解決手段】高い集積度で集積化が可能である抵抗メモリ素子及びその形成方法が提供される。一実施形態では、ビットラインが銅を使用したダマシン法で形成されて、前記銅ビットラインが形成される際、銅ビットラインの近くに銅スタッドを形成することができる。 （もっと読む）

【課題】ビット線とソース線の両方を同じ方向に延在するように形成する場合であっても、メモリセルの小型化を実現し得る半導体記憶装置及びその製造方法を提供する。
【解決手段】第１の方向延在する第１のワード線１８ａ及び第２のワード線１８ｂと、第１の方向に交差する第２の方向に延在し、ソース領域２２ｂと平面視で重なり合い、第１の導体プラグ３０を介してソース領域に接続されたソース線３２と、第１のドレイン領域２２ａの上方に形成された第１の磁気抵抗効果素子４０ａと、第２のドレイン領域２２ｃの上方に形成された第２の磁気抵抗効果素子４０ｂと、ソース線よりも上層に形成され、第２の方向に延在し、第１の磁気抵抗効果素子及び第２の磁気抵抗効果素子に接続されたビット線７０とを有している。 （もっと読む）

基板内にトレンチを形成することと、トレンチ内に導電性端子を堆積することと、トレンチ内に磁気トンネル接合（ＭＴＪ）ストラクチャを堆積することと、を含んでいる磁気トンネル接合デバイスを製造する方法が開示されている。ＭＴＪストラクチャは、固定された磁化方向を有する固定磁性層、トンネル接合層、および設定を変えられる磁化方向を有する自由磁性層を含んでいる。固定磁性層は、基板の表面に実質的に垂直に伸びるインターフェースに沿って導電性端子につながれる。導電性端子に隣接している自由磁性層は、デジタル値を格納するのに適した磁区を運ぶ。 （もっと読む）

特定の実施形態において、基板（４９０）の表面に対して実質的に垂直に延びる複数の側壁（１１０、１１２、１１４）を有する磁気トンネル接合（ＭＴＪ）セルを含むＭＴＪ構造（１００）が開示される。前記複数の側壁の各々は、一意の磁区を保持するための自由層（１０６）を含む。前記一意の磁区の各々は、デジタル値を格納するために好適する。 （もっと読む）

【課題】ディスターブとリテンションを改善する書き込み技術を提案する。
【解決手段】本発明の抵抗変化型メモリは、第１方向に延びる第１及び第２駆動線Ｌ１，Ｌ２と、第２方向に延びる第３駆動線Ｌ３と、一端が第３駆動線Ｌ３に接続される抵抗変化素子ＭＣと、アノードが第１駆動線Ｌ１に接続され、カソードが抵抗変化素子ＭＣの他端に接続される第１ダイオードＤ１と、アノードが抵抗変化素子ＭＣの他端に接続され、カソードが第２駆動線Ｌ２に接続される第２ダイオードＤ２と、抵抗変化素子ＭＣに書き込み電流を供給するドライバ／シンカーＤＳと、抵抗変化素子ＭＣに対する第１データの書き込み時に書き込み電流を第１駆動線Ｌ１から第３駆動線Ｌ３に向かう方向に流し、抵抗変化素子ＭＣに対する第２データの書き込み時に書き込み電流を第３駆動線Ｌ３から第２駆動線Ｌ２に向かう方向に流す書き込み制御回路ＣＮＴとを備える。 （もっと読む）

【課題】本発明は、非対称形状を有する記録層とローカルビアとを、両者の間隔を十分に取ってストラップ配線上に形成したとしても、磁気記録装置のサイズ増加を抑制することができる、磁気記録装置を提供する。
【解決手段】本発明に係る磁気記録装置（ＭＲＡＭ）は、ストラップ配線ＬＳ、ローカルビアＬＶ、磁気記録素子（ＴＭＲ素子）１０１とを備えている。ＴＭＲ素子１０１は、固定層１１と記録層１３とを有する。記録層１３の平面視形状は、記録層１３の磁化容易軸方向Ｓに対し非対称で、磁化容易軸と垂直な対称軸Ｌに対して対称である。記録層１３における面積中心に近い側の、記録層１３の輪郭部ｓ１は、ローカルビアＬＶ形成側に対面している。 （もっと読む）

【課題】従来技術のＭＲＡＭメモリ・セルの欠点を克服し、とりわけ、従来技術のＭＲＡＭメモリ・セルと比較して「書き込み」動作を改良可能とした、ＭＲＡＭメモリ・セルを提供する。
【解決手段】 本発明に従ったメモリ・セルは、その磁化の相対配向がデータ・ビットを定義する、第１および第２の強磁性層（１１、１２）を含む磁気素子を備え、第１および第２の強磁性層は、非強磁性の、好ましくは電気的に絶縁の、スペーサ層（１３）によって分離されている。データ・ビットは、磁気ＲＡＭの分野で知られているように、たとえば、磁気素子全体にわたる、好ましくは層面に垂直の電気抵抗を測定することによって、読み出しが可能である。磁気素子に加えて、メモリ・セルは、その磁化方向が明確である、他の第３の強磁性層（１５）と、印加される電気的電圧信号によってイオン濃度を変化させることにより、そのキャリア密度が変更可能である、抵抗切り替え材料（１４）と、を備える。これにより、キャリア密度を、第１の状態と第２の状態との間で切り替えることが可能であり、第２と第３の強磁性層の間の有効交換カップリングは、第２および第３の強磁性層の磁化間で磁気カップリング全体の方向が変化するように、すなわち、磁気カップリング全体が第２および第３の強磁性層の磁化方向の異なる相対配向を好むように、影響を受ける。 （もっと読む）

不揮発性メモリデバイスは、実質的に六角形のパターンに配置された複数の不揮発性メモリセルを含む。不揮発性メモリセルはピラー形の不揮発性メモリセルであってよく、これは三重または四重露光リソグラフィか自己集合層によりパターニングできる。セルは平行四辺形のサブアレイに配置される。ビット線は６０度の角度でワード線と交差する。このメモリデバイスは三次元アレイにできる。
（もっと読む）

【課題】 単一方向の書き込み電流で書き込みを行うメモリを実現する。
【解決手段】 磁気抵抗効果素子（磁化方向が固定されている第１の強磁性層と、磁化方向が可変である第２の強磁性層と、磁化方向が可変である第３の強磁性層と、前記第１の強磁性層と前記第２の強磁性層との間にある第１の非磁性層と、前記第２の強磁性層と前記第３の強磁性層との間にある第２の非磁性層とを備える）の膜厚方向にパルス幅の異なる書き込み電流を印加し、前記第２の強磁性層または前記第３の強磁性層のいずれか一方の磁化方向をスピントランスファートルク磁化反転させる。 （もっと読む）

【課題】記録層を有する積層構造体の微細加工を可能とする磁気抵抗効果を有するメモリ素子の製造方法を提供する。
【解決手段】記録層５３を有する積層構造体５０、積層構造体５０の下部に電気的に接続された第１の配線４１、及び、積層構造体５０の上部に接続部６２を介して接続された第２の配線６２を備えた磁気抵抗効果を有するメモリ素子の製造方法は、（Ａ）第１の配線４１上に、パターニングされていない積層構造体５０Ａを形成した後、（Ｂ）積層構造体５０Ａの上に、接続部６２を形成すべき部分に開口部７３が設けられたレジスト層７１を形成し、次いで、（Ｃ）レジスト層７１に設けられた開口部７３内に接続部６２を形成した後、レジスト層７１を除去し、その後、（Ｄ）接続部６２をマスクとして、少なくとも積層構造体５０Ａを構成する記録層５３Ａをパターニングする工程を具備する。 （もっと読む）

【課題】外部影響（特に電気的パルス）により電気的抵抗が変化する特性を有する材料を用いた不揮発性メモリの大容量化を可能としたクロスポイントメモリデバイスを提供すること。
【解決手段】下部電極と上部電極とのクロスポイントに対応するビット領域は、互いに交差するように配列された下部電極と上部電極との間に配置されたアクティブ層の一部である。アクティブ層は、電気信号に応答して変化する抵抗性を有し得る材料である。下部電極と上部電極との間を通る電気信号は、ビット領域を通過する。ビット領域では、電気信号に応答して抵抗率を変化させる。 （もっと読む）

実施形態では、磁気トンネル接合（ＭＴＪ）構造を含んでいる装置が示される。装置は、さらにＭＴＪ構造につながれた読み出しパスおよびＭＴＪ構造につながれた書き込みパスを含んでいる。書き込みパスは、読み出しパスと離れている。 （もっと読む）