説明

Fターム[4M119JJ15]の内容

MRAM・スピンメモリ技術 (17,699) | 製造方法 (929) | 加工方法 (452) | CMP、平坦化技術 (230)

Fターム[4M119JJ15]の下位に属するFターム

Fターム[4M119JJ15]に分類される特許

121 - 140 / 160


【課題】STT- MRAM用のMTJ素子の製造プロセスにおいて、2つの方向のサイズを精度よくコントロールしつつ、ポストパターンを転写できるようにする。
【解決手段】 MTJ素子上に、ハードマスクスペーサ層およびハードマスク層を形成し、ハードマスク層上に第1サイズの幅の第1平行ラインパターン(第1フォトレジスト膜)を形成する。これをマスクとしてハードマスク層に転写し、平行ハードマスクラインを形成する(第1エッチング)。平行ハードマスクラインおよびハードマスクスペーサ層上に、平行ハードマスクラインと交差し、かつ第2サイズの幅を有する第2平行ラインパターン(第2フォトレジスト膜)を形成し、これをハードマスク層に転写する(第2エッチング)。これによりサイズコントロールのなされたポスト領域が形成される。このポスト領域をマスクスペーサ層から下の各層に転写して複数のMTJ素子を形成する(第3エッチング)。 (もっと読む)


【課題】絶縁層上および保護側壁内部に形成した固着層を有するMRAMデバイスを提供すること。
【解決手段】本発明は、トレンチなしのMRAMデバイスに関し、本発明のMRAMデバイスは、基板上に形成した保護側壁内部に固着層を有する。保護側壁が、自己整合によるMRAM構造の形成を助長する。本発明のRAMデバイスは、基板10と、基板10上に設けられ、側壁24とこの側壁の間に配列された層からなる絶縁層16と、側壁24の間に配列された層上に設けられた第1導電性層20と、この導電性層20上で、かつ側壁24の間に設けられた第1磁性層22と、この第1磁性層22の領域上に設けられた第2磁性層30とを備えている。 (もっと読む)


【課題】磁気ランダムアクセスメモリの書き込み電流を低減し、書き込み電流による発熱の影響を抑制する。
【解決手段】強磁性体で形成された磁気記録層10と、非磁性層と、前記非磁性層を介して前記磁気記録層に接続された固定層12とを具備し、前記固定層と対向して位置する磁化反転領域102と、前記磁化反転領域の第1境界21に接続され、磁化の向きが固定された第1磁化固定領域101と、前記磁化反転領域の第2境界22に接続され、磁化の向きが固定された第2磁化固定領域103とを有し、前記第1磁化固定領域に接続された第1ビアコンタクト32と前記第2磁化固定領域に接続された第2ビアコンタクト33とを具備する。前記第1ビアコンタクトと前記第2ビアコンタクトとの一方が前記磁気記録層の上方に位置し、他方が前記磁気記録層の下方に位置している。 (もっと読む)


【課題】比較的簡素な構成により、データの読み取り時間、好ましくは更にデータの書き込み時間を大幅に短縮させてデータ転送速度を向上させ、しかもデータの蓄積領域を十分に確保し、記録装置としての使用効率を向上させる磁気記録装置を提供する。
【解決手段】読取素子2及び書込素子3をそれぞれ2つずつ磁性細線1のデータ蓄積領域1a上に配設し(読取素子2a,2b及び書込素子3a,3bと図示する。)、データ蓄積領域1aを各分割領域1a1,1a2に分割する。このように各2つの読取素子2及び書込素子3を配設した場合、素子群数n=2であることから、読取素子2及び書込素子3を各1つずつ配設する場合に比べて、データ読み取り時間及び書き込み時間はそれぞれ半分に短縮される。同様に、磁性細線1で必要とされるバッファ領域1bの占める割合は1/3(≒33%)(データ蓄積領域1aの占める割合は2/3(≒67%))となる。 (もっと読む)


【課題】TMR素子の書き込み電流のばらつきを低減でき、信頼性が高く、かつ小型化が可能な磁気記憶装置を提供する。
【解決手段】TMR素子を含む磁気記憶装置の製造方法が、下層配線層を形成する工程と、下層配線層上に層間絶縁層を形成する工程と、層間絶縁層に下層配線層が露出するように開口部を形成する工程と、層間絶縁層および開口部の内面を覆うようにバリアメタル層を形成する工程と、開口部を埋め込むようにバリアメタル層上に金属層を形成する工程と、バリアメタル層をストッパに用いてバリアメタル層上の金属層を研磨除去し、開口部に埋め込まれた金属層とバリアメタル層とを含む配線層を形成する研磨工程と、配線層上にTMR素子を作製する素子作製工程とを含む。 (もっと読む)


【課題】メモリセル領域以外の周辺領域に悪影響を与えることがない、磁気メモリ素子を有する半導体装置及びその製造方法を得る。
【解決手段】メモリセルにおいて、ビット線部BL1を含む層間絶縁膜4上の全面に絶縁膜13が形成され、絶縁膜13上に、平面視してビット線部BL1及び高透磁率膜12の形成位置に対応する領域に高透磁率膜14が形成される。高透磁率膜14を含む絶縁膜13上全面に層間絶縁膜15が形成される。一方、周辺回路領域において、ビット線10上を含む全面に絶縁膜13が堆積される。絶縁膜13上には層間絶縁膜15が直接形成され、高透磁率膜14は形成されない。 (もっと読む)


【課題】スネーク電流を防止することができるスイッチング素子を有する半導体素子及びその製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、基板上に転移金属酸化膜及び漏洩制御膜を互い違いに1回〜20回積層してバリスタ膜を形成する。転移金属酸化膜はその安定した状態に比べて過剰な転移金属を含むように形成される。漏洩制御膜は、Mg膜、Ta膜、Al膜、Zr膜、Hf膜、ポリシリコン膜、導電性炭素群膜及びNb膜からなる一群から選択された一つで形成される。 (もっと読む)


【課題】メモリアレイに周囲から及ぶ不要な磁場を遮断して、安定した情報の書き込みと読み出しが出来、長期間の記録保持の信頼性が高い磁気メモリを提供する。
【解決手段】磁気記憶素子を含むメモリアレイを誘電体層で被覆し、この誘電体層の内部に、メモリアレイのウェハ表面に平行な側面方向を囲むように強磁性体を配置する。そして、メモリアレイの上面に強磁性体を配置する。この構造によって磁気記憶素子の動作の外部磁場の影響を防止できる。 (もっと読む)


【課題】極めて簡素且つ小サイズの構成で、製造工程増及び製造コスト増を招くことなく、誤動作を防止して信頼性の高いデータ読み出しを実現し、更なる高集積化をも可能とする磁気記録装置を提供する。
【解決手段】参照素子30は、NiFe及びCoFeBの積層構造からなる下部磁化層31と、絶縁層32を介した、CoFeB、Ru、CoFe及びPtMnの積層構造からなる上部磁化層33とが順次積層されており、上部磁化層33は、磁化方向が例えば平行方向とされ、下部磁化層31は、磁化方向が上部磁化層33の磁化方向と直交する方向とされている。 (もっと読む)


【課題】光リソグラフィー技術を使って、素子サイズバラツキを抑制した微細ドット素子形状の磁気記憶素子の形成を可能にする。
【解決手段】磁気記憶素子30とそれに電気的に接続された引き出し電極37との製造工程は、書き込みワード線12を被覆する第3層間絶縁膜43上に、引き出し電極形成層、反強磁性体層32、磁化固定層33、トンネル絶縁層34、記録層35、キャップ層36を順に積層する工程と、キャップ層36と記録層35とを、これから形成しようとする引き出し電極37をその短手方向にまたぐラインパターンに形成する工程と、ラインパターンと、トンネル絶縁層34から引き出し電極形成層81までを引き出し電極37のパターン形状に形成する工程とを有することを特徴とする。 (もっと読む)


【課題】不揮発性記憶装置のストレージ及びその形成方法を提供する。
【解決手段】下部電極200、下部電極上の第1トンネリング絶縁膜210、第1トンネリング絶縁膜210上の中間電極250、中間電極250上の第2トンネリング絶縁膜260及び第2トンネリング絶縁膜260上の上部電極280を備える不揮発性記憶装置のストレージである。第1トンネリング絶縁膜210及び第2トンネリング絶縁膜260は、5Åないし20Åの厚さを有する金属酸化膜から形成され、数十ナノサイズのストレージと数Åないし数十Åの厚さを有する絶縁膜を使用することによって、マルチビットの保存及び高集積が容易であり、高速動作速度及び低消費電力を実現することができる。 (もっと読む)


【課題】
強磁性細線に磁区を形成することにより記録を行なう、新たな構成を有する磁気記録装置を提供する。
【解決手段】
磁気記録装置は、強磁性材料から形成され、多数の磁区を構成することができる強磁性細線と、強磁性細線に電流を供給し、磁区を移動することのできる磁区移動回路と、強磁性細線の所定箇所に結合され、該当する磁区の情報を読み出すことのできる読み出し素子と、強磁性細線の所定箇所に磁気的に結合された磁化固定層と電気的接続とを含み、電流印加により磁化固定層の磁化情報を強磁性細線に供給することで、任意の磁区を書き込むことのできる書き込み素子と、を有する。 (もっと読む)


【課題】磁気記憶装置において、書込み電流を低減すると共に、生産効率を高める。
【解決手段】ヨーク型磁気記憶装置の製造方法であって、下部配線を形成する下部配線形成ステップと、下部配線の上方に磁気抵抗効果素子を配置する素子形成ステップと、前記磁気抵抗効果素子の上方に書込み配線を形成する書込み配線形成ステップと、前記書込み配線の長手方向の一部領域に対して、前記一部領域の側面を覆うサイドヨーク及び前記一部領域の上面を覆うトップヨークを連続的且つ同時に形成する上側ヨーク形成ステップと、を備えるようにした。 (もっと読む)


【課題】製造工程の数の増加を抑制しながら、磁気抵抗素子の強磁性体層のダメージを低減する。
【解決手段】本発明の磁気ランダムアクセスメモリは、磁化自由層21と、磁化自由層21を被覆し、且つ、磁化自由層21を底面で露出するビアホール27が形成された層間絶縁層26と、ビアホール27の内部に、ビアホール27の底面で磁化自由層21に接触するように形成されたトンネルバリア層22と、ビアホール27の内部に、且つ、トンネルバリア層22の上に形成された磁化固定層23とを具備する。 (もっと読む)


【課題】セルの微細化を図りつつ、書き込み電流を低減する。
【解決手段】磁気ランダムアクセスメモリは、第1の方向に延在されたビット線BLと、第1の方向と異なる第2の方向に延在されたワード線WL2と、磁化方向が固定された固定層と磁化方向が反転可能な記録層と固定層及び記録層の間に設けられた非磁性層とを備え、固定層及び記録層の磁化方向は膜面に対して垂直方向である磁気抵抗効果素子MTJ1と、磁気抵抗効果素子に接するヒーター層HT1を有し、ビット線に接続され、ワード線と絶縁されてワード線の側面側に配置されたメモリ素子MC1とを具備する。 (もっと読む)


【課題】セル面積を縮小する。
【解決手段】磁気ランダムアクセスメモリは、側面と上面とを有する段差部が形成された半導体基板11と、段差部の側面上にゲート絶縁膜20を介して形成されたゲート電極Gと、段差部の上面内に形成されたドレイン拡散層24と、ドレイン拡散層より下方の半導体基板内にドレイン拡散層と離間して形成されたソース拡散層18と、ドレイン拡散層に接続され、磁化方向が固定された固定層31と磁化方向が反転可能な記録層33と固定層及び記録層の間に設けられた非磁性層32とを有し、固定層及び記録層の間に流す電流の向きに応じて固定層及び記録層の磁化方向が平行状態又は反平行状態となる磁気抵抗効果素子MTJと、磁気抵抗効果素子に接続されたビット線BLを具備する。 (もっと読む)


【課題】種類の異なる磁気メモリ素子の個々の特性を有効に活用できる半導体装置およびその製造方法ならびに素子特性が多様な磁気メモリ素子を提供する。
【解決手段】半導体装置は、フリー層MFを含む磁気トンネル接合TMRを有し、TMRの近傍に流れる電流が発生する磁場によって、フリー層MFの磁化方向が制御される標準MRAMと、フリー層MFを含むTMRを有し、TMRに供給されるスピン注入電流により、フリー層MFの磁化方向が制御されるSTT−MRAMとを備え、標準MRAMおよびSTT−MRAMが同一基板上に搭載される。 (もっと読む)


【課題】TMR素子間の特性のばらつきを低減でき、かつ製造歩留まりの高い不揮発性磁気メモリの製造方法およびその構造を提供する。
【解決手段】TMR素子を含む磁気記憶装置の製造方法が、配線層が設けられた層間絶縁膜の上に、絶縁膜を形成する工程と、絶縁膜に、配線層が露出するように開口部を形成する開口工程と、開口部を埋めるように、絶縁層上に金属層を形成する金属層形成工程と、CMP法を用いて絶縁層上の金属層を研磨除去し、開口部内に残った金属層を下部電極とするCMP工程と、下部電極上にTMR素子を形成する工程とを含む。 (もっと読む)


【課題】高温処理を行った場合でも素子の信頼性の劣化を抑制する。
【解決手段】磁気ランダムアクセスメモリは、磁化方向が固定された固定層11と磁化方向が反転可能な記録層13と固定層及び記録層の間に設けられた非磁性層12とを有する磁気抵抗効果素子MTJを具備するメモリセルアレイであって、磁気抵抗効果素子の下方に配置された前記メモリセルアレイ内の全ての導電層2、4、5は、W、Mo、Ta、Ti、Zr、Nb、Cr、Hf、V、Co、Niからなる群の中から選択された元素を含む材料で形成されている。 (もっと読む)


【課題】磁化反転の際の反転電流をより低減することを可能にする。
【解決手段】第1面およびこの第1面と反対側の第2面を有し磁化の向きが可変の磁化自由層10と、磁化自由層の第1面および第2面のうち第1面側に設けられ磁化の向きが固着された磁化固着層6と、磁化自由層と磁化固着層との間に設けられた第1トンネルバリア層8と、磁化自由層の第2面に設けられた第2トンネルバリア層12と、第2トンネルバリア層の磁化自由層と反対側の面に接するように設けられた非磁性層14とを備え、磁化自由層の磁化の向きは、磁化固着層と非磁性層との間で通電することにより変化可能であり、第1トンネルバリア層と第2トンネルバリア層の抵抗比が1:0.25〜1:4の範囲にある。 (もっと読む)


121 - 140 / 160