【課題】電源投入後から外部リセット信号が最初にアクティブになるまでの期間にリセット信号をアクティブにすることが可能なリセット信号生成回路を提供すること。
【解決手段】本発明にかかるリセット信号生成回路１０１は、外部リセット信号が最初にアクティブになったことを検出する外部リセット検出回路１０２と、外部リセット検出回路１０２の検出結果が、外部リセット信号が最初にアクティブになる前であることを示す場合、外部リセット信号に関わらずリセット信号をアクティブにする制御回路と、を備える。 （もっと読む）

【課題】本発明は、優先順位の高い機能の初期化時間を遅延させることなく、全機能の初期化時間を短縮することが可能な情報処理装置、及びその起動方法の提供を目的とする。
【解決手段】本発明は、初期化により利用可能となる機能を複数有する情報処理装置である。本発明の情報処理装置は、前記機能をそれぞれ初期化する複数の初期化手段１〜ｎと、前記初期化手段１〜ｎの実施順序を決定する初期化順序決定手段１２と、装置処理負荷を監視する装置処理負荷監視手段１３と、実施中の前記初期化手段が１つ以上ある場合、当該１つ以上の初期化手段の処理に遅延が生じない第１の閾値に基づいて前記装置処理負荷を判定することにより、次の前記初期化手段Ｉの実施タイミングを決定する初期化タイミング決定手段１５とを備える。 （もっと読む）

【課題】複数の電源電圧を駆動電圧とするＳｏＣ ＩＣ（System on a Chip Integrated Circuit）に対し、負荷変動やノイズに影響されること無く、複数の電源電圧の供給とリセット解除タイミングとのシーケンスを守ってリセットを行う。
【解決手段】供給ラインＬ１とリセット端子１６との間においてエミッタを供給ラインＬ１に向けつつコレクタをリセット端子１６に向けて介挿されたトランジスタＴｒ１と、トランジスタＴｒ１のベースとグランドとの間においてコレクタをトランジスタＴｒ１のベースに向けつつエミッタをグランドに向けて介挿されたトランジスタＴｒ２と、トランジスタＴｒ１のコレクタとグランドとの間においてコレクタをトランジスタＴｒ２のコレクタに向けつつエミッタをグランドに向けて介挿されたトランジスタＴｒ３とを備える。 （もっと読む）

【課題】瞬断等による従来見られた不具合発生を防止する。
【解決手段】リセット端子を備えるメインＩＣと、リセット端子に接続された追加回路とを備え、追加回路は、メインＩＣへ供給される電源電圧を入力する第１入力端子と、メインＩＣが稼働状態にあるときにメインＩＣから出力される制御信号を入力する第２入力端子と、第２入力端子からの制御信号の入力があり且つ第１入力端子における電源電圧のレベルが上記所定レベルより高い所定のしきい値を下回ったときにオン状態となるスイッチ素子とを備え、スイッチ素子がオン状態となったときにリセット端子にリセット信号を与え、メインＩＣは、リセット端子にリセット信号が与えられたときにリセット状態へ移行する。 （もっと読む）

【課題】低電圧試験のためのリセット回路及び方法を提供する。
【解決手段】低電圧試験回路１２５と、システム１００および２００と、集積回路パッケージ１０４および２０４における回路１２７の低電圧試験を実行する方法が、電源電圧の一部分である電圧を生成する電圧分割ラダー３２０、一部分を基準電圧と比較する比較器３１０、電圧分割ラダーのトポロジーを制御し、それによって一部分の値を変更するスイッチ３５０を含む、選択可能閾値リセット回路１２５を含み、スイッチは製品試験装置１０２および２０２からの信号によって制御され、信号は、選択可能閾値リセット回路のリセット閾値を標準リセット閾値未満に低減されるようにして、標準リセット閾値未満の電源電圧で回路を試験することを可能にする。 （もっと読む）

【課題】情報処理装置において省電力化を図る。
【解決手段】本発明に係る情報処理装置１は、リセット時間よりも短い設定時間であって、動作状態毎に異なる設定時間の値を記憶し、変移した動作状態に対応する設定時間を周期としてタイマ初期化信号を出力するタイマ初期化処理と、再起動開始信号の入力に応じて再起動する再起動処理を実行する制御部１１と、タイマ初期化信号が入力されてからの経過時間を計時するとともに、経過時間がリセット時間に至った場合、制御部に対して再起動開始信号を出力する監視部１２と、を備えたことを特徴とするものである。 （もっと読む）

【課題】筐体を開放しないでＲＴＣメモリをリセットする。
【解決手段】カレンダー時刻およびＢＩＯＳの設定情報を記憶するＲＴＣメモリ２５には、バックアップ電池５１から電力が供給される。コンピュータがパワー・オフ状態のときにパワー・コントローラ３１には電力が供給される。パワー・オフ状態においてキーボード６３のＦｎキーおよびパワー・ボタン６１を同時に押下すると、パワー・コントローラ３１はリセット・スイッチ９１を所定時間だけオフにしその後オンにする。その後、パワー・コントローラ３１は自らに供給されている電力を一旦停止してから復帰させる。 （もっと読む）

【課題】内部回路との間で所定の同期クロックを用いて通信を行う送受信回路と、入力される基準クロックに基づいて上記同期クロックを発生するＰＬＬ回路とを備えたインターフェース回路を備えたシリアル通信装置において、インターフェース回路及び内部回路の誤動作を防止する
【解決手段】遅延回路５は、基準クロックＲＥＦＣＬＫの周波数が１００ＭＨｚで安定した後に発生されるリセット信号ＰＥＲＳＴ＃を、所定の遅延時間Δｔだけ遅延させて内部リセット信号ＰＥＲＳＴ２を発生し、リンクコントローラ３１に出力する。ＰＨＹ回路２は、リセット信号ＰＥＲＳＴ＃に応答してリセットされ、リンクコントローラ３１は、内部リセット信号ＰＥＲＳＴ２に応答してリセットされる。また、遅延時間Δｔは、ＰＬＬ回路２３の回路仕様に基づいて予め計算されたロックアップ時間より長く設定される。 （もっと読む）

【課題】 従来より安価で簡単な回路構成で、確実に制御手段にリセット動作を実行させることができるリセット装置を提供する。
【解決手段】 制御手段にリセット信号を供給するリセット装置であって、ユーザによって操作可能である第１操作部及び第２操作部と、該第１操作部及び第２操作部が所定時間以上継続して同時に操作されているか否かを検出する検出部と、リセット信号を該制御手段に供給するリセット信号生成部とを備え、該第１操作部及び第２操作部が所定時間以上継続して同時に操作され、その後、同時に操作されなくなったときに、該リセット信号生成部がリセット信号を該制御手段に供給する。 （もっと読む）

【課題】 リセット動作を制限する。
【解決手段】 携帯電話１は、アプリケーションプログラムを実行可能なＣＰＵ２１と、電源をオンした状態とオフした状態とに切換える指示を受付けるための電源スイッチ１４Ｂと、電源スイッチ１４Ｂが所定時間閉ざされると、ＣＰＵ２１を再起動させるためのリセット信号を出力するリセット検出回路２０とを備え、ＣＰＵ２１は、リセット可能な状態とリセット不可能な状態とのいずれかを示す状態信号ＳＬ１を出力し、リセット検出回路２０は、状態信号ＳＬ１がリセット可能な状態を示すこことを条件に、ハイの信号Ｓ４（リセット信号）をリセット回路４１に出力する論理積素子２７を含む。リセット回路４１は、リセット検出回路２０からハイの信号Ｓ４（リセット信号）が入力されると、ＣＰＵ２１にローの信号ＳＬ５（リセット信号）を出力する。 （もっと読む）

【課題】ウォッチドックタイマのタイムアウトによる再起動が不用意に繰り返されてしまうことを防止することが可能な電子機器及びプログラムを提供する。
【解決手段】自己の装置の起動時に計時を開始する計時手段と、前記計時手段のカウント値が所定のタイムアウト値に到達するタイムアウト時に、自己の装置の再起動を行うリブート手段と、前記タイムアウト値よりも小さい一定の間隔毎に、前記計時手段のカウント値をリセットするカウント値リセット手段と、前記リブート手段により連続的に行われた再起動の回数を集計する集計手段と、前記集計手段による集計結果が所定の回数を上回った場合に、前記計時手段による計時を停止させた状態で起動を行う制御手段と、を備える。 （もっと読む）

【課題】電子機器において、その回路規模をより小さくするとともに信号配線をより簡単にするための技術を提供する。
【解決手段】電子機器は、ＣＰＵと、当該ＣＰＵとリセット信号線で接続された特定の処理を行う第１処理回路とを備える。省電力モード時には、第１処理回路の電源はオフされる。ここで、リセット信号線はプルダウンされており、第１処理回路の電源がオフである場合に、ＣＰＵはリセット状態になる。 （もっと読む）

【課題】複数の機能ブロックのうち１以上を選択し、当該選択した機能ブロックをリセットする半導体集積装置および半導体集積装置の制御方法を提供する。
【解決手段】本発明にかかる半導体集積回路２０は、クロック信号３５及びリセット信号３６が供給されることでリセットされる機能ブロック２４と、機能ブロック２４をリセットするリセット信号３６を出力するリセット信号出力部２１と、機能ブロック２４に供給するクロック信号３５を停止するクロックマスク回路２３と、クロックマスク回路２３を制御するクロックマスク制御回路２２を有する。 （もっと読む）

【課題】 クロックゲーテイングの同期リセット型同期FFを用いたＡＳＩＣのパワーオン時や、ASICのリセット端子を用いたスタンバイ時のローノイズ化、低昇温化、省電力に関する。
【解決手段】 同期リセットFF回路や、クロックドゲートで制御される同期リセットFF回路で設計された同期リセットFF回路で構成された回路を含むASICで、ASICの外部から外部リセット信号が入力できるリセット端子を具備し、少なくともそのリセット端子には、パワーオン時にリセットICによるパワーオンリセット信号が入力され、その外部リセット信号がアクテブ状態から非アクテブ状態に遷移するタイミングを基準として、ASIC内部の回路（リセット制御回路を除く）を初期化するためのリセット信号を生成するリセット制御回路を具備する。 （もっと読む）

【課題】エラー状態になった記憶装置を正常な状態に復帰させることができる情報処理装置及び情報処理方法を提供する。
【解決手段】液晶表示装置１１は、メモリーカード２０から画像ファイルの読み出し又は転送を行なう旨の制御指令を出力する画像再生制御装置１３を備えている。この画像再生制御装置１３は、制御指令が出力されてからの経過時間が予め設定された経過時間閾値以上になっても、制御指令に対する応答信号を出力しない、又は制御指令に対応した処理を完了しないエラー状態の記憶装置が検出された場合に、該エラー状態の記憶装置に対してリセット信号を出力する。 （もっと読む）

【課題】 初期化処理のタイムアウトとなる時間を延長することで、記憶装置を搭載した搭載装置の停電を検出することができるストレージ管理装置を提供する。
【解決手段】 記憶装置を少なくとも一つ搭載する搭載装置が複数カスケード接続されることで成る、複数のループのうちの少なくとも一つのループで、初期化処理が実行された場合、初期化処理が完了しているかを判定する初期化完了判定部１と、初期化完了判定部１による判定結果が否である場合、初期化処理の実行時間が設定時間を経過しているか否かを判定する初期化時間判定部２と、初期化時間判定部２による判定結果が否であり、かつ、初期化処理が複数のループで実行されている場合、設定時間を延長する時間延長部と、を備えるストレージ管理装置を提供する。 （もっと読む）

【課題】ＦＰＧＡ等の書換え可能なデバイスの初期化処理完了タイミングと、制御部のリセット解除タイミングのずれによる誤動作を防止することができる制御装置を提供する。
【解決手段】メインスイッチＳＷ１がオンされると、ＦＰＧＡ２、電源監視ＩＣ５にバッテリ電源電圧ＢＡＴＴが供給され、ＦＰＧＡ２はコンフィグレーションＲＯＭ３からコンフィグレーション情報を読み出して、初期化処理を開始する。一方、イグニッションスイッチ信号ＩＧＳＷがメインリレー回路６に入力されると、電源監視ＩＣ５がＣＰＵ１に電源電圧Ｖｃｃを供給するとともに、一定時間後にリセット解除信号ＲＥＳＥＴをＡＮＤ回路８に出力し、ＦＰＧＡ２がコンフィグ完了信号を出力した後、ＡＮＤ回路８がＣＰＵ１のリセット解除信号入力端子にオン信号を入力する。 （もっと読む）

【課題】計算機のハードウエア構成及びソフトウエア構成の相違に柔軟に対応でき、かつ、簡便な計算機初期化システムに用いられるメディア入力装置を提供する。
【解決手段】本発明のメディア入力装置６は、初期化対象計算機の初期化データを生成する初期化データサーバに通信手段を介して結合され、初期化データサーバから転送される初期化データを通信バッファ９５に格納する初期化通信部９４と、初期化対象計算機に通信手段を介して結合され、初期化対象計算機の初期化データを取得する要求に応じて、通信バッファ内の初期化データを読み出す初期化プログラム８４を初期化対象計算機に転送する計算機インターフェース８２とを有して構成される。 （もっと読む）

【課題】 遅延時間が変更可能な不揮発性の遅延回路を提供する。
【解決手段】 強誘電体キャパシタの一端は、バッファ回路に接続される。強誘電体キャパシタの他端には、第１スイッチ回路を介して第１電圧が供給され、あるいは第２スイッチ回路を介して第１電圧と反対の論理レベルに対応する第２電圧が供給される。リセット制御回路は、リセット期間にバッファ回路に信号を出力することで強誘電体キャパシタの一端に第１電圧を与えるとともに、第１スイッチ回路をオフし、第２スイッチ回路をオンする第１スイッチ制御信号を出力する。また、リセット制御回路は、通常動作期間に第１スイッチ回路をオンし、第２スイッチ回路をオフする第２スイッチ制御信号を出力する。リセット期間に設定された分極値は電源がオフしても保持されるため、遅延時間が変更可能な不揮発性の遅延回路を実現できる。 （もっと読む）

【課題】通信モジュールに対する初期化処理を実施しても初期化処理以外の制御処理の遅れを防止する電子制御装置を提供する。
【解決手段】ＥＣＵ１０は、エンジンスタート時、および異常発生時のＥＣＵ１０の再起動時等において、通信ソフト２０により、通信モジュール３０に対する初期化処理を複数回に分けて実施する。例えば、ＥＣＵ１０は、通信ドライバ６０の送受信キュー６２、コントローラ５０のメッセージボックス５２、コントローラ５０のレジスタ５４に初期値を書き込んで初期化するとともに、トランシーバ４０の端子４２を初期設定する。さらにＥＣＵ１０は、コントローラ５０のレジスタ５４に対して所定データを書き込み、書き込んだ所定データの値とレジスタ５４から読み出した値とが一致するかを判定する動作確認処理を実施する。ＥＣＵ１０は、複数回に分割された各回の初期化処理が終了すると、初期化処理以外の車両制御を実施する。 （もっと読む）