【課題】 共有バスを使用した複数のデバイスの第１のデバイスがバスを使用しているときに第２のデバイスへのアクセス要求があった場合、その第１のデバイスの終了を待つか、そのアクセスを中断する必要があった。
【解決手段】 ホストコントローラ１０１と複数のデバイス１０２，１０３の各々の間の制御バスとデータバスのそれぞれに接続され、ホストコントローラからの制御信号に応じてバスを切断或は接続する複数のバススイッチ(１０４〜１０７）を有し、ホストコントローラからの制御信号により、未使用のバスに接続されたバススイッチの接続を別のデバイスとの接続に切り換えることにより、ホストコントローラと複数のデバイスとの間でのアクセスを可能にする。 （もっと読む）

【課題】スループットを向上させることが可能なデータ転送制御装置を提供することを目的としている。
【解決手段】本発明は、入力されたアドレスに対応したデータがキャッシュメモリ１５０に存在しないと判定された場合、このアドレスの直前に入力されたアドレスに対応したデータの出力を待たずに、このアドレスに対応したデータを読み出すためのコマンドを生成することにより、スループットを向上させる。 （もっと読む）

【課題】複数のマスタからのバスアクセスの順番を制御して、アクセスの効率を高めるとともに、優先度の高いマスタからの要求が後回しにされることによって、システム全体の処理に不具合が生じることを防止したバスシステムを提供する。
【解決手段】バスシステムＢＳ１は、Ｎ個のマスタＭＳからの情報を選択してＳＤＲＡＭコントローラＳＣに与えるマルチプレクサＭＵＸと、データ転送要求のあるマスタのうち１つを選択してバス権を与えるバス権調停部ＡＲ１を備えている。また、ｐｒｉ信号比較部ＰＣ１と、追い越し監視・記録部ＯＶ１と、バンクアドレス監視部ＢＡＭと、前回アクセスバンクアドレス保持部ＢＡＨと、優先順位設定レジスタＲＳ１、再追い越し禁止期間設定レジスタＲＳ２およびバンクアドレス位置指定レジスタＲＳ３を有するレジスタ部ＲＳＰとを備えている。 （もっと読む）

【課題】データ転送開始までのレイテンシを削減し、優先度に応じた転送処理を行うデータ転送装置を提供する。
【解決手段】データ転送装置１００は、受信したコマンドに対する処理とレスポンスの生成を制御するコマンド制御シーケンサ１０３と、データバッファ１０７へのデータ入出力を制御するデータバッファ制御部１０６と、データ送信部１０８とデータ受信部１０９とデータバッファ制御部１０６を制御するデータ制御シーケンサ１０５とを備える。コマンド制御シーケンサ１０３は、転送要求保持部１０４に保持された優先度ＩＤに基づいてリード処理かライト処理を行うかを決定するリード・ライト処理決定部１１７を有し、データ制御シーケンサ１０５は、リード・ライト処理決定部１１７から指示されたリード転送またはライト転送のシーケンス制御を実行し、データ送信部１０８は、コマンドＩＤ付加部１２３にてコマンドＩＤが付加された送信データを送信する。 （もっと読む）

【課題】ＤＭＡ転送の転送モードやインターフェース信号が異なるシステム間でのＤＭＡ転送を可能とするデータ転送装置を提供する。
【解決手段】第１のシステムと第２のシステムとの間で転送されるデータを一旦保持するバッファメモリを備えているので、第１のシステムがサイクルスチールモード、第２のシステムがバーストモードでＤＭＡ転送を行う場合であっても、データの転送を行うことができる。また、信号変換部によりシステムのインターフェース信号の変換が行われるので、インターフェース信号が異なるシステム間でのＤＭＡ転送も可能とすることができる。 （もっと読む）

【課題】シリアル転送インターフェースのデータ転送性能を容易に向上させることができるバススイッチ，電子機器及びデータ転送方法を提供することを目的とする。
【解決手段】メモリ制御手段１０３と、複数の処理制御手段１０４，１０６との間に設けられたシリアル転送インターフェースのバススイッチ１０７であって、処理制御手段１０４，１０６との間で行うデータ送受信を制御する第一のデータ送受信手段２０２，２０３と、メモリ制御手段１０３との間で行うデータ送受信を制御する第二のデータ送受信手段２０１と、第一のデータ送受信手段２０２，２０３と第二のデータ送受信手段２０１との接続を切り替える切替手段とを有し、第一のデータ送受信手段２０２，２０３は、処理制御手段１０４，１０６からの１回の命令によりメモリ１０２との間で転送可能なデータ量以上の容量のバッファ２０４，２０５を有することにより上記課題を解決する。 （もっと読む）

ブリッジ回路１０が第１のデータポートＡ１およびＡ２と第２のデータポートＢ１およびＢ２との間に提供されている。ブリッジ回路は、第１のデータポートにリンクされた少なくとも１つの入力バッファ１１、１４および少なくとも１つのトリステート出力バッファ１２、１３を含む第１のトランシーバ段階４０、第２のデータポートにリンクされた少なくとも１つの入力バッファ２１、２４および少なくとも１つのトリステート出力バッファ１２、１３を含む第２のトランシーバ段階５０、第１のデータポートでパケットの着信を検出するための第１の検出回路３１、第２のデータポートでパケットの着信を検出するための第２の検出回路３７を備えている。第１および第２の検出回路で実行される検出に応じて、選択回路３４、３５が第１または第２のトランシーバ段階のトリステート出力バッファの出力を有効にする。
（もっと読む）

【課題】本発明は、予め固定された優先順位を用い、かつ当該優先順位の他には資源要求装置間の関係を関知することなく、各資源要求装置へのサービス品質を管理する資源要求調停装置を提供する。
【解決手段】本発明の資源要求調停装置において、リクエストマスク部５０、５１は、それぞれメモリアクセス要求部８０、８１が必要最小頻度を超えて発行したメモリアクセス要求ＲＥＱをマスクし、調停部４０は、リクエストマスク部５０、５１によってマスクされなかったメモリアクセス要求ＲＲＥＱの一つを、予め固定された優先順位に従って承認する。これにより、当該優先順位の他には各メモリアクセス要求部間の関係を関知することなく、しかも、固定優先順位のごく簡便な調停によって、各メモリアクセス要求部が必要とする資源要求の承認頻度が保証される。 （もっと読む）

【課題】ホストコントローラの端子数を増やさずに複数のＩ／Ｏデバイスを接続できるコンピュータシステムを提供する。
【解決手段】Ｉ／Ｏデバイスは、第１のバスと第２のバスと、モード設定手段と、デバイス番号設定手段を備え、動作モードがマスタモードに設定されたＩ／Ｏデバイスはコマンド応答や割り込みの調停を行う。これによりブロードキャストコマンドに対する応答の衝突やデータ転送と割り込みの衝突を起こさずに、ホストコントローラと複数のＩ／Ｏデバイスを含むコンピュータシステムを構成することができる。 （もっと読む）

【課題】 ソフトウェアによるタイミング制御を無駄な命令コードを使わずに可能とし、かつ、CPUの命令拡張も必要としない汎用性の高い時間待ち方式を提供することを課題とする。
【解決手段】 外部のレジスタASIC_R0にアクセスを要求すると当該要求に対する応答があるまで処理を停止する第１の処理手段１０と、時間待ちレジスタASIC_R0を備えた第２の処理手段２０とを備える。第２の処理手段２０の時間待ちレジスタASIC_R0には、処理の待ち時間を表すデータを格納する。そして、第２の処理手段２０は、第１の処理手段１０から時間待ちレジスタASIC_R0へのアクセスを要求されると、当該アクセスを受けた時点から時間待ちレジスタASIC_R0に格納されている待ち時間を経過した時にアクセスに対する応答を第１の処理手段１０に返す。 （もっと読む）

【課題】同期型サイクリック通信を行う制御装置間において、ホットライン通知（割り込み通知）を、連続的かつ順次的に発行および処理可能とする制御システム、送信側制御装置、受信側制御装置、制御方法およびプログラムを得る。
【解決手段】第１の制御装置が、自制御装置においてホットライン通知送信要求が生じた場合にホットライン通知の新旧を判別するためのホットライン通知毎に固有の識別情報を生成する識別情報生成手段と、識別情報を割り込み処理で利用する割り込み処理用データとともに第２の制御装置に送信する制御を行う送信制御手段と、を備え、第２の制御装置が、第１の制御装置から送信された識別情報および割り込み処理用データを受信して管理する受信制御手段と、識別情報が前回受信した識別情報から更新されている場合のみ、受信した識別情報および割り込み処理用データに基づいて割り込み処理を実行する割り込み処理実行手段と、を備える。 （もっと読む）

【課題】本発明は、複数のマスタデバイスからのバスへのアクセスを効率的に制御するバス制御装置及びバス制御方法に関する。
【解決手段】画像処理装置１のバス制御部２０は、システムバス２へのマスタデバイスＭａ、Ｍｂからのアクセス要求に応じて、要求マスク制御部２３ａ、２３ｂ、２４ａ、２４ｂが優先度に基づいて、バス獲得要求をバスアービタ８に発行するに際して、転送量監視部２６が、マスタデバイスＭａによる実際の要求許可信号発行数を取得して、基本転送量記憶部２５に記憶されている基本要求信号発行数と比較し、該比較結果に基づいて、要求マスク制御部２４ａに該バス獲得要求の発行における優先度の変更を要求する。したがって、マスタデバイスＭａの要求許可信号発行数に基づいてバス獲得要求の発行における優先度を動的に変更することができる。 （もっと読む）

【課題】ＩＯＲＤＹ信号のアサートタイミング違反等を確実に回避し、小規模でパラレルＡＴＡとシリアルＡＴＡのブリッジ機能を実現できるデータ転送制御装置等を提供する。
【解決手段】データ転送制御装置は、ＰＡＴＡバスに接続されるＰＡＴＡＩ／Ｆ１０と、ＳＡＴＡバスに接続されるＳＡＴＡＩ／Ｆ５０と、転送シーケンス制御を行うシーケンスコントローラ３０とを含み、ＰＡＴＡＩ／Ｆ１０は、ＴＦＲ１２を有する。シーケンスコントローラ３０は、ＰＩＯリードの転送時にデバイス４からのＰＩＯセットアップＦＩＳを受信した後に該デバイスから１セクタ分のリードデータの準備が完了するまで待ち、該リードデータの準備が完了した後に前記タスクファイル・レジスタのステータスレジスタのビジービットをクリアすると共にデータリクエストビットをセットする。 （もっと読む）

【課題】ハードウェアに最も負荷のかかる競合状態で転送処理の限界を検証し、リトライ時間の最適値を見極め、トータル処理時間を短縮することが可能なＰＣＩデータ転送装置を実現する。
【解決手段】ＰＣＩバスを介して複数のＰＣＩデバイス間でデータを送受信するＰＣＩデータ転送装置において、複数のＰＣＩデバイスのそれぞれの転送タイミングの競合状態を発生させ、リトライ時間の最適値を求めて転送タイミングを制御する同期制御部を備える。 （もっと読む）

【課題】複雑な構成を要することなく、リアルタイム性の高い情報処理回路によるバスを経由したデータ転送の制限を緩和する。
【解決手段】リアルタイム性の高い情報処理回路１２Ｆとリアルタイム性の低い情報処理回路１２Ｓとを備え、各情報処理回路間並びに情報処理回路とメモリ１８との間でバス１４を経由してデータ転送を行うＬＳＩ１０において、情報処理回路１２Ｆがデータ転送を行う場合に、情報処理回路１２Ｆから情報処理回路１２Ｓへバス使用信号ＵＳＥが送信され、バス使用信号ＵＳＥを情報処理回路１２Ｓが受信すると、バス使用設定部２６が、当該情報処理回路１２Ｓのバス１４を経由して行うデータ転送の頻度を低くする。 （もっと読む）

【課題】 主制御部のパフォーマンスの低下を防ぐとともに、バスの帯域を効率よく使用することができる画像処理装置を提供する。
【解決手段】 画像入力モジュール１２は、画像読取装置からメモリ１１へ、画像データをバンド毎に転送し、１バンド分の画像データを転送するたびに終了通知を出力する。この画像入力モジュール１２からの終了通知は、画像処理モジュール１３に与えられる。画像処理モジュール１３は、画像入力モジュール１２によって画像読取装置からメモリ１１へ転送された１バンド分の画像データを、画像入力モジュール１２からの終了通知に応答して処理する。しかも画像処理モジュール１３は、画像入力モジュール１２からの終了通知が与えられたとき、処理が不要なバンドについては処理の実行を拒否する。 （もっと読む）

【課題】ページ境界をまたぐＤＭＡ転送において、データ転送効率の低下を防止すること。
【解決手段】転送元と転送先との間でＤＭＡ転送を行うＤＭＡ転送制御装置２が提供される。そのＤＭＡ転送制御装置２は、転送データＤＡＴが格納されるバッファ２５と、バッファ２５と転送元あるいは転送先との間で転送データＤＡＴのバースト転送を行うバスサイクル発生部２６と、を備える。バスサイクル発生部２６は、転送元あるいは転送先におけるアクセスアドレスがバーストアドレス境界に達するまで「不定長バースト転送」を行い、且つ、その不定長バースト転送の後、転送データＤＡＴの全ての転送が終了するまで、「固定長バースト転送」を行う。 （もっと読む）

【課題】システムバスを介して接続されたマスタモジュールと複数のスレーブモジュールのいずれかとの間で、前記マスタモジュールのコマンドに基づいてデータ信号が送受信されるように構成されたバスシステムにおいて、データ転送効率を向上させること。
【解決手段】スレーブモジュール２Ａ、２Ｂは、マスタモジュール１へ自身の負荷状況を通知し、マスタモジュール１は、スレーブモジュール２Ａ、２Ｂに対するコマンドの優先度を負荷が高くなるにしたがって引き下げる。 （もっと読む）

【課題】従来のコマンドアービタのみの制御の場合、先行発行可能なバスプロトコルにて転送完了を考慮した性能保証及びシステムバスのスループットの向上が図れなかった。
【解決手段】ＳｏＣ内バスにコマンドアービタ１３，１４のほか、リード情報アービタ、ライトデータ制御回路、ライト完了通知アービタ等を制御するシステムアービタ１５を搭載し、起動処理及びアプリケーション処理等の一連のシステム動作を表すシーケンシャルテーブル及びＳｏＣバス領域を動作クロック周波数で分割された場合に有効となる動作クロック情報回路等をシステムアービタ１５のバス優先権割り振りに活用することにより、システムバス全体の情報転送効率の向上及び転送元単体の情報転送効率の向上を図る。 （もっと読む）

共有メモリ・システムにおいて性能を高め、電力要求を低減するために、バス・トランザクションの同期を制御する効率的な技術が記載される。性能を高め電力使用を低減するために、バス・マスタと共有メモリ・デバイスとの間の効率的なデータ転送を提供する複雑な処理システムにおける相互接続構成もまた記載される。一例において、遠隔デバイスへのバス・トランザクションの同期を制御する方法が取り扱われる。デバイスへ向けられたメモリ・バリア・コマンドが受信される。デバイスへ向けられたメモリ・バリア・コマンドは、１または複数の宛先デバイスを決定するために復号される。この復号に応答して、メモリ・バリア・コマンドが、１または複数の宛先デバイスへ選択的にルーティングされる。記載された技術は、高速なデバイスへ向けられたメモリ・バリア機能、向上したバス帯域幅機能、および節電機能を組み合わせる。
（もっと読む）