【課題】バスブリッジ装置において、データ転送レートを低下させることなく、ブリッジされた内蔵ストレージ機器などに対して割り込み制御をかける。
【解決手段】第１の機器（３１）と第２の機器（３２）との間に設けられ、これらの間でデータ転送を行うバスブリッジ装置（１０Ｄ）は、第１の機器と第１のバスインタフェース（２１）を通じて通信する第１の転送制御部（１３）と、第２の機器（３２）と第２のバスインタフェース（２２）を通じて通信し、第２の機器（３２）から割り込み要求を受けて、第２の機器（３２）に対して割り込み制御をかける第２の転送制御部（１４）とを備えている。バスブリッジ装置（１０Ｄ）は、第１および第２の転送制御部（１３，１４）を介して第１および第２の機器間でデータ転送を行うとともに、第２の機器（３２）に対して割り込み制御をかける。 （もっと読む）

【課題】バス渡り転送における周辺バスアクセス転送のレイテンシ性能を向上させる。
【解決手段】第１バス（１００）と第２バス（２００）とがバスブリッジを介して接続される。このとき、上記バスブリッジは、第１バスにアドレス信号が出力されたバスサイクルにおいて、上記アドレス信号が上記第２バスアクセスである場合に、同じバスサイクルで上記第１バスのアドレス信号を上記第２バスへ出力可能なアドレス伝達回路（１０１）を含んで構成される。第１バスにアドレス信号が出力されたバスサイクルと同じサイクルで、第２バスにアドレス信号を出力することが可能となるため、低速なバスサイクルで１サイクル分削減可能となり、低レイテンシ転送が実現できる。 （もっと読む）

【課題】従来のＩ２Ｃバス制御回路は、同一のＩ２Ｃバスに接続されたデバイスのうち、ストップコンディションを受け付けるタイミングの一番遅いものにあわせてストップコンディションを出力するため、ストップコンディションの受け付けタイミングの速いデバイスにとっては無駄な待ちが発生していた。
【解決手段】送信制御部４１３にストップコンディション出力タイミング制御レジスタ４２２を設け、通信相手を決定するコントローラ４１９が各スレーブアドレスごとにストップコンディションの生成タイミングを最適化することで、通信時間を短縮する。 （もっと読む）

【課題】バスマスターが通信途中でハングアップした場合であってもバスサイクルを完了し、もってバススレーブにおける不具合発生を防ぐこと。
【解決手段】バスマスター１とバススレーブ２との間で信号を転送するデータ転送回路１００であって、バスマスター１とバススレーブ２との間の通信方式に関する情報を記憶しているプロトコル記憶部１０３と、バスマスター１から受信したＭａｓＢｕｓ信号に基づいてそれにするＤｅｖＢｕｓ信号に関する情報をプロトコル記憶部１０３から取得して出力する転送制御部１０１と、バスマスター１及び転送制御部１０１の少なくとも一方の状態に応じてＭａｓＢｕｓ信号とＤｅｖＢｕｓ信号とのいずれか一方を出力させるＳＥＬＥＣＴ信号を出力する信号選択部１０２とを有することを特徴とする。 （もっと読む）

【課題】データ転送数が様々に変化する場合にも、ソフトウェアへの負荷を少なくデータ転送を行えるデータ転送装置を提供する。
【解決手段】転送元デバイス（１１）は、転送先デバイス（１２）のメモリ（１３）へのデータ転送が終了する時に転送終了割込信号（ＳＩｅ）を転送先デバイス（１２）に対して出力する。転送先デバイス（１２）では、転送元デバイス（１１）からの転送終了割込信号（ＳＩｅ）を、バイスインターフェース（１２１）で転送先デバイス（１２）でのデータ転送遅延時間分（Ｄｅｌａｙ）遅延させた遅延転送終了割込信号（ＳＩｅｄ）をＣＰＵ（１２３）に出力する。 （もっと読む）

【課題】小規模の回路でパラレルＡＴＡとシリアルＡＴＡのブリッジ機能を実現できるデータ転送制御装置、電子機器を提供すること。
【解決手段】データ転送制御装置は、ＰＡＴＡバスに接続されるＰＡＴＡＩ／Ｆ１０と、ＳＡＴＡバスに接続されるＳＡＴＡＩ／Ｆ５０と、転送シーケンス制御を行うシーケンスコントローラ３０を含む。ＳＡＴＡＩ／Ｆ５０は、ホスト２がＡＴＡコマンドを発行した場合に、発行されたＡＴＡコマンドを含むレジスタＦＩＳをＳＡＴＡバスを介してデバイス４に送信する。シーケンスコントローラ３０は、レジスタＦＩＳに対応するＦＩＳをＳＡＴＡＩ／Ｆ５０がデバイス４から受信した場合に、ホスト２から発行されたＡＴＡコマンドの転送シーケンス制御として、受信したＦＩＳの種類に応じた転送シーケンス制御を行う。 （もっと読む）

【課題】パラレルＡＴＡインターフェースを有するホストをシリアルＡＴＡのデバイスに接続可能にするデータ転送制御装置及び電子機器を提供すること。
【解決手段】データ転送制御装置は、ＰＡＴＡバスに接続されるＰＡＴＡＩ／Ｆ１０と、ＳＡＴＡバスに接続されるＳＡＴＡＩ／Ｆ５０と、転送シーケンス制御を行うシーケンスコントローラ３０を含む。ＰＡＴＡＩ／Ｆ１０はＰＡＴＡとＳＡＴＡとのバスブリッジ用に擬似的に設けられたタスクファイル・レジスタ１２を含み、ＳＡＴＡＩ／Ｆ５０は、タスクファイル・レジスタ１２との間でレジスタ値が転送されるシャドウ・タスクファイル・レジスタ５２を含む。 （もっと読む）

【課題】効率的にデータの転送を行う。
【解決手段】周辺機器部データ先読み制御部１ａから入力された割り込み信号３ａに対応するアドレスによって特定されたデータの先読みおよび格納の要求信号が、低速バスインタフェース１ｂおよび高速バスインタフェース１ｃに入力される。そして、低速バスインタフェース１ｂから高速バスインタフェース１ｃへ割り込み信号３ａによって特定されたデータが出力されて、周辺機器部データ先読み制御部１ａから割り込み信号３ｂが出力される。そして、高速バス２ｂを介して高速バスインタフェース１ｃから割り込み信号３ａによって特定されたデータが外部から読み出されるようになる。 （もっと読む）

【課題】 本発明は、バス使用を要請したマスターに予想待機時間を伝送し、予想待機時間の間マスターが有効な作業を行なうことができるようにするバスシステム及びその制御方法を提供する。
【解決手段】 予約待機時間を伝送するバスシステムが開示される。本バスシステムは、複数のマスターと、スレーブと、複数のマスター及びスレーブとの間のバス接続を支援し、複数のマスターのうち一つがバス使用中の場合、複数のマスターのうち少なくとも一つの他マスターに予想待機時間を伝送するバス部と、を含む。これにより、マスターが予約待機時間を用いて有効な作業をスケジューリングすることができるようになる。 （もっと読む）

【課題】従来のＩ２Ｃバス制御回路は送信データの設定タイミングを割込み信号によって実現しており、連続した複数のデータの送信時間はＩ２Ｃバスのクロックに依存するだけでなくコントローラの割込み処理のオーバーヘッドをも含み、通信時間に無駄があった。
【解決手段】従来のＩ２Ｃバス制御回路に連続送信機能を追加し、連続送信後に割込みを発生することで割込み処理回数を削減して、通信時間を短縮する。 （もっと読む）

【課題】時分割多重化双方向データバスによるデータリンクのための双方向通信を提供するためのシステムおよびその方法を提供する。
【解決手段】本システムは、データリンクにインターフェース連結し、第１データ通信状態、第２データ通信状態、および完全な不活性状態の少なくとも１つの状態で動作するように構成されたデータリンクインターフェース部を備える。前記第１データ通信状態は、データリンクインターフェースを経由して第１データ通信部を通信させて、かつ第２データ通信部を不活性にさせる。前記第２データ通信状態は、前記第１データ通信部を不活性状態で存在させて、かつ前記データリンクインターフェースを経由して前記第２通信部を通信させる。前記完全な不活性状態は、前記第１および前記第２データ通信部を不活性状態にさせる。 （もっと読む）

【課題】 システムバスとローカルバスの間で高速にデータを転送するデータ転送装置を提供する。
【解決手段】 バスブリッジ１０１がシステムバス１３２とローカルバス１３７との間に接続され、システムバス１３２上で、ＣＰＵ１３３とＩ／Ｏ機器１３６と主記憶装置１３５との間で転送されるデータを連想メモリ制御部１０５を介して連想メモリ１０６に保持し、ローカルバス１３７上のＩ／Ｏ機器１３８からこのデータへのアクセスが生じた場合、連想メモリ１０６からＩ／Ｏ機器１３８にデータを転送する。従って、Ｉ／Ｏ機器１３８から主記憶装置１３５へのデータ転送要求が生じたとき、このデータが連想メモリ１０６に保持されていればシステムバス１３２上でバスサイクルが発生しないので、高速にデータを転送することができる。 （もっと読む）

【課題】ディジーチェーン接続のシステムバスと機能モジュールとの間の接続不良を自動的に識別し、データバスにおける出力衝突回避さらに異常原因究明等を簡単にする。
【解決手段】ベース１上のデータバスのバイパス・バッファ１１のイネーブル信号ＥＮ１をモジュールの内部回路１４から出力すると共に他のコネクタピンから自モジュールに読み返し、この読み返し信号ＥＮ１Ｒを出力バッファ１３のイネーブル条件にすることにより、モジュールとベースとが中途半端な接続状態にあるときにもデータバスにおける出力衝突を回避する。
イネーブル信号ＥＮ１と読み返し信号ＥＮ１Ｒの不一致で中途半端な接続状態を報知することにより異常原因究明等を簡単にする。 （もっと読む）

【課題】バスシステムにおけるマスタ装置は、スレーブ装置における状態変化のため、リード動作を周期的に行うので、負荷が大きい。
【解決手段】スレーブ側のＬＳＩ２４は、状態検出回路５０にて、リード対象状態の発生を検出すると、当該状態を表すデータをシステムバスＩ／Ｆ回路５６に書き込むと共に、フラグ出力回路５２に対してトリガパルスを出力する。フラグ出力回路５２は、リード対象状態が発生すると、このトリガパルスに応じて検出フラグをセット状態とする。検出フラグは信号線３８を介してマスタ側のマイクロコンピュータ２２に伝達され、フラグ監視部３６により検出される。フラグ監視部３６が検出フラグのセット状態を検知した場合にのみ、演算処理部３０はＬＳＩ２４のリード対象状態の確認のためのリード動作を行う。 （もっと読む）

【課題】デジタル音声処理回路を有する基板間の制御信号の双方向通信ができ、配線数が少なく、音声信号との干渉による問題がないデジタル音声信号処理装置における制御信号調停方法を提供する。
【解決手段】少なくとも２枚以上のモジュール２０を有し、音声信号のサンプリング周波数と同一の周波数であるワードクロックが各モジュール２０に分配され、前記ワードクロックに同期させてモジュール２０間で音声信号をシリアル転送するデジタル音声信号処理装置における制御信号調停方法において、前記ワードクロックを計数し、前記計数結果と所定演算を行い、前記所定演算による演算結果が前記モジュールの固有値と一致したとき共有バスラインＬａへの送信権を得て、前記音声信号のシリアル転送クロックと同一の転送クロックで制御信号を共有バスラインＬａへ送信し、かつ受信権を得たときのみ制御信号を受信する。 （もっと読む）

【課題】複数のバスマスタでバスを共有するバスアクセス装置に関するものであり、バス待ち時間、バス未使用時間およびバス調停時間の短縮、共有バッファサイズの削減を可能とする。
【解決手段】複数のバスマスタの動作モード、周波数、データ転送語数、データヒット率、負荷率、データ処理量、アクセスするバススレーブに応じてバスアクセス１回当たりのバス占有量および共有バッファの占有量を可変制御する。 （もっと読む）

【目的】簡単な回路構成により信号バスの占有権を複数のデバイス間で調停することのできる信号バス占有調停方法及びデータ転送装置を提供する。
【構成】少なくとも１つの信号バスと、各々が占有許可信号に応じて該信号バスを占有し、これを介してデータ転送をなす複数のデバイスとを含むデータ転送装置における信号バス占有調停方法及びデータ転送装置であり、所定カウント区間内にある各カウント値を時間経過に従って巡回する現在カウント値を保持すると共に、該デバイス毎に、該カウント値の何れかと一致する少なくとも１つの許可タイミングカウント値を保持し、該デバイスのうちの１のデバイスが生成した占有要求信号に応じて、該現在カウント値と該１のデバイスの許可タイミングカウント値とを比較し、双方の値が一致した場合にのみ該１のデバイスに該占有許可信号を供給する。 （もっと読む）

【課題】 課題は画像処理回路Ａから画像処理回路Ｂへデータを受け渡すプロセスにおいて、画像処理回路Ａが画像を転送し終えて画像処理回路Ｂへ通知した時点で画像データはバスブリッジ内のライトバッファに保持されたままである可能性があり、画像処理回路Bが画像データをリードした時点でのデータは無効となることである。
【解決手段】 一つのバスにつながるマスタの数が多いときはバスブリッジでバスを分割する必要が生じるが、ブリッジを隔てたマスタ間でデータの受け渡しをするときにリードがライトを追い越さないように、マスタ１が未使用領域の特定のアドレスにアクセスしたとき、バスブリッジは特殊コマンドと解釈し、ブリッジ内のライトバッファにデータが残っていれば無くなってから前記アクセスのアクノリッジをマスタ１へ返す手段をバスブリッジに持たせる。 （もっと読む）

【課題】制御負荷を低減させると共に回路の複雑化を回避できるバス制御方法および装置を提供する。
【解決手段】ＰＣＩデバイス＃１、＃２と共にＰＣカード＃１がＰＣＩバスに接続され、ＰＣＩホスト制御部１０のカードアドレス判定部１０６は、ＣＯＮＦＩＧ＿ＡＤＤＲＥＳＳレジスタ１０２に設定された値がＰＣカードにアクセスするためのアドレスであるか否かを判定する。ＰＣカードへのアクセスである場合、ＯＲゲート１０７はＰＣＩのＦＲＡＭＥ信号をＰＣカード用ＦＲＡＭＥ（ＣＡＲＤ）信号としてＰＣカード＃１へ出力し、ＰＣＩデバイスへのアクセスである場合はＰＣカード用ＦＲＡＭＥ（ＣＡＲＤ）信号を非アクティブに維持する。 （もっと読む）

【課題】記憶媒体が接続されてデータ転送が行なわれるデータ伝送路を用いたデータの転送効率の向上を図る。
【解決手段】メモリコントローラ２０にアクセス要求保持回路２２を設け、周辺機器１８からデータ要求コマンドＡ、Ｂとして送信されるデータ書込み要求を受信すると、受信したデータ要求コマンドを順にアクセス要求保持回路に蓄積して保持すると共に、蓄積順にメモリ１４へアクセスしてデータを読出し、読み出したデータを、要求元へ転送する。周辺機器は、データ要求コマンドを送信するとＰＣＩバスを開放するために、データ要求コマンドの送信及びデータ転送を円滑に行うことができる。 （もっと読む）