本発明の実施形態は、電子インクの印刷に適した回路レイアウト、電子インクの印刷に及び従来の全面堆積及びフォトリソグラフィの組み合わせによって形成されるプリント回路、及び、電子インクを印刷適応形状を有する構造に印刷することによって回路を形成する方法に関する。レイアウトは、（１）プリント適応形状、及び、（２）レイアウトにおけるその他の特徴の方向と直交する方向又は平行な方向を有する特徴を含む。 （もっと読む）

【課題】層構成が変化する部分に跨がって形成された信号伝送線路における特性インピーダンスの制御を十分に果たすことができる回路基板を提供すること。
【解決手段】第１のグランド層に対して絶縁体層を介して信号伝送路が配設されることで、マイクロストリップ構造を形成した第１の層構成部分Ａと、前記信号伝送路の少なくとも一部を第２の絶縁体層で覆い、さらに前記第２の絶縁体層上に第２のグランド層を重畳させることでストリップ構造を形成した第２の層構成部分Ｂよりなり、信号伝送路４ａ，４ｂが第１の層構成部分と第２の層構成部分とに跨がって形成される。
第１および第２の層構成部分における第１のグランド層２には、それぞれメッシュ状の開口２ａ，２ｂが施されると共に、前記第１の層構成部分における第１のグランド層の導体残存率に対して、第２の層構成部分における導体残存率が小さくなされている。 （もっと読む）

本発明による共振素子は、多層基板と、信号ヴィア導体と、複数のグランドヴィアとを具備する。ここで、多層基板は、誘電体によって絶縁された複数の導体層を含む。信号ヴィア導体は、多層基板を貫通する。複数のグランドヴィアは、多層基板を貫通し、信号ヴィア導体の周囲に配置されている。多層基板は、第１の導体層と、第２の導体層と、波型導体層とを具備する。ここで、波型導体層は、第１および第２の導体層の間に配置されている。波型導体層は、波型信号プレートと、波型グランドプレートとを具備する。ここで、波型信号プレートは、信号ヴィア導体に接続されている。波型グランドプレートは、複数のグランドヴィアに接続されて、誘電体によって波型信号プレートから絶縁されている。 （もっと読む）

【課題】基板の反りを抑え、薄型化が可能なコア基板を備えない多層配線基板を提供する。
【解決手段】中央配線層２０、配線層２１、２２、２３、２４を含む配線層は、ビア２５を介して電気的に接続され、中央配線層２０の一方の側のビア２５と、他方の側のビア２５とが、中央配線層２０に向かう側が幅狭の台形状の断面形状となる対称向きに形成され、中央配線層２０の一方の側に半導体素子搭載面が形成され、中央配線層２０の一方の側の絶縁層３１、３３では他方の側の絶縁層３２、３４よりビア数が多く形成される。
【選択図】図１
（もっと読む）

【課題】接地用ランドを放熱が抑制できる形状に形成しつつ高周波回路のアイソレーションが確保しやすい電子回路ユニットを提供すること。
【解決手段】電子回路ユニット１は最上層と最下層に高周波回路３，４が配設された多層基板２を備えており、多層基板２の内層にはグラウンド層５が形成されている。多層基板２の各層には層間方向に沿って重なり合う位置に接地用ランド６が設けられている。各層の接地用ランド６はいずれも連結桟６ａを介して周囲の導電部材（環状電極７またはグラウンド層５）と連結されており、これら接地用ランド６はビアホール８を介して互いに接続されている。また、各層の接地用ランド６に放射状に突設された連結桟６ａの放射方向は各層ごとに異なっており、各接地用ランド６のまわりの開口部９が層間方向に重なり合わないように設定してある。 （もっと読む）

【課題】スタブを有するために発生する反射信号の影響を受けずに信号を受信することができる多層配線基板及び多層配線基板の製造方法を提供すること
【解決手段】本発明にかかる多層配線基板は、内部に形成された信号層２と、信号層２とは異なるグランド層３ｂと、を含む積層板１を有する。さらに、積層板１を貫通し、表面が導体により被覆されたスルーホール４を積層板１に備えている。また、スルーホール４の開放端とグランド層３ｂとを接続する抵抗素子７と、積層板１の第１の表面に形成され、信号層２とスルーホール４とを介して信号を受信する受信器８と、を積層板１上にさらに備えるものである。 （もっと読む）

【課題】 外部からの不要電磁波の混入、外部への電磁波の放射を防止するとともに、内部における不要な共振の影響を抑制した優れた伝送特性を有する高周波基板および高周波モジュールを提供することである。
【解決手段】 ＭＭＩＣに、積層型導波管線路である接続用導波管接続し、ＭＭＩＣと接続用導波管とは、ボンディングワイヤ、マイクロストリップ線路，変換部を介して接続する。保護部材は、その収容空間内に、ＭＭＩＣ、ボンディングワイヤ、変換部、マイクロストリップ線路を収容する。 （もっと読む）

【課題】複数の半導体素子間、あるいは半導体素子の機能部分間における電磁的なノイズを抑制し、動作の安定性、信頼性を向上させた半導体装置を提供する。
【解決手段】配線基板２０に複数の機能部分が平面的に区分されて形成された半導体素子３０が搭載され、配線基板２０に、半導体素子３０の特定の機能部分を含む平面領域を、他の機能部分と区画する平面配置に、該配線基板３０を厚さ方向に貫通するスタックビア２４が並置されている。 （もっと読む）

【課題】ノイズ除去性能が高い半導体パッケージ基板を提供する。
【解決手段】この半導体パッケージ基板３では、基板３を貫通して半導体チップ１の電源バンプＢ１とプリント配線基板２の電源パッドＰ１１とを接続するためのビアホールＶＨ１と、基板３を貫通して半導体チップ１の接地バンプＢ２とプリント配線基板２の接地パッドＰ１２とを接続するためのビアホールＶＨ２との間に、比誘電率が高く、ビアホールＶＨ１，ＶＨ２と略同じ長さを有する絶縁部材７を設け、ビアホールＶＨ１，ＶＨ２と絶縁部材７とでコンデンサ８を構成する。したがって、半導体チップ１で発生したノイズは、コンデンサ８でバイパスされる。 （もっと読む）

【課題】配線パターンのデザイン変更を要することなく、また信頼性よくＲＦＩＤ通信を行う。
【解決手段】多層プリント配線板１の中間層１１に形成された接地パターンまたは電源パターン１２に近接した空き領域に貫通孔３を形成して、この貫通孔３の中にＲＦＩＤタグモジュール２のタグチップ６側凸部１３を収納するとともに、ＲＦＩＤタグモジュール２上のモジュールアンテナパターン８を中間層１１上の接地パターンまたは電源パターン１２と容量結合させるか、電気的に導通させ、その後に、中間層１１の上層１５および下層１６を配置して、これら３層を熱圧着する。これにより、多層プリント配線板１の内部にＲＦＩＤタグモジュール２全体を埋め込むことができる。 （もっと読む）

【課題】 ３ＧＨｚを越えても誤動作やエラーの発生しない多層プリント配線板を提案する。
【解決手段】 コア基板３０のグランド用スルーホール３６Ｅと電源用スルーホール３６Ｐとが、格子状に配設され、Ｘ方向およびＹ方向での誘導起電力の打ち消しがなされる。これにより、相互インダクタンスを小さくし、高周波ＩＣチップを実装したとしても誤作動やエラーなどが発生することなく、電気特性や信頼性を向上させることができる。 （もっと読む）

【課題】 電源導体層および接地導体層に発生する抵抗およびインダクタンスを小さくして同時スイッチングノイズを低減することができる多層基板を提供すること。
【解決手段】 多層基板１は、複数の電源貫通導体10および複数の接地貫通導体11は、平面視で搭載部１ａの中心から外周側に向かって交互に環状に配列されており、電源導体層７は、平面視で環状に配列された複数の接地貫通導体11が貫通する部位を含む環状の電源導体層非形成部７ａを有しており、接地導体層８は、平面視で環状に配列された複数の電源貫通導体10が貫通する部位を含む環状の接地導体層非形成部を有している。 （もっと読む）

【課題】所定の領域に発生する共振を簡素な構造にて抑制することができ、これにより、アイソレーション特性の向上と小型化を図ることができるフリップチップ実装構造を提供する。
【解決手段】多層誘電体基板２０に形成されたグランドパターン２５と、フリップチップ実装される高周波回路チップ１０にこのグランドパターン２５と対向するように形成されたグランドパターン１１と、グランドパターン２５とを電気的に接続する接続部（スルーホール１２、２８及びバンプ２７）とを備え、グランドパターン２５の一部を抵抗体３０とした。 （もっと読む）

【課題】金属層からの不要放射を生じさせることなく、層間の結合を抑圧することができ、高密度実装を可能とした。
【解決手段】高周波基板１は、最上層の誘電体基板１０１の表面側に配置されたマイクロストリップアンテナ１４と、その下の誘電体基板１０２との層間に配置された第１グランド層１３１と、その第１グランド層１３１の下に配置される複数層の誘電体基板１０２〜１０６のそれぞれの層間に配置された平面視格子状をなす格子状金属層１２と、さらに最下層の誘電体基板１０７の表面に配置された第２グランド層１３２と、その最下層の誘電体基板１０７の裏面側に配置されたＭＭＩＣチップ１５とを配置することで、パラレルプレートモードによる放射を抑制することができ、回路の効率の劣化を抑えることができるうえ、不要放射を防止することができ、層間結合を抑えることができる構成をとした。 （もっと読む）

【課題】容易にＵ字状に曲げることができ、不要輻射を低減でき、かつ、高周波特性に優れた信号線路及びその製造方法を提供することである。
【解決手段】グランド導体３０は、本体１２内において信号線３２よりもｚ軸方向に正方向側に設けられ、かつ、ｚ軸方向から平面視したときに、信号線３２と重なっている。グランド導体３４は、本体１２内において信号線３２よりもｚ軸方向の負方向側に設けられ、かつ、ｚ軸方向から平面視したときに、信号線３２と重なっている。グランド導体３０，３４には、ｚ軸方向から平面視したときに、信号線３２からはみ出すことなく重なり、かつ、信号線３２に沿って延在しているスリットＳ１，Ｓ２が設けられている。グランド導体３０，３４間のｚ軸方向における間隔は、信号線３２のｙ軸方向の中央に近づくにしたがって、大きくなっている。 （もっと読む）

多層ポリマー構造内に多層チップを、多層チップ上にオンチップ金属バンプを、多層ポリマー構造内にチップ内金属バンプを、多層ポリマー構造内にパターン形成金属層を含むことができるシステムインパッケージまたはマルチチップモジュールについて説明されている。多層ポリマー構造内の多層チップは、互いに接続されるか、または外部回路に、オンチップ金属バンプ、チップ内金属バンプ、およびパターン形成金属層を通して接続することができる。システムインパッケージは、ハンダバンプ、金属バンプ、またはワイヤボンディング接合ワイヤを通して外部回路に接続されうる。 （もっと読む）

【課題】多層基板と多層基板とを接続する接続端子の良好な高速信号特性を得る。
【解決手段】リード端子１００は、信号用リードピン２００とＧＮＤ用リードピン２５０を備え、信号用リードピン２００は、フレキシブル基板３００の信号パタン３１０と、リジッド基板４００の信号パタン４１０とを接続する。ＧＮＤ用リードピン２５０は、フレキシブル基板３００のＧＮＤパタン３３０と、リジッド基板４００のＧＮＤパタン４２０とを接続する。保持体１１０は、絶縁性であって、信号用リードピン２００とＧＮＤ用リードピン２５０とを間隔を有する対にして保持する。信号用リードピン２００の本体部２３０とＧＮＤ用リードピン２５０の本体部２８０は、マイクロストリップ構造ＭＳ２を形成する。 （もっと読む）

【課題】 異なる配線導体のペア間において電磁的な干渉が起こることを有効に防止し、それによりペア伝送路を伝播する信号にノイズが発生することがなく、高速の信号を正確に伝送することが可能な配線基板を提供すること。
【解決手段】 絶縁基板１の上面に形成された第１の半導体素子接続パッドのペア３ａと絶縁基板１の下面に形成された第１の外部接続パッドのペア４ａとを接続する第１の帯状配線導体のペア２ａと、絶縁基板１の上面に形成された第２の半導体素子接続パッドのペア３ｂと絶縁基板１の下面に形成された第２の外部接続パッドのペア４ｂとを接続する第２の帯状配線導体のペア２ｂとが、間に接地導体層または電源導体層を挟んで互いに異なる絶縁層１ｂ，１ｃ上に形成されている。 （もっと読む）

【課題】電子部品が載置される配線基板にシールド構造を形成し、複雑な製造プロセスが不要で低コストに製造可能な配線基板を提供する。
【解決手段】本発明の配線基板１０は、コア基板１１と、ビルドアップ層１６、１７を備え、上面に電子部品を搭載可能な構造を有する。配線基板１０は、電子部品の端子群と対向して配置された電極パッド群４０ａと、その周囲に配置された電極パッド群４０ｂを備え、少なくともパラジウムを含むメッキ層４１が電極パッド群４０ａ、４０ｂの表面に形成されている。また、電極パッド群４０ｂの上部に接合され、パラジウムを含まない第２メッキ層が表面に形成された金属部材が設けられ、その上部に導電性接着剤を介して導電性材料からなるキャップ部材を接合可能となっている。よって、電極パッド群４０ａ、４０ｂに対し１種類のメッキ層４１を形成しつつ、金属部材とキャップ部材により良好なシールド構造を形成可能となる。 （もっと読む）

【課題】電源プレーン及びグラウンドプレーンが設けられ、電源プレーン及びグラウンドプレーンがコンデンサで接続されたプリント基板において、電源プレーンに共振が生じている際のコンデンサの適切な配置方法を得る。
【解決手段】電源プレーン及びグラウンドプレーンが設けられたプリント基板における上記電源プレーンの共振抑制方法であって、電源プレーンの共振周波数におけるインピーダンスが極小値を示すコンデンサを電源プレーンの共振が発生している箇所の近傍点に設置して、電源プレーン及び上記グラウンドプレーンを接続する。また、コンデンサに抵抗を直列に接続する。 （もっと読む）